CN101686055A - 具有自我校正环路稳定性与带宽的频率合成*** - Google Patents
具有自我校正环路稳定性与带宽的频率合成*** Download PDFInfo
- Publication number
- CN101686055A CN101686055A CN200810161385A CN200810161385A CN101686055A CN 101686055 A CN101686055 A CN 101686055A CN 200810161385 A CN200810161385 A CN 200810161385A CN 200810161385 A CN200810161385 A CN 200810161385A CN 101686055 A CN101686055 A CN 101686055A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- frequency
- frequency synthesizer
- synthesizer system
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提出一种具有自我校正环路稳定性与带宽的频率合成***,用以根据输入信号产生输出信号,包括检测器、电荷泵、滤波器、可控式振荡器及可编程除频装置。检测器用以根据输入信号与反馈信号的逻辑电平值差异来产生检测信号。电荷泵耦合于检测器,用以根据检测信号,产生控制信号。滤波器耦合于电荷泵,用以根据控制信号来产生调整信号。可控式振荡器耦合于滤波器,用以根据调整信号来产生该输出信号。可编程除频装置耦合于可控式振荡器,用以根据该输出信号来产生该反馈信号。其中滤波器为离散时间环路滤波器。
Description
技术领域
本发明涉及锁相环路的技术领域,特别涉及一种具有自我校正环路稳定性与带宽的频率合成***。
背景技术
在无线接收***中,设计一种可提供电视接收器、WiMax接收器等广泛适应性频率合成器是一种艰巨的挑战。对频率合成器的每一输出频率,频率合成器的参数(例如:输入信号的频率、乘法因子等)必须精确调整以使相位噪声(phase noise)减至最小并维持频率合成器的稳定。
在频率合成器中,环路带宽(loop bandwidth)为描述频率合成器的反应速率,环路带宽优选为参考频率的1/20。阻尼因子(damping factor)为描述频率合成器的稳定性,阻尼因子优选接近1。前述***参数与特定电路参数相关,例如:电荷泵(Charge pump)电流、及滤波器的电阻,因此环路带宽及阻尼因子会因输入/输出频率、乘法因子而改变。
由于多样性的输出频率及乘法因子,可针对不同的应用而设计不同的锁相环路,此种方法不仅增加管理上的麻烦,亦需对不同的锁相环路进行设计及测试而增加开发成本。另一解决方法是在同一锁相环路使用复杂的电路及算法以对应多样性的输出频率及乘法因子,也就是设计一种可应用于不同的集成电路中的单一锁相环路。在此种设计中,环路带宽及阻尼因子需能自动调整以对应不同应用中的多样性的输入频率、输出频率及乘法因子。
适应性的锁相环路可调整其参数以对应不同的输出频率及乘法因子。适应性的锁相环路可达到一固定的带宽-参考频率比(bandwidthto-reference frequency ratio)及一固定的阻尼因子,且与制造方法、使用电压、及温度无关。此特性可令带宽为参考频率的设计的分数,通过调整此分数来降低电压控制振荡器(Voltage Controllable Oscillator,VCO)的相位噪声,而达到对锁相环路输出相位噪声的最佳化。
图1是现有锁相环路100的方块图,其包括相位检测器(PhaseDetector)110、电荷泵(Charge Pump)120、滤波器130、电压控制振荡器(VCO)140、及除频装置150。当锁相环路100锁定时,该锁相环路100所产生信号CKOUT的频率为参考信号CKREF的频率的N倍。
图2是现有锁相环路100相位域(Phase Domain)的方块图。其中,在相位域时,该相位检测器110、电荷泵120及滤波器130可等效为Kd·KF·F(S),该电压控制振荡器(VCO)140可等效为ΦO为输出信号CKOUT的相位,ΦI为参考信号CKREF的相位。故转移函数(TransferFunction)可以表示如下:
ΔΦ→ΔICH →ΔVφ→Δf→ΔΦ
其中,ωn及ζ可以表示如下:
发明内容
本发明的另一目的在于提供一种具有自我校正环路稳定性与带宽的频率合成***,从而补偿可控式振荡器选择输出该输出信号且该输出信号是一宽频带的分布时,会使得该阻尼因子及该带宽-参考频率比剧烈变动,因而通过此补偿技术,使该阻尼因子ζ及该带宽-参考频率比在宽带频率合成***中的不同子频带中会有最佳化的***反应速率及稳定度。
本发明的又一目的在于提供一种具有自我校正环路稳定性与带宽的频率合成***,以使滤波器能以离散时间环路滤波器(discrete timeloop filter)实现,其优点在于易于以小芯片面积实现因而易于在集成电路中实施。
根据本发明的一个特色,本发明提出一种具有自我校正环路稳定性与带宽的频率合成***,用于根据输入信号产生输出信号,其包括检测器、电荷泵(Charge Pump)、滤波器、可控式振荡器(ControllableOscillator)、及可编程除频装置。该检测器用于根据该输入信号与反馈信号的逻辑电平值差异,产生检测信号。该电荷泵耦合于该检测器,用于根据该检测信号,产生控制信号。该滤波器耦合于该电荷泵,用于根据该控制信号产生调整信号。该可控式振荡器耦合于该滤波器,用于根据该调整信号产生该输出信号。该可编程除频装置耦合于该可控式振荡器,用于根据该输出信号产生该反馈信号。其中该滤波器为离散时间环路滤波器(Discrete Time Loop Filter)。
附图说明
图1是现有锁相环路的方块图。
图2是现有锁相环路相位域的方块图。
图3是本发明的具有自我校正环路稳定性与带宽的频率合成***的方块图。
图4是本发明的低通滤波器的电路图。
图5是现有窄频***的可控式振荡器的电路图。
图6是本发明的可控式振荡器的电路图。
图7是本发明的频带切换库的电路图。
图8是本发明的电流镜电路的电路图。
图9是现有窄频***调整电压及频率的示意图。
图10是本发明的宽带***调整电压及频率的示意图。
图11是本发明的阻尼因子ζ的模拟示意图。
图13是本发明的补偿电路的电路图。
图14是本发明的频率合成***在不同参考频率的***反应示意图。
图15是本发明的频率合成***在不同频带的***反应示意图。
主要元件符号说明
锁相环路 100 相位检测器 110
电荷泵 120 滤波器 130
电压控制振荡器 140 除频装置 150。
频率合成*** 300 检测器 310
电荷泵 320 滤波器 330
可控式振荡器 340 可编程除频装置 350
电流镜电路 360 补偿电路 370
电感电容槽 341 频带切换库 342
具体实施方式
请参见图3,其为本发明的具有自我校正环路稳定性与带宽的频率合成***300的方块图。该具有自我校正环路稳定性与带宽的频率合成***300用于根据输入信号产生输出信号。其包括检测器310、电荷泵(Charge Pump)320、滤波器330、可控式振荡器(ControllableOscillator)340、可编程除频装置350、电流镜电路360、及补偿电路370。
该检测器310用于根据该输入信号CKREF与反馈信号CKFB的逻辑电平值差异,产生检测信号。该检测器310根据该输入信号CKREF与该反馈信号CKFB两者间相位领先或落后的关系,来调整该检测信号。该检测信号包括频率提升信号(UP信号)及频率降低信号(DN信号)。
当该输入信号CKREF的相位落后于反馈信号CKFB的相位时,该检测器310输出频率提升信号(UP信号)以启动该电荷泵320对电容器(图未示)充电,电容器的电压值因充电而上升,而当电容器的电压值上升后,可控式振荡器340的输出信号CKOUT的频率fVCO也上升,以便补偿该输入信号CKREF落后的相位。而当该输入信号CKREF的相位超前反馈信号CKFB的相位时,该检测器3 10输出频率降低信号(DN信号)以启动该电荷泵320对该电容器放电,电容器的电压值因放电而下降,当电容器的电压值下降后,可控式振荡器340的输出信号CKOUT的频率fVCO也下降,将该输入信号CKREF超前的相位往后拉,以便和反馈信号CKFB的相位同相。
该电荷泵(Charge pump)320耦合于该检测器,用于根据该检测信号,产生控制信号。
该滤波器330耦合于该电荷泵320,用于根据该控制信号产生调整信号。其中该滤波器330为离散时间环路滤波器(discrete time loopfilter),且该离散时间环路滤波器为低通滤波器。该低通滤波器将该控制信号中的高频成分滤除,以产生该调整信号。
图4是本发明的低通滤波器的电路图,该低通滤波器包括第一电容器C1、第二电容器C2、第一开关装置SW1、运算放大器OP、第一NMOS晶体管N1、第二NMOS晶体管N2、第一PMOS晶体管P1及第二PMOS晶体管P2。其中,相对于图1中所示一个固定阻值的电阻器与一定电容器串联,图4所示的该第二电容器C2、该第一开关装置SW1、该运算放大器OP、该第一NMOS晶体管N1、该第二NMOS晶体管N2、该第一PMOS晶体管P1及该第二PMOS晶体管P2构成等效电阻,在此称为1/gm电阻,其阻值与输出信号CKOUT的周期TVCO成正比。
如图4所示,该第二电容器C2的一端经由端点FS1连接至该电荷泵320、该第一开关装置SW1的一端及该运算放大器OP的反相输入端,该第二电容器C2的另一端连接至低电位。该第一开关装置SW1的另一端连接至该第一电容器C1的一端,该第一电容器C1的另一端连接至该低电位。该运算放大器OP的输出端连接至该第一PMOS晶体管P1的栅极(Gate),该第一PMOS晶体管P1的源极(Source)连接至高电位VCC,其漏极(Drain)连接至该第二PMOS晶体管P2的源极。该第二PMOS晶体管P2的栅极连接至该低电位,该第二PMOS晶体管P2的漏极连接至该运算放大器OP的非反相输入端、该第一NMOS晶体管N1的栅极及漏极、该第二NMOS晶体管N2的栅极及漏极,该第一及第二NMOS晶体管N1、N2的源极连接至该低电位。其中,该端点FF连接至下一级。也就是调整信号是由端点FF输出至该可控式振荡器340。
该可控式振荡器(Controllable Oscillator)340耦合于该滤波器330,用以根据该调整信号产生该输出信号CKOUT。图6为本发明的可控式振荡器340的电路图。如图6所示,该可控式振荡器340包括电感电容槽(LC tank)341、第一可变电容器VC1、第二可变电容器VC2、第一固定电容器FC1、第二固定电容器FC2、第三NMOS晶体管N3、第四NMOS晶体管N4、第三PMOS晶体管P3及第四PMOS晶体管P4。该电感电容槽(LC tank)341还包括电感L1及频带切换库(band switchbank)342。
该第一固定电容器FC1及该第二固定电容器FC2是由连接点、该电感L1及该多个主动元件(N3,N4,P3,P4)所产生。其中,该多个主动元件(N3,N4,P3,P4)配合该电感电容槽(LC tank)341、该第一可变电容器VC1、该第二可变电容器VC2、该第一固定电容器FC1及该第二固定电容器FC2,而产生该具有可选择特定频率fVCO的输出信号CKOUT。其中,该第一可变电容器VC1与该第二可变电容器VC2中间的端点FF与图4中的端点FF相同,以表示两者电气连接。以由该调整信号控制该第一可变电容器VC1与该第二可变电容器VC2的电容值。
图7为本发明的频带切换库342的电路图。如图7所示,该频带切换库(band switch bank)342包括多组电容器选择装置(capacitorselecting device,CSD)343。在本实施例中,该频带切换库(band switchbank)342包括4组电容器选择装置(CSD)343。
第一组电容器选择装置(CSD)343包括两个电容器(CSD0_C1,CSD0_C2)及三个切换装置(CSD0_N1,CSD0_N2,CSD0_N3),其中,该三个切换装置为NMOS晶体管。电容CSD0_C1一端连接至端点A,另一端连接至晶体管CSD0_N1的源极、晶体管CSD0_N2的漏极。电容器CSD0_C2一端连接至端点B,另一端连接至晶体管CSD0_N1的漏极、晶体管CSD0_N3的漏极。晶体管CSD0_N1、CSD0_N2、CSD0_N3的栅极连接至控制信号线CB[0]。晶体管CSD0_N2、CSD0_N3的源极连接至低电位。图7中端点A与端点B分别与图6中端点A与端点B相同,以表示图7中端点A与端点B是分别与图6中端点A与端点B电气连接。
当控制信号线CB[0]为高电位时,晶体管CSD0_N1、CSD0_N2、CSD0_N3导通,由端点A与端点B处,可得到一等效电容,该等效电容的大小为电容器CSD0_C1与电容器CSD0_C2串联的值。当控制信号线CB[0]为低电位时,晶体管CSD0_N1、CSD0_N2、CSD0_N3关闭,电容器CSD0_C1与电容器CSD0_C2为浮接(floating),且由端点A与端点B处看入为断路。
第二、三、四组电容器选择装置(CSD)343其电路与第一组电容器选择装置(CSD)343相似,故不予赘述。在本实施例中,所述每一组电容器选择装置343中的电容器可为基极-射极结电容器(base-emitterjunction capacitor)、]金属氧化物半导体场效应晶体管(MOSFETcapacitor)、多晶-多晶电容器(poly-poly capacitor)。在其它实施例中,所述每一组电容器选择装置343中的电容器可为金属-绝缘层-金属形式电容器(metal-insulator-metal capacitor,MIM cap.),电容器CSD0_C1电容值cU与电容器CSD0_C2电容值cU相同,电容器CSD1_C1电容值与电容器CSD1_C2电容值相同且为电容器CSD0_C1电容值的两倍,其余依此类推。
由图6及图7电路可知,输出信号CKOUT的频率fVCO为:
公式(3)中,有两下划线部分为频带切换库342对应的电容值,CVAR为该第一可变电容器VC1及该第二可变电容器VC2对应的电容值,CFix为该第一固定电容器FC1及该第二固定电容器FC2对应的电容值,L为该电感L1对应的电感值。
该可编程除频装置350耦合于该可控式振荡器340,用以根据该输出信号CKOUT产生该反馈信号CKFB。
该电流镜电路360接收电流源电流ISOURCE,以产生电荷泵参考电流ICH。图8是本发明的电流镜电路360的电路图。如图8所示,是由第五NMOS晶体管N5至第十一NMOS晶体管N11及第二切换开关SW2至第七切换开关SW7所组成,其中第五NMOS晶体管N5的大小与第六NMOS晶体管N6的大小相等,第七NMOS晶体管N7的大小为第六NMOS晶体管N6大小的两倍,第八NMOS晶体管N8的大小为第七NMOS晶体管N7大小的两倍,其余依此类推。第二切换开关SW2至第七切换开关SW7与可编程除频装置350共享且由外部来控制该可编程除频装置350的除数N。
该电荷泵参考电流ICH为该电流源电流ISOURCE的x倍,从而使N为该可编程除频装置的除数。也就是当第二切换开关SW2及第三切换开关SW3导通、其余切换开关SW7形成断路时,电流镜电流ICH为电流源电流ISOURCE的1/3,此时可编程除频装置350的除数N即为3。换句话说,根据图8,电流镜电流ICH可表示为:
其中,当第二切换开关SW2导通时,S[2]为1,当第二切换开关SW2关闭时,S[2]为0。S[3]至S[7]的值依此类推。
该补偿电路370连接至该电荷泵320,以根据该电荷泵参考电流ICH产生补偿电流ID,该补偿电流ID即为真正电荷泵电流,从而补偿当该可控式振荡器选择输出该输出信号时,因该电感电容槽(LC tank)341中电容值剧烈的变化所造成阻尼因子(damping factor)及带宽-参考频率比(bandwidth to-reference frequency ratio)受到的变动。其中,该补偿电流ID为该电荷泵参考电流ICH的倍,其中Ψ为设计的分数或正整数。
为了解此发明如何展现其改善现有的缺点及其设计的目的,我们通过分析现有来证明。由公式(2)可知,现有环路带宽(loopbandwidth)ωn及阻尼因子ζ在通过使ICH正比于N值前提下是固定不变的,无法针对不同应用而调整,而并非常数,无法根据参考信号的频率而改变及***反应速率最佳化,以及避免出现带宽小于1/10参考信号稳定性限制。针对上述问题,可将图1中的固定电阻器R改为最简易的离散时间滤波器,也就是切换电容装置式所仿真出的等效电阻(switch capacitor equivalent resistor)Req。
同时将电荷泵120电流ICH调整为电流源电流ISOURCE的x倍,亦即,切换电容等效电阻Req为:
调整后的电荷泵120电流ICH为:
ICH=x·ISOURCE, (5)
将公式(4)及(5)代入公式(2)中,可得:
同理,
但此种架构会产生开关致电荷突波的缺点,所以这个发明采用图4的先撷取相位误差电荷经过一周期再重新抹除再撷取的滤波器,此滤波器的详细操作原理如下。
请参考图4,电荷泵320在端点FS1所引起的电压变化ΔV储存在该第二电容器C2中,该电压变化ΔV可定义为而该电压变化ΔV在端点FF所引起的电流变化为而该电流变化持续一个周期,因此在端点FF所产生的电荷QO为:
定义变量y为:离散时间滤波器的等效电阻对一以二极管连接方式的晶体管,即该第一NMOS晶体管N1的栅极及漏极相接、该第二NMOS晶体管N2的栅极及漏极相接,并联的小信号电阻的比,如下所示:
于图4中,由端点FF与地之间所看入的等效电阻Rloop为:
故将公式(11)代入公式(7)中,该阻尼因子ζ为:
图5为现有窄频***的可控式振荡器的电路图。图9为现有窄频***调整电压及频率的示意图。如图9所示,其可调整的频率非常狭小。因此可将公式(12)中的视为定值在窄频***中。当KVCO及为一固定值因而如前述所示当时,使得阻尼因子ζ及该带宽-参考频率比为定值。
而本发明中,由于该电感电容槽(LC tank)341中的频带切换库342可提供较现有更宽广的频率选择,而可达到宽带频率调整的目的。由图7中控制信号线CB[0]~CB[3]可知,在本实施例中,本发明可选择16个频带,而达到宽频频带调整。图10是本发明宽带***调整电压及频率的示意图。由图10所示可知,本发明通过控制信号线CB[0]~CB[3]而提供较现有技术更多的频带选择,而达成宽带频率调整的目的。也就是说,在图5的现有窄频***的可控式振荡器中,公式(12)中的可为:
所以(12)可改写为:
CTank可为:
而在可控式振荡器340中,所述多个主动元件(N3,N4,P3,P4)配合该电感电容槽(LC tank)341、该第一可变电容器VC1、该第二可变电容器VC2、该第一固定电容器FC1及该第二固定电容器FC2,而产生该具有可选择特定频率fVCO的输出信号CKOUT时,公式(13)中的CTank可为:
或
同理,该带宽-参考频率比可改写为:
∵
∴
由公式(15)及公式(17)可知,为作宽带的调动,通过控制信号CB[0]至CB[3]以选择在不同子频带(sub-band)来达成。但其相对应的阻尼因子ζ及带宽-参考频率比会因为不同子频带(sub-band)而使得可控式振荡器340中等效电容CTank剧烈变化,造成稳定性及环路动态特性的剧烈变化。图11及图12是本发明阻尼因子ζ及该带宽-参考频率比的模拟示意图。由于可控式振荡器340可产生该具有可选择特定频率fVCO的输出信号CKOUT,由图11及图12可知,该阻尼因子ζ及该带宽-参考频率比在各子频带(sub-band)中并不相同,也就是说频率合成***300在不同子频带(sub-band)中会有不同的***反应速率及稳定度。
图13是本发明的该补偿电路370的电路图。如图1 3所示,是由第五PMOS晶体管P5至第十一PMOS晶体管P11及致能开关VAR_EN,FIX_EN,CB[3]_EN,CB[2]_EN,CB[1]_EN,CB[0]_EN所组成,其中第十PMOS晶体管P10的大小为第十一PMOS晶体管P11大小的两倍,第九PMOS晶体管P9的大小为第十PMOS晶体管P10大小的两倍,第八PMOS晶体管P8的大小为第九PMOS晶体管P9大小的两倍。由图13可知,Ψ为:
其中,通过Ψ来补偿该可控式振荡器340选择输出该具有可选择特定频率fVCO的输出信号CKOUT时该阻尼因子ζ及该带宽-参考频率比的变动。为将与CTank的效应完全抵销,图13中晶体管P6及P11的宽度长度比需符合且晶体管P7及P11的宽度长度比需符合第五PMOS晶体管的大小与晶体管P6并联晶体管P7相同,意即
然而,在本发明中,该补偿电路370根据该电荷泵参考电流ICH产生补偿电流ID,从而补偿该可控式振荡器340选择输出该具有可选择特定频率fVCO的输出信号CKOUT时该阻尼因子ζ及该带宽-参考频率比的变动。其中,该补偿电流ID为该电荷泵参考电流ICH的倍。
也就是说,公式(15)可改写为:
由公式(18)及公式(19)中的Ψ,本发明可通过Ψ来补偿该可控式振荡器340选择输出该具有可选择特定频率fVCO的输出信号CKOUT时该阻尼因子ζ及该带宽-参考频率比的变动。因此在图11及图12中,经由补偿电路370补偿后,该阻尼因子ζ及该带宽-参考频率比在不同子频带(sub-band)中均为固定值,也就是说该阻尼因子ζ及该带宽-参考频率比在不同子频带(sub-band)中会有相同的***反应速率及稳定度。
图14是本发明的频率合成***300在不同参考频率的***反应示意图。如图14所示,参考信号的频率越高,反应时间(Response Time)越短,代表***的带宽越大,即***的带宽会根据参考信号的频率而调整,因此本发明的频率合成***300可接受不同频率的参考信号,而不会有所限制。
图15是本发明的频率合成***300在不同频带的***反应示意图。如图15所示,在低频带(2.73GHz)的***反应时间与在该频带(3.95GHz)的***反应时间相同,表示对于不同的N,该频率合成***300锁住频率的位置一样,即对不同的输出频率,该频率合成***300均可有相同的稳定度。
由上述说明可知,本发明利用电流镜参考电流ICH与电流源电流ISOURCE的关系ICH=x·ISOURCE,并令且使用离散时间滤波器,使得该阻尼因子ζ及该带宽-参考频率比与N值无关。同时又利用该补偿电流ID为该电荷泵参考电流ICH的关系,以补偿该可控式振荡器选择输出宽频带的该输出信号时该阻尼因子ζ及及该带宽-参考频率比的变动。本发明还利用该第一电容器C1、该第一开关装置SW1、该运算放大器OP、该第一NMOS晶体管N1、该第二NMOS晶体管N2、该第一PMOS晶体管P1及该第二PMOS晶体管P2以产生该滤波器330所使用的电阻,以使该滤波器为离散时间环路滤波器(discrete time loopfilter),此未见于前案,且该等效电阻易在集成电路中实施。
由上述可知,本发明无论就目的、手段及功效,均显示其不同于现有技术的特征,极具实用价值。但是应注意的是,上述各实施例仅为了便于说明而举例,本发明所主张的权利范围应以申请专利范围所述为准,而非仅限于上述实施例。
Claims (17)
1、一种具有自我校正环路稳定性与带宽的频率合成***,包括:
检测器,用于根据输入信号与反馈信号的逻辑电平值差异,产生检测信号;
电荷泵,耦合于该检测器,用于根据该检测信号,产生控制信号;
滤波器,耦合于该电荷泵,用于根据该控制信号产生调整信号;
可控式振荡器,耦合于该滤波器,用以根据该调整信号产生输出信号;以及
可编程除频装置,耦合于该可控式振荡器,用于根据该输出信号产生该反馈信号;
其中该滤波器为离散时间环路滤波器。
2、根据权利要求1所述的频率合成***,还包括:
电流镜电路,接收电流源电流,以产生电荷泵参考电流,以供应该电荷泵;以及
补偿电路,连接至该电荷泵,以根据该电荷泵参考电流产生补偿电流,从而补偿该可控式振荡器选择输出该输出信号时阻尼因子及带宽-参考频率比的变动。
3、根据权利要求2所述的频率合成***,其中,该离散时间环路滤波器为低通滤波器。
4、根据权利要求3所述的频率合成***,其中,该低通滤波器包括第一电容器、第二电容器、第一开关装置、运算放大器、第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管及第二PMOS晶体管。
5、根据权利要求4所述的频率合成***,其中,该第一电容器、该第一开关装置、该运算放大器、该第一NMOS晶体管、该第二NMOS晶体管、该第一PMOS晶体管及该第二PMOS晶体管构成等效电阻。
6、根据权利要求5所述的频率合成***,其中,该第二电容器的一端连接至该电荷泵、该第一开关装置的一端及该运算放大器的反相输入端,该第二电容器的另一端连接至低电位,该第一开关装置的另一端连接至该第一电容器的一端,该第一电容器的另一端连接至该低电位,该运算放大器的输出端连接至该第一PMOS晶体管的栅极,该第一PMOS晶体管的源极连接至高电位,该第一PMOS晶体管的漏极连接至该第二PMOS晶体管的源极,该第二PMOS晶体管的栅极连接至该低电位,该第二PMOS晶体管的漏极连接至该运算放大器的非反相输入端、该第一NMOS晶体管的栅极及漏极、该第二NMOS晶体管的栅极及漏极,以及该第一及第二NMOS晶体管的源极连接至该低电位。
7、根据权利要求2所述的频率合成***,其中该可控式振荡器还包括电感电容槽,以产生该具有可选择特定频率的输出信号。
8、根据权利要求7所述的频率合成***,其中,该电感电容槽包括电感及频带切换库。
9、根据权利要求8所述的频率合成***,其中,该频带切换库包括多组电容器选择装置,每一组电容器选择装置包括两个电容器及三个切换装置。
10、根据权利要求9所述的频率合成***,其中,该些切换装置为NMOS晶体管。
11、根据权利要求10所述的频率合成***,其中,该可控式振荡器包括第一可变电容器及第二可变电容器。
12、根据权利要求11所述的频率合成***,其中,该可控式振荡器包括第一固定电容器及第二固定电容器。
13、根据权利要求12所述的频率合成***,其中,该可控式振荡器还包括多个主动元件,以配合该电感电容槽、该第一可变电容器、该第二可变电容器、该第一固定电容器及该第二固定电容器,而产生该具有可选择特定频率的输出信号。
14、根据权利要求13所述的频率合成***,其中,该第一固定电容器及该第二固定电容器是由该连接点、该电感及所述主动元件所产生。
15、根据权利要求10项所述的频率合成***,其中,该每一组电容器选择装置中的电容器为金属-绝缘层-金属形式电容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810161385 CN101686055B (zh) | 2008-09-25 | 2008-09-25 | 具有自我校正环路稳定性与带宽的频率合成*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810161385 CN101686055B (zh) | 2008-09-25 | 2008-09-25 | 具有自我校正环路稳定性与带宽的频率合成*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101686055A true CN101686055A (zh) | 2010-03-31 |
CN101686055B CN101686055B (zh) | 2013-05-01 |
Family
ID=42049057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810161385 Expired - Fee Related CN101686055B (zh) | 2008-09-25 | 2008-09-25 | 具有自我校正环路稳定性与带宽的频率合成*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101686055B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231628A (zh) * | 2011-04-12 | 2011-11-02 | 广州润芯信息技术有限公司 | 一种基于时间电压转换的高精度脉宽比较装置 |
CN103323708A (zh) * | 2013-06-05 | 2013-09-25 | 江汉大学 | 一种信号源的测试装置及方法 |
CN104158541A (zh) * | 2014-08-08 | 2014-11-19 | 上海凌阳科技有限公司 | 一种可调整环路带宽的数字锁相环及其调整方法 |
CN104455140A (zh) * | 2014-11-14 | 2015-03-25 | 孙欣 | 车辆悬架减振器 |
CN107911114A (zh) * | 2017-11-15 | 2018-04-13 | 中国科学技术大学 | 一种恒定环路带宽的宽带锁相环 |
WO2023000245A1 (zh) * | 2021-07-22 | 2023-01-26 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100324901B1 (ko) * | 2000-04-14 | 2002-02-28 | 조양호 | 자체귀환경로를 이용한 위상동기회로 |
JP3560906B2 (ja) * | 2000-08-08 | 2004-09-02 | シャープ株式会社 | Pll回路 |
KR100510519B1 (ko) * | 2003-02-05 | 2005-08-26 | 삼성전자주식회사 | 향상된 위상 락/언락 검출 기능을 가지는 pll |
-
2008
- 2008-09-25 CN CN 200810161385 patent/CN101686055B/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231628A (zh) * | 2011-04-12 | 2011-11-02 | 广州润芯信息技术有限公司 | 一种基于时间电压转换的高精度脉宽比较装置 |
CN103323708A (zh) * | 2013-06-05 | 2013-09-25 | 江汉大学 | 一种信号源的测试装置及方法 |
CN104158541A (zh) * | 2014-08-08 | 2014-11-19 | 上海凌阳科技有限公司 | 一种可调整环路带宽的数字锁相环及其调整方法 |
CN104455140A (zh) * | 2014-11-14 | 2015-03-25 | 孙欣 | 车辆悬架减振器 |
CN104455140B (zh) * | 2014-11-14 | 2017-12-08 | 海汇新能源车辆有限公司 | 车辆悬架减振器 |
CN107911114A (zh) * | 2017-11-15 | 2018-04-13 | 中国科学技术大学 | 一种恒定环路带宽的宽带锁相环 |
CN107911114B (zh) * | 2017-11-15 | 2021-03-09 | 中国科学技术大学 | 一种恒定环路带宽的宽带锁相环 |
WO2023000245A1 (zh) * | 2021-07-22 | 2023-01-26 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN101686055B (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101686055B (zh) | 具有自我校正环路稳定性与带宽的频率合成*** | |
US10263626B2 (en) | Apparatus and methods for tuning a voltage controlled oscillator | |
US8076962B2 (en) | Frequency synthesis system with self-calibrated loop stability and bandwidth | |
US7474160B2 (en) | Systems and methods for calibrating a filter | |
US7936224B2 (en) | Voltage controlled oscillator | |
CN103236842B (zh) | 差分环形振荡器以及校准差分环形振荡器的方法 | |
US8022778B2 (en) | Low phase noise frequency synthesizer | |
US8432204B1 (en) | Current-controlled oscillator (CCO) based PLL | |
US20040066244A1 (en) | Oscillator, PLL circuit, communication equipment, and oscillating method | |
US7212073B2 (en) | Capacitive tuning network for low gain digitally controlled oscillator | |
US7609122B2 (en) | Method and system for calibration of a tank circuit in a phase lock loop | |
US8373502B1 (en) | Gm-C filter tuning circuit based on relaxation oscillator | |
CN100466475C (zh) | 锁相环频率合成器开关电容的自动调节方法及电路 | |
CN101902234B (zh) | 电波接收装置 | |
CN102938644B (zh) | 数字控制振荡器 | |
CN103259533A (zh) | 电感电容振荡器的锁相环电路及其温度补偿方法 | |
CN101674081B (zh) | 具自我校正回路稳定性与频宽的频率合成*** | |
US8509369B2 (en) | Frequency synthesis system with self-calibrated loop stability and bandwidth | |
EP1889358A1 (en) | Filter calibration | |
US20080186115A1 (en) | Method for adjusing tuning circuit and receiver circuit | |
US9252791B1 (en) | Phase locked loop and method for generating an oscillator signal | |
CN105227179A (zh) | 振荡电路 | |
US9787249B2 (en) | System and method for controlling a voltage controlled oscillator | |
US9255963B2 (en) | Built-in self-test circuit for voltage controlled oscillator | |
KR100423060B1 (ko) | 위상 동기 루프를 이용한 동조 필터 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130501 Termination date: 20170925 |
|
CF01 | Termination of patent right due to non-payment of annual fee |