CN1812268B - 时钟产生电路及相关数据恢复电路 - Google Patents
时钟产生电路及相关数据恢复电路 Download PDFInfo
- Publication number
- CN1812268B CN1812268B CN 200510006111 CN200510006111A CN1812268B CN 1812268 B CN1812268 B CN 1812268B CN 200510006111 CN200510006111 CN 200510006111 CN 200510006111 A CN200510006111 A CN 200510006111A CN 1812268 B CN1812268 B CN 1812268B
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- signal
- phase
- clock
- lowpass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种时钟产生电路以及相关数据恢复电路。该时钟产生电路包含一压控震荡器，产生一取样信号与多相位时钟；一多路复用器，接收多相位时钟，并根据一选择信号选择多相位时钟的一输出；一相位频率检测器，接收多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；一电荷泵与回路滤波器，接收相位频率误差信号并产生一控制电压；一相位检测器，接收取样信号与输入信号，并产生一相位误差信号；以及一数字低通滤波器，接收相位误差信号，并产生选择信号；数字低通滤波器在产生选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值。
Description
技术领域
本发明涉及一种时钟产生电路以及使用该时钟产生电路的数据恢复电路，特别涉及一种利用具有清除功能的数字低通滤波器的时钟产生电路以及使用该时钟产生电路的数据恢复电路。
背景技术
在互应式数字视频(Digital Video Interactive，DVI)或高清晰度媒体接口(High Definition Media Interface，HDMI)等数字电视的数据接口中，都会使用一数据恢复电路将包含红、蓝、绿等不同颜***数据的串行信号中的数据恢复。数据恢复电路一般包含反馈式数据恢复(Feedback-baseddata recovery)以及前馈式数据恢复(Feedforward-based data recovery)。
图1显示反馈式数据恢复的电路架构。如该图所示，反馈式数据恢复电路10包含了时钟产生单元11与相位检测及取样单元12。时钟产生单元11接收一参考时钟后，产生多相位时钟(或单一相位时钟)。相位检测及取样单元12接收一输入信号并根据多相位时钟产生一输出信号，同时产生一相位调整信号。时钟产生单元11是根据相位调整信号来调整多相位时钟的相位。时钟产生单元11可以是锁相回路(Phase Locked Loop，PLL)、延迟锁定回路(Delay Locked Loop，DLL)、或是延迟单元(Delay Unit)等。所以，反馈式数据恢复电路10是在产生输出信号后，再根据输出信号的状态来产生相位调整信号。
图2显示前馈式数据恢复的电路架构。如该图所示，前馈式数据恢复电路20包含了一时钟产生单元21、一超取样单元(Over-sampling unit)22、一最佳相位检测单元(Optimum Phase detecting unit)23、以及一多路复用器(Multiplexer，MUX)24。时钟产生单元21接收一参考时钟后，产生多相位时钟。超取样单元22接收输入数据，并根据多相位时钟来超取样输入数据而产生多个取样数据。最佳相位检测单元23根据多个取样数据产生一选择信号。多路复用器24即根据选择信号输出多个取样数据中的一个取样信号作为输出信号。由于该前馈式数据恢复电路20需要超取样输入数据，因此需要高频的多相位时钟作为取样时钟。
在“A 2-1600-MHz CMOS Clock Recovery PLL with Low-Vdd Capability”(IEEE Journal of Solid-State Circuits，Vol.34，No.12，December 1999)中，Larsson揭露了一种将压控振荡回路(VCO loop)与数据恢复回路(datarecovery loop)分开独立设计的反馈式相位选取时钟恢复锁相回路(feedback phase selection clock recovery PLL)，其具有两回路的频宽可分别独立设计、以及在相位选取时不会产生遽烈的相位切换等优点。然而其却具有数据恢复的跟踪时间(tracking time)较长，无法快速达到最佳取样相位的缺点。
发明内容
因此本发明的目的之一是提供一种可使跟踪时间缩短的时钟产生电路。
本发明的另一目的是提供一种可使跟踪时间缩短的反馈式数据恢复电路。
依据本发明的实施例，揭露一种数据恢复电路，其包含一压控震荡器，产生一取样信号与多个多相位时钟；一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；一相位检测器，接收前述取样信号与一输入信号，并产生一相位误差信号；一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；以及一触发器，接收前述输入信号，并根据前述取样信号来取样该输入信号，并产生一输出数据；其中前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值，并且向所述相位检测器输出一清除信号以清除所述相位检测器内部的数据。
依据本发明的实施例，揭露一种数据恢复电路，其包含：一压控震荡器，产生一取样信号与多个多相位时钟；一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；一相位检测器，接收前述取样信号与一输入信号，并产生一相位误差信号；一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；以及一触发器，接收前述输入信号，并根据前述取样信号来取样该输入信号，并产生一输出数据；其中，前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值；并且所述数字低通滤波器在产生所述选择信号后，等待一预设时间后再开始累计相位误差值，所述预设时间被设定为在所述选择信号不为零时、所述相位检测器所检测的第一笔数据传送到所述数字低通滤波器的时间。
依据本发明的实施例，亦揭露一种时钟产生电路，其根据一输入信号与一参考时钟产生一取样时钟，该时钟产生电路包含一压控震荡器，产生一取样信号与多个多相位时钟；一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；一相位检测器，接收前述取样信号与前述输入信号，并产生一相位误差信号；以及一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；其中前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值，并且在产生前述选择信号后，等待一预设时间后再开始累计相位误差值，所述预设时间被设定为在所述选择信号不为零时、所述相位检测器所检测的第一笔数据传送到所述数字低通滤波器的时间。
依据本发明的实施例，亦揭露一种时钟产生电路，其根据一输入信号与一参考时钟产生一取样时钟，该时钟产生电路包含：一压控震荡器，产生一取样信号与多个多相位时钟；一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；一相位检测器，接收前述取样信号与前述输入信号，并产生一相位误差信号；以及一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；其中，前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值，并且向所述相位检测器输出一清除信号以清除所述相位检测器内部的数据。
依据本发明的实施例，亦揭露一种数据恢复电路，其包含一压控振荡回路，接收一参考时钟以产生一取样时钟，该压控振荡回路是包含：一多相位压控振荡器，产生多个具有不同相位的时钟信号，并依据一选择信号选取前述时钟信号之一；以及一数据恢复回路，依据前述取样信号与一输入信号产生前述选择信号，该数据恢复回路是包含：一相位检测器，依据前述取样信号与前述输入信号，产生一相位误差信号；以及一数字低通滤波器，依据前述相位误差信号，产生前述选择信号；其中前述数字低通滤波器在产生前述选择信号以指示该多相位压控振荡器切换所选取的相位时，清除本身的累计相位误差值，并且向所述相位检测器输出一清除信号以清除所述相位检测器内部的数据。
依据本发明的实施例，亦揭露一种数据恢复电路，其包含：一压控振荡回路，接收一参考时钟以产生一取样时钟，该压控振荡回路包含：一多相位压控振荡器，产生多个具有不同相位的时钟信号，并依据一选择信号选取前述时钟信号之一；以及一数据恢复回路，依据前述取样信号与一输入信号产生前述选择信号，该数据恢复回路包含：一相位检测器，依据前述取样信号与前述输入信号，产生一相位误差信号；以及一数字低通滤波器，依据前述相位误差信号，产生前述选择信号；其中，前述数字低通滤波器在产生前述选择信号以指示该多相位压控振荡器切换所选取的相位时，清除本身的累计相位误差值；并且前述数字低通滤波器在产生前述选择信号后，等待一预设时间后再开始累计相位误差值，所述预设时间被设定为在所述选择信号不为零时、所述相位检测器所检测的第一笔数据传送到所述数字低通滤波器的时间。
附图说明
图1显示反馈式数据恢复的电路架构。
图2显示前馈式数据恢复的电路架构。
图3为本发明的反馈式数据恢复电路的第一实施例。
图4显示以Matlab等软件来设计图3的数字低通滤波器的实施例。
图5为本发明的反馈式数据恢复电路的第二实施例。
图6显示以Matlab等软件来设计图3的数字低通滤波器的实施例。
附图符号说明
10反馈式数据恢复电路
11时钟产生单元
12相位检测及取样单元
20前馈式数据恢复电路
21时钟产生单元
22超取样单元
23最佳相位检测单元
24、48多路复用器
42电荷泵与回路滤波器
43压控震荡器
46D型触发器
41相位频率检测器
47分频器
44数字滤波器
45相位检测器
60、80数据恢复电路
64、84数字滤波器
具体实施方式
以下参考图式详细说明本发明的实施例中所揭露的时钟产生电路以及使用该时钟产生电路的数据恢复电路。
图3为本发明时钟产生电路的第一实施例以及使用该电路的反馈式数据恢复电路。如该图所示，恢复电路60包含有由一相位频率检测器(phasefrequency detector)41、一电荷泵与回路滤波器(charge pump and loopfilter)42、一多相位压控震荡器(multi-phase VCO)43、一多路复用器48、及一分频器47所构成的压控振荡回路(在图3中显示为回路A)、以及由一数字低通滤波器(digital low-pass filter)64、及一相位检测器(phasedetector)65所构成的数据恢复回路(在图3中显示为回路B)、以及一D型触发器46。图3中所示的各个组件的实施方式可参照前述Larsson文献的教导，是为熟习此项技术者所广泛悉知，故不在此赘述。
恢复电路60中的数字低通滤波器64具有清除相位检测器65中所暂存的数值的功能，除了产生选择信号给多路复用器48之外，还产生一清除信号给相位检测器65。而且，数字低通滤波器64会在每次进行相位调整(不论是向前调整或者向后调整)的时候，亦即，当选择信号使能的时候，就会清除本身的累计相位误差值。数字低通滤波器64的实现方式将在以下有较详细的说明。
另外，相位检测器65亦可具有清除功能。此处所谓的清除功能，是指相位检测器65在接收到上述由低通滤波器64所发出的清除信号时，会将其中所暂存的运算中间数据(calculating intermidiate data)全部清除归零。例如在以流水线架构(pipeline structure)实作的相位检测器中，当其接收到该清除信号的时候，即会将暂存在流水线当中的数据全部清除。上述利用清除信号清除相位检测器65中的数据以及清除数字低通滤波器64本身的累计相位误差值的动作，再加上数字低通滤波器64的选择信号可以让多路复用器48一次调整多个相位，可以加快跟踪速度，缩短跟踪时间(trackingtime)。
图4显示以Matlab等软件来设计图3的数字低通滤波器64的实施例。在此实施例中，信号out代表选择信号、信号CLR代表清除信号、参数acc(n)代表累计相位误差值、参数N代表每次调整的相位调整量、以及参数K代表临界相位差。如图4所示，该程序分成两个部分，第一部分71是累计相位误差值acc(n)，第二部分72是根据累计相位误差值acc(n)来产生输出选择信号out与清除信号CLR。
该数字低通滤波器64的动作原理说明如下。该数字低通滤波器64是接收相位检测器65的输出信号作为输入数据in，并产生选择信号out与清除信号CLR。首先，设定参数值，亦即设定相位调整量N与临界相位差K。其次，数字低通滤波器64在每次接收到输入数据in之后，将累计相位误差值acc(n)加上输入数据in。接着，数字低通滤波器64在累计相位误差值acc(n)大于临界相位差K时，将选择信号out设定为相位调整量N后输出，且将累计相位误差值acc(n)清除为0，并使能清除信号CLR；或是当累计相位误差值acc(n)低于临界相位差-K时，将选择信号out设定为相位调整量-N，且将累计相位误差值acc(n)清除为0，并使能清除信号CLR。若累计相位误差值acc(n)介于临界相位差K与-K之间时，则选择信号out和清除信号CLR均设定为0，且不清除累计相位误差值acc(n)。
因此，数字低通滤波器64在产生选择信号out后，会清除之前所累积的累计相位误差值acc(n)，并使能清除信号CLR。所以，相位检测器65在被使能的清除信号CLR后，会清除相位检测器65内部的数据。如此，在数字低通滤波器64每次调整相位后，会重新累计累计相位误差值acc(n)，而不至于让调整相位前的累计相位误差值acc(n)影响之后的调整动作。然而，在图3的恢复电路60中，相位检测器65必须要有接收清除信号CLR，并根据该清除信号CLR清除数据的功能。若相位检测器65不具备该功能，则不适用该实施例。以下说明不需具备清除功能的相位检测器65的恢复电路的实施例。
图5为本发明的反馈式数据恢复电路的第二实施例。如该图所示，该恢复电路80与图3的恢复电路60类似，而恢复电路80与图3的恢复电路60的差异是相位检测器45不需具备清除功能，且数字低通滤波器84亦不需输出清除信号。
图6显示以Matlab等软件来设计图5的数字低通滤波器84的实施例。在此实施例中，信号out代表选择信号、参数acc(n)代表累计相位误差值、参数acctime(n)代表累计时间、参数N代表每次调整的相位调整量、参数K代表临界相位差、以及参数Stoptime代表停止累计时间。如图6所示，该程序分成两个部分，第一部分91是累计时间acctime(n)超过停止累计时间Stoptime后，才开始累计累计相位误差值acc(n)，第二部分92是根据累计相位误差值acc(n)来产生选择信号out。
该数字低通滤波器84的动作原理说明如下。该数字低通滤波器84是接收相位检测器45的输出信号作为输入数据in，并产生选择信号out。首先，设定参数值，亦即设定相位调整量N、临界相位差K、以及停止累计时间Stoptime。其次，数字低通滤波器84在每次接收到输入数据in之后，将一时间累计值acctime(n)加1，而且只有在时间累计值acctime(n)大于停止累计时间Stoptime之后，累计相位误差值acc(n)才会加上输入数据in。接着，数字低通滤波器84在累计相位误差值acc(n)大于临界相位差K时，将选择信号out设定为相位调整量N，且将时间累计值acctime(n)与累计相位误差值acc(n)清除为0；或是当累计相位误差值acc(n)低于临界相位差-K时，将选择信号out设定为相位调整量-N，且将时间累计值acctime(n)与累计相位误差值acc(n)清除为0。若累计相位误差值acc(n)介于临界相位差K与-K之间时，则选择信号out设定为0，且不清除时间累计值acctime(n)与累计相位误差值acc(n)。
因此，数字低通滤波器84在产生选择信号out后，除了会清除所累积的累计相位误差值acc(n)之外，还会在等待停止累计时间Stoptime过后，才重新开始累计累计相位误差值。之所以要等待停止累计时间Stoptime过后才重新开始累计相位误差值是为了要略过在产生不是0的选择信号out时所遗留在相位检测器45内的数据。所以，停止累计时间Stoptime的大小的设定方式是在选择信号out之不为0时(亦即调整相位后)，相位检测器45所检测的第一笔数据传送到数字低通滤波器84的时间。所以，恢复电路80所使用的相位检测器45不需具有清除功能。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。
Claims (9)
1.一种数据恢复电路，其包含：
一压控震荡器，产生一取样信号与多个多相位时钟；
一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；
一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；
一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；
一相位检测器，接收前述取样信号与一输入信号，并产生一相位误差信号；
一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；以及
一触发器，接收前述输入信号，并根据前述取样信号来取样该输入信号，并产生一输出数据；
其中，前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值，并且向所述相位检测器输出一清除信号以清除所述相位检测器内部的数据。
2.一种数据恢复电路，其包含：
一压控震荡器，产生一取样信号与多个多相位时钟；
一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；
一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；
一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；
一相位检测器，接收前述取样信号与一输入信号，并产生一相位误差信号；
一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；以及
一触发器，接收前述输入信号，并根据前述取样信号来取样该输入信号，并产生一输出数据；
其中，前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值；并且
所述数字低通滤波器在产生所述选择信号后，等待一预设时间后再开始累计相位误差值，所述预设时间被设定为在所述选择信号不为零时、所述相位检测器所检测的第一笔数据传送到所述数字低通滤波器的时间。
3.如权利要求1或2所述的数据恢复电路，还包含一分频器，配置在前述多路复用器与前述相位频率检测器之间。
4.一种时钟产生电路，根据一输入信号与一参考时钟产生一取样时钟，该时钟产生电路包含：
一压控震荡器，产生一取样信号与多个多相位时钟；
一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；
一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；
一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；
一相位检测器，接收前述取样信号与前述输入信号，并产生一相位误差信号；以及
一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；
其中，前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值，并且在产生前述选择信号后，等待一预设时间后再开始累计相位误差值，所述预设时间被设定为在所述选择信号不为零时、所述相位检测器所检测的第一笔数据传送到所述数字低通滤波器的时间。
5.一种时钟产生电路，根据一输入信号与一参考时钟产生一取样时钟，该时钟产生电路包含：
一压控震荡器，产生一取样信号与多个多相位时钟；
一多路复用器，接收前述多相位时钟，并根据一选择信号选择该多相位时钟的其中一时钟输出；
一相位频率检测器，接收前述多路复用器的输出信号与一参考时钟，并产生一相位频率误差信号；
一电荷泵与回路滤波器，接收前述相位频率误差信号并产生一控制电压；
一相位检测器，接收前述取样信号与前述输入信号，并产生一相位误差信号；以及
一数字低通滤波器，接收前述相位误差信号，并产生前述选择信号；
其中，前述数字低通滤波器在产生前述选择信号以指示该多路复用器切换相位时，清除本身的累计相位误差值，并且向所述相位检测器输出一清除信号以清除所述相位检测器内部的数据。
6.如权利要求4或5所述的时钟产生电路，还包含一分频器，配置在前述多路复用器与前述相位频率检测器之间。
7.一种数据恢复电路，其包含：
一压控振荡回路，接收一参考时钟以产生一取样时钟，该压控振荡回路包含：
一多相位压控振荡器，产生多个具有不同相位的时钟信号，并依据一选择信号选取前述时钟信号之一；以及
一数据恢复回路，依据前述取样信号与一输入信号产生前述选择信号，该数据恢复回路包含：
一相位检测器，依据前述取样信号与前述输入信号，产生一相位误差信号；以及
一数字低通滤波器，依据前述相位误差信号，产生前述选择信号；
其中，前述数字低通滤波器在产生前述选择信号以指示该多相位压控振荡器切换所选取的相位时，清除本身的累计相位误差值，并且向所述相位检测器输出一清除信号以清除所述相位检测器内部的数据。
8.如权利要求7所述的数据恢复电路，其中，前述数字低通滤波器在产生前述选择信号后，会将前述清除信号使能，藉以清除前述相位检测器的数据。
9.一种数据恢复电路，其包含：
一压控振荡回路，接收一参考时钟以产生一取样时钟，该压控振荡回路包含：
一多相位压控振荡器，产生多个具有不同相位的时钟信号，并依据一选择信号选取前述时钟信号之一；以及
一数据恢复回路，依据前述取样信号与一输入信号产生前述选择信号，该数据恢复回路包含：
一相位检测器，依据前述取样信号与前述输入信号，产生一相位误差信号；以及
一数字低通滤波器，依据前述相位误差信号，产生前述选择信号；
其中，前述数字低通滤波器在产生前述选择信号以指示该多相位压控振荡器切换所选取的相位时，清除本身的累计相位误差值；并且
前述数字低通滤波器在产生前述选择信号后，等待一预设时间后再开始累计相位误差值，所述预设时间被设定为在所述选择信号不为零时、所述相位检测器所检测的第一笔数据传送到所述数字低通滤波器的时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510006111 CN1812268B (zh) | 2005-01-28 | 2005-01-28 | 时钟产生电路及相关数据恢复电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510006111 CN1812268B (zh) | 2005-01-28 | 2005-01-28 | 时钟产生电路及相关数据恢复电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1812268A CN1812268A (zh) | 2006-08-02 |
| CN1812268B true CN1812268B (zh) | 2011-11-09 |
Family
ID=36844986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510006111 Active CN1812268B (zh) | 2005-01-28 | 2005-01-28 | 时钟产生电路及相关数据恢复电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1812268B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8130044B2 (en) * | 2008-06-19 | 2012-03-06 | Altera Corporation | Phase-locked loop circuitry with multiple voltage-controlled oscillators |
| TWI427999B (zh) | 2009-07-23 | 2014-02-21 | Silicon Motion Inc | 時脈產生電路、收發器以及其相關方法 |
| CN102035506B (zh) * | 2009-09-25 | 2014-01-15 | 慧荣科技股份有限公司 | 时钟产生电路、收发器以及时钟产生方法 |
| KR101950320B1 (ko) * | 2012-06-29 | 2019-02-20 | 에스케이하이닉스 주식회사 | 위상 검출 회로 및 이를 이용한 동기 회로 |
| CN103684445B (zh) * | 2012-09-11 | 2016-08-17 | 成都锐成芯微科技有限责任公司 | 多相位高分辨率锁相环 |
| US9007089B2 (en) * | 2012-10-21 | 2015-04-14 | Ememory Technology Inc. | Integrated circuit design protecting device and method thereof |
| CN103812504B (zh) * | 2012-11-06 | 2017-03-01 | 瑞昱半导体股份有限公司 | 相位校正装置及相位校正方法 |
| CN105675987B (zh) * | 2014-11-17 | 2018-04-24 | 德律科技股份有限公司 | 测试***及其相位检测装置及方法 |
| CN108011620B (zh) * | 2016-10-31 | 2023-08-08 | 深圳市研祥智慧科技股份有限公司 | 基于fpga的快速时钟恢复电路 |
| US10044356B2 (en) * | 2017-01-04 | 2018-08-07 | Himax Technologies Limited | Band selected clock data recovery circuit and associated method |
| CN107911114B (zh) * | 2017-11-15 | 2021-03-09 | 中国科学技术大学 | 一种恒定环路带宽的宽带锁相环 |
| CN109361501B (zh) * | 2018-12-10 | 2021-04-27 | 重庆思柏高科技有限公司 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181213B1 (en) * | 1999-06-14 | 2001-01-30 | Realtek Semiconductor Corp. | Phase-locked loop having a multi-phase voltage controlled oscillator |
| CN1535502A (zh) * | 2001-07-27 | 2004-10-06 | �Ҵ���˾ | 具有外部早/晚输入的时钟数据恢复*** |
-
2005
- 2005-01-28 CN CN 200510006111 patent/CN1812268B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181213B1 (en) * | 1999-06-14 | 2001-01-30 | Realtek Semiconductor Corp. | Phase-locked loop having a multi-phase voltage controlled oscillator |
| CN1535502A (zh) * | 2001-07-27 | 2004-10-06 | �Ҵ���˾ | 具有外部早/晚输入的时钟数据恢复*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1812268A (zh) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812268B (zh) | 时钟产生电路及相关数据恢复电路 | |
| US7778375B2 (en) | Clock generator and data recovery circuit using the same | |
| US6310521B1 (en) | Reference-free clock generation and data recovery PLL | |
| US6683930B1 (en) | Digital phase/frequency detector, and clock generator and data recovery PLL containing the same | |
| US8310886B2 (en) | Delay locked loop using hybrid FIR filtering technique and semiconductor memory device having the same | |
| US6211741B1 (en) | Clock and data recovery PLL based on parallel architecture | |
| US8243867B2 (en) | Receiver and communication system having the same | |
| JP5776657B2 (ja) | 受信回路 | |
| US8259890B2 (en) | Phase-locked loop circuit and related phase locking method | |
| CN109842413A (zh) | 锁相环和延迟锁定环 | |
| TWI801838B (zh) | 具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路 | |
| JP2008099303A (ja) | シリアルクロック及びデータリカバリのための信号インタリービング | |
| KR101584426B1 (ko) | 저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐 | |
| US8183936B2 (en) | Phase-locked loop frequency synthesizer and loop locking method thereof | |
| CN103329440B (zh) | 相位频率检测方法 | |
| WO2002039586A2 (en) | Method and system for synchronizing an output signal to a data signal | |
| KR20140139552A (ko) | 다중 채널을 위한 클럭 복원 장치, 수신 장치, 및 통신 시스템 | |
| US8059200B2 (en) | Video clock generator for multiple video formats | |
| CN105634443A (zh) | 时钟产生装置与其小数分频器 | |
| US8604849B1 (en) | Circuit and circuit methods for reduction of PFD noise contribution for ADPLL | |
| US6526374B1 (en) | Fractional PLL employing a phase-selection feedback counter | |
| Lee et al. | 250 Mbps–5 Gbps Wide-Range CDR With Digital Vernier Phase Shifting and Dual-Mode Control in 0.13$\mu $ m CMOS | |
| KR101671568B1 (ko) | 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로 | |
| US8115871B2 (en) | Video top-of-frame signal generator for multiple video formats | |
| CN114157294A (zh) | 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |