CN107785251B - 使用热处理的阻挡层形成 - Google Patents

使用热处理的阻挡层形成 Download PDF

Info

Publication number
CN107785251B
CN107785251B CN201710740763.3A CN201710740763A CN107785251B CN 107785251 B CN107785251 B CN 107785251B CN 201710740763 A CN201710740763 A CN 201710740763A CN 107785251 B CN107785251 B CN 107785251B
Authority
CN
China
Prior art keywords
barrier layer
layer
substrate
barrier
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710740763.3A
Other languages
English (en)
Other versions
CN107785251A (zh
Inventor
R·K·乔希
K-H·旺
S·维尔克菲尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107785251A publication Critical patent/CN107785251A/zh
Application granted granted Critical
Publication of CN107785251B publication Critical patent/CN107785251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体器件的方法包括在半导体衬底的表面之上形成阻挡层。通过使所述阻挡层的暴露表面经受表面处理工艺来形成经处理的阻挡层。所述表面处理工艺包括用反应性材料处理所述表面。在所述经处理的阻挡层之上形成材料层。所述材料层包括金属。

Description

使用热处理的阻挡层形成
技术领域
本发明总体上涉及半导体工艺，在特殊实施例中涉及使用热处理形成阻挡层的方法。
背景技术
半导体器件用于许多电子设备和其它应用中。半导体器件可以包括形成在半导体晶片上的集成电路。替代性地，半导体器件可以形成为单片式器件，例如，分立器件。半导体器件通过在半导体晶片之上沉积许多类型的材料薄膜、图案化材料薄膜、掺杂半导体晶片的选择区域以及其它工艺而形成在半导体晶片上。
制造过程中的可靠性和产品产量是半导体器件的重要考虑因素。由于在材料层内非期望的化合物和空隙的形成，层之间的物质的扩散可能导致器件故障。如果在制造过程中发生故障，则产生的产品在初始测试过程中可能无法通过性能鉴定。或者更糟的是，它们可能被用于由于故障而最终返回的构件中。阻挡层用于防止层之间的材料迁移。在这种情况下，阻挡层可以提高器件的可靠性，延长器件寿命，并增加器件的安全操作窗口。然而，当制造具有更高性能或更小尺寸的半导体器件时，需要改进先前使用的阻挡层。
发明内容
根据本发明的一个实施例，一种制造半导体器件的方法包括：在半导体衬底的表面之上形成阻挡层。通过使所述阻挡层的暴露表面经受表面处理工艺来形成经处理的阻挡层。所述表面处理工艺包括用反应性材料处理所述表面。在所述经处理的阻挡层之上形成材料层。所述材料层包括金属。
根据本发明的一个实施例，一种制造半导体器件的方法包括：在半导体衬底中形成沟槽；在所述半导体衬底和沟槽的主表面之上形成钛钨层；通过将钛钨层暴露于包括氮、硼或碳的反应性元素下形成经处理的钛钨层；以及沉积包含铝、硅和铜的合金层，所述合金层与所述经处理的钛钨层接触。
根据本发明的一个实施例，一种制造半导体器件的方法包括：在半导体衬底的主表面处形成金属硅化物。该方法还可以包括在所述金属硅化物之上形成具有压应力的第一导电层。所述第一导电层包括第一金属、第二金属和包含氮、硼或碳的反应性元素。该方法还可以包括沉积具有张应力的第二导电层，所述第二导电层与所述第一导电层接触。
根据本发明的另一个实施例，一种半导体器件包括设置在半导体衬底的第一侧的阱区。掺杂区域设置在所述阱区中。经处理的阻挡层设置在所述掺杂区域、所述阱区和所述半导体衬底的第一侧之上。所述经处理的阻挡层包括反应性材料和至少两种金属。顶部接触部设置在所述经处理的阻挡层之上。所述顶部接触部包括与所述至少两种金属不同的金属。
附图说明
为了更完全理解本发明及其优点，现在参考结合附图所作的以下描述，其中：
图1A-1E示出了根据本发明的一个实施例的使用热处理形成经处理的阻挡层的方法，
其中，图1A示出了在形成凹陷区域之后的衬底的剖视图，
其中，图1B示出了在衬底的表面和凹陷区域之上形成阻挡层之后的衬底的剖视图，
其中，图1C示出了在存在反应性材料的情况下使用热处理步骤形成经处理的阻挡层期间的衬底的剖视图，
其中，图1D示出了在经处理的阻挡层之上形成材料层之后的衬底的剖视图，
其中，图1E示出了使用湿刻蚀工艺去除材料层的一部分和经处理的阻挡层的一部分之后的衬底的剖视图；
图2A-2D示出了根据本发明的一个替代性实施例的使用热处理形成经处理的阻挡层的方法，
其中，图2A示出了衬底的剖视图，
其中，图2B示出了在衬底的表面之上形成阻挡层之后的衬底的剖视图，
其中，图2C示出了在存在反应性材料的情况下使用热处理步骤形成经处理的阻挡层期间的衬底的剖视图，以及
其中，图2D示出了在经处理的阻挡层之上形成材料层之后的衬底的剖视图；
图3A-3C示出了根据本发明的另一个替代性实施例的使用热处理形成阻挡层的方法，
其中，图3A示出了在衬底的表面之上形成第一阻挡层、阻挡改性材料源层和第二阻挡层之后的衬底的剖视图，
其中，图3B示出了使用热处理步骤形成混合区域之后的衬底的剖视图，
其中，图3C示出了在第二阻挡层之上形成材料层之后的衬底的剖视图；
图4A-4C示出了根据本发明的另一个替代性实施例的使用热处理形成阻挡层的方法，
其中，图4A示出了在衬底的表面之上形成阻挡改性材料源层，然后形成阻挡层之后的衬底的剖视图，
其中，图4B示出了使用热处理步骤形成混合区域之后的衬底的剖视图，
其中，图4C示出了在阻挡层之上形成材料层之后的衬底的剖视图；
图5A-5C示出了根据本发明的另一个替代性实施例的使用热处理形成阻挡层的方法，
其中，图5A示出了在衬底的表面之上形成阻挡层，然后形成阻挡改性材料源层之后的衬底的剖视图，
其中，图5B示出了使用热处理步骤形成混合区域之后的衬底的剖视图，以及
其中，图5C示出了在混合区域之上形成材料层之后的衬底的剖视图；
图6A-6C示出了根据本发明的一个实施例的形成阻挡层的方法，
其中，图6A示出了在衬底的表面之上形成第一阻挡层、阻挡改性材料源层、第二阻挡层和材料层之后的衬底的剖视图，
其中，图6B示出了在衬底的表面之上形成阻挡改性材料源层、阻挡层和材料层之后的衬底的剖视图，以及
其中，图6C示出了在衬底的表面之上形成阻挡层、阻挡改性材料源层和材料层之后的衬底的剖视图；以及
图7A-7G示出了根据本发明的一个实施例的形成包括经处理的阻挡层的半导体器件的方法，
其中，图7A示出了在衬底中形成深阱区并且在深阱区内形成阱区之后的衬底的剖视图，
其中，图7B示出了在形成栅极电介质、在栅极电介质之上形成栅极材料以及在栅极材料之上形成绝缘区域之后的衬底的剖视图，
其中，图7C示出了在绝缘区域、阱区和深阱区中形成凹陷区域之后的衬底的剖视图，
其中，图7D示出了在凹陷区域和绝缘区域之上形成阻挡层之后的衬底的剖视图，
其中，图7E示出了在存在反应性材料的情况下使用热处理步骤形成经处理的阻挡层期间的衬底的剖视图，
其中，图7F示出了在经处理的阻挡层之上形成顶部接触部之后的衬底的剖视图，以及
其中，图7G示出了在添加背侧经处理的阻挡层和背侧接触部之后的衬底的剖视图。
除非另有说明，不同图中的相应的附图标记通常指相应的部件。附图是为了清楚地说明实施例的相关方面，并不一定按比例绘制。
具体实施方式
在传统的半导体加工中，硅衬底经常与铝接触部一起使用。然而，铝和硅可以参与金属间反应。因此，与铝接触的硅可以被吸收到铝层中，从而为铝扩散到硅衬底中提供了途径。可以形成刺入硅内部的铝刺。当与下方p/n结相交时，所述铝刺可导致短路并破坏器件功能。
为了阻止铝刺入，可以在硅衬底上形成阻挡层，以防止铝从金属层扩散到衬底中。例如，阻挡层可以是钛钨(TiW。TiW作为阻挡层可能的好处是良好的导电性和导热性，对硅和铝的强的粘附力以及加工兼容性。然而，具有TiW阻挡层仍然可能发生铝刺入。
根据多种实施例，本发明公开了在衬底上形成经处理的阻挡层的多种方法。以下说明描述了多种实施例。图1和图2示出了在存在气态反应性材料的情况下使用热处理形成经处理的阻挡层的实施例。在图3-5中示出了使用多层阻挡材料和密封剂材料随后再进行热处理形成经处理的阻挡层的实施例。在图6中示出了使用多层阻挡材料和密封剂材料而没有执行热处理步骤形成经处理的阻挡层的一个替代性实施例。在图7中示出了用于形成具有经处理的阻挡层的半导体器件的一个实施例。
图1A-1E示出了根据本发明的一个实施例的使用热处理形成经处理的阻挡层的方法。
图1A示出了根据本发明的一个实施例的在形成凹陷区域之后的衬底的剖视图。
参考图1A，使用合适的已知方法在衬底10中形成凹陷区域。为了本发明的目的，衬底10可以是包括合适表面的任何材料或材料的组合，所述合适表面上可形成材料层。在多种实施例中，衬底10可以是半导体衬底。在多种实施例中，衬底10可以是硅衬底、锗衬底或者可以是包括锑化铟(InSb)、砷化铟(InAs)、磷化铟(InP)、氮化镓(GaN)、锑化镓(GaSb)、砷化镓(GaAs)、碳化硅(SiC)或它们的组合的化合物半导体衬底。在一个实施例中，衬底10是硅衬底。在一个或多个实施例中，衬底10包括诸如在硅上生长的GaN、在碳化硅上生长的GaN以及其它等等的堆叠体。
图1B示出了根据本发明的一个实施例的在衬底的表面和凹陷区域之上形成阻挡层之后的衬底的剖视图。
参考图1B，在衬底10的表面和凹陷区域之上形成阻挡层20。在一些实施例中，阻挡层20贴合凹陷区域的侧壁和底表面。在多种实施例中，阻挡层20包括多个层。在一个实施例中，阻挡层20是单层。在多种实施例中，阻挡层20具有25纳米和500纳米之间的垂直厚度。在一个实施例中，阻挡层20具有约50纳米的垂直厚度。
阻挡层20可以使用沉积工艺形成。在多种实施例中，阻挡层20使用化学气相沉积(CVD：chemical vapor deposition)、等离子体增强CVD、化学溶液沉积、物理气相沉积(PVD：physical vapor deposition)、原子层沉积(ALD：atomic layer deposition)、分子束外延(MBE：molecular beam epitaxy)、镀覆形成，在一个实施例中使用溅射沉积形成。
在多种实施例中，阻挡层20是难熔的金属、材料的混合物或诸如镍铬合金的合金。在一个实施例中，难熔的金属包括钼(Mo)、钽(Ta)或钨(W)。在一个实施例中，难熔的金属可以包括钛(Ti)、钒(V)、铬(Cr)、锆(Zr)或铪(Hf)。在多种实施例中，阻挡层20包括例如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN2)、氧化铟(In2O3)和硅化铜(Cu5Si)等导电陶瓷。在一个实施例中，阻挡层20是钛钨(TiW)。在另一个实施例中，在衬底10和阻挡层20之间包括包含铂硅化物(PtSi)的附加层并且阻挡层20可以是TiW。
图1C示出了根据本发明的一个实施例的在存在反应性材料的情况下使用热处理步骤形成经处理的阻挡层期间的衬底的剖视图。
参考图1C，在破坏真空之后，在存在反应性材料30的情况下，对图1B的衬底10和阻挡层20执行热处理步骤。热处理步骤促进反应性材料30的分子进入阻挡层中的过程。阻挡层和反应性材料30的组合形成经处理的阻挡层23。
在一个实施例中，反应性材料30在如图所示的热处理步骤期间处于气态。替代性地，反应性材料30可以以液态、固态、等离子体状态或其任何混合物形式存在。在多种实施例中，反应性材料30可以包括氧气(O2)、水蒸气(H2O)、二氧化碳(CO2)、乙硼烷(B2H4)、氮氟化物(NF3)和硅烷(SiH4)中的一种或多种，在一个实施例中反应性材料30是氮气(N2)，在另一个实施例中为氨(NH3)、硝酸和其它具有氮、氮氧化物和其它氮基源的酸。
在一个实施例中，热处理步骤是快速热处理(RTP：rapid thermal processing)步骤。在多种实施例中，RTP步骤在10秒和180秒之间的时长内将温度升高到500℃和1000℃之间。在一个实施例中，在约20秒的时长内将温度升高至约750℃。
作为示例，RTP步骤可以是使用大面积光学照射加热阻挡层的等温过程、使用准分子激光脉冲加热阻挡层的绝热过程或是聚焦电子束或激光束扫描经过阻挡层的热通量过程。在一个实施例中，RTP步骤是等温过程，其中，灯阵列发射电磁辐射并且向阻挡层的热传递主要是辐射性的。
在一些实施例中，热处理步骤包括多个短RTP步骤。每个短RTP步骤可以具有不同的处理参数，处理参数包括最大温度、温度升高速率、处理时间和反应性材料30的类型。在多种实施例中，可以针对附加的阻挡层和反应性材料使用类似的或不同的材料重复图1B和1C中的处理步骤来形成复合阻挡区域。
通过热处理步骤期间的温度变化，反应性材料30进入阻挡层20的扩散速率增加。这可以通过增加阻挡层的密度来提高经处理的阻挡层23的质量。此外，在存在热量的情况下，可以选择反应性材料30以与阻挡层形成化合物。所形成的化合物对于衬底10和随后形成的层可以是惰性的，并且进一步禁止扩散到经处理的阻挡层23中。在多种实施例中，可以选择热处理步骤的处理参数，使得反应性材料30扩散到整个体积、部分体积或仅在阻挡层表面的小区域。
如果省去在存在反应性材料30的情况下的热处理步骤，则阻挡层中的晶界可以为层之间的物质的相互扩散提供途径。图1C所示的方法通过由图1B的阻挡层20和反应性材料30形成经处理的阻挡层23克服了这种缺陷。
作为示例，在图1B和1C中，衬底10可以是硅(Si)，阻挡层20可以是钛钨(TiW)，并且反应性材料30可以是氮(例如，来自NH3或N2)。在本例中，热处理步骤可以是快速热处理(RTP)步骤。RTP步骤的升高的温度可导致氮原子扩散到TiW中形成经处理的阻挡层23。由RTP步骤提供的热能可以促进氮化物、如氮化钛(TiN)和氮化钨(WN2)在经处理的阻挡层23中的形成。在经处理的阻挡层23中的氮化物的形成可以填堵并去除用于使物质、如钛进出经处理的阻挡层23的各种途径，或显著减少用于使物质、如钛进出经处理的阻挡层23的各种途径的数量，同时保持TiW的期望的性质。此外，与阻挡层20相比，热处理步骤可以增加经处理的阻挡层23的可靠性和寿命。
在一个替代性实施例中，可以使用等离子体氮化工艺代替在氮气氛围中退火。在等离子体氮化工艺期间，阻挡层20经受氮等离子体。等离子体中的氮基可与阻挡层20反应形成经处理的阻挡层23。此外，等离子体氮化可以在比热氮化所需的温度低的温度，例如100℃至400℃下进行。
图1D示出了根据本发明的一个实施例的在包含反应性材料的经处理的阻挡层之上形成材料层之后的衬底的剖视图。
参考图1D，材料层40形成在包含反应性材料的经处理的阻挡层23之上。材料层40可以是适合于结构的具体设计要求的任何材料。在多种实施例中，材料层40是金属层。材料层40可以包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、钯(Pd)、铂(Pt)、钨(W)等中的一种或多种。在多种实施例中，材料层40可以包括诸如硅(Si)、镍(Ni)、锡(Sn)、钒(V)、铪(Hf)、铅(Pb)以及其它等等的添加剂。在多种实施例中，材料层40具有张应力。
在一些实施例中，材料层40可以是包含铝、硅和铜的合金(AlSiCu)。在多种实施例中，AlSiCu材料层可包含约0.5％至1.5％的硅和约0.25％至0.75％的铜。在一个实施例中，AlSiCu材料层为98.5％的铝、1％的硅和0.5％的铜。
在一些实施例中，类似于阻挡层20，材料层40可以包括多个层。在其它实施例中，材料层40是单层。材料层40可以使用沉积工艺形成。在多种实施例中，材料层40使用化学气相沉积(CVD)、等离子体增强CVD、化学溶液沉积、物理气相沉积、原子层沉积(ALD)、分子束外延MBE、镀覆形成，在一个实施例中，使用溅射沉积形成。
参考衬底10是硅、阻挡层20是钛钨(TiW)并且反应性材料30是氮(例如来自NH3或N2)的前面的示例，可以选择主要是铝(Al)另外包含硅(Si)和铜(Cu)的金属化层作为材料层40。将硅和铜添加到材料层40中形成AlSiCu合金，其相对于纯铝层提高了性能。可以包括硅以抑制来自材料层40的铝与来自衬底10的硅的反应速率。可以包括铜以减少由细互连线中的高电压引起的电迁移。
TiW具有期望的热特性和电特性以及对衬底10中的硅和材料层40中的AlSiCu的强的粘附力。然而，TiW通常以亚稳相存在并且可以是细晶粒或纳米晶体。这样，如果图1C中所示的热处理步骤被省略，则钛可以连续扩散出阻挡层，并与材料层40中的AlSiCu反应。由于钛从TiW层和铝从AlSiCu层的向外扩散，金属间相区域可以形成在衬底和阻挡层的接合处以及阻挡层和金属层的接合处。
在存在氮基反应性材料30的情况下，对阻挡层20的热处理形成经处理的阻挡层23，且用于防止阻挡层20与随后形成的层、如AlSiCu层的任何后续相互作用。在多种实施例中，反应性材料30可以形成表面层，例如，单层对，特别是如果阻挡层20中的反应性材料30的有效扩散远小于阻挡层20的厚度。替代性地，反应性材料30可以扩散到阻挡层20中并且在阻挡层20内具有均匀的浓度。替代性地，在包括多晶阻挡层的一些实施例中，反应性材料30可以主要结合到晶界中。在经处理的阻挡层23内形成的钛和钨的氮化物(例如，TiN、WN2)可对随后形成的材料层40的AlSiCu是惰性的。这防止或显著地限制了衬底10、经处理的阻挡层23和材料层40之间的混合层的形成，并且提高了阻挡质量。此外，反应性材料(例如，氮原子)可以填充到晶界和晶格中并去除在经处理的阻挡层23和材料层40之间的钛和铝扩散的各种途径，同时保持TiW的期望性质。
因此，在本示例中，在存在氮的情况下包括热处理步骤可形成经处理的阻挡层23，其不会由于向外扩散而失去钛，并且不允许钛与材料层40中的硅反应。钛与衬底10和材料层40中的硅的反应可能导致铝刺入。由于这些反应被经处理的阻挡层23阻止，所以没有铝扩散穿过经处理的阻挡层23的途径，并且不会发生铝刺入。
诸如功率应用的许多应用需要厚的前、后接触部以及薄的衬底。如果在存在反应性材料的情况下的热处理步骤被省略，则衬底上的材料层的应力可能未被补偿。可以进行设计权衡考虑，包括增加衬底的厚度以防止翘曲并减小前和/或后接触部的厚度以减小衬底上的应力。然而，这可能会降低器件作为功率器件的能力。
沉积的金属层可能固有地具有张应力。由于金属层可能是厚的以支持更高的电流，而在功率应用中衬底相对于金属层可能较薄，所以来自金属层的张应力对衬底的影响可能是显著的。经处理的阻挡层23可以具有较高的压应力，其可以抵消厚金属层的张应力并防止衬底翘曲。在上述示例中，与单独的TiW相比，经处理的阻挡层23中的钛钨(TiW)和氮化物的高固有压应力更好地抵消材料层40中的铝、硅和铜合金(AlSiCu)的张应力。
图1E示出了在使用湿刻蚀工艺去除材料层的一部分和经处理的阻挡层的一部分之后的衬底的剖视图。
参考图1E，使用湿刻蚀工艺从衬底去除材料层的选择区域和经处理的阻挡层的选择区域。例如，通过使用与经处理的氮化钛(TiN)阻挡层不同的经处理的钛钨(TiW)阻挡层而提供的可能的优点是，经处理的钛钨阻挡层与湿刻蚀工艺兼容。相比之下，氮化钛阻挡层可能仅与干刻蚀工艺兼容。
上述的有益性能以及其它益处可以通过为衬底10、阻挡层20、反应性材料30和材料层40选择任何合适的材料组合来实现。因此，本发明的方法不限于前面的示例中使用的材料或其中获得的益处。
层39可以形成在材料层40之上。层39可以是被设计用于结合的多层金属堆叠体。在一个实施例中，层39可以在图案化之前被沉积。在一个实施例中，层39包括使用电解镀覆工艺或非电解镀覆工艺沉积的钯层。例如，这种应力优化和控制可以减少随后的钯镀覆工艺期间形成的缺陷，这可用于腐蚀抵抗以及扩散阻挡层。由于电化学效应，钯镀覆缺陷可能由来自先前沉积的铂硅化物纳米颗粒的铂诱导。然而，更高的应力可以控制芯片翘弯，简化锯切后的加工。
进一步的加工可以如传统半导体加工中那样继续。
图2A-2D示出了根据本发明的一个替代性实施例的使用热处理形成经处理的阻挡层的方法，其中，图2A示出了衬底的剖视图，图2B示出了在衬底的表面之上形成阻挡层之后的衬底的剖视图，图2C示出了在存在反应性材料的情况下使用热处理步骤形成经处理的阻挡层期间的衬底的剖视图，图2D示出了在经处理的阻挡层之上形成材料层之后的衬底的剖视图。
参考图2A，除了在衬底10中没有形成凹陷区域之外，类似于图1A，衬底10适当地被准备用于随后的材料层形成。在多种实施例中，衬底10基本上光滑的，具有非常少的缺陷和/或大的突出特征。替代性地，衬底10可以是显著粗糙的，但是在衬底10内没有深的凹陷区域。
参考图2B，在衬底10之上形成阻挡层20。在一些实施例中，阻挡层20是非共形的，这可以允许使用对于图1A的衬底可能不可行的技术和材料。例如，一些阻挡材料可能不贴合到具有大的形貌变化的衬底，因此可能不会牢固欧姆接触或粘附到衬底上。然而，如图2A所示，如果衬底10是基本上光滑的，则这些相同的材料可以用作阻挡层20。在其它实施例中，使用与图1B中描述的那些类似的阻挡材料，并且阻挡层20的功能如图1B所示。
参考图2C，如先前参考图1C所述，在存在反应性材料30的情况下使用热处理形成经处理的阻挡层23。在图2D中，材料层40形成在经处理的阻挡层23和衬底10之上。在一些实施例中，衬底10中缺少凹陷区域还可以允许使用由于与图2B中描述的阻挡层20类似的各种设计要求本不可行的其它技术和材料用于材料层40。
在图1和2的实施例中，在热处理步骤期间存在反应性材料。图3-5中描述的以下实施例描述了使用多层阻挡材料和密封剂材料形成阻挡层的替代方法。在这些实施例中，密封剂材料在热处理步骤期间与阻挡材料反应以形成经处理的阻挡层。
图3A-3C示出了根据本发明的另一个替代性实施例的使用热处理形成阻挡层的方法。
图3A示出了根据本发明的实施例的在衬底的表面之上形成第一阻挡层、阻挡改性材料源层和第二阻挡层之后的衬底的剖视图。
参考图3A，第一阻挡层21形成在如图1A和2A所示的那些衬底的衬底10的表面之上。第一阻挡层21可以根据先前参考图1B描述的工艺形成。类似地，第一阻挡层21可以是如前所述的任何合适的阻挡材料。第一阻挡层21可以被选择为使得其对衬底10具有强的粘附力。第一阻挡层21还可以与衬底形成良好的欧姆接触并且具有期望的热特性和电特性。在一个实施例中，第一阻挡层21是钛钨(TiW)。
与其它实施例不同，在第一阻挡层21之上形成阻挡改性材料源层31。阻挡改性材料源层31可用于进一步增强第一阻挡层21的阻挡性能。在多种实施例中，阻挡改性材料源层31具有与第一阻挡层21不同的材料性质。在多种实施例中，阻挡改性材料源层31可以在随后的退火期间释放反应性材料，从而形成前述经处理的阻挡层23(图1C)的等效物。在一个实施例中，阻挡改性材料源层31包括包含氮的无定形材料层。在一个替代性实施例中，阻挡改性材料源层31的构成材料可以选自先前参考图1B的阻挡层描述的那些材料。在一个实施例中，阻挡改性材料源层31是在形成期间注入氮的钛钨合金(TiWN)。例如，TiWN阻挡改性材料源层可以使用例如溅射沉积等沉积工艺形成。TiWN阻挡改性材料源层可以类似于热处理后图1C的阻挡层和反应性材料的组合，其中，TiWN是在TiW合金的晶体结构之内的如氮化钛(TiN)和氮化钨(WN2)的氮化物的混合物。TiWN可以具有比其它的阻挡层更高的压应力和增强的阻挡性能。
第二阻挡层22形成在阻挡改性材料源层31之上，并且在一些实施例中与第一阻挡层21材料上相同，在其它实施例中与第一阻挡层21不同。第二阻挡层22可以被选择，使得其对随后的层具有强的粘附力。在一个实施例中，第二阻挡层22是TiW。第二阻挡层22密封阻挡改性材料源层31，使得反应性材料在退火期间不会逸出。
图3B示出了根据本发明的一个实施例的使用热处理步骤形成混合区域之后的衬底的剖视图。
参考图3B，衬底10、第一阻挡层21、阻挡改性材料源层31和第二阻挡层22经受热处理步骤。与图1C中描述的在存在反应性材料的情况下进行的热处理步骤不同，本实施例中的热处理步骤可以在真空、惰性氛围或任何其它合适的非反应性介质中进行。相反地，在其它实施例中，在热处理步骤期间可能存在反应性材料，以进一步增强第一阻挡层21、阻挡改性材料源层31和第二阻挡层22的阻挡质量。
热处理步骤促进了第一阻挡层21、阻挡改性材料源层31和第二阻挡层之间的材料混合，从而形成混合区域32。
在一个实施例中，热处理步骤是快速热处理(RTP)步骤。在多种实施例中，RTP步骤在10秒和30秒之间的时长内将第一阻挡层21、阻挡改性材料源层31和第二阻挡层22的温度增加到500℃和1000℃之间。在一个实施例中，在约20s的时长内，第一阻挡层21、阻挡改性材料源层31和第二阻挡层22的温度增加到约750℃。
图3C示出了根据本发明的一个实施例的在第二阻挡层之上形成材料层之后的衬底的剖视图。
参考图3C，材料层40形成在第二阻挡层22、混合区域32和第一阻挡层21之上。材料层40可以包括诸如参考图1D描述的那些材料。
图4A-4C和5A-5C示出了根据本发明的替代性实施例的使用热处理形成阻挡层的方法，其中，图4A示出了在衬底的表面之上形成阻挡改性材料源层、然后形成阻挡层之后的衬底的剖视图，图5A示出了在衬底的表面之上形成阻挡层、然后形成阻挡改性材料源层之后的衬底的剖视图，图4B和5B示出了使用热处理步骤形成混合区域之后的相应衬底的剖视图，图4C和5C示出了在阻挡层之上形成材料层之后的相应衬底的剖视图。
参考图4A，阻挡改性材料源层31形成在合适的衬底10之上。阻挡层20随后形成在阻挡改性材料源层31之上。阻挡改性材料源层31和阻挡层20如前所述。在一个实施例中，阻挡改性材料源层31是氮注入钛钨合金(TiWN)并且阻挡层20是钛钨(TiW)。在本实施例中，可以选择密封剂材料31以对衬底10具有强的粘附力。
参考图5A，阻挡层20形成在衬底10之上。阻挡改性材料源层31随后形成在阻挡层20之上。阻挡层20和阻挡改性材料源层31如前所述。相应地，在一个实施例中，阻挡层20是TiW。在一个实施例中，阻挡改性材料源层是TiWN。
参照图4B和5B，衬底10、阻挡层20和阻挡改性材料源层31经受如前所述的热处理步骤，从而在阻挡层20和阻挡改性材料源层31之间形成混合区域32。
参考图4C和5C，材料层40形成在如前所述的阻挡层20和混合区域32之上。
图3A-3C、4A-4C和5A-5C中所示的方法是阻挡层20和阻挡改性材料源层31的不同组合方式的示例。衬底10、阻挡层20、第一阻挡层21、阻挡改性材料源层31、第二阻挡层22和材料层40可以各自包括多层和多种材料。此外，对于本领域技术人员来说，显而易见的是，可以使用层的其它组合方式来实现与如上所述的本发明获得的那些益处至少类似的益处。
图6A-6C示出了根据本发明的一个实施例的形成阻挡层的方法，其中，图6A示出了在衬底的表面之上形成第一阻挡层、阻挡改性材料源层、第二阻挡层和材料层之后的衬底的剖视图，图6B示出了在衬底的表面之上形成阻挡改性材料源层、阻挡层和材料层之后的衬底的剖视图，图6C示出了在衬底的表面之上形成阻挡层、阻挡改性材料源层和材料层之后的衬底的剖视图。
参考图6A-6C，如根据前文描述的方法所示，材料层40形成在相应的衬底、阻挡层和阻挡改性材料源层之上。在一个实施例中，可以使用图1A-1D的实施例形成阻挡改性材料源层31。替代性地，例如，如图3A-3C所述，阻挡改性材料源层31可以在随后加工期间被沉积并释放反应性材料。
图7A-7G示出了根据本发明的一个实施例的形成包括经处理的阻挡层的半导体器件的方法。
根据本发明的实施例，半导体器件可以包括有源器件以及无源器件。半导体器件可以是功率半导体器件。功率半导体器件的实例包括离散PN二极管、肖特基二极管、结栅场效应晶体管(JFET：junction gate field-effect transistor)、金属氧化物半导体场效应晶体管(MOSFET：metal–oxide–semiconductor field-effect transistor)、双极结型晶体管(BJT：bipolar junction transistor)、绝缘栅双极晶体管(IGBT：insulated-gatebipolar transistor)、耗尽增强型MOSFET、横向双扩散MOSFET(LDMOSFET：lateraldouble-diffused MOSFET)等。功率半导体器件可以是诸如碳化硅器件和氮化镓器件的宽带隙半导体器件。
图7A示出了根据本发明的一个实施例的在衬底中形成深阱区并在深阱区内形成阱区之后的衬底的剖视图。
参考图7A，半导体器件包括衬底10。在多种实施例中，衬底10可以是半导体衬底。在多种实施例中，衬底10可以是硅衬底、锗衬底或者可以是包括锑化铟(InSb)、砷化铟(InAs)、磷化铟(InP)、氮化镓(GaN)、锑化镓GaSb)、砷化镓(GaAs)、碳化硅(SiC)或它们的组合的复合半导体衬底。在一个实施例中，衬底10是硅衬底。在一个或多个实施例中，衬底10包括诸如在硅上生长的GaN、在碳化硅上生长的GaN以及其它等等的堆叠体。在一个实施例中，衬底10是以初始掺杂类型形成的硅晶片。在一个替代性实施例中，衬底10是使用扩散掺杂的硅晶片。例如，掺杂层沉积在未掺杂的衬底之上，并且衬底被退火以将掺杂剂从掺杂层扩散到未掺杂的衬底中。
仍然参考图7A，深阱区50形成在衬底10中。掺杂区域51形成在深阱区50中。深阱区50和掺杂区域51可以使用离子注入工艺、扩散工艺以及其它等等形成。掺杂区域51可以通过对深阱区50进行反掺杂来形成。在一个实施例中，深阱区50具有与衬底10相反的掺杂类型。在一个实施例中，掺杂区域51具有与深阱区50相反的掺杂类型和与衬底10相同的掺杂类型。
图7B示出了根据本发明的一个实施例的在形成栅极电介质、在栅极电介质之上形成栅极材料并且在栅极材料之上形成绝缘区域之后的衬底的剖视图。
参考图7B，栅极电介质52形成在衬底10、深阱区50和掺杂区域51之上。栅极电介质52可以例如生长或沉积在衬底10、深阱区50和掺杂区域51的表面上。栅极电介质52的沉积方法可以包括化学气相沉积(CVD)、物理气相沉积(PVD)、分子束外延(MBE)和原子层沉积(ALD)。在一个实施例中，衬底10是硅，栅极电介质52是通过将硅的表面暴露于氧(O2)而形成的二氧化硅(SiO2)。
仍然参考图7B，栅极材料53形成在栅极电介质52之上。栅极材料53可以使用诸如电子束蒸发或溅射沉积的物理气相沉积(PVD)方法形成。在多种实施例中，栅极材料53是导电材料。在一个实施例中，栅极材料53是多晶硅。在另一个实施例中，栅极材料53是金属。在多种实施例中，栅极材料53包括硅化物。
绝缘区域54形成在栅极材料53和栅极电介质52之上。绝缘区域54可以使用包括化学气相沉积(CVD)、物理气相沉积(PVD)、分子束外延(MBE)和原子层沉积(ALD)的沉积方法形成。在多种实施例中，绝缘区域54具有与栅极电介质52相同的材料组分。在其它实施例中，绝缘区域54是与栅极电介质52不同的绝缘材料。
图7C示出了根据本发明的一个实施例的在绝缘区域、阱区和深阱区中形成凹陷区域之后的衬底的剖视图。
参考图7C，在深阱区50、掺杂区域51和绝缘区域54中形成凹陷区域。凹陷区域可以使用诸如反应离子刻蚀(RIE：reactive ion etching)的刻蚀技术形成。凹陷区域可以用于提供与深阱区50和掺杂区域51进行电接触的随后的层。在该特殊示例中，深阱区50和掺杂区域51将通过正在形成的电接触部短路和耦合。
图7D示出了根据本发明的一个实施例的在凹陷区域和绝缘区域之上形成阻挡层之后的衬底的剖视图。
参考图7D，如前所述，阻挡层20形成在凹陷区域和绝缘区域54之上。阻挡层20可以防止深阱区50和随后的层之间以及掺杂区域51和随后的层之间的扩散。可以选择阻挡层20的材料，使得阻挡层20粘附到深阱区50、掺杂区域51和绝缘区域54。在多种实施例中，阻挡层20包括难熔的金属或难熔的金属氮化物、金属合金或导电陶瓷，并且在一个实施例中为钛钨(TiW)。在一个实施例中，难熔的金属或难熔的金属氮化物包括钼(Mo)、钽(Ta)或钨(W)。在一个实施例中，难熔的金属或难熔的金属氮化物可以包括钛(Ti)、钒(V)、铬(Cr)、锆(Zr)或铪(Hf)。
图7E示出了根据本发明的一个实施例的在存在反应性材料的情况下使用热处理步骤形成经处理的阻挡层期间的衬底的剖视图。
参考图7E，在存在反应性材料30的情况下使用热处理步骤形成经处理的阻挡层23。图7D所示的阻挡层20可以包括扩散的多种途径。热处理步骤可以促进反应性材料30扩散到阻挡层20中。阻挡层20处增加的热能可以增加反应性材料30到阻挡层20中的扩散速率，从而形成经处理的阻挡层23。此外，增加的热能可以提供全部或部分所需的能量来在经处理的阻挡层23内形成包含阻挡层20的元素和反应性材料30的元素的各种化合物。
反应性材料30扩散到阻挡层20中可以例如通过增加阻挡层20的密度来增强经处理的阻挡层23的质量。阻挡层20的元素和反应性材料30的元素之间形成的相可以对衬底10和随后形成的层是惰性的，并且进一步阻止扩散到经处理的阻挡层23中。在多种实施例中，可以选择热处理步骤的处理参数，使得反应性材料30扩散穿过整个体积、部分体积或仅阻挡层表面处的小区域。
热处理步骤可以在炉或烘箱中进行。热处理步骤可以是单晶片或多晶片工艺。在多种实施例中，热处理步骤是快速热处理(RTP)步骤，在该快速热处理步骤期间，温度在短时长内(在秒量级上)增加。在其它实施例中，RTP步骤在毫秒量级上的时长内增加温度。RTP步骤可以是使用大面积光学照射的等温过程、使用准分子激光脉冲的绝热过程或聚焦电子束或激光束扫描经过表面的热通量过程。在多种实施例中，RTP步骤使用高强度热灯快速增加表面处的温度。在多种实施例中，RTP步骤在10秒和30秒之间的时长内将温度升高到500℃和1000℃之间。在一个实施例中，在约20s的时长内将温度升高至约750℃。在一些实施例中，晶片可以在RTP步骤期间旋转，以进一步促进均匀加热。
使用快速热处理(RTP)步骤的一个可能益处是限制晶片在高温下的必需时间。反应性材料30扩散到阻挡层20中的扩散速率的增加有利于在RTP步骤期间穿透阻挡层20。然而，如果晶片在升高的温度下保持太长时间，则可能在衬底的其它区域中发生扩散速率增加。RTP步骤可以在足够短的时间内增加阻挡层20的表面处的温度，以防止晶片的其它区域中高温的其它不良影响。
在一些实施例中，热处理步骤包括多个短RTP步骤。每个短RTP步骤可以具有不同的处理参数，所述处理参数包括最大温度、温度升高速率、处理时间和反应性材料30的类型。在多种实施例中，可以通过针对附加的阻挡层和反应性材料使用类似的或不同的材料重复图7D和7E中的处理步骤来形成复合阻挡区域。
在一个实施例中，反应性材料30在如图所示的热处理步骤期间处于气态。替代性地，反应性材料30可以以液态、固态、等离子体状态或这些状态的任何混合物存在。在多种实施例中，反应性材料30可以包括氮源或碳源，例如二氧化碳(CO2)，并且在一个实施例中为氮(N2)，或在另一个实施例中为氨(NH3)。
经处理的阻挡层23的结构可能受到经处理的阻挡层23的表面处可用的反应性材料30的量影响。例如，如果反应性材料30由气态的材料提供，气体的压力、流率和流动方向可能影响经处理的阻挡层23的结构。经处理的阻挡层23中的反应性材料30的扩散速率和反应速率可以通过增加气体的压力增加。因此，可以在热处理步骤期间控制气体压力。在一个或多个实施例中，供应反应性材料30的气体的压力在0.1巴和10巴之间。在一个实施例中，供应反应性材料30的气体的压力约为1巴。
反应性材料30向阻挡层20的扩散速率和与阻挡层20的反应速率也可以通过增加供应反应性材料30的气体的流率并使流动方向垂直于阻挡层20的表面而增加。
与参考图1B和1C所描述的示例类似，衬底10可以是硅(Si)，阻挡层20可以是钛钨(TiW)，反应性材料30可以是氮(例如来自NH3或N2)。在本例中，该热处理步骤可以是快速热处理(RTP)步骤。RTP步骤的升高的温度可使得氮原子扩散到TiW中形成经处理的阻挡层23。由RTP步骤提供的热能可促进经处理的阻挡层23中诸如氮化钛和氮化钨(例如，WN2)的氮化物的形成。经处理的阻挡层23中的氮化物的形成可以填堵和去除扩散的各种途径或显著减少扩散的各种途径的数量，同时保持TiW的期望的性质。
有利地，通过使用热处理将反应性材料引入阻挡层中，不需要额外的图案化/掩蔽步骤。如上述示例所示，热处理步骤将氮作为反应性材料引入钛钨(TiW)阻挡层中可在阻挡层内局部形成诸如氮化钛(TiN)的氮化物。如果不使用热处理和TiW阻挡层沉积氮化钛(TiN)阻挡层，则必须结构化TiN阻挡层以避免短路，这需要额外的掩蔽步骤。
图7F示出了根据本发明的一个实施例的在经处理的阻挡层之上形成顶部接触部之后的衬底的剖视图。
参考图7F，作为半导体器件的顶部接触部41的材料层形成在如前所述的经处理的阻挡层23之上。顶部接触部41可以提供与深阱区50和掺杂区域51的电接触和/或热接触。顶部接触部41的材料可以是导电的和/或导热的。在多种实施例中，顶部接触部41是金属或合金，并且在一个实施例中是铝、硅和铜的合金(AlSiCu)。在多种实施例中，AlSiCu顶部接触部可包括约0.5％至1.5％的硅和约0.25％至0.75％的铜。在一个实施例中，AlSiCu顶部接触部是98.5％的铝、1％的硅和0.5％的铜。
可选地，在半导体器件的背侧的衬底10中形成注入区55。注入区55可以使用离子注入方法形成。在多种实施例中，注入区55被掺杂。在一个实施例中，注入区55具有与衬底10相反的掺杂类型，并且半导体器件是绝缘栅双极晶体管(IGBT)器件。在一个替代性实施例中，注入区55具有与衬底10相同的掺杂类型，并且半导体器件是平面金属氧化物半导体场效应晶体管(MOSFET)器件。IGBT器件和平面MOSFET器件可以是功率半导体器件。
在一个实施例中，栅极材料53耦合到栅极连接结构701，顶部接触部41耦合到发射极连接结构702，并且注入区55耦合到半导体器件的集电极连接结构，并且半导体器件是IGBT。在一个替代性实施例中，栅极材料53、顶部接触部41和注入区55分别耦合到半导体器件的栅极连接结构701、源极连接结构和漏极连接结构，并且半导体器件是平面MOSFET器件。
图7G示出了根据本发明的一个实施例的在添加背侧经处理的阻挡层和背侧接触部之后的衬底的剖视图。
参考图7G，可选的背侧经处理的阻挡层24可以形成在注入区55之上或者在省略注入区55时可以形成在衬底10之上。背侧经处理的阻挡层24可以如前面参考经处理的阻挡层23的描述形成。作为背侧接触部42的材料层形成在背侧经处理的阻挡层24之上。背侧接触部42可以提供与注入区域55和衬底10的电接触和/或热接触。在多种实施例中，背侧接触部42是金属或合金，并且在一个实施例中是铝、硅和铜(AlSiCu)的合金。
在半导体器件是IGBT器件的情况下，背侧接触部42是集电极连接结构703。在半导体器件是平面MOSFET器件的情况下，背侧接触部42是漏极连接结构。
因此，如上文在本发明的多种实施例中所述，阻挡层减少和/或消除相互扩散的有害影响，同时还提供良好的电接触(低的接触电阻和良好的粘附力)。
使用经处理的阻挡层的其它半导体器件也是可能的。例如，在具有铂硅化物(PtSi)肖特基接触部和铝硅铜(AlSiCu)顶部接触部的硅衬底上制作二极管。使用前文描述的方法将已经用氮掺杂/氮化的钛钨(TiW)阻挡层引入衬底和顶部接触部之间。使用这种经处理的阻挡层可以有助于减少本会引入的缺陷。
虽然已经参照说明性实施例描述了本发明，但是该描述并不旨在被解释为限制性的。对于本领域技术人员来说，参照该描述，说明性实施例的各种修改和组合以及本发明的其它实施例将是显而易见的。作为说明，在替代性实施例中，图1-7中所描述的实施例可以彼此组合。因此，意欲使所附权利要求包括任何这样的修改或实施例。

Claims (11)

1.一种制造半导体器件的方法，所述方法包括：
在半导体衬底的表面之上形成第一阻挡层；
邻近于第一阻挡层形成材料源层，所述材料源层包括反应性材料；
在所述材料源层之上形成第二阻挡层，以密封所述材料源层；
对所述半导体衬底、第一阻挡层、材料源层和第二阻挡层执行热处理步骤，所述热处理步骤促进所述第一阻挡层、材料源层和第二阻挡层之间的材料混合，从而形成混合区域；以及
在所述第二阻挡层之上形成材料层，其中，所述材料层包括金属。
2.据权利要求1所述的方法，其中，所述方法还包括：
在半导体衬底的表面之上形成第一阻挡层之前，在半导体衬底中形成凹陷区域，其中，所述第一阻挡层是共形阻挡层。
3.根据权利要求1所述的方法，其中，所述第一和第二阻挡层包括难熔金属。
4.根据权利要求1所述的方法，其中，所述半导体衬底包括硅，所述第一和第二阻挡层包括钛钨，所述反应性材料包括硼或碳，并且所述材料层包括包含铝、硅和铜的合金。
5.根据权利要求4所述的方法，其中，所述经处理的第一和第二阻挡层包括氮化钛和氮化钨。
6.根据权利要求1所述的方法，其中，所述热处理步骤在500℃至1000℃之间的温度下进行10秒至180秒之间的时长。
7.根据权利要求1所述的方法，其中，所述方法还包括使用湿刻蚀工艺图案化经处理的第一和第二阻挡层。
8.一种制造半导体器件的方法，所述方法包括：
在半导体衬底的主表面处形成金属硅化物；
在所述金属硅化物之上形成具有压应力的第一导电层，所述第一导电层包含第一金属、第二金属和反应性元素，所述反应性元素包括氮、硼或碳，其中，第一导电层利用反应性元素处理而具有压应力；
沉积具有张应力的第二导电层，所述第二导电层与所述第一导电层接触；以及
对所述第二导电层进行钯镀覆。
9.根据权利要求8所述的方法，其中，所述第一金属包括钛，所述第二金属包括钨，所述第二导电层包括铝、硅和铜。
10.根据权利要求8所述的方法，其中，所述金属硅化物包括硅化铂。
11.一种半导体器件，其中，所述半导体器件通过根据权利要求1-10中任一所述的方法制造。
CN201710740763.3A 2016-08-26 2017-08-25 使用热处理的阻挡层形成 Active CN107785251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/249,067 US20180061660A1 (en) 2016-08-26 2016-08-26 Barrier Layer Formation Using Thermal Processing
US15/249,067 2016-08-26

Publications (2)

Publication Number Publication Date
CN107785251A CN107785251A (zh) 2018-03-09
CN107785251B true CN107785251B (zh) 2021-10-15

Family

ID=61166632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710740763.3A Active CN107785251B (zh) 2016-08-26 2017-08-25 使用热处理的阻挡层形成

Country Status (3)

Country Link
US (1) US20180061660A1 (zh)
CN (1) CN107785251B (zh)
DE (1) DE102017118292A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713092B (zh) * 2018-10-23 2020-12-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN111146198B (zh) * 2018-11-06 2022-06-07 世界先进积体电路股份有限公司 半导体结构及其制造方法
US10770396B2 (en) * 2018-12-28 2020-09-08 Vanguard International Semiconductor Corporation Semiconductor structure and method for fabricating the same
CN109911843B (zh) * 2019-02-27 2021-08-24 上海华虹宏力半导体制造有限公司 金属薄膜图形的制造方法
CN115411099A (zh) * 2022-09-28 2022-11-29 桑德斯微电子器件（南京）有限公司 一种纯铂金势垒肖特基二极管的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287670A (ja) * 1988-09-26 1990-03-28 Sharp Corp 半導体装置の製造方法
US5238872A (en) * 1990-12-11 1993-08-24 Samsung Semiconductor, Inc. Barrier metal contact architecture
CN101853852A (zh) * 2010-04-29 2010-10-06 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN105336660A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization
US20020137890A1 (en) * 1997-03-31 2002-09-26 Genentech, Inc. Secreted and transmembrane polypeptides and nucleic acids encoding the same
US6250472B1 (en) * 1999-04-29 2001-06-26 Advanced Sorting Technologies, Llc Paper sorting system
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
KR20040001998A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 플러그 형성방법
JP2011199009A (ja) * 2010-03-19 2011-10-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN105374757B (zh) * 2015-10-19 2019-05-21 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287670A (ja) * 1988-09-26 1990-03-28 Sharp Corp 半導体装置の製造方法
US5238872A (en) * 1990-12-11 1993-08-24 Samsung Semiconductor, Inc. Barrier metal contact architecture
CN101853852A (zh) * 2010-04-29 2010-10-06 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN105336660A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN107785251A (zh) 2018-03-09
US20180061660A1 (en) 2018-03-01
DE102017118292A1 (de) 2018-03-01

Similar Documents

Publication Publication Date Title
CN107785251B (zh) 使用热处理的阻挡层形成
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
US20150287598A1 (en) Semiconductor device and method for manufacturing same
TW200427082A (en) Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10763110B2 (en) Method and system for forming doped regions by diffusion gallium nitride materials
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
TW201411734A (zh) 半導體元件與其形成方法及電晶體的形成方法
US20200161442A1 (en) Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
US10347491B2 (en) Forming recombination centers in a semiconductor device
US9673094B2 (en) Semiconductor device having via hole coated in side surfaces with heat treated nitride metal and method to form the same
US11189493B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
CN110896063B (zh) 包括金属粘附和阻挡结构的半导体器件及其形成方法
JP6336554B2 (ja) 半導体本体上の接触層形成
US8883609B2 (en) Method for manufacturing a semiconductor structure
JP2021048335A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR100249819B1 (ko) 3-5족 화합물 반도체의 엔형 오믹접촉 형성방법
US20220302264A1 (en) Method of manufacturing a semiconductor device and semiconductor device
CN117153682A (zh) 半导体装置以及其制作方法
CN117121162A (zh) 用于在宽带隙半导体器件上形成欧姆接触的方法和宽带隙半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant