TWI713092B

TWI713092B - 半導體結構及其製造方法

Info

Publication number: TWI713092B
Application number: TW107137350A
Authority: TW
Inventors: 李芳名; 傅勝威; 李宗曄
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2018-10-23
Filing date: 2018-10-23
Publication date: 2020-12-11
Also published as: TW202016997A

Abstract

本發明實施例揭露半導體結構。在一些實施例中，半導體結構可包括基底、設置於基底上的磊晶層、設置於磊晶層中的導電部件以及設置於導電部件的複數個側壁上的擴散阻障層。導電部件具有高於磊晶層的突出部。

Description

半導體結構及其製造方法

本發明是關於半導體技術，特別是有關於具有導電部件的半導體裝置。

由於橫向擴散金屬氧化物半導體(Laterally Diffused Metal Oxide Semiconductor，LDMOS)具有高操作效率及良好的增益特性及易於與其它電路整合的優點，故橫向擴散金屬氧化物半導體已成為各種電子產品經常選用的半導體元件。

然而，由於橫向擴散金屬氧化物半導體具有連接源極與基底導電端之導電部件，當進行後續製程(例如高溫熱製程)時，經常造成導電部件中的摻質擴散至周遭元件，使橫向擴散金屬氧化物半導體的電性變差。此外，當橫向擴散金屬氧化物半導體的尺寸縮小時，導電部件的摻質之擴散造成的影響更顯著，如此便限制橫向擴散金屬氧化物半導體的尺寸縮之極限，造成無法降低源極-汲極電阻值(R_DSON)，導致不能進一步改善橫向擴散金屬氧化物半導體的性能。

因此，雖然現有的橫向擴散金屬氧化物半導體(LDMOS)已大致符合需求，但仍然存在許多問題，因此如何改善現有的橫向擴散金屬氧化物半導體已成為目前業界相當重視的課題之一。

本發明的一些實施例提供半導體結構，此結構可包括：基底；設置於基底上的磊晶層；設置於磊晶層中的導電部件，且導電部件具有高於磊晶層的突出部；以及設置於導電部件的複數個側壁上的擴散阻障層。在一實施例中，突出部的寬度大於在磊晶層中之導電部件的寬度。在一實施例中，突出部覆蓋擴散阻障層之頂表面。在一實施例中，擴散阻障層包括一或多個介電阻障層。在一實施例中，擴散阻障層包括一阻障氧化層及在阻障氧化層上之阻障氮化層。

在一實施例中，半導體結構可更包括：設置於磊晶層中的源極區，其中擴散阻障層接觸源極區且分隔源極區及導電部件。在一實施例中，導電部件設置於兩個橫向擴散金屬氧化物半導體(LDMOS)之間，且導電部件穿過橫向擴散金屬氧化物半導體之一共同源極。

本發明的一些實施例提供半導體結構的製造方法，此方法可包括：提供基底；於基底上形成磊晶層；於磊晶層上形成遮罩結構，遮罩結構具有開口，其露出部分磊晶層；使用遮罩結構作為蝕刻遮罩，以移除露出之磊晶層而形成溝槽；於溝槽的複數個側壁上形成擴散阻障層；於溝槽中形成導電部件，導電部件具有高於磊晶層的突出部；以及移除遮罩結構。

在一實施例中，突出部的寬度大於在溝槽中之導電部件的寬度。在一實施例中，突出部覆蓋擴散阻障層之頂表面。在一實施例中，遮罩結構包括一或多個介電層。在一實施例中，遮罩結構包括第一氧化層及形成於第一氧化層上的氮化層。在一實施例中，遮罩結構更包括形成於氮化層上的第二氧化層。在一實施例中，遮罩結構為多個介電層，且遮罩結構的移除包括：先移除部份遮罩結構並保留最接近磊晶層的一層介電層；以及在移除部分遮罩結構之後，移除剩餘的遮罩結構。

在一實施例中，擴散阻障層包括一或多個介電阻障層。在一實施例中，擴散阻障層包括阻障氧化層及形成於阻障氧化層上之阻障氮化層。在一實施例中，半導體結構的製造方法，更包括：於磊晶層中形成源極區，擴散阻障層接觸源極區且分隔源極區及導電部件。在一實施例中，導電部件形成於兩個橫向擴散金屬氧化物半導體(LDMOS)之間，且導電部件穿過橫向擴散金屬氧化物半導體之共同源極。

100‧‧‧半導體結構

10‧‧‧基底

12‧‧‧磊晶層

14‧‧‧遮罩結構

15‧‧‧開口

16a、16b‧‧‧第一氧化層

18‧‧‧溝槽

20‧‧‧擴散阻障層

22‧‧‧阻障氧化層

24‧‧‧阻障氮化層

26‧‧‧導電材料

28‧‧‧導電部件

30‧‧‧突出部

32a、32b‧‧‧氮化層

34‧‧‧第二氧化層

36‧‧‧接觸摻雜區

38‧‧‧第一井區

40‧‧‧源極區

42‧‧‧第二井區

44‧‧‧汲極區

46‧‧‧閘極結構

48‧‧‧閘極介電層

50‧‧‧閘極電極

52‧‧‧閘極矽化層

54‧‧‧間隔物

55‧‧‧絕緣層

56‧‧‧導電層

58‧‧‧層間介電層

60‧‧‧接觸插塞

62‧‧‧導電部件

S1、S2‧‧‧側壁

藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。

第1-15圖是根據本發明的一些實施例之形成半導體結構之不同階段的剖面圖，其中第8-10圖是一些實施例之移除遮罩結構之不同階段的剖面圖，第11-13圖是另一些實施例之移除遮罩結構之不同階段的剖面圖。

以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。

再者，此處可能使用空間上的相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。

第1-7圖及第14-15圖是根據本發明的一些實施例之形成第15圖所示之半導體結構100之不同階段的圖式。請先參照第1圖，在本實施例中，提供基底10。基底10可包括矽或其他半導體材料，或者，基底10可包含其他元素半導體材料，例如鍺(Ge)。在一些實施例中，基底10可包括化合物半導體製成，例如碳化矽、氮化鎵、砷化鎵、砷化銦或磷化銦。在一些實施例中，基底10由合金半導體製成，例如矽鍺、碳化矽鍺、磷化砷鎵或磷化銦鎵。在本實施例中，基底10可為P型基底。在一些實施例中，基底10摻雜有摻質，摻質可以是或包括硼、鎵、銦、鋁或其組合。

隨後，於基底10上形成磊晶層12。在一些實施例中，磊晶層12的形成包括使用磊晶成長(epitaxial growth)製程在基底10上形成磊晶層12。在本實施例中，磊晶層12可為P型。在一些實施例中，磊晶成長製程可例如為金屬有機物化學氣相沉積法(metal organic chemical vapor deposition，MOCVD)、電漿增強化學氣相沉積法(plasma-enhanced CVD，PECVD)、分子束磊晶法(molecular beam epitaxy，MBE)、氫化物氣相磊晶法(hydride vapour phase epitaxy，HVPE)、液相磊晶法(liquid phase epitaxy，LPE)、氯化物氣相磊晶法(Cl-VPE)、其他相似的製程方法或前述之組合。

接著，於磊晶層12上形成遮罩結構14，遮罩結構14具有開口15，其露出部分磊晶層12。在一些實施例中，遮罩結構14包括一或多個介電層。在本實施例中，遮罩結構14為第一氧化層。第一氧化層的厚度例如是約2000埃至約5000埃。第一氧化層之材料可以是或包括二氧化矽或其他適合的氧化物。可利用例如熱氧化法(thermal oxidation)、化學氣相沉積法(chemical vapor deposition，CVD)、原子層化學氣相沉積法(atomic layer deposition，ALD)或相似製程形成第一氧化層。在一些實施例中，遮罩結構14的形成包括於磊晶層12上形成遮罩材料，然後圖案化遮罩材料以形成遮罩結構14。

請參照第2圖，使用遮罩結構14作為蝕刻遮罩，以通過開口15移除露出之磊晶層12而形成溝槽18。溝槽18的深度例如是約1.5μm至約1.9μm。移除露出之磊晶層12的步驟可包括使用乾式蝕刻、濕式蝕刻或上述之組合進行蝕刻製程。濕式蝕刻可包括浸洗蝕刻、噴洗蝕刻、上述之組合或其他合適之製程。乾式蝕刻可包括電容耦合電漿蝕刻(capacitively couple plasma etching)、感應耦合型電漿蝕刻(inductively coupled plasma etching)、電子迴旋共振電漿蝕刻(electron cyclotron resonance plasma etching)、上述之組合或其他合適之製程。上述蝕刻製程可在進行一段時間之後停止蝕刻而未貫穿磊晶層12。因此，溝槽18露出磊晶層12但未露出基底10。

此外，在上述移除磊晶層12而形成溝槽18時，作為蝕刻遮罩的第一氧化層亦會被部分地消耗而變薄。在一些實施例中，在移除部分磊晶層12以形成溝槽18之前，第一氧化層(如第1圖所示之第一氧化層)的厚度例如是約2000埃至約5000埃。在上述第一氧化層之厚度範圍內進行蝕刻部分磊晶層12以形成溝槽18之步驟時，第一氧化層的厚度將足以保護第一氧化層下方的元件而不受傷害，且在形成溝槽18之後仍保留部分的第一氧化層。形成溝槽18後剩餘的第一氧化層之厚度例如是約1500埃至約2500埃。

請參照第3圖，於溝槽18的複數個側壁S1、S2上形成擴散阻障層20。在一些實施例中，擴散阻障層20包括一或多個介電阻障層。在本實施例中，擴散阻障層20包括直接形成於側壁S1、S2上的阻障氧化層22及形成於阻障氧化層上之阻障氮化層24。藉由於阻障氮化層24與磊晶層12之間設置阻障氧化層22，可以解決阻障氮化層24與磊晶層12直接接觸產生應力過大的問題。在一些實施例中，阻障氧化層22可以是或包括二氧化矽或其他適合的氧化物。阻障氮化層24可以是或包括氮化矽或其他適合的氮化物。

在第3圖所示之一些實施例中，阻障氧化層22的厚度例如是約70埃至約120埃，阻障氮化層24的厚度例如是約140埃至約190埃。在另一些實施例中，擴散阻障層20可僅為單層之阻障氧化層22。單層之阻障氧化層22的厚度例如是約200埃至約300埃。

請參照第4圖，在形成擴散阻障層20之後，於磊晶層12上形成覆蓋溝槽18及遮罩結構14的表面之導電材料26。請參照第5圖，接著對導電材料26施加平坦化製程，以暴露出遮罩結構14的上表面。平坦化製程例如是化學機械研磨(chemical mechanical polish，CMP)。

請參照第6圖，之後對導電材料26施加蝕刻製程，將導電材料26的上表面蝕刻至低於遮罩結構14之上表面但高於磊晶層12的上表面，以於溝槽18中形成導電部件28，導電部件28具有高於磊晶層12的突出部30。在一些實施例中，突出部30的寬度大於在溝槽18中之導電部件28的寬度。在一些實施例中，突出部30覆蓋擴散阻障層20之頂表面，如第6圖所示。

值得注意的是，由於溝槽18中的導電部件28容易形成接縫(seam)，當導電部件28之頂面的高度低於或等於磊晶層12之頂表面的高度時，此接縫會貫穿導電部件28的頂面，造成後續進行清洗步驟時易遭受到侵蝕，並導致後續形成之線路短路等問題。因此本發明之具有高於磊晶層12的突出部30之導電部件28，能避免導電部件28中的接縫貫穿導電部件28的頂面，進而防止後續製程可能造成的問題。在一實施例中，突出部30之高度為200埃至800埃。

此外，導電部件28可為P型導電部件。在一些實施例中，導電部件28摻雜有摻質。摻質可以是或包括硼、鎵、銦、鋁或其組合。值得注意的是，由於本發明具有設置於導電部件28與磊晶層12之間擴散阻障層20，因此在進行後續製程(例如高溫熱製程)時，擴散阻障層20可以阻礙導電部件28的摻質擴散至周遭，進而避免影響周遭元件的電性。

此外，一般而言，當後續製成如第15圖之半導體結構100的尺寸縮小時，導電部件28的摻質之擴散對周遭元件造成的影響會更顯著，然而，由於本發明具有設置於導電部件28與磊晶層12之間擴散阻障層20，因此即使半導體結構100的尺寸縮小，導電部件28的摻質也不會影響周遭元件。如此，半導體結構100的尺寸能不受限制而能繼續縮小，進而降低源極-汲極電阻值(R_DSON)，以改善半導體結構100的效能。

在一些實施例中，溝槽18的底表面可為平坦底表面或U型底表面。當溝槽18的底表面為U型底表面時，可增加導電部件28與磊晶層12直接接觸之面積，以增加操作電流的流量，可提升後續製成之半導體結構100之效能。

請參照第7圖，移除遮罩結構14。遮罩結構14的移除包括使用熱磷酸、氫氟酸或其組合來移除遮罩結構14。在本實施例中，遮罩結構14為單層之第一氧化層。第一氧化層的移除步驟例如是使用氫氟酸來移除第一氧化層。

第8-10圖是根據本發明的另一些實施例之移除遮罩結構14之步驟之不同階段的圖式。第8-10圖所示之實施例相似於第1-7圖之實施例，主要差異在於遮罩結構14之組成及移除步驟，因此僅繪示出第8-10圖以進行說明。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。

請先參照第8圖，在此實施例中，遮罩結構14為多個介電層。遮罩結構14包括第一氧化層16a及形成於第一氧化層16a上的氮化層32a。第一氧化層16a的厚度例如是約300埃至700埃。氮化層32a例如是約400埃至約900埃。第一氧化層16a之材料可以是或包括二氧化矽或其他適合的氧化物。氮化層32a可以是或包括氮化矽或其他合適的氮化物。在一些實施例中，可利用例如化學氣相沉積法(chemical vapor deposition，CVD)、原子層化學氣相沉積法(atomic layer deposition，ALD)或相似製程形成氮化層32a。在本實施例中，可藉由將第一氧化層16a設置於氮化層32a與磊晶層12之間，以解決氮化層32a與磊晶層12直接接觸產生應力過大的問題。

需說明的是，在第8-10圖所示之實施例中，在形成溝槽18的步驟之前(未繪示)，氮化層32a的厚度例如是約2500埃至約3500埃。在上述氮化層32a的厚度範圍內，將氮化層32a作為蝕刻遮罩進行蝕刻製程形成溝槽18後，可以保留部分的氮化層32a及全部的第一氧化層16a。也就是說，氮化層32a的厚度在上述範圍內，足夠使氮化層32a下方的元件不受傷害。在一些實施例中，形成溝槽18之後剩餘的氮化層32a例如是約400埃至約900埃(如第8圖所示之氮化層32a)。

請繼續參照第8-10圖，在形成上述溝槽18及導電部件28之後，接著移除遮罩結構14。遮罩結構14的移除包括先移除部份遮罩結構14並保留最接近磊晶層12的一層介電層，且在移除部分遮罩結構14之後，移除剩餘的遮罩結構14。具體而言，遮罩結構14的移除包括先移除氮化層32a並保留第一氧化層16a，之後再移除第一氧化層16a。

在一些實施例中，由於氮化層32a的蝕刻選擇比大於第一氧化層16a的蝕刻選擇比，因此可以在移除氮化層32a後，保留全部的第一氧化層16a。然後，在移除氮化層32a之後，接著移除第一氧化層16a。

值得注意的是，在第一氧化層16a的厚度例如是約300埃至700埃的實施例中，可以使用短時間(例如約10秒至約30秒)之蝕刻製程來完全移除第一氧化層16a，藉此能較精準地達到完全移除第一氧化層16a而不傷害第一氧化層16a周遭的元件，更具體地說，使用約10秒至約30秒之短時間的蝕刻製程來完全移除第一氧化層16a，能避免過度蝕刻傷害到擴散阻障層20，進而確保擴散阻障層20能夠保持完整以有效阻礙導電部件28的摻質擴散至周遭，進而防止影響周遭元件的電性。

在一具體實施例中，可先使用熱磷酸對氮化層32a進行約50秒至約100秒之蝕刻製程以移除全部的氮化層32a，接著使用氫氟酸對第一氧化層16a進行約50秒至約100秒之蝕刻製程，以移除全部的第一氧化層16a。

第11-13圖是根據本發明的又一些實施例之移除遮罩結構14之步驟之不同階段的圖式。第11-13圖所示之實施例相似於第1-7圖之實施例，主要差異在於遮罩結構14之組成及移除步驟，因此僅繪示出第11-13圖以進行說明。

請先參照第11圖，在又另一些實施例中，遮罩結構14包括第一氧化層16b、形成於第一氧化層16b上的氮化層32b及形成於氮化層32b上的第二氧化層34。第一氧化層16b的厚度例如是約300埃至700埃。氮化層32b的厚度例如是約900埃至約1300埃。第二氧化層34的厚度例如是約2000埃至約4000埃。第一氧化層16b之材料可以是或包括二氧化矽或其他適合的氧化物。氮化層32b可以是或包括氮化矽或其他合適的氮化物。第二氧化層34可以是或包括二氧化矽或其他適合的氧化物。在本實施例中，可藉由將第一氧化層16b設置於氮化層32b與磊晶層12之間，以解決氮化層32b與磊晶層12直接接觸產生應力過大的問題。

需說明的是，在第11-13圖所示之實施例中，在形成溝槽18的步驟前(未繪示)，第二氧化層34的厚度例如是約2500埃至約3300埃。在上述第二氧化層34的厚度範圍內，將第二氧化層34作為蝕刻遮罩進行蝕刻製程形成溝槽18後，可以保留部分的第二氧化層34、全部的氮化層32b及全部的第一氧化層16b。也就是說，第二氧化層34的厚度在上述範圍內，足夠使第二氧化層34下方的元件不受傷害。在一些實施例中，形成溝槽18後留下的第二氧化層34之厚度例如是約400埃至約900埃(如第11圖所示之第二氧化層34)。

請繼續參照第11-13圖，在形成上述溝槽18及導電部件28之後，移除遮罩結構14。遮罩結構14的移除包括先移除部份遮罩結構14並保留最接近磊晶層12的一層介電層，且在移除部分遮罩結構14之後，移除剩餘的遮罩結構14。具體而言，遮罩結構14的移除可包括先移除氮化層32b及第二氧化層34並保留第一氧化層16b，接著移除第一氧化層16b。

在一些實施例中，突出部30的頂面之高度介於氮化層32b的頂面及底面之間，因此在使用濕式蝕刻移除氮化層32b時會一併移除氮化層32b上的第二氧化層34。此外，在一些實施例中，氮化層32b的蝕刻選擇比大於第一氧化層16b的蝕刻選擇比，如此可以在移除氮化層32b後，保留全部的第一氧化層16b。

然後，在移除第二氧化層34及氮化層32b之後，接著移除第一氧化層16b。值得注意的是，在第一氧化層16b的厚度例如是約300埃至700埃的實施例中，可以使用短時間 (例如約10秒至約30秒)之蝕刻製程來完全移除第一氧化層16b，藉此較精準地達到完全移除第一氧化層16b而不傷害第一氧化層16b周遭的元件，更具體地說，使用約10秒至約30秒之短時間的蝕刻製程來完全移除第一氧化層16b，能避免過度蝕刻傷害到擴散阻障層20，進而確保擴散阻障層20能夠保持完整以有效阻礙導電部件28的摻質擴散至周遭，進而防止影響周遭元件的電性。

在一具體實施例中，可先使用熱磷酸對氮化層32b及第二氧化層34進行約50秒至約100秒之蝕刻製程以移除全部的氮化層32b及第二氧化層34，接著使用氫氟酸對第一氧化層16b進行約50秒至約100秒之蝕刻製程以移除全部的第一氧化層16b。

在另一些實施例，可依序移除第二氧化層34及氮化層32b，接著移除第一氧化層16b。舉例而言，先使用氫氟酸移除第二氧化層34，再使用熱磷酸移除氮化層32b，然後使用氫氟酸移除第一氧化層16b。

請參照第14圖，可於磊晶層12中形成接觸摻雜區36，其相鄰於基底10且與導電部件28接觸，使電流能在導電部件28與接觸摻雜區36之間傳遞。接觸摻雜區36可為P型。在一實施例中，可於磊晶層12中形成第一井區38，其圍繞導電部件28之靠近磊晶層12的上表面的部分。第一井區38可為P型。在一些實施例中，可於第一井區38的兩側的磊晶層12中分別形成第二井區42。第二井區42可為N型。

請參照第15圖，可於磊晶層12上形成兩個閘極結構46，且閘極結構46位在第一井區38及相鄰的第二井區42之間。在一些實施例中，閘極結構46可包括閘極介電層48、配置於閘極介電層48上之閘極電極50及配置於閘極電極50上之閘極矽化層52。閘極介電層48可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、其它任何適合之介電材料或上述之組合。此高介電常數介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。閘極電極50可為金屬、金屬氮化物、導電金屬氧化物或上述之組合。上述金屬可包括但不限於鉬、鎢、鈦、鉭、鉑或鉿。閘極矽化層52可以是或包括矽化鎳、矽化鈷、矽化鈦或其組合。在一實施例中，閘極結構46可僅包括閘極介電層48及閘極電極50。

此外，可於第一井區38內形成源極區40，源極區40圍繞導電部件28的靠近磊晶層12的上表面的部分。在本實施例中，擴散阻障層20接觸源極區40且分隔源極區40及導電部件28，使擴散阻障層20可以阻礙導電部件28的摻質擴散至源極區40，進而避免干擾源極區40的電性。源極區40可為N型。在一些實施例中，可於第二井區42內形成汲極區44。汲極區44可為重摻雜N型。

在一些實施例中，可於閘極結構46的側壁上形成間隔物54，且可於閘極結構46的上表面上、間隔物54的表面上及磊晶層12的上表面上形成絕緣層55，且絕緣層55暴露出導電部件28、源極區40及汲極區44。

在一些實施例中，可於磊晶層12上形成導電層56。導電層56覆蓋導電部件28、源極區40、閘極結構46及部分第二井區42並且暴露出汲極區44。在一些實施例中，可於磊晶層12上形成層間介電層58及貫穿層間介電層58且連接至汲極區44之接觸插塞60。接觸插塞60包括多晶矽、鋁、金、鈷、銅、類似之材料或其組合。之後，可於層間介電層58上形成導電部件62，其電性連接於接觸插塞60。導電部件62包括銅、金、錫、類似之材料或其組合。

藉由上述一個或多個實施例之步驟，便可以得到如第15圖所示之半導體結構100。值得注意的是，在第15圖所示之實施例中，在半導體結構100中以源極區40為基準線之右側部分(包括源極區40)及左側部分(包括源極區40)各自為一個橫向擴散金屬氧化物半導體(LDMOS)。在本實施例中，源極區40可作為兩個橫向擴散金屬氧化物半導體之共同源極，且導電部件28形成於兩個橫向擴散金屬氧化物半導體之間，其穿過橫向擴散金屬氧化物半導體之共同源極，並且導電部件28藉由導電層56與源極區40電性連接。因此，兩個橫向擴散金屬氧化物半導體能藉由同一個源極區40及同一個導電部件28來傳遞電流，如此便可以達到節省空間及製造成本之功效。

綜上所述，本發明實施例之半導體結構具有設置於導電部件及磊晶層之間的擴散阻障層，因此在進行後續製程(例如高溫熱製程)時，擴散阻障層可以阻礙導電部件的摻質擴散至周遭，以避免影響周遭元件的電性，且能使擴散金屬氧化物半導體的尺寸不受限制而能繼續變小，進而繼續降低源極-汲極電阻值(R_DSON)，以改善橫向擴散金屬氧化(LDMOS)物半導體的性能。

此外，當導電部件之頂面的高度低於或等於磊晶層之頂表面的高度時，導電部件中的接縫會貫穿導電部件的頂面，造成後續進行清洗步驟時易遭受到侵蝕，並導致後續形成之線路短路等問題。因此，本發明實施例之半導體結構之導電部件具有高於磊晶層的突出部，避免導電部件中的接縫貫穿導電部件的頂面，以預防後續製程可能造成的問題。

以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。