DE102017118292A1 - Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung - Google Patents

Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung Download PDF

Info

Publication number
DE102017118292A1
DE102017118292A1 DE102017118292.6A DE102017118292A DE102017118292A1 DE 102017118292 A1 DE102017118292 A1 DE 102017118292A1 DE 102017118292 A DE102017118292 A DE 102017118292A DE 102017118292 A1 DE102017118292 A1 DE 102017118292A1
Authority
DE
Germany
Prior art keywords
barrier layer
layer
treated
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017118292.6A
Other languages
English (en)
Inventor
Ravi Keshav Joshi
Kae-Horng Wang
Stefan Willkofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017118292A1 publication Critical patent/DE102017118292A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden einer Sperrschicht über einer Oberfläche eines Halbleitersubstrats. Eine behandelte Sperrschicht wird gebildet, indem eine freigelegte Oberfläche der Sperrschicht einem Oberflächenbehandlungsprozess unterzogen wird. Der Oberflächenbehandlungsprozess schließt ein Behandeln der Oberfläche mit einem reaktiven Material ein. Über der behandelten Sperrschicht wird eine Materialschicht ausgebildet. Die Materialschicht weist ein Metall auf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich allgemein auf Halbleiterprozesse und in besonderen Ausführungsformen auf Verfahren zum Bilden von Sperrschichten unter Verwendung einer thermischen Bearbeitung.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in vielen elektronischen und anderen Anwendungen genutzt. Halbleitervorrichtungen können integrierte Schaltungen aufweisen, die auf Halbleiterwafern ausgebildet sind. Alternativ dazu können Halbleitervorrichtungen als monolithische Vorrichtungen, z.B. diskrete Vorrichtungen, ausgebildet sein. Halbleitervorrichtungen werden durch Abscheiden vieler Arten von dünnen Filmen von Materialien über den Halbleiterwafern, Strukturieren der dünnen Materialfilme, Dotieren selektiver Gebiete der Halbleiterwafer und andere Prozesse auf Halbleiterwafern gebildet.
  • Zuverlässigkeit und Produktausbeute während einer Herstellung sind wichtige Erwägungen für Halbleitervorrichtungen. Eine Diffusion von Arten zwischen Schichten kann aufgrund der Bildung von unerwünschten Verbindungen und Hohlräumen innerhalb der Materialschichten Vorrichtungsfehler hervorrufen. Falls der Fehler während einer Herstellung auftritt, kann das resultierende Produkt während einer Erstprüfung Leistungsqualifizierungen nicht erfüllen. Oder schlimmer, sie können in Komponenten genutzt werden, die aufgrund des Fehlers letztendlich zurückgesendet werden. Sperrschichten werden genutzt, um den Durchgang von Material zwischen Schichten zu verhindern. Mit dieser Fähigkeit können Sperrschichten eine Zuverlässigkeit der Vorrichtung verbessern, Lebensdauer der Vorrichtung verlängern und das sichere Betriebsfenster der Vorrichtung vergrößern. Da Halbleitervorrichtungen mit erhöhter Leistung oder kleineren Abmessungen hergestellt werden, müssen jedoch früher genutzte Sperrschichten verbessert werden.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehren der unabhängigen Ansprüche gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert. Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Sperrschicht über einer Oberfläche eines Halbleitersubstrats. Eine behandelte Sperrschicht wird gebildet, indem eine exponierte bzw. freigelegte Oberfläche der Sperrschicht einem Oberflächenbehandlungsprozess unterzogen wird. Der Oberflächenbehandlungsprozess umfasst ein Behandeln der Oberfläche mit einem reaktiven Material. Über der behandelten Sperrschicht wird eine Materialschicht gebildet. Die Materialschicht weist ein Metall auf.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines Metallsilicids an einer Hauptoberfläche eines Halbleitersubstrats. Das Verfahren kann auch ein Ausbilden einer ersten leitfähigen Schicht mit einer Druckspannung über dem Metallsilicid umfassen. Die erste leitfähige Schicht umfasst ein erstes Metall, ein zweites Metall und ein reaktives Element, das Stickstoff, Bor oder Kohlenstoff aufweist. Das Verfahren kann auch ein Abscheiden einer zweiten leitfähigen Schicht mit einer Zugspannung umfassen, wobei die zweite leitfähige Schicht die erste leitfähige Schicht berührt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines Metallsilicids an einer Hauptoberfläche eines Halbleitersubstrats. Das Verfahren kann auch ein Ausbilden einer ersten leitfähigen Schicht mit einer Druckspannung über dem Metallsilicid einschließen. Die erste leitfähige Schicht weist ein erstes Metall, ein zweites Metall und ein reaktives Element auf, dass Stickstoff, Bor oder Kohlenstoff aufweist. Das Verfahren kann auch ein Abscheiden einer zweiten leitfähigen Schicht mit einer Zugspannung einschließen, wobei die zweite leitfähige Schicht die erste leitfähige Schicht berührt.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein an einer ersten Seite eines Halbleitersubstrats angeordnetes Wannengebiet. In dem Wannengebiet ist ein dotiertes Gebiet angeordnet. Eine behandelte Sperrschicht ist über dem dotierten Gebiet, dem Wannengebiet und der ersten Seite des Halbleitersubstrats angeordnet. Die behandelte Sperrschicht enthält ein reaktives Material und zumindest zwei Metalle. Ein oberer Kontakt ist über der behandelten Sperrschicht angeordnet. Der obere Kontakt enthält ein von den zumindest zwei Metallen verschiedenes Metall.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren Vorteile wird nun auf die folgenden Beschreibungen verwiesen, die in Verbindung mit den beiliegenden Zeichnungen vorgenommen werden, worin:
  • 1A–1E ein Verfahren zum Ausbilden einer behandelten Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen,
  • wobei 1A eine Querschnittsansicht eines Substrats nach Ausbilden eines abgetragenen bzw. ausgenommenen Gebiets veranschaulicht,
  • wobei 1B eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht über der Oberfläche des Substrats und des ausgenommenen Gebiets veranschaulicht,
  • wobei 1C eine Querschnittsansicht des Substrats während einer Ausbildung einer behandelten Sperrschicht unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials veranschaulicht,
  • wobei 1D eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der behandelten Sperrschicht veranschaulicht,
  • wobei 1E eine Querschnittsansicht des Substrats nach Entfernen von Bereichen der Materialschicht und der behandelten Sperrschicht unter Verwendung eines Nassätzprozesses veranschaulicht;
  • 2A–2D ein Verfahren zum Ausbilden einer behandelten Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung veranschaulichen,
  • wobei 2A eine Querschnittsansicht eines Substrats veranschaulicht,
  • wobei 2B eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht über der Oberfläche des Substrats veranschaulicht,
  • wobei 2C eine Querschnittsansicht des Substrats nach Ausbildung einer behandelten Sperrschicht unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials veranschaulicht, und
  • wobei 2D eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der behandelten Sperrschicht veranschaulicht;
  • 3A–3C ein Verfahren zum Ausbilden einer Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß einer anderen alternativen Ausführungsform der vorliegenden Erfindung veranschaulichen,
  • wobei 3A eine Querschnittsansicht eines Substrats nach Ausbilden einer ersten Sperrschicht, einer Schicht einer Quelle für ein Sperr-Modifiziermaterial und einer zweiten Sperrschicht über der Oberfläche des Substrats veranschaulicht,
  • wobei 3B eine Querschnittsansicht des Substrats nach Ausbilden eines gemischten Gebiets unter Verwendung eines thermischen Bearbeitungsschritts veranschaulicht, und
  • wobei 3C eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der zweiten Sperrschicht veranschaulicht;
  • 4A–4C ein Verfahren zum Ausbilden einer Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß noch einer anderen alternativen Ausführungsform der vorliegenden Erfindung veranschaulichen,
  • wobei 4A eine Querschnittsansicht eines Substrats nach Ausbilden einer Schicht einer Quelle für ein Sperr-Modifiziermaterial und dann einer Sperrschicht über der Oberfläche eines Substrats veranschaulicht,
  • wobei 4B eine Querschnittsansicht des Substrats nach Ausbilden eines gemischten Gebiets unter Verwendung eines thermischen Bearbeitungsschritts veranschaulicht, und
  • wobei 4C eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der Sperrschicht veranschaulicht;
  • 5A–5C ein Verfahren zum Ausbilden einer Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß noch einer anderen alternativen Ausführungsform der vorliegenden Erfindung veranschaulichen,
  • wobei 5A eine Querschnittsansicht eines Substrats nach Ausbilden einer Sperrschicht und dann einer Schicht einer Quelle für ein Sperr-Modifiziermaterial über der Oberfläche eines Substrats veranschaulicht,
  • wobei 5B eine Querschnittsansicht des Substrats nach Ausbilden eines gemischten Gebiets unter Verwendung eines thermischen Bearbeitungsschritts veranschaulicht, und
  • wobei 5C eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über dem gemischten Gebiet veranschaulicht;
  • 6A–6C ein Verfahren zum Ausbilden einer Sperrschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen,
  • wobei 6A eine Querschnittsansicht eines Substrats nach Ausbilden einer ersten Sperrschicht, einer Schicht einer Quelle für ein Sperr-Modifiziermaterial, einer zweiten Sperrschicht und einer Materialschicht über der Oberfläche des Substrats veranschaulicht,
  • wobei 6B eine Querschnittsansicht des Substrats nach Ausbilden einer Schicht einer Quelle für ein Sperr-Modifiziermaterial, einer Sperrschicht und einer Materialschicht über der Oberfläche des Substrats veranschaulicht, und
  • wobei 6C eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht, einer Schicht einer Quelle für ein Sperr-Modifiziermaterial und einer Materialschicht über der Oberfläche des Substrats veranschaulicht; und
  • 7A–7G ein Verfahren zum Ausbilden einer Halbleitervorrichtung mit einer behandelten Sperrschicht gemäß einer Ausführungsform vorliegenden Erfindung veranschaulichen,
  • wobei 7A eine Querschnittsansicht eines Substrats nach Ausbilden eines tiefen Wannengebiets im Substrat und Ausbilden eines Wannengebiets innerhalb des tiefen Wannengebiets veranschaulicht,
  • 7B eine Querschnittsansicht des Substrats nach Ausbilden eines Gatedielektrikums, Ausbilden eines Gatematerials über dem Gatedielektrikum und Ausbilden eines isolierenden Gebiets über dem Gatematerial veranschaulicht,
  • wobei 7C eine Querschnittsansicht des Substrats nach Ausbilden eines ausgenommenen Gebiets in dem isolierenden Gebiet, Wannengebiet und tiefen Wannengebiet veranschaulicht,
  • wobei 7D eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht über dem ausgenommenen Gebiet und dem isolierenden Gebiet veranschaulicht,
  • wobei 7E eine Querschnittsansicht des Substrats nach Ausbildung einer behandelten Sperrschicht unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials veranschaulicht,
  • wobei 7F eine Querschnittsansicht des Substrats nach Ausbilden eines oberen Kontakts über der behandelten Sperrschicht veranschaulicht, und
  • wobei 7G eine Querschnittsansicht des Substrats nach Hinzufügen einer rückseitigen behandelten Sperrschicht und eines rückseitigen Kontakts veranschaulicht.
  • Entsprechende Ziffern und Symbole in den verschiedenen Figuren verweisen im Allgemeinen auf entsprechende Teile, sofern nicht anders angegeben. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgerecht.
  • DETAILBESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSFORMEN
  • In einer herkömmlichen Halbleiterbearbeitung wird ein Siliziumsubstrat oft in Verbindung mit Aluminiumkontakten genutzt. Aluminium und Silizium können jedoch an einer intermetallischen Reaktion beteiligt sein. Folglich kann Silizium, das das Aluminium berührt, in die Aluminiumschicht absorbiert werden, was einen Weg für eine Aluminiumdiffusion in das Siliziumsubstrat schafft. Es können sich Aluminiumspitzen bilden, die in das Innere des Siliziums eindringen. Bei einer Überschneidung mit darunterliegenden p/n-Übergängen können die Aluminiumspitzen Kurzschlüsse hervorrufen und eine Vorrichtungsfunktionalität stören.
  • Um einer Bildung von Aluminiumspitzen entgegenzuwirken, kann eine Sperrschicht auf einem Siliziumsubstrat ausgebildet werden, um die Diffusion von Aluminium aus einer Metallschicht in das Substrat zu verhindern. Die Sperrschicht kann beispielsweise Titanwolfram (TiW) sein. Mögliche Vorteile von TiW als eine Sperrschicht sind eine gute elektrische und thermische Leitfähigkeit, eine starke Adhäsion an sowohl Silizium als auch Aluminium und eine Bearbeitungskompatibilität. Mit einer TiW-Sperrschicht kann jedoch noch eine Bildung von Aluminiumspitzen auftreten.
  • Gemäß verschiedenen Ausführungsformen offenbart die vorliegende Erfindung verschiedene Verfahren zum Ausbilden behandelter Sperrschichten auf einem Substrat. Die vorliegende Beschreibung beschreibt die verschiedenen Ausführungsformen. 1 und 2 veranschaulichen Ausführungsformen, um eine behandelte Sperrschicht unter Verwendung einer thermischen Bearbeitung in Anwesenheit eines reaktiven Materials in einem gasförmigen Zustand zu bilden. Ausführungsformen zum Ausbilden einer behandelten Sperrschicht unter Verwendung mehrerer Schichten eines Sperrmaterials und Dichtungsmaterials, gefolgt von einer thermischen Bearbeitung, sind in 3–5 veranschaulicht. Eine alternative Ausführungsform zum Ausbilden einer behandelten Sperrschicht unter Verwendung mehrerer Schichten eines Sperrmaterials und Dichtungsmaterials ohne einen thermischen Bearbeitungsschritt ist in 6 veranschaulicht. Eine Ausführungsform zum Ausbilden einer Halbleitervorrichtung mit einer behandelten Sperrschicht ist in 7 veranschaulicht.
  • 1A–1E veranschaulichen ein Verfahren zum Ausbilden einer behandelten Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 1A veranschaulicht eine Querschnittsansicht eines Substrats nach Ausbilden eines ausgenommenen Gebiets gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 1A wird ein ausgenommenes Gebiet in einem Substrat 10 unter Verwendung geeigneter bekannter Verfahren gebildet. Für die Zwecke der vorliegenden Erfindung kann das Substrat 10 ein beliebiges Material oder eine beliebige Kombination von Materialien sein, das eine geeignete Oberfläche aufweist, auf der Materialschichten gebildet werden können. In verschiedenen Ausführungsformen kann das Substrat 10 ein Halbleitersubstrat sein. In verschiedenen Ausführungsformen kann das Substrat 10 ein Siliziumsubstrat, Germaniumsubstrat sein oder kann ein Verbundhalbleitersubstrat einschließlich Indiumantimon (InSb), Indiumarsenid (InAs), Indiumphosphid (InP), Galliumnitrid (GaN), Galliumantimon (GaSb), Galliumarsenid (GaAs), Siliziumcarbid (SiC) oder Kombinationen davon sein. In einer Ausführungsform ist das Substrat 10 ein Siliziumsubstrat. In einer oder mehreren Ausführungsformen weist das Substrat 10 einen Stapel wie etwa auf Silizium gewachsenes GaN, auf Siliziumcarbid gewachsenes GaN und andere auf.
  • 1B veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht über der Oberfläche des Substrats und dem ausgenommenen Gebiet gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 1B wird eine Sperrschicht 20 über der Oberfläche des Substrats 10 und dem ausgenommenen Gebiet gebildet. In einigen Ausführungsformen verläuft die Sperrschicht 20 konform mit den Seitenwänden und der Bodenfläche des ausgenommenen Gebiets. In verschiedenen Ausführungsformen umfasst die Sperrschicht 20 mehrere Schichten. Die Sperrschicht 20 ist in einer Ausführungsform eine einzige Schicht. In verschiedenen Ausführungsformen weist die Sperrschicht 20 eine vertikale Dicke zwischen 25 nm und 500 nm auf. In einer Ausführungsform hat die Sperrschicht 20 eine vertikale Dicke von etwa 50 nm.
  • Die Sperrschicht 20 kann unter Verwendung eines Abscheidungsprozesses gebildet werden. In verschiedenen Ausführungsformen wird die Sperrschicht 20 unter Verwendung einer chemischen Gasphasenabscheidung (CVD), einer plasmaunterstützten CVD, einer Abscheidung mittels chemischer Lösung, einer physikalischen Gasphasenabscheidung (PVD), einer Atomlagenabscheidung (ALD), einer Molekularstrahlepitaxie (MBE), eines Plattierens bzw. Galvanisierens gebildet und wird in einer Ausführungsform unter Verwendung einer Sputter-Abscheidung ausgebildet.
  • In verschiedenen Ausführungsformen ist die Sperrschicht 20 ein hitzebeständiges Metall, eine Mischung von Materialien oder eine Legierung wie etwa Nickelchrom. In einer Ausführungsform umfasst das hitzebeständige Metall Molybdän (Mo), Tantal (Ta) oder Wolfram (W). In einer Ausführungsform kann das hitzebeständige Metall Titan (Ti), Vanadium (V), Chrom (Cr), Zirkonium (Zr) oder Hafnium (Hf) aufweisen. In verschiedenen Ausführungsformen umfasst die Sperrschicht 20 eine leitfähige Keramik wie etwa als Beispiele Titannitrid (TiN), Tantalnitrid (TaN), Wolframnitrid (WN2), Indiumoxid (In2O3) und Kupfersilicid (Cu3Si). In einer Ausführungsform ist die Sperrschicht 20 Titanwolfram (TiW). In einer anderen Ausführungsform ist eine zusätzliche Schicht mit Platinsilicid (PtSi) zwischen dem Substrat 10 und der Sperrschicht 20 enthalten, und die Sperrschicht 20 kann TiW sein.
  • 1C veranschaulicht eine Querschnittsansicht des Substrats während einer Ausbildung einer behandelten Sperrschicht unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials gemäß Ausführungsformen der vorliegenden Erfindung.
  • Bezug nehmend auf 1C werden das Substrat 10 und die Sperrschicht 20 von 1B in Anwesenheit eines reaktiven Materials 30 nach einer Vakuumunterbrechung einem thermischen Bearbeitungsschritt unterzogen. Der thermische Bearbeitungsschritt ermöglicht einen Prozess, durch welchen Moleküle des reaktiven Materials 30 in die Sperrschicht eingefügt werden. Die Kombination der Sperrschicht und des reaktiven Materials 30 bildet eine behandelte Sperrschicht 23.
  • In einer Ausführungsform ist das reaktive Material 30 wie dargestellt während des thermischen Bearbeitungsschritts in einem gasförmigen Zustand. Alternativ dazu kann das reaktive Material 30 in einem flüssigen Zustand, einem festen Zustand, einem Plasmazustand oder irgendeiner Mischung davon vorliegen. In verschiedenen Ausführungsformen kann das reaktive Material 30 eines oder mehrere von Sauerstoff (O2), Wasserdampf (H2O), Kohlendioxid (CO2), Diboran (B2H4), Stickstofffluorid (NF3) und Silan (SiH4) aufweisen und ist in einer Ausführungsform Stickstoff (N2) und ist in einer anderen Ausführungsform Ammoniak (NH3), Salpetersäure und andere Säuren mit Stickstoff, Oxide von Stickstoff und andere Quellen von Stickstoffradikalen.
  • Der thermische Bearbeitungsschritt ist in einer Ausführungsform ein schneller thermischer Bearbeitungsschritt (RTP). In verschiedenen Ausführungsformen erhöht der RTP-Schritt während einer Zeitspanne zwischen 10 s und 180 s die Temperatur auf zwischen 500°C und 1000°C. In einer Ausführungsform wird die Temperatur während einer Zeitspanne von etwa 20 s auf etwa 750°C erhöht.
  • Der RTP-Schritt kann als Beispiele ein isothermer Prozess sein, der eine großflächige optische Beleuchtung nutzt, um die Sperrschicht zu heizen, ein adiabatischer Prozess, der Excimerlaser-Impulse nutzt, um die Sperrschicht zu heizen, oder ein Wärmeflussprozess, bei dem ein fokussierter Elektronenstrahl oder ein Laserstrahl über die Sperrschicht gescannt wird. In einer Ausführungsform ist der RTP-Schritt ein isothermer Prozess, bei dem ein Array von Lampen elektromagnetische Strahlung emittiert und eine Wärmeübertragung auf die Sperrschicht in erster Linie über Strahlung erfolgt.
  • In einigen Ausführungsformen umfasst der thermische Bearbeitungsschritt mehrere kurze RTP-Schritte. Jeder kurze RTP-Schritt kann verschiedene Bearbeitungsparameter einschließlich einer maximalen Temperatur, einer Temperaturrampenrate, einer Bearbeitungszeit und eines Typs des reaktiven Materials 30 umfassen. In verschiedenen Ausführungsformen können komplexe Sperrgebiete gebildet werden, indem die Bearbeitungsschritte in 1B und 1C unter Verwendung ähnlicher oder unterschiedlicher Materialien für zusätzliche Sperrschichten und reaktive Materialien wiederholt werden.
  • Die Diffusionsrate des reaktiven Materials 30 in die Sperrschicht 20 wird durch die Änderung der Temperatur während des thermischen Bearbeitungsschritts erhöht. Dies kann die Qualität der behandelten Sperrschicht 23 verbessern, indem die Dichte der Sperrschicht erhöht wird. Außerdem kann das reaktive Material 30 gewählt werden, um unter Wärme Verbindungen mit der Sperrschicht auszubilden. Die gebildeten Verbindungen können gegen das Substrat 10 und gegen anschließend gebildete Schichten inert sein und ferner eine Diffusion in die behandelte Sperrschicht 23 verhindern. In verschiedenen Ausführungsformen können die Bearbeitungsparameter des thermischen Bearbeitungsschritts so gewählt werden, dass das reaktive Material 30 durch das gesamte Volumen, ein partielles Volumen oder nur ein kleines Gebiet an der Oberfläche der Sperrschicht diffundiert.
  • Falls der thermische Bearbeitungsschritt in Anwesenheit eines reaktiven Materials 30 weggelassen wird, können Korngrenzen in der Sperrschicht einen Weg für eine Interdiffusion von Arten zwischen den Schichten schaffen. Das in 1C veranschaulichte Verfahren überwindet diesen Mangel, indem aus der Sperrschicht 20 von 1B und einem reaktiven Material 30 eine behandelte Sperrschicht 23 gebildet wird.
  • Als ein Beispiel kann in 1B und 1C das Substrat 10 Silizium (Si) sein, kann die Sperrschicht 20 Titanwolfram (TiW) sein, und das reaktive Material 30 kann Stickstoff (als Beispiele aus NH3 oder N2) sein. Der thermische Bearbeitungsschritt kann in diesem Beispiel ein schneller thermischer Bearbeitungsschritt (RTP) sein. Die erhöhte Temperatur des RTP-Schritts kann bewirken, das Stickstoffatome in das TiW diffundieren, was eine behandelte Sperrschicht 23 schafft. Die durch den RTP-Schritt zugeführte thermische Energie kann die Ausbildung von Nitriden wie etwa Titannitrid (TiN) und Wolframnitrid (WN2) in der behandelten Sperrschicht 23 erleichtern. Die Ausbildung von Nitriden in der behandelten Sperrschicht 23 kann die verschiedenen Wege für eine Diffusion von Arten wie Titan in die und aus der behandelten Sperrschicht 23 auffüllen bzw. besetzen und beseitigen oder deren Zahl signifikant verringern, während die wünschenswerten Eigenschaften von TiW beibehalten werden. Außerdem kann der thermische Bearbeitungsschritt die Robustheit und Lebensdauer der behandelten Sperrschicht 23 verglichen mit der Sperrschicht 20 erhöhen.
  • In einer alternativen Ausführungsform kann anstelle eines Temperns bzw. Ausheilens in einer Stickstoffatmosphäre ein Plasmanitrierungsprozess genutzt werden. Während eines Plasmanitrierungsprozesses wird die Sperrschicht 20 einem Stickstoffplasma ausgesetzt. Die Stickstoffradikale im Plasma können mit der Sperrschicht 20 reagieren, um eine behandelte Sperrschicht 23 zu bilden. Außerdem kann die Plasmanitrierung bei einer niedrigeren Temperatur, zum Beispiel bei 100°C bis 400°C, als für eine thermische Nitrierung erforderlich durchgeführt werden.
  • 1D veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der behandelten Sperrschicht mit dem reaktiven Material gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 1D wird eine Materialschicht 40 über der behandelten Sperrschicht 23 mit dem reaktiven Material gebildet. Die Materialschicht 40 kann jedes beliebige Material sein, das für die spezifischen Entwurfsanforderungen der Struktur geeignet ist. In verschiedenen Ausführungsformen ist die Materialschicht 40 eine Metallschicht. Die Materialschicht 40 kann eines oder mehrere von Aluminium (Al), Kupfer (Cu), Silber (Ag), Gold (Au), Palladium (Pd), Platin (Pt), Wolfram (W) und andere aufweisen. In verschiedenen Ausführungsformen kann die Materialschicht 40 Additive wie etwa Silizium (Si), Nickel (Ni), Zinn (Sn), Vanadium (V), Hafnium (Hf), Blei (Pb) und andere enthalten. Die Materialschicht 40 weist in verschiedenen Ausführungsformen eine Zugspannung auf.
  • In einigen Ausführungsformen kann die Materialschicht 40 eine Legierung mit Aluminium, Silizium und Kupfer (AlSiCu) sein. In verschiedenen Ausführungsformen kann die AlSiCu-Materialschicht zwischen etwa 0,5 % und 1,5 % Silizium und zwischen etwa 0,25 % und 0,75 % Kupfer aufweisen. In einer Ausführungsform ist die AlSiCu-Materialschicht 98,5 % Aluminium, 1 % Silizium and 0,5 % Kupfer.
  • Ähnlich der Sperrschicht 20 kann die Materialschicht 40 in einigen Ausführungsformen mehrere Schichten umfassen. In anderen Ausführungsformen ist die Materialschicht 40 eine einzige Schicht. Die Materialschicht 40 kann unter Verwendung eines Abscheidungsprozesses gebildet werden. In verschiedenen Ausführungsformen wird die Materialschicht 40 unter Verwendung einer chemischen Gasphasenabscheidung (CVD), einer plasmaunterstützen CVD, einer Abscheidung mittels chemischer Lösung, einer physikalischen Gasphasenabscheidung, einer Atomlagenabscheidung (ALD), einer Molekularstrahlepitaxie (MBE), eines Plattierens gebildet und wird in einer Ausführungsform unter Verwendung einer Sputter-Abscheidung ausgebildet.
  • Bezug nehmend auf das vorherige Beispiel, in welchem das Substrat 10 Silizium ist, die Sperrschicht 20 Titanwolfram (TiW) ist und das reaktive Material 30 Stickstoff (als Beispiel aus NH3 oder N2) ist, kann als die Materialschicht 40 eine Metallisierungsschicht aus in erster Linie Aluminium (Al), die ferner Silizium (Si) und Kupfer (Cu) aufweist, gewählt werden. Der Zusatz von Silizium und Kupfer in die Materialschicht 40 bildet eine AlSiCu-Legierung, welche verbesserte Eigenschaften relativ zu einer reinen Aluminiumschicht aufweist. Das Silizium kann einbezogen sein, um die Reaktionsraten von Aluminium aus der Materialschicht 40 mit Silizium aus dem Substrat 10 zu hemmen bzw. abzuschwächen. Das Kupfer kann einbezogen sein, um eine Elektromigration zu reduzieren, die durch hohe Spannungen in dünnen Verbindungsleitungen hervorgerufen wird.
  • TiW weist wünschenswerte thermische und elektrische Eigenschaften und eine starke Haftung an dem Silizium im Substrat 10 und AlSiCu in der Materialschicht 40 auf. Gewöhnlich existiert jedoch TiW in einer metastabilen Phase und kann feinkörnig oder nanokristallin sein. Als Folge kann, falls der in Figur 1C veranschaulichte thermische Bearbeitungsschritt weggelassen wird, Titan kontinuierlich aus der Sperrschicht diffundieren und mit dem AlSiCu in der Materialschicht 40 reagieren. Gebiete intermetallischer Phasen können sich an dem Übergang des Substrats und der Sperrschicht und dem Übergang der Sperrschicht und der Metallschicht aufgrund der Ausdiffusion von Titan aus der TiW-Schicht und des Aluminiums aus der AlSiC-Schicht bilden.
  • Eine thermische Bearbeitung der Sperrschicht 20 in Anwesenheit des stickstoffbasierten reaktiven Materials 30 bildet eine behandelte Sperrschicht 23 und dient dazu, eine etwaige folgende Wechselwirkung der Sperrschicht 20 mit anschließend gebildeten Schichten wie etwa einer AlSiCu-Schicht zu verhindern. In verschiedenen Ausführungsformen kann das reaktive Material 30 Oberflächenschichten bilden, z.B. ein Paar Monoschichten, insbesondere falls die effektive Diffusivität des reaktiven Materials 30 in der Sperrschicht 20 viel geringer als die Dicke der Sperrschicht 20 ist. Alternativ dazu kann das reaktive Material 30 in die Sperrschicht 20 diffundieren und eine gleichmäßige Konzentration innerhalb der Sperrschicht 20 aufweisen. Alternativ dazu kann das reaktive Material 30 in einigen Ausführungsformen mit einer polykristallinen Sperrschicht in erster Linie in den Korngrenzen eingebaut werden. Die Nitride von Titan und Wolfram (zum Beispiel TiN, WN2), die innerhalb der behandelten Sperrschicht 23 gebildet werden, können gegen ein AlSiCu der anschließend gebildeten Materialschicht 40 inert sein. Dies verhindert die Ausbildung gemischter Schichten zwischen dem Substrat 10, der behandelten Sperrschicht 23 und der Materialschicht 40 oder begrenzt diese signifikant und verbessert die Sperrqualität. Außerdem kann das reaktive Material (z.B. Stickstoffatome) die Korngrenzen und das Kristallgitter besetzen und die verschiedenen Wege für eine Diffusion von Titan und Aluminium zwischen der behandelten Sperrschicht 23 und der Materialschicht 40 beseitigen, während wünschenswerte Eigenschaften von TiW beibehalten werden.
  • Daher bildet in diesem Beispiel der Einschluss eines thermischen Bearbeitungsschritts in Anwesenheit von Stickstoff eine behandelte Sperrschicht 23, die Titan aufgrund einer Ausdiffusion nicht verliert und die Reaktion von Titan mit Silizium in der Materialschicht 40 nicht erlaubt. Reaktionen von Titan mit dem Silizium des Substrats 10 und der Materialschicht 40 können Aluminiumspitzen hervorrufen. Da diese Reaktionen durch die behandelte Sperrschicht 23 verhindert werden, gibt es keine Wege für eine Aluminiumdiffusion durch die behandelte Sperrschicht 23, und eine Bildung von Aluminiumspitzen tritt nicht auf.
  • Viele Anwendungen wie etwa Leistungsanwendungen erfordern dicke vorderseitige und rückseitige Kontakte und ein dünnes Substrat. Falls der thermische Bearbeitungsschritt in Anwesenheit eines reaktiven Materials weggelassen wird, kann die Spannung der Materialschicht auf dem Substrat unkompensiert sein. Entwurfskompromisse, die ein Erhöhen der Dicke des Substrats, um einen Verzug zu verhindern, und ein Reduzieren der Dicke von vorderseitigen und/oder rückseitigen Kontakten, um Spannung auf dem Substrat zu reduzieren, einschließen, können eingegangen werden. Dies kann jedoch die Fähigkeiten der Vorrichtung als Leistungsvorrichtung reduzieren.
  • Abgeschiedene Metallschichten können inhärent Zugspannung aufweisen. Da die Metallschicht dick sein kann, um höhere Ströme zu tragen, während das Substrat in Bezug auf die Metallschicht in Leistungsanwendungen dünn sein kann, können die Effekte der Zugspannung von der Metallschicht auf dem Substrat signifikant sein. Die behandelte Sperrschicht 23 kann eine höhere Druckspannung aufweisen, welche der Zugspannung der dicken Metallschicht entgegenwirken und einen Verzug des Substrats verhindern kann. In dem obigen Beispiel wirkt die hohe intrinsische Druckspannung des Titanwolframs (TiW) und der Nitride in der behandelten Sperrschicht 23 der Zugspannung der Legierung aus Aluminium, Silizium und Kupfer (AlSiCu) in der Materialschicht 40 verglichen mit dem TiW allein besser entgegen.
  • 1E veranschaulicht eine Querschnittsansicht des Substrats nach Entfernen von Bereichen der Materialschicht und der behandelten Sperrschicht unter Verwendung eines Nassätzprozesses.
  • Bezug nehmend auf 1E werden ausgewählte Gebiete der Materialschicht und der behandelten Sperrschicht unter Verwendung eines Nassätzprozesses vom Substrat entfernt. Ein möglicher Vorteil, der durch Verwendung zum Beispiel einer behandelten Sperrschicht aus Titanwolfram (TiW) im Gegensatz zur Verwendung einer Sperrschicht aus Titannitrid (TiN) erhalten wird, besteht darin, dass die behandelte Sperrschicht aus Titanwolfram mit Nassätzprozessen kompatibel ist. Im Gegensatz dazu kann eine Sperrschicht aus Titannitrid nur mit Trockenätzprozessen kompatibel sein.
  • Die oben beschriebenen vorteilhaften Eigenschaften sowie andere Vorteile können mit jeder beliebigen geeigneten Kombination von Materialien für das Substrat 10, die Sperrschicht 20, das reaktive Material 30 und die Materialschicht 40 erreicht werden. Dementsprechend ist das vorliegende erfindungsgemäße Verfahren nicht auf die Materialien, die im vorherigen Beispiel verwendet wurden, oder die darin erzielten Vorteile beschränkt.
  • Eine Schicht 39 kann über der Materialschicht 40 gebildet werden. Die Schicht 39 kann ein mehrlagiger Metallstapel sein, der zum Bonden ausgelegt ist. Die Schicht 39 kann in einer Ausführungsform vor dem Strukturieren abgeschieden werden. In einer Ausführungsform enthält die Schicht 39 eine Palladiumschicht, welche unter Verwendung eines Galvanisier- bzw. Elektroplattierprozesses oder stromlosen Beschichtungsprozesses abgeschieden wird. Beispielsweise kann solch eine Spannungsoptimierung und -steuerung Defekte reduzieren, die während anschließender Galvanisierprozesse mit Palladium gebildet werden, welche für eine Korrosionsbeständigkeit sowie eine Diffusionssperrschicht genutzt werden können. Die Defekte einer Palladiumplattierung können aufgrund eines elektrochemischen Effekts von Platin von vorher abgeschiedenen Nanoteilchen aus Platinsilicid induziert werden. Eine höhere Spannung kann jedoch die Chipwölbung steuern, was die Bearbeitung nach einem Sägen erleichtert.
  • Eine weitere Bearbeitung kann sich wie in einer herkömmlichen Halbleiterbearbeitung fortsetzen.
  • 2A–2D veranschaulichen ein Verfahren zum Ausbilden einer behandelten Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, wobei 2A eine Querschnittsansicht eines Substrats veranschaulicht, 2B eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht über der Oberfläche des Substrats veranschaulicht, 2C eine Querschnittsansicht des Substrats während einer Ausbildung einer behandelten Sperrschicht unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials veranschaulicht und 2D eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der behandelten Sperrschicht veranschaulicht.
  • Bezug nehmend auf 2A wird ein Substrat 10 für eine nachfolgende Bildung einer Materialschicht, ähnlich 1A, geeignet vorbereitet, außer dass im Substrat 10 kein ausgenommenes Gebiet gebildet wird. In verschiedenen Ausführungsformen ist das Substrat 10 im Wesentlichen glatt mit sehr wenigen Defekten und/oder großen vorragenden Merkmalen. Alternativ dazu kann das Substrat 10 im Wesentlichen rau, aber ohne tiefe ausgenommene Gebiete innerhalb des Substrats 10 sein.
  • Bezug nehmend auf 2B wird über dem Substrat 10 eine Sperrschicht 20 gebildet. In einigen Ausführungsformen ist die Sperrschicht 20 nicht konform, was einen Zugriff auf Techniken und Materialien erlauben kann, die für das Substrat von 1A nicht brauchbar sein mögen. Beispielsweise können einige Sperrmaterialien mit einem Substrat mit einer großen topografischen Variation nicht konform verlaufen und können als Folge keinen festen ohmschen Kontakt herstellen oder am Substrat haften. Diese gleichen Materialien können jedoch als die Sperrschicht 20 genutzt werden, falls das Substrat 10, wie in 2A gezeigt im Wesentlichen glatt ist. In anderen Ausführungsformen wird ein Sperrmaterial, das den in 1B beschriebenen ähnlichen ist, genutzt, und die Sperrschicht 20 fungiert wie in 1B.
  • Bezug nehmend auf 2C wird eine behandelte Sperrschicht 23 unter Verwendung einer thermischen Bearbeitung in Anwesenheit eines reaktiven Materials 30 wie vorher mit Verweis auf 1C beschrieben gebildet. In 2D wird eine Materialschicht 40 über der behandelten Sperrschicht 23 und dem Substrat 10 ausgebildet. In einigen Ausführungsformen kann das Fehlen eines ausgenommenen Gebiets im Substrat 10 auch die Verwendung anderer Techniken und Materialien für die Materialschicht 40 erlauben, die aufgrund verschiedener Entwurfsanforderungen ähnlich der in 2B beschriebenen Sperrschicht 20 andernfalls nicht brauchbar wäre.
  • In den Ausführungsformen der 1 und 2 ist während des thermischen Bearbeitungsschritts ein reaktives Material vorhanden. Die folgenden, in 3–5 beschriebenen Ausführungsformen beschreiben alternative Verfahren zum Ausbilden einer Sperrschicht unter Verwendung mehrerer Schichten eines Sperrmaterials und eines Dichtungsmaterials. In diesen Ausführungsformen reagiert das Dichtungsmaterial mit dem Sperrmaterial während des thermischen Bearbeitungsschritts, um eine behandelte Sperrschicht zu bilden.
  • 3A–3C veranschaulichen ein Verfahren zum Ausbilden einer Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß einer anderen alternativen Ausführungsform der vorliegenden Erfindung.
  • 3A veranschaulicht eine Querschnittsansicht eines Substrats nach Ausbilden einer ersten Sperrschicht, einer Schicht einer Quelle für ein Sperr-Modifiziermaterial und einer zweiten Sperrschicht über der Oberfläche des Substrats gemäß Ausführungsformen der vorliegenden Erfindung.
  • Bezug nehmend auf 3A wird eine erste Sperrschicht 21 über der Oberfläche eines Substrats 10 gebildet, wie etwa jenen, die in 1A und 2A veranschaulicht sind. Die erste Sperrschicht 21 kann gemäß Prozessen gebildet werden, die vorher unter Bezugnahme auf 1B beschrieben wurden. Ähnlich kann die erste Sperrschicht 21 jedes beliebige geeignete Sperrmaterial wie vorher beschrieben sein. Die erste Sperrschicht 21 kann so gewählt werden, dass sie eine starke Haftung am Substrat 10 aufweist. Die erste Sperrschicht 21 kann auch einen guten ohmschen Kontakt mit dem Substrat herstellen und wünschenswerte thermische und elektrische Eigenschaften aufweisen. In einer Ausführungsform ist die erste Sperrschicht 21 Titanwolfram (TiW).
  • Im Gegensatz zu anderen Ausführungsformen wird über der ersten Sperrschicht 21 eine Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial gebildet. Die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial kann dazu dienen, die Sperreigenschaften der ersten Sperrschicht 21 weiter zu verbessern. In verschiedenen Ausführungsformen hat die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial andere Materialeigenschaften als die erste Sperrschicht 21. In verschiedenen Ausführungsformen kann die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial das reaktive Material während eines anschließenden Ausheilens freisetzen, wodurch das Äquivalent der vorher beschriebenen behandelten Sperrschicht 23 (1C) gebildet wird. In einer Ausführungsform weist die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial eine amorphe Materialschicht mit Stickstoff auf. In einer alternativen Ausführungsform kann das Bestandteilmaterial der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial aus jenen gewählt werden, die vorher unter Bezugnahme auf die Sperrschicht von 1B beschrieben wurden. In einer Ausführungsform ist die Schicht 31 einer Quelle für Sperr-Modifiziermaterial eine Titanwolframlegierung, die während einer Ausbildung mit Stickstoff durchsetzt wird (TiWN). Die Schicht einer Quelle für ein Sperr-Modifiziermaterial TiWN kann unter Verwendung eines Abscheidungsprozesses wie etwa beispielsweise einer Sputter-Abscheidung geschaffen werden. Die Schicht einer Quelle für ein Sperr-Modifiziermaterial TiWN kann der Kombination der Sperrschicht und des reaktiven Materials von 1C nach einer thermischen Bearbeitung insofern ähnlich sein, als das TiWN eine Mischung von Nitriden wie etwa Titannitrid (TiN) und Wolframnitrid (WN2) innerhalb der Kristallstruktur einer TiW-Legierung ist. Das TiWN kann ein höhere Druckspannung und verbesserte Sperreigenschaften gegenüber anderen Sperrschichten aufweisen.
  • Eine zweite Sperrschicht 22 wird über der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial gebildet und ist in einigen Ausführungsformen mit der ersten Sperrschicht 21 identisch und in anderen Ausführungsformen von der ersten Sperrschicht 21 verschieden. Die zweite Sperrschicht 22 kann so gewählt werden, dass sie eine starke Haftung an einer folgenden Schicht aufweist. In einer Ausführungsform ist die zweite Sperrschicht 22 TiW. Die zweite Sperrschicht 22 dichtet die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial so ab, dass das reaktive Material während des Ausheilens nicht daraus entweicht.
  • 3B veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden eines gemischten Gebiets unter Verwendung eines thermischen Bearbeitungsschritts gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 3B werden das Substrat 10, die erste Sperrschicht 21, die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial und die zweite Sperrschicht 22 einem thermischen Bearbeitungsschritt unterzogen. Im Vergleich zu dem in 1C beschriebenen thermischen Bearbeitungsschritt, bei dem der thermische Bearbeitungsschritt in Anwesenheit eines reaktiven Materials ausgeführt wurde, kann der thermische Bearbeitungsschritt in dieser Ausführungsform in einem Vakuum, einer inerten Atmosphäre oder irgendeinem anderen geeigneten nichtreaktiven Medium ausgeführt werden. Umgekehrt kann in anderen Ausführungsformen ein reaktives Material während des thermischen Bearbeitungsschritts vorhanden sein, um die Sperrqualität der ersten Sperrschicht 21, der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial und der zweiten Sperrschicht 22 weiter zu verbessern.
  • Der thermische Bearbeitungsschritt erleichtert das Mischen von Materialien zwischen der ersten Sperrschicht 21, der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial und der zweiten Sperrschicht, was ein gemischtes Gebiet 32 erzeugt.
  • In einer Ausführungsform ist der thermische Bearbeitungsschritt ein schneller thermischer Bearbeitungsschritt (RTP). In verschiedenen Ausführungsformen erhöht der RTP-Schritt die Temperaturen der ersten Sperrschicht 21, der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial und der zweiten Sperrschicht 22 während einer Zeitspanne zwischen 10 s und 30 s auf zwischen 500°C und 1000°C. In einer Ausführungsform werden die Temperaturen der ersten Sperrschicht 21, der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial und der zweiten Sperrschicht 22 während einer Zeitspanne von etwa 20 s auf etwa 750°C erhöht.
  • 3C veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden einer Materialschicht über der zweiten Sperrschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 3C wird über der zweiten Sperrschicht 22, dem gemischten Gebiet 32 und der ersten Sperrschicht 21 eine Materialschicht 40 ausgebildet. Die Materialschicht 40 kann Materialien wie jene aufweisen, die unter Bezugnahme auf 1D beschrieben wurden.
  • 4A–4C und 5A–5C veranschaulichen Verfahren zum Ausbilden einer Sperrschicht unter Verwendung einer thermischen Bearbeitung gemäß alternativen Ausführungsformen der vorliegenden Erfindung, wobei 4A eine Querschnittsansicht eines Substrats nach Ausbilden einer Schicht einer Quelle für ein Sperr-Modifiziermaterial und danach einer Sperrschicht über der Oberfläche eines Substrats veranschaulicht und 5A eine Querschnittsansicht eines Substrats nach Ausbilden einer Sperrschicht und danach einer Schicht einer Quelle für ein Sperr-Modifiziermaterial über der Oberfläche eines Substrats veranschaulicht, 4B und 5B Querschnittsansichten der jeweiligen Substrate nach Ausbilden eines gemischten Gebiets unter Verwendung eines thermischen Bearbeitungsschritts veranschaulichen und 4C und 5C Querschnittsansichten der jeweiligen Substrate nach Ausbilden einer Materialschicht über der Sperrschicht veranschaulichen.
  • Bezug nehmend auf 4A wird über einem geeigneten Substrat 10 eine Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial gebildet. Anschließend wird über der Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial eine Sperrschicht 20 gebildet. Die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial und die Sperrschicht 20 sind wie vorher beschrieben. In einer Ausführungsform ist die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial eine mit Stickstoff durchsetzte Titanwolframlegierung (TiWN), und die Sperrschicht 20 ist Titanwolfram (TiW). In dieser Ausführungsform kann das Dichtungsmaterial 31 so gewählt werden, dass es eine starke Haftung am Substrat 10 aufweist.
  • Bezug nehmend auf 5A wird über dem Substrat 10 eine Sperrschicht 20 gebildet. Über der Sperrschicht 20 wird anschließend eine Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial ausgebildet. Die Sperrschicht 20 und die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial sind wie vorher beschrieben. Dementsprechend ist die Sperrschicht 20 in einer Ausführungsform TiW. In einer Ausführungsform ist die Schicht einer Quelle für ein Sperr-Modifiziermaterial TiWN.
  • Bezug nehmend auf 4B und 5B werden die Substrate 10, Sperrschichten 20 und Schichten 31 einer Quelle für ein Sperr-Modifiziermaterial wie vorher beschrieben einem thermischen Bearbeitungsschritt unterzogen, der ein gemischtes Gebiet 32 zwischen den Sperrschichten 20 und den Schichten 31 einer Quelle für ein Sperr-Modifiziermaterial bildet.
  • Bezug nehmend auf 4C und 5C wird über der Sperrschicht 20 und dem gemischten Gebiet 32 wie vorher beschrieben eine Materialschicht 40 ausbildet.
  • Die in 3A–3C, 4A–4C und 5A–5C veranschaulichten Verfahren sind Beispiele verschiedener Kombinationen von Sperrschichten 20 und Schichten 31 einer Quelle für ein Sperr-Modifiziermaterial. Das Substrat 10, die Sperrschicht 20, die erste Sperrschicht 21, die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial, die zweite Sperrschicht 22 und die Materialschicht 40 können jeweils mehrere Schichten und mehrere Materialen aufweisen. Außerdem können, wie es für einen Fachmann auf dem Gebiet offensichtlich ist, andere Kombinationen von Schichten genutzt werden, um zumindest ähnliche Vorteile wie jene zu erreichen, die durch die Erfindung wie beschrieben erlangt werden.
  • 6A–6C veranschaulichen ein Verfahren zum Ausbilden einer Sperrschicht gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 6A eine Querschnittsansicht eines Substrats nach Ausbilden einer ersten Sperrschicht, einer Schicht einer Quelle für ein Sperr-Modifiziermaterial, einer zweiten Sperrschicht und einer Materialschicht über der Oberfläche des Substrats veranschaulicht, 6B eine Querschnittsansicht des Substrats nach Ausbilden einer Schicht einer Quelle für ein Sperr-Modifiziermaterial, einer Sperrschicht und einer Materialschicht über der Oberfläche des Substrats veranschaulicht und 6C eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht, einer Schicht einer Quelle für ein Sperr-Modifiziermaterial und einer Materialschicht über der Oberfläche des Substrats veranschaulicht.
  • Bezug nehmend auf 6A–6C wird über den jeweiligen Substraten, Sperrschichten und Schichten einer Quelle für ein Sperr-Modifiziermaterial eine Materialschicht 40 geschaffen, wie gemäß vorher beschriebenen Verfahren veranschaulicht ist. In einer Ausführungsform kann die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial unter Verwendung der Ausführungsform der 1A–1D gebildet werden. Alternativ dazu kann die Schicht 31 einer Quelle für ein Sperr-Modifiziermaterial abgeschieden werden und das reaktive Material während einer anschließenden Bearbeitung, zum Beispiel wie in 3A–3C beschrieben, freisetzen.
  • 7A–7G veranschaulichen ein Verfahren zum Ausbilden einer Halbleitervorrichtung mit einer behandelten Sperrschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann die Halbleitervorrichtung aktive Vorrichtungen wie auch passive Vorrichtungen enthalten. Die Halbleitervorrichtung kann eine Leistungshalbleitervorrichtung sein. Beispiele von Leistungshalbleitervorrichtungen umfassen diskrete pn-Dioden, Schottky-Dioden, Junction-Gate-Feldeffekttransistoren (JFETs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Bipolar-Junction-Transistoren (BJTs), Bipolartransistoren mit isoliertem Gate (IGBTs), MOSFETs vom Verarmungs- und Anreicherungstyp, laterale, doppelt diffundierte MOSFETs (LDMOSFETs) und andere. Die Leistungshalbleitervorrichtung kann eine Halbleitervorrichtung mit breiter Bandlücke wie etwa eine Siliziumcarbidvorrichtung und eine Galliumnitridvorrichtung sein.
  • 7A veranschaulicht eine Querschnittsansicht eines Substrats nach Ausbilden eines tiefen Wannengebiets im Substrat und Ausbilden eines Wannengebiets innerhalb des tiefen Wannengebiet gemäß einer Ausführungsform der vorliegenden Erfindung
  • Bezug nehmend auf 7A umfasst die Halbleitervorrichtung ein Substrat 10. In verschiedenen Ausführungsformen kann das Substrat 10 ein Halbleitersubstrat sein. In verschiedenen Ausführungsformen kann das Substrat 10 ein Siliziumsubstrat, ein Germaniumsubstrat sein oder kann ein Verbundhalbleitersubstrat sein, das Indiumantimon (InSb), Indiumarsenid (InAs), Indiumphosphid (InP), Galliumnitrid (GaN), Galliumantimon (GaSb), Galliumarsenid (GaAs), Siliziumcarbid (SiC) oder Kombinationen davon umfasst. In einer Ausführungsform ist das Substrat 10 ein Siliziumsubstrat. In einer oder mehreren Ausführungsformen weist das Substrat 10 einen Stapel auf, wie etwa auf Silizium gewachsenes GaN, auf Siliziumcarbid gewachsenes GaN und andere. In einer Ausführungsform ist das Substrat 10 ein Siliziumwafer, der mit einem anfänglichen Dotierungstyp geschaffen ist. In einer alternativen Ausführungsform ist das Substrat 10 ein Siliziumwafer, der unter Ausnutzung einer Diffusion dotiert wird. Zum Beispiel wird eine dotierte Schicht über einem undotierten Substrat abgeschieden und das Substrat getempert bzw. ausgeheilt, um die Dotierstoffe aus der dotierten Schicht in das undotierte Substrat diffundieren zu lassen.
  • Noch auf 7A Bezug nehmend wird in dem Substrat 10 ein tiefes Wannengebiet 50 ausgebildet. In dem tiefen Wannengebiet 50 wird ein dotiertes Gebiet 51 ausgebildet. Das tiefe Wannengebiet 50 und dotierte Gebiet 51 können unter Verwendung eines Ionenimplantationsprozesses, eines diffusiven Prozesses und anderer gebildet werden. Das dotierte Gebiet 51 kann gebildet werden, indem das tiefe Wannengebiet 50 gegendotiert wird. In einer Ausführungsform weist das tiefe Wannengebiet 50 einen entgegengesetzten Leitfähigkeitstyp wie das Substrat 10 auf. In einer Ausführungsform weist das dotierte Gebiet 51 einen entgegensetzt Dotierungstyp wie das tiefe Wannengebiet 50 und den gleichen Dotierungstyp wie das Substrat 10 auf.
  • 7B veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden eines Gatedielektrikums, Ausbilden eines Gatematerials über dem Gatedielektrikum und Ausbilden eines isolierenden Gebiets über dem Gatematerial gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 7B wird ein Gatedielektrikum 52 über dem Substrat 10, dem tiefen Wannengebiet 50 und dem dotierten Gebiet 51 gebildet. Das Gatedielektrikum 52 kann zum Beispiel auf der Oberfläche des Substrats 10, des tiefen Wannengebiets 50 und dotierten Gebiets 51 aufgewachsen oder abgeschieden werden. Abscheidungsverfahren des Gatedielektrikums 52 können eine chemische Gasphasenabscheidung (CVD), eine physikalische Gasphasenabscheidung (PVD), eine Molekularstrahlepitaxie (MBE) und eine Atomlagenabscheidung (ALD) umfassen. In einer Ausführungsform ist das Substrat 10 Silizium, und das Gatedielektrikum 52 ist Siliziumdioxid (SiO2), das gebildet wird, indem die Oberfläche des Siliziums Sauerstoff (O2) ausgesetzt wird.
  • Noch auf 7B verweisend wird über dem Gatedielektrikum 52 ein Gatematerial 53 gebildet. Das Gatematerial 53 kann unter Verwendung eines Verfahrens einer physikalischen Gasphasenabscheidung (PVD) wie etwa beispielsweise einer Elektronenstrahlverdampfung oder Sputter-Abscheidung gebildet werden. In verschiedenen Ausführungsformen ist das Gatematerial 53 ein elektrisch leitfähiges Material. Das Gatematerial 53 ist in einer Ausführungsform Polysilizium. In einer anderen Ausführungsform ist das Gatematerial 53 ein Metall. In verschiedenen Ausführungsformen enthält das Gatematerial 53 ein Silicid.
  • Ein isolierendes Gebiet 54 wird über dem Gatematerial 53 und dem Gatedielektrikum 52 gebildet. Das isolierende Gebiet 54 kann unter Verwendung eines Abscheidungsverfahrens gebildet werden, das eine chemische Gasphasenabscheidung (CVD), eine physikalische Gasphasenabscheidung (PVD), eine Molekularstrahlepitaxie (MBE) und eine Atomlagenabscheidung (ALD) einschließt. In verschiedenen Ausführungsformen hat das isolierende Gebiet 54 die gleiche Materialzusammensetzung wie das Gatedielektrikum 52. In anderen Ausführungsformen ist das isolierende Gebiet 54 ein isolierendes Material, das vom Gatedielektrikum 52 verschieden ist.
  • 7C veranschaulicht eine Querschnittsansicht eines Substrats nach Ausbilden eines ausgenommenen Gebiets in dem isolierenden Gebiet, dem Wannengebiet und dem tiefen Wannengebiet gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 7C wird in dem tiefen Wannengebiet 50, dotierten Gebiet 51 und isolierenden Gebiet 54 ein ausgenommenes Gebiet gebildet. Das ausgenommene Gebiet kann unter Verwendung einer Ätztechnik wie etwa eines reaktiven Ionenätzens (RIE) gebildet werden. Das ausgenommene Gebiet kann genutzt werden, um Zugang für nachfolgende Schichten vorzusehen, um einen elektrischen Kontakt mit dem tiefen Wannengebiet 50 und dem dotierten Gebiet 51 herzustellen. In diesem besonderen Beispiel werden das tiefe Wannengebiet 50 und das dotierte Gebiet 51 kurzgeschlossen und durch den elektrischen Kontakt gekoppelt, der gebildet wird.
  • 7D veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden einer Sperrschicht über dem ausgenommenen Gebiet und dem isolierenden Gebiet gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 7D wird wie vorher beschrieben eine Sperrschicht 20 über dem ausgenommenen Gebiet und dem isolierenden Gebiet 54 gebildet. Die Sperrschicht 20 kann eine Diffusion zwischen dem tiefen Wannengebiet 50 und anschließenden Schichten und zwischen dem dotierten Gebiet 51 und anschließenden Schichten verhindern. Das Material der Sperrschicht 20 kann so gewählt werden, dass die Sperrschicht 20 an dem tiefen Wannengebiet 50, dem dotierten Gebiet 51 und dem isolierenden Gebiet 54 haftet. In verschiedenen Ausführungsformen umfasst die Sperrschicht 20 ein hitzebeständiges Metall oder hitzebeständiges Metallnitrid, eine Metalllegierung oder eine leitfähige Keramik und ist in einer Ausführungsform Titanwolfram (TiW). In einer Ausführungsform weist das hitzebeständige Metall oder hitzebeständige Metallnitrid Molybdän (Mo), Tantal (Ta) oder Wolfram (W) auf. In einer Ausführungsform kann das hitzebeständige Metall oder hitzebeständige Metallnitrid Titan (Ti), Vanadium (V), Chrom (Cr), Zirkonium (Zr) oder Hafnium (Hf) aufweisen.
  • 7E veranschaulicht eine Querschnittsansicht des Substrats während einer Ausbildung einer behandelten Sperrschicht unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 7E wird eine behandelte Sperrschicht 23 unter Verwendung eines thermischen Bearbeitungsschritts in Anwesenheit eines reaktiven Materials 30 gebildet. Die Sperrschicht 20, die in 7D veranschaulicht ist, kann verschiedene Wege für eine Diffusion enthalten. Der thermische Bearbeitungsschritt kann eine Diffusion eines reaktiven Materials 30 in die Sperrschicht 20 ermöglichen. Eine erhöhte thermische Energie an der Sperrschicht 20 kann Diffusionsraten des reaktiven Materials 30 in die Sperrschicht 20 erhöhen, was eine behandelte Sperrschicht 23 schafft. Ferner kann die erhöhte thermische Energie die gesamte oder einen Teil der erforderlichen Energie bereitstellen, um verschiedene Verbindungen innerhalb der behandelten Sperrschicht 23 mit den Elementen der Sperrschicht 20 und Elementen des reaktiven Materials 30 zu bilden.
  • Die Diffusion des reaktiven Materials 30 in die Sperrschicht 20 kann die Qualität der behandelten Sperrschicht 23 verbessern, z.B. indem die Dichte der Sperrschicht 20 erhöht wird. Die zwischen den Elementen der Sperrschicht 20 und des reaktiven Materials 30 gebildeten Phasen können gegen das Substrat 10 und gegen anschließend gebildete Schichten inert sein und ferner eine Diffusion in die behandelte Sperrschicht 23 verhindern. In verschiedenen Ausführungsformen können die Bearbeitungsparameter des thermischen Bearbeitungsschritts so gewählt werden, dass das reaktive Material 30 durch das gesamte Volumen, ein partielles Volumen oder nur ein kleines Gebiet an der Oberfläche der Sperrschicht diffundiert.
  • Der thermische Bearbeitungsschritt kann in einem Schmelzofen oder einem Ofen stattfinden. Der thermische Bearbeitungsschritt kann ein Prozess für einen einzelnen Wafer oder mehrere Wafer sein. In verschiedenen Ausführungsformen ist der thermische Bearbeitungsschritt ein schneller thermischer Bearbeitungsschritt (RTP), währenddessen die Temperatur über eine kurze Zeitspanne (in der Größenordnung von Sekunden) erhöht wird. In anderen Ausführungsformen erhöht der RTP-Schritt die Temperatur über eine Zeitspanne in der Größenordnung von Millisekunden. Der RTP-Schritt kann ein isothermer Prozess sein, der eine großflächige optische Beleuchtung nutzt, ein adiabatischer Prozess, der Excimerlaser-Impulse nutzt, oder ein Wärmeflussprozess, bei dem ein fokussierter Elektronenstrahl oder ein Laserstrahl über eine Oberfläche gescannt wird. In verschiedenen Ausführungsformen nutzt der RTP-Schritt eine Wärmelampe mit hoher Intensität, um die Temperatur an der Oberfläche schnell zu erhöhen. In verschiedenen Ausführungsformen erhöht der RTP-Schritt die Temperatur während einer Zeitspanne zwischen 10 s und 30 s auf zwischen 500°C und 1000°C. In einer Ausführungsform wird die Temperatur während einer Zeitspanne von etwa 20 s auf etwa 750°C erhöht. In einigen Ausführungsformen können Wafer während des RTP-Schritts gedreht werden, um eine gleichmäßige Aufheizung weiter zu erleichtern.
  • Ein möglicher Nutzen einer Verwendung eines schnellen thermischen Bearbeitungsschritts (RTP) besteht darin, die notwendige Zeit zu begrenzen, in der der Wafer auf einer hohen Temperatur ist. Das Erhöhen der Diffusionsrate des reaktiven Materials 30 in die Sperrschicht 20 ist vorteilhaft, um die Sperrschicht 20 während des RTP-Schritts zu durchdringen. Erhöhte Diffusionsraten können jedoch in anderen Gebieten des Substrats auftreten, falls der Wafer zu lange bei einer erhöhten Temperatur gehalten wird. Der RTP-Schritt kann die Temperatur an der Oberfläche der Sperrschicht 20 in einer ausreichend kurzen Zeitspanne erhöhen, um andere unerwünschte Effekte einer hohen Temperatur in anderen Gebieten des Wafers zu verhindern.
  • In einigen Ausführungsformen umfasst der thermische Bearbeitungsschritt mehrere kurze RTP-Schritte. Jeder kurze RTP-Schritt kann unterschiedliche Bearbeitungsparameter aufweisen, die eine maximale Temperatur, eine Temperaturrampenrate, eine Bearbeitungszeit und einen Typ eines reaktiven Materials 30 umfassen. In verschiedenen Ausführungsformen können komplexe Sperrgebiete gebildet werden, indem die Bearbeitungsschritte in 7D und 7E unter Verwendung ähnlicher oder verschiedener Materialien für zusätzliche Sperrschichten und reaktive Materialien wiederholt werden.
  • In einer Ausführungsform ist das reaktive Material 30 während des thermischen Bearbeitungsschritts wie gezeigt in einem gasförmigen Zustand. Alternativ dazu kann das reaktive Material 30 in einem flüssigen Zustand, einem festen Zustand, einem Plasmazustand oder einer Mischung davon sein. In verschiedenen Ausführungsformen kann das reaktive Material 30 Stickstoffquellen oder Kohlenstoffquellen wie etwa Kohlendioxid (CO2) aufweisen und ist in einer Ausführungsform Stickstoff (N2) oder in einer anderen Ausführungsform Ammoniak (NH3).
  • Die Struktur der behandelten Sperrschicht 23 kann durch die Menge an reaktivem Material 30 beeinflusst werden, die an der Oberfläche der behandelten Sperrschicht 23 zur Verfügung steht. Falls beispielsweise das reaktive Material 30 durch ein Material in einem gasförmigen Zustand zugeführt wird, können der Druck, die Strömungsrate und Strömungsrichtung des Gases die Struktur der behandelten Sperrschicht 23 beeinflussen. Die Diffusionsrate und Reaktionsrate des reaktiven Materials 30 in der behandelten Sperrschicht 23 können durch Erhöhen des Drucks des Gases erhöht werden. Demzufolge kann der Gasdruck während des thermischen Bearbeitungsschritts gesteuert werden. In einer oder mehreren Ausführungsformen liegt der Druck des das reaktive Material 30 zuführenden Gases zwischen 0,1 bar und 10 bar. In einer Ausführungsform beträgt der Druck des das reaktive Material 30 zuführenden Gases etwa 1 bar.
  • Die Diffusionsrate und Reaktionsrate des reaktiven Materials 30 mit der Sperrschicht 20 kann auch erhöht werden, indem die Strömungsrate des Gases, das das reaktive Material 30 zuführt, erhöht wird und die Strömungsrichtung senkrecht zur Oberfläche der Sperrschicht 20 gelegt wird.
  • Ähnlich den unter Bezugnahme auf 1B und 1C beschriebenen Beispielen kann das Substrat 10 Silizium (Si) sein, kann die Sperrschicht 20 Titanwolfram (TiW) sein, und das reaktive Material 30 kann Stickstoff (als Beispiele aus NH3 oder N2) sein. Der thermische Bearbeitungsschritt kann in diesem Beispiel ein schneller thermischer Bearbeitungsschritt (RTP) sein. Die erhöhte Temperatur des RTP-Schrittes kann bewirken, dass Stickstoffatome in das TiW diffundieren, was eine behandelte Sperrschicht 23 bildet. Die durch den RTP-Schritt zugeführte thermische Energie kann die Bildung von Nitriden wie Titannitrid und Wolframnitrid (z.B. WN2) in der behandelten Sperrschicht 23 erleichtern. Die Ausbildung von Nitriden in der behandelten Sperrschicht 23 kann die verschiedenen Wege für eine Diffusion auffüllen und beseitigen oder deren Zahl signifikant verringern, während die wünschenswerten Eigenschaften von TiW beibehalten werden.
  • Vorteilhafterweise wird, indem ein reaktives Material unter Verwendung eines thermischen Prozesses in eine Sperrschicht eingebaut wird, kein zusätzlicher Strukturierungs/Maskierschritt benötigt. Wie in dem obigen Beispiel bildet ein thermischer Bearbeitungsschritt, der Stickstoff als das reaktive Material in eine Titanwolfram-Sperrschicht (TiW) einbaut, Nitride wie etwa Titannitrid (TiN) lokal innerhalb der Sperrschicht. Falls eine Sperrschicht aus Titannitrid (TiN) abgeschieden wird, statt einen thermischen Prozess und eine TiW-Sperrschicht zu nutzen, müsste die TiN-Sperrschicht strukturiert werden, um einen Kurzschluss zu vermeiden, was einen zusätzlichen Maskierschritt erfordert.
  • 7F veranschaulicht eine Querschnittsansicht des Substrats nach Ausbilden eines oberen Kontakts über der behandelten Sperrschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 7F wird eine Materialschicht, die ein oberer Kontakt 41 der Halbleitervorrichtung ist, wie vorher beschrieben über der behandelten Sperrschicht 23 gebildet. Der obere Kontakt 41 kann einen elektrischen Kontakt und/oder thermischen Kontakt zu dem tiefen Wannengebiet 50 und dem dotierten Gebiet 51 schaffen. Das Material des oberen Kontakts 41 kann elektrisch leitfähig und/oder thermisch leitfähig sein. In verschiedenen Ausführungsformen ist der obere Kontakt 41 ein Metall oder eine Legierung und ist in einer Ausführungsform eine Legierung aus Aluminium, Silizium und Kupfer (AlSiCu). In verschiedenen Ausführungsformen kann der obere Kontakt aus AlSiCu zwischen etwa 0,5 % und 1,5 % Silizium und zwischen etwa 0,25 % und 0,75 % Kupfer aufweisen. In einer Ausführungsform ist der obere Kontakt aus AlSiCu 98,5 % Aluminium, 1 % Silizium und 0,5 % Kupfer.
  • Wahlweise wird im Substrat 10 auf der Rückseite der Halbleitervorrichtung ein Implantationsgebiet 55 gebildet. Das Implantationsgebiet 55 kann unter Verwendung von Ionenimplantationsverfahren gebildet werden. In verschiedenen Ausführungsformen wird das Implantationsgebiet 55 dotiert. In einer Ausführungsform hat das Implantationsgebiet 55 den entgegengesetzten Dotierungstyp wie das Substrat 10, und die Halbleitervorrichtung ist eine Vorrichtung eines Bipolartransistors mit isoliertem Gate (IGBT). In einer alternativen Ausführungsform hat das Implantationsgebiet 55 den gleichen Dotierungstyp wie das Substrat 10, und die Halbleitervorrichtung ist eine planare Vorrichtung eines Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET). Die IGBT-Vorrichtung und die planare MOSFET-Vorrichtung können Leistungshalbleitervorrichtungen sein.
  • In einer Ausführungsform ist das Gatematerial 53 mit einer Gateverbindung 701 gekoppelt, ist der obere Kontakt 41 mit einer Emitterverbindung 702 gekoppelt, und das Implantationsgebiet 55 ist mit einer Kollektorverbindung der Halbleitervorrichtung gekoppelt, und die Halbleitervorrichtung ist ein IGBT. In einer alternativen Ausführungsform sind das Gatematerial 53, der obere Kontakt 41 und das Implantationsgebiet 55 mit einer Gateverbindung 701, Sourceverbindung bzw. Drainverbindung der Halbleitervorrichtung gekoppelt, und die Halbleitervorrichtung ist eine planare MOSFET-Vorrichtung.
  • 7G veranschaulicht eine Querschnittsansicht des Substrats nach Hinzufügen einer rückseitigen behandelten Sperrschicht und eines rückseitigen Kontakts gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bezug nehmend auf 7G kann eine optionale rückseitige behandelte Sperrschicht 24 über dem Implantationsgebiet 55 oder, falls das Implantationsgebiet 55 weggelassen wird, dem Substrat 10 gebildet werden. Die rückseitige behandelte Sperrschicht 24 kann wie vorher unter Bezugnahme auf die behandelte Sperrschicht 23 beschrieben gebildet werden. Eine Materialschicht, die ein rückseitiger Kontakt 42 ist, ist über der rückseitigen behandelten Sperrschicht 24 ausgebildet. Der rückseitige Kontakt 42 kann einen elektrischen und/oder thermischen Kontakt zu dem Implantationsgebiet 55 und dem Substrat 10 vorsehen. Der rückseitige Kontakt 42 ist in verschiedenen Ausführungsformen ein Metall oder eine Legierung und ist in einer Ausführungsform eine Legierung aus Aluminium, Silizium und Kupfer (AlSiCu).
  • Falls die Halbleitervorrichtung eine IGBT-Vorrichtung ist, ist der rückseitige Kontakt 42 eine Kollektorverbindung 703. Falls die Halbleitervorrichtung eine planare MOSFET-Vorrichtung ist, ist der rückseitige Kontakt 42 eine Drainverbindung.
  • Wie oben in verschiedenen Ausführungsformen der vorliegenden Erfindung beschrieben wurde, reduzieren dementsprechend Sperrschichten die nachteiligen Effekte einer Interdiffusion und/oder eliminieren diese, während auch ein guter elektrischer Kontakt (niedriger elektrischer Kontaktwiderstand und gute Haftung) vorgesehen werden.
  • Andere Halbleitervorrichtungen, die behandelte Sperrschichten nutzen, sind ebenfalls möglich. Beispielsweise eine Diode, die auf einem Siliziumsubstrat mit einem Schottky-Kontakt aus Platinsilicid (PtSi) und einem oberen Kontakt aus Aluminiumsiliziumkupfer (AlSiCu) hergestellt wurde. Eine Sperrschicht aus Titanwolfram (TiW), die dotiert/mit Stickstoff nitriert wurde, wird unter Verwendung der vorher beschriebenen Verfahren zwischen dem Substrat und dem oberen Kontakt eingeführt. Eine Nutzung solch einer behandelten Sperrschicht kann dabei helfen, Defekte zu reduzieren, welche andernfalls eingeführt werden würden.
  • Obgleich diese Erfindung mit Verweis auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einem beschränkenden Sinne aufgefasst werden. Verschiedene Modifikationen und Kombinationen der veranschaulichten Ausführungsformen sowie andere Ausführungsformen der Erfindung werden für den Fachmann auf dem Gebiet unter Bezugnahme auf die Beschreibung ersichtlich sein. Zur Veranschaulichung können die in 1–7 beschriebenen Ausführungsformen in alternativen Ausführungsformen miteinander kombiniert werden. Daher sollen die beigefügten Ansprüche jegliche derartige Modifikationen oder Ausführungsformen umfassen.

Claims (29)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Sperrschicht über einer Oberfläche eines Halbleitersubstrats; Ausbilden einer behandelten Sperrschicht, indem eine freigelegte Oberfläche der Sperrschicht einem Oberflächenbehandlungsprozess unterzogen wird, wobei der Oberflächenbehandlungsprozess ein Behandeln der Oberfläche mit einem reaktiven Material umfasst; und Ausbilden einer Materialschicht über der behandelten Sperrschicht, wobei die Materialschicht ein Metall aufweist.
  2. Verfahren nach Anspruch 1, wobei ein Behandeln der Oberfläche mit dem reaktiven Material ein Abscheiden einer Materialschicht, die das reaktive Material aufweist, umfasst.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren ferner umfasst: Ausbilden eines ausgenommenen Gebiets in dem Halbleitersubstrat, bevor die Sperrschicht über der Oberfläche des Halbleitersubstrats gebildet wird, wobei die Sperrschicht eine konforme Sperrschicht ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine vertikale Dicke der Sperrschicht zwischen 25 nm und 500 nm liegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Sperrschicht ein hitzebeständiges Metall aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat Silizium aufweist, die Sperrschicht Titanwolfram aufweist, das reaktive Material Stickstoff, Bor oder Kohlenstoff aufweist, und die Materialschicht eine Legierung mit Aluminium, Silizium und Kupfer aufweist.
  7. Verfahren nach Anspruch 6, wobei das reaktive Material Stickstoffgas (N2) umfasst.
  8. Verfahren nach Anspruch 6, wobei das reaktive Material Ammoniak (NH4) umfasst.
  9. Verfahren nach Anspruch 6, wobei die behandelte Sperrschicht Titannitrid und Wolframnitrid aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Oberflächenbehandlungsprozess während einer Zeitspanne zwischen 10 s bis 180 s und bei einer Temperatur zwischen 500°C bis 1000°C durchgeführt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Strukturieren der behandelten Sperrschicht unter Verwendung eines Nassätzprozesses.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Grabens in einem Halbleitersubstrat; Ausbilden einer Titanwolframschicht über einer Hauptoberfläche des Halbleitersubstrats und dem Graben; Ausbilden einer behandelten Titanwolframschicht, indem die Titanwolframschicht einem reaktiven Element ausgesetzt wird, das Stickstoff, Bor oder Kohlenstoff aufweist; und Abscheiden einer Legierungsschicht mit Aluminium, Silizium und Kupfer, wobei die Legierungsschicht die behandelte Titanwolframschicht berührt.
  13. Verfahren nach Anspruch 12, wobei ein Ausbilden der behandelten Titanwolframschicht durch das Exponieren umfasst: Ausheilen in einem Ofen mit dem reaktiven Element.
  14. Verfahren nach Anspruch 13, wobei eine Atmosphäre im Ofen während des Ausheilens Ammoniak oder molekularen Stickstoff aufweist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Metallsilicids an einer Hauptoberfläche eines Halbleitersubstrats; Ausbilden einer ersten leitfähigen Schicht mit einer Druckspannung über dem Metallsilicid, wobei die erste leitfähige Schicht ein erstes Metall, ein zweites Metall und ein reaktives Element aufweist, das Stickstoff, Bor oder Kohlenstoff aufweist; und Abscheiden einer zweiten leitfähigen Schicht mit einer Zugspannung, wobei die zweite leitfähige Schicht die erste leitfähige Schicht berührt.
  16. Verfahren nach Anspruch 15, wobei das erste Metall Titan aufweist und das zweite Metall Wolfram aufweist und wobei die zweite leitfähige Schicht Aluminium, Silizium und Kupfer aufweist.
  17. Verfahren nach einem der Ansprüche 15 bis 16, wobei das Metallsilicid Platinsilicid umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, ferner umfassend ein Plattieren mit Palladium der zweiten leitfähigen Schicht.
  19. Halbleitervorrichtung, umfassend: ein Wannengebiet, das an einer ersten Seite eines Halbleitersubstrats angeordnet ist; ein dotiertes Gebiet, das im Wannengebiet angeordnet ist; eine behandelte Sperrschicht, die über dem dotierten Gebiet, dem Wannengebiet und der ersten Seite des Halbleitersubstrats angeordnet ist, wobei die behandelte Sperrschicht ein reaktives Material und zumindest zwei Metalle aufweist; und einen oberen Kontakt, der über der behandelten Sperrschicht angeordnet ist, wobei der obere Kontakt ein von den zumindest zwei Metallen verschiedenes Metall aufweist.
  20. Halbleitervorrichtung nach Anspruch 19, wobei der obere Kontakt eine Zugspannung aufweist, wobei die behandelte Sperrschicht eine Druckspannung aufweist.
  21. Halbleitervorrichtung nach einem der Ansprüche 19 bis 20, wobei das Halbleitersubstrat Silizium aufweist, die behandelte Sperrschicht Titan und Wolfram aufweist, das reaktive Material Stickstoff, Bor oder Kohlenstoff aufweist und der obere Kontakt Aluminium, Silizium und Kupfer aufweist.
  22. Halbleitervorrichtung nach Anspruch 21, wobei das reaktive Material Stickstoff aufweist.
  23. Halbleitervorrichtung nach Anspruch 21, wobei die behandelte Sperrschicht Titannitrid und Wolframnitrid aufweist.
  24. Halbleitervorrichtung nach einem der Ansprüche 19 bis 23, ferner umfassend: ein isolierendes Gebiet, das über dem dotierten Gebiet, dem Wannengebiet und der ersten Seite des Halbleitersubstrats angeordnet ist; ein ausgenommenes Gebiet, das in dem isolierenden Gebiet, dem dotierten Gebiet und dem Wannengebiet angeordnet ist, wobei die behandelte Sperrschicht mit einer Oberfläche des ausgenommenen Gebiets konform geht und wobei der obere Kontakt die behandelte Sperrschicht im ausgenommenen Gebiet berührt.
  25. Halbleitervorrichtung nach Anspruch 24, ferner umfassend: ein Implantationsgebiet, das an einer zweiten Seite des Halbleitersubstrats angeordnet ist.
  26. Halbleitervorrichtung nach Anspruch 25, wobei das Halbleitersubstrat, das dotierte Gebiet und das Implantationsgebiet einen ersten Dotierungstyp aufweisen, wobei das Wannengebiet einen zweiten Dotierungstyp aufweist, der zu dem ersten Dotierungstyp entgegengesetzt ist, wobei der obere Kontakt eine Sourceverbindung ist und das Implantationsgebiet eine Drainverbindung ist, und wobei die Halbleitervorrichtung eine Leistungsvorrichtung eines Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET) ist.
  27. Halbleitervorrichtung nach Anspruch 26, ferner umfassend: eine rückseitige behandelte Sperrschicht, die über dem Implantationsgebiet angeordnet ist, wobei die rückseitige behandelte Sperrschicht ein zweites reaktives Material und zumindest zwei zweite Metalle aufweist; und einen rückseitigen Kontakt, der über der rückseitigen behandelten Sperrschicht angeordnet ist, wobei der rückseitige Kontakt ein von den zumindest zwei zweiten Metallen verschiedenes Metall aufweist und wobei der rückseitige Kontakt mit der Drainverbindung elektrisch gekoppelt ist.
  28. Halbleitervorrichtung nach Anspruch 26, wobei das Halbleitersubstrat und das dotierte Gebiet einen ersten Dotierungstyp aufweisen, wobei das Wannengebiet und das Implantationsgebiet einen zweiten Dotierungstyp aufweisen, der zu dem ersten Dotierungstyp entgegengesetzt ist, wobei der obere Kontakt eine Sourceverbindung ist und das Implantationsgebiet eine Drainverbindung ist und wobei die Halbleitervorrichtung eine Vorrichtung eines Bipolartransistors mit isoliertem Gate (IGBT) ist.
  29. Halbleitervorrichtung nach Anspruch 28, ferner umfassend: eine rückseitige behandelte Sperrschicht, die über dem Implantationsgebiet angeordnet ist, wobei die rückseitige behandelte Sperrschicht ein zweites reaktives Material und zumindest zwei Metalle aufweist; und einen rückseitigen Kontakt, der über der rückseitigen behandelten Sperrschicht angeordnet ist, wobei der rückseitige Kontakt ein Metall aufweist, das von den zumindest zwei Metallen der rückseitigen behandelten Sperrschicht verschieden ist, und wobei der rückseitige Kontakt mit der Drainverbindung elektrisch gekoppelt ist.
DE102017118292.6A 2016-08-26 2017-08-11 Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung Withdrawn DE102017118292A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/249,067 US20180061660A1 (en) 2016-08-26 2016-08-26 Barrier Layer Formation Using Thermal Processing
US15/249,067 2016-08-26

Publications (1)

Publication Number Publication Date
DE102017118292A1 true DE102017118292A1 (de) 2018-03-01

Family

ID=61166632

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118292.6A Withdrawn DE102017118292A1 (de) 2016-08-26 2017-08-11 Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung

Country Status (3)

Country Link
US (1) US20180061660A1 (de)
CN (1) CN107785251B (de)
DE (1) DE102017118292A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713092B (zh) * 2018-10-23 2020-12-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN111146198B (zh) * 2018-11-06 2022-06-07 世界先进积体电路股份有限公司 半导体结构及其制造方法
US10770396B2 (en) * 2018-12-28 2020-09-08 Vanguard International Semiconductor Corporation Semiconductor structure and method for fabricating the same
CN109911843B (zh) * 2019-02-27 2021-08-24 上海华虹宏力半导体制造有限公司 金属薄膜图形的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287670A (ja) * 1988-09-26 1990-03-28 Sharp Corp 半導体装置の製造方法
US5238872A (en) * 1990-12-11 1993-08-24 Samsung Semiconductor, Inc. Barrier metal contact architecture
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization
US20020137890A1 (en) * 1997-03-31 2002-09-26 Genentech, Inc. Secreted and transmembrane polypeptides and nucleic acids encoding the same
US6250472B1 (en) * 1999-04-29 2001-06-26 Advanced Sorting Technologies, Llc Paper sorting system
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
KR20040001998A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 플러그 형성방법
JP2011199009A (ja) * 2010-03-19 2011-10-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN101853852B (zh) * 2010-04-29 2011-08-17 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN105336660B (zh) * 2014-07-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105374757B (zh) * 2015-10-19 2019-05-21 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20180061660A1 (en) 2018-03-01
CN107785251B (zh) 2021-10-15
CN107785251A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102006050360B4 (de) Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE69123175T2 (de) Verfahren zur Verdrahtung einer Halbleiterschaltung
DE3750325T2 (de) Verfahren zum Herstellen eines Halbleiterbauelements.
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
DE19520782A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3882398T2 (de) Kontakt auf Galliumarsenid und dessen Herstellungsverfahren.
DE4319268A1 (de) Vertikaler Diamant-Feldeffekttransistor und Herstellungsmethode für diesen
DE19904065B4 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE69836117T2 (de) Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE69127037T2 (de) Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür
DE102016125316B4 (de) Herstellen von rekombinationszentren in einem halbleiterbauelement
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee