CN107680942B - 线路载板及其制作方法 - Google Patents

线路载板及其制作方法 Download PDF

Info

Publication number
CN107680942B
CN107680942B CN201610619178.3A CN201610619178A CN107680942B CN 107680942 B CN107680942 B CN 107680942B CN 201610619178 A CN201610619178 A CN 201610619178A CN 107680942 B CN107680942 B CN 107680942B
Authority
CN
China
Prior art keywords
layer
line
carrier plate
substrate
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610619178.3A
Other languages
English (en)
Other versions
CN107680942A (zh
Inventor
林俊廷
王琮熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201610619178.3A priority Critical patent/CN107680942B/zh
Publication of CN107680942A publication Critical patent/CN107680942A/zh
Application granted granted Critical
Publication of CN107680942B publication Critical patent/CN107680942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种线路载板及其制作方法，其中线路载板包括基材、图案化线路层以及感光介电层。基材具有相对的第一表面及第二表面。图案化线路层配置于第一表面，并且图案化线路层的线宽由第一表面朝第二表面的方向渐缩。感光介电层对应图案化线路层设置于基材中。此外，一种线路载板的制作方法亦被提及。本发明利于提升基材的电性绝缘性及改善基材的热膨胀系数，并藉以形成线宽朝线路载板表面渐增的图案化线路层。

Description

线路载板及其制作方法
技术领域
本发明涉及一种线路载板及其制作方法，尤其涉及一种具有感光介电层(photo-imaginable dielectric layer)的线路载板。
背景技术
现今的线路板技术已从一般常见的非内埋式线路载板发展为内埋式线路载板(embedded trace board)。详细而言，一般常见的非内埋式线路载板的特征为线路是突出于介电层的表面上，而内埋式线路载板的特征为线路是内埋于介电层中。
以单层的内埋式线路载板而言，线路载板的走线之间的绝缘材料例如是以防焊绿漆为主。因此，防焊绿漆除作为线路载板的表面的防焊层材料外，也同时作为线路载板的线路之间的介电绝缘材料。然而，防焊绿漆的电性绝缘性以及材料本身的热膨胀系数(Coefficient of Thermal Expansion，CTE)皆不如传统的介电材料。在现今电子装置的微型化的发展趋势，线路载板的面积也须相应的缩小，因此线路载板上的走线密集度也需相对地提高。但是，如上述，由于单层的内埋式线路载板的防焊绿漆的电性绝缘性不及传统的介电材料而限制了走线之间的所需的最小间隔距离，进而对线路载板的走线设计产生限制，其不利于线路载板的面积或厚度的进一步缩减。
发明内容
本发明提供一种线路载板，其具有感光介电层。感光介电层配置于线路载板的基材中，以提升基材的电性绝缘性及改善基材的热膨胀系数，并藉以形成线宽朝线路载板表面渐增的图案化线路层。
本发明的线路载板包括基材、图案化线路层以及感光介电层。基材具有相对的第一表面及第二表面。图案化线路层配置于第一表面，并且图案化线路层的线宽由第一表面朝第二表面的方向渐缩。感光介电层对应图案化线路层设置于基材中。
本发明的线路载板的制作方法包括：提供第一载具，以于其上下制作线路载板。详细而言，第一载具具有相对的第三表面及第四表面。第三表面及第四表面分别依序配置离型膜及第一金属层。形成感光介电层于第一金属层上，并图案化感光介电层。形成图案化干膜层于感光介电层上，并且图案化干膜层暴露出部分的第一金属层及感光介电层。以图案化干膜层为电镀掩膜，电镀第二金属层于部分的第一金属层上。形成第一表面处理层于第二金属层上。移除图案化干膜层，以暴露出感光介电层及第一金属层。以感光介电层为蚀刻掩膜来蚀刻第一金属层，以于离型膜上形成图案化线路层。涂布防焊材料于图案化线路层及感光介电层上以形成基材，并且暴露出第一表面处理层。基材具有相对的第一表面及二表面，且第一表面接触离型膜。图案化线路层的线宽由第一表面朝第二表面的方向渐缩。配置第二载具于基材的第二表面上，并且第一载具藉由离型膜由第一表面移除。形成第二表面处理层于暴露在第一表面的图案化线路层上。
在本发明的一实施例中，上述的图案化线路层的剖面轮廓呈倒梯形。
在本发明的一实施例中，上述的基材具有多个贯孔，并且贯孔分别连接第一表面及第二表面。
在本发明的一实施例中，上述的感光介电层对应接触图案化线路层。
在本发明的一实施例中，上述的线路载板还包括第一表面处理层，并且第一表面处理层暴露于第二表面并且覆盖于部分图案化线路层的底面。
在本发明的一实施例中，上述的第一表面处理层的组成材料包括镍、金或其合金。
在本发明的一实施例中，上述的线路载板还包括载具，并且载具配置于第二表面上。
在本发明的一实施例中，上述的基材的组成材料包括防焊材料。
在本发明的一实施例中，上述的线路载板还包括第二表面处理层，暴露于第一表面并且覆盖图案化线路层的顶面。
在本发明的一实施例中，芯片适于配置在第一表面上，以电性接触第二表面处理层及图案化线路层。
在本发明的一实施例中，上述形成第二表面处理层的方式包括进行无电镀工艺。
基于上述，本发明的多个实施例中的线路载板及其制作方式使得线路载板的基材中具有感光介电层，以提升基材的电性绝缘性，并且改善基材的热膨胀系数无法有效与承载芯片或是图案化线路层的热膨胀系数匹配的问题。此外，线路载板的基材具有相对的第一表面及第二表面，并且图案化线路层的线宽由第一表面朝第二表面渐缩，使得图案线路层在线路载板的表面上可具有较大的接合面积，以利于在后续工艺中形成具有较大面积的芯片及打线接垫。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的线路载板的示意图；
图2是依照本发明的另一实施例的线路载板的示意图；
图3A至图3I是图1的线路载板的制作流程的示意图。
附图标记：
50：芯片；
100：线路载板；
110：基材；
110a：开孔；
112：第一表面；
113：防焊材料；
114：第二表面；
120：图案化线路层；
130：感光介电层；
130a：贯孔；
142：第一表面处理层；
144：第二表面处理层；
160：焊球；
170：封装胶体；
210：第一载具；
212：第三表面；
214：第四表面；
215：上载具；
216：粘着层；
217：下载具；
220、270：离型膜；
230：第一金属层；
240：第二金属层；
250：图案化干膜层；
260：载具/第二载具。
具体实施方式
图1是依照本发明的一实施例的线路载板的示意图。在本实施例中，线路载板100包括基材110、图案化线路层120以及感光介质层130。如图1所示，基材110具有相对的第一表面112及第二表面114。图案化线路层120埋设于基材的第一表面112，并且图案化线路层120的线宽由第一表面112向第二表面114的方向渐缩。在本实施例中，图案化线路层120在剖面上的轮廓例如是上宽下窄的倒梯形。
在本实施例中，感光介电层130对应图案化线路层120配置于基材110中，且感光介电层130与图案化线路层120彼此对应接触。此外，线路载板100包括第一表面处理层142及第二表面处理层144，其分别作为焊球、打线以及芯片的接垫。如图1所示，第一表面处理层142配置于部分图案化线路层120的底面。第二表面处理层144配置于图案化线路层120的顶面，并且暴露于的第一表面112上。再者，如图1所示，线路载板100另外包括载具260，其配置于基材110的第二表面114上，并且基材110与载具260之间具有离型膜270。
在本实施例中，基材110主要是由防焊材料113所组成，并且防焊材料113例如是防焊绿漆或是其他相似的介电材料。此外，第一表面处理层142及第二表面处理层144的组成材料例如是镍、金或是前述金属的合金材料。如图1所示，防焊材料113可暴露出配置于图案化线路层120上的第二表面处理层144。在本实施例中，防焊材料11可同时用来作为基材110的表面的防焊层以及线路间的介电绝缘层。再者，基材110的第一表面112具有多个开孔110a，且开孔110a可以电镀或无电镀(electroless plating)的方式填入线路层及防焊层材料。
在本实施例中，由于组成基材110的防焊材料113的电性绝缘性以及材料本身的热膨胀系数的匹配性皆不及一般传统的介电材料，因此，本实施例于基材中110进一步配置感光介电层130可有效提升基材110的电性绝缘能力并且改善材料的热膨胀系数的匹配问题。
详细而言，在本实施例中，线路载板100直接以防焊材料113作为基材110的介电绝缘材料可有效减少整体线路载板100的厚度，而无需于线路载板100中另配置其他的介电层。然而，当后续将芯片(未显示)配置于基材110上时，芯片与基材110之间由于热膨胀系数的差异，而产生相对的应力与应变，其容易对于芯片本身产生伤害。因此，在本实施例中，将感光介电层130配置于基材110中可改善基材110与芯片的热膨胀系数匹配的问题，以减缓芯片与基材110之间由于热膨胀系数的差异所产生的应力及应变，而减少对于芯片本身的伤害。
请再参考图1，在本实施例中，由于基材110的第一表面112及开孔110a中的图案化线路层120的剖面轮廓是呈上宽下窄的倒梯形的形状。因此，在基材110的第一表面112图案化线路层120上可形成具有较大面积的芯片或是打线的接垫。
图2是依照本发明的另一实施例的线路载板的示意图。本实施例与图1的实施例的差异在于，基材100的第一表面112上可配置芯片50，其电性连接暴露于第一表面112上的第二表面处理层144及图案化线路层120。此外，当芯片50配置完成后，配置于基材110的第二表面114上的载具260可经由离型膜270自第二表面114上移除。再者，暴露于基材110的第二表面114的第一表面处理层142，可于其上进行植球工艺，以形成焊球(solder bump)160。因此，芯片50可经由焊球160电性连接其他的芯片或是线路载板。在本实施例中，基材110的第一表面112上可配置封装胶体170以覆盖芯片50以及图案化线路层120，并对其提供保护。
图3A至图3I是图1的线路载板的制作方法的流程示意图。请参考图3A至图3I，线路载板100的制作方法的步骤包括：提供第一载具210(如图3A)。在本实施例中，第一载具210具有相对的第三表面212及第四表面214，并且第三表面212及第四表面214上可分别依序配置离型膜220及第一金属层230。本实施例的第一金属层230例如是铜层。如图3A所示，本实施例的第一载具210可为由上载具215及下载具217所共同组成的多层载具，并且上载具215及下载具217之间藉由粘着层216彼此粘着贴附。
接着，如图3B所示，经图案化后的感光介电层130可压合在第三表面212及第四表面214的第一金属层230上。在本实施例中，压合于第一金属层230上的感光介电层130先经由光刻工艺进行图案化，于其中形成多个贯孔130a，以于后续制程中暴露出部分的第一金属层230。在本实施例中，上载具215与下载具217及其表面上的离型膜220及第一金属层230后续皆以相同的制程步骤进行。因此，在以下的附图及说明中，将以上载具215及其第三表面212上所进行的工艺为例进行说明，而下载具217及其第四表面214上的工艺部分将不再重复地赘述与显示。
如图3C所示，感光介电层130上可形成图案化干膜层250，并且图案化干膜层250暴露部分的感光介电层130、其中的贯孔130a以及部分的第一金属层230。接着，如图3D所示，图案化干膜层250及上述部分的感光介电层130可作为电镀掩膜，以于贯孔130a中的部分第一金属层230的表面上电镀第二金属层240。在本实施例中，第二金属层240例如是电镀铜层。
如图3E所示，在第二金属层240上可接着以电镀的方式形成第一表面处理层142。在本实施例中，第一表面处理层142可在后续线路载板100的植球工艺中作为焊球160的焊垫。然后，如图3F所示，移除图案化干膜层250，以暴露出被图案化干膜层250遮蔽的其余部分的感光介电层130及第一金属层230。
接着，如图3G所示，感光介电层130可作为蚀刻掩膜，以对于前述其余部分的第一金属层230进行蚀刻，而在第三表面212的离型膜220上形成图案化线路层120。
接着，如图3H所示，涂布防焊材料113于图案化线路层120及感光介电层130上，以形成基材110，并且防焊材料113暴露出第一表面处理层142。前述的基材100具有相对的第一表面112及第二表面114。此外，第一载具210的第三表面212上的离型膜220与基材110的第一表面112相互接触。如图3H所示，图案化线路层120的剖面轮廓由基材110的第一表面112往朝第二表面114的方向渐缩。
如图3I所示，将第二载具260贴附于基材110的第二表面114上，并且第二载具260与基材110之间具有离型膜270。接着，经由离型膜220来移除基材110的第一表面112上的第一载具210。然后，以例如是无电镀的工艺方式，于暴露在基材110的第一表面112上的图案化线路层120上形成第二表面处理层144。至此，线路载板100的制作大致完成。
在上述本发明的线路载板100的制作流程中，由于感光介电层130可直接被用来作为电镀及蚀刻掩膜，因此，当电镀第二金属层240及其上的第一表处理层142以及蚀刻第一金属层230时，无需另外配置其他的干膜或光阻层。此外，在线路载板100制作过程中，当第二金属层240电镀完成后，第二金属层240上可直接电镀形成第一表面处理层142，以作为植球焊垫，并在后续工艺中于第一表面处理层142上形成焊球160。换言之，本实施例的制程方式在线路载板100制作的过程中即已一并完成植球焊垫的制作。因此，在后续制程中，线路载板100的表面可焊接焊球160，使得配置于线路载板100上的芯片50可通过焊球160与其他的芯片或载板电性连接。
综上所述，本发明的多个实施例的线路载板及其制作方法可将在线路载板的制作过程中将感光介电层作为电镀或是蚀刻掩膜，以电镀第二金属层、第一表面处理层并且蚀刻第一金属层，以形成图案化线路层。此外，当线路载板制作完成后，感光介电层可埋设于线路载板的基材中，以提升基材的电性绝缘性，并且改善基材与承载芯片以及图案化线路层的材料的热膨胀系数的匹配问题。再者，在本发明的线路载板的制作方法中，线路载板在制作过程中即可电镀形成焊球的植球焊垫，以进一步简化线路载板的工艺步骤。
除此之外，在本发明的多个实施例中，线路载板的图案化线路层的剖面轮廓可为上宽下窄的倒梯形，以增加图案化线路层于线路载板的表面上的芯片及打线的接垫面积。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，皆在本发明范围内。

Claims (12)

1.一种线路载板，其特征在于，包括：
基材，具有相对的第一表面及第二表面；
图案化线路层，埋设于所述第一表面，且所述图案化线路层的线宽由所述第一表面朝所述第二表面的方向渐缩；以及
图案化感光介电层，对应所述图案化线路层埋设于所述基材中。
2.根据权利要求1所述的线路载板，其特征在于，所述图案化线路层的剖面轮廓呈倒梯形。
3.根据权利要求1所述的线路载板，其特征在于，所述基材具有多个贯孔，分别连接所述第一表面及所述第二表面。
4.根据权利要求1所述的线路载板，其特征在于，所述图案化感光介电层对应接触所述图案化线路层。
5.根据权利要求1所述的线路载板，其特征在于，还包括第一表面处理层，暴露于所述第二表面并且覆盖于部分所述图案化线路层的底面。
6.根据权利要求5所述的线路载板，其特征在于，所述第一表面处理层的组成材料包括镍、金或其合金。
7.根据权利要求1所述的线路载板，其特征在于，还包括载具，配置于基材的所述第二表面上。
8.根据权利要求1所述的线路载板，其特征在于，所述基材的组成材料包括防焊材料。
9.根据权利要求1所述的线路载板，其特征在于，还包括第二表面处理层，暴露于所述第一表面并且覆盖所述图案化线路层的顶面。
10.根据权利要求9所述的线路载板，其特征在于，芯片适于配置在所述第一表面上，以电性接触所述第二表面处理层及所述图案化线路层。
11.一种线路载板的制作方法，其特征在于，包括：
提供第一载具，所述第一载具具有相对的第三表面及第四表面，其中所述第三表面及所述第四表面上分别依序配置离型膜及第一金属层；
形成感光介电层于所述第一金属层上，并图案化所述感光介电层；
形成图案化干膜层于所述感光介电层上，并且所述图案化干膜层暴露出部分的所述第一金属层及所述感光介电层；
以所述图案化干膜层为电镀掩膜，电镀第二金属层于所述部分的所述第一金属层上，并且形成第一表面处理层于所述第二金属层上；
移除所述图案化干膜层，以暴露出另一部分的所述感光介电层及所述第一金属层；
以感光介电层为蚀刻掩膜，蚀刻所述第一金属层，以于所述离型膜上形成一图案化线路层；
涂布防焊材料于所述图案化线路层及所述感光介电层上，以形成基材，并且暴露出所述第一表面处理层，其中所述基材具有相对的第一表面及第二表面，并所述第一表面接触所述离型膜，且所述图案化线路层的线宽由所述第一表面朝所述第二表面的方向渐缩；
配置第二载具于所述第二表面上，并且所述第一载具藉由所述离型膜由所述第一表面移除；以及
形成第二表面处理层于暴露在所述第一表面的所述图案化线路层上。
12.根据权利要求11所述的线路载板的制作方法，其特征在于，形成所述第二表面处理层的方式包括进行无电镀工艺。
CN201610619178.3A 2016-08-01 2016-08-01 线路载板及其制作方法 Active CN107680942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610619178.3A CN107680942B (zh) 2016-08-01 2016-08-01 线路载板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610619178.3A CN107680942B (zh) 2016-08-01 2016-08-01 线路载板及其制作方法

Publications (2)

Publication Number Publication Date
CN107680942A CN107680942A (zh) 2018-02-09
CN107680942B true CN107680942B (zh) 2019-10-11

Family

ID=61133206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610619178.3A Active CN107680942B (zh) 2016-08-01 2016-08-01 线路载板及其制作方法

Country Status (1)

Country Link
CN (1) CN107680942B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066049A (zh) * 2011-10-24 2013-04-24 联致科技股份有限公司 封装基板及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9679841B2 (en) * 2014-05-13 2017-06-13 Qualcomm Incorporated Substrate and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066049A (zh) * 2011-10-24 2013-04-24 联致科技股份有限公司 封装基板及其制法

Also Published As

Publication number Publication date
CN107680942A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
US5198385A (en) Photolithographic formation of die-to-package airbridge in a semiconductor device
TWI474450B (zh) 封裝載板及其製作方法
US8377815B2 (en) Manufacturing method of a semiconductor load board
US20080176035A1 (en) Circuit board structure and fabrication method of the same
CN204792778U (zh) 半导体衬底结构及半导体封装
KR20200029088A (ko) 반도체 패키지 및 그 제조방법
KR20080066773A (ko) 파인 피치 상호접속부 및 그 제조 방법
US8186043B2 (en) Method of manufacturing a circuit board
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
CN109712941A (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
TWI455216B (zh) 四邊扁平無接腳封裝方法及其製成之結構
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
CN107680942B (zh) 线路载板及其制作方法
TWI607681B (zh) 線路基板的製作方法
TWI605741B (zh) 線路板及其製作方法
JP2015050307A (ja) 配線基板およびその製造方法
KR100771874B1 (ko) 반도체 탭 패키지 및 그 제조방법
TWI577248B (zh) 線路載板及其製作方法
TW201507564A (zh) 電路板及其製作方法
TWI400783B (zh) 封裝結構及其製作方法
KR20130132089A (ko) 인쇄회로기판 및 그 제조 방법
TWI550745B (zh) 封裝基板及其製作方法
TW201327742A (zh) 封裝結構、基板結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant