JP2015050307A

JP2015050307A - 配線基板およびその製造方法

Info

Publication number: JP2015050307A
Application number: JP2013180760A
Authority: JP
Inventors: 石橋　博文; Hirobumi Ishibashi; 博文石橋; 多田　公則; Kiminori Tada; 公則多田
Original assignee: Kyocera Circuit Solutions Inc
Current assignee: Kyocera Circuit Solutions Inc
Priority date: 2013-08-31
Filing date: 2013-08-31
Publication date: 2015-03-16

Abstract

【課題】半導体素子接続パッドに剥がれが発生する危険性の少ない配線基板を提供すること。【解決手段】半導体素子接続パッド４を一部に有する銅から成る所定厚みの配線導体２が上面に被着された絶縁基板１上に、配線導体２を超える厚みのソルダーレジスト層３が被着されているとともに、ソルダーレジスト層３における一部の領域Ａが配線導体２の厚み以下に薄膜化されており、この薄膜化された領域Ａ内に半導体素子接続パッド４の頂部が露出し、かつ半導体素子接続パッド４の基部が薄膜化されたソルダーレジスト層３で被覆されて成る配線基板において、半導体素子接続パッド４の頂部が選択的にエッチングされて細らされているとともに、この頂部の表面にめっき金属層５が被着されている。【選択図】図１

Description

本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。

従来、図３に示すように、半導体素子Ｓをフリップチップ接続により搭載するため等に用いられる配線基板として、半導体素子Ｓの電極端子Ｔが接続される半導体素子接続パッド１１を一部に有する銅から成る所定厚みの配線導体１２が上面に被着された絶縁基板１３上に、配線導体１２を超える厚みのソルダーレジスト層１４が被着されているとともに、ソルダーレジスト層１４の一部の領域Ａが配線導体１２の厚み以下に薄膜化されており、この薄膜化された領域Ａ内に半導体素子接続パッド１１の頂部が露出し、かつ半導体素子接続パッド１１の基部が薄膜化されたソルダーレジスト層１４で被覆された配線基板が知られている。なお、ソルダーレジスト層１４から露出する半導体素子接続パッド１１の表面には半田濡れ性に優れるめっき金属層１５が１〜２μｍの厚みに予め被着されている。

そして、この従来の配線基板においては、めっき金属層１５が被着された半導体素子接続パッド１１の頂部と半導体素子Ｓの電極端子Ｔとを半田バンプＢを介して接合することにより半導体素子Ｓが配線基板に実装される。

しかしながら、この従来の配線基板においては、ソルダーレジスト層１４から露出する半導体素子接続パッド１１の表面に金属めっき層１５が１〜２μｍの厚みで被着されていることから、半導体素子接続パッド１１の頂部におけるめっき金属層１５を含んだ幅は２〜４μｍ広くなってしまう。このため、半導体素子接続パッド１１の頂部におけるめっき金属層１５を含んだ幅を所定の幅にするには、半導体素子接続パッド１１自体の幅を所定の幅より予め２〜４μｍ程度小さく形成しておき、半導体素子接続パッド１１の頂部にめっき金属層１５を被着させたときに所定の幅となるようにする必要がある。

ところで、近時の配線基板においては、半導体素子Ｓの高密度微細配線化に対応するために、半導体素子接続パッド１１の頂部における金属めっき層１５を含んだ幅が２０μｍ以下のものが要求されるようになってきている。この場合、例えば半導体素子接続パッド１１の頂部に２μｍの厚みの金属めっき層１５を被着させると、半導体素子接続パッド１１自体の幅を１６μｍ以下の細いものとする必要がある。半導体素子接続パッド１１自体の幅を１６μｍ以下の細いものとすると、半導体素子接続パッド１１の絶縁基板１３への被着面積が小さいものとなるので、半導体素子接続パッド１１の絶縁基板１３に対する被着強度が低くなって半導体素子接続パッド１１が絶縁基板１３から剥がれてしまう危険性が高くなる。

特開２００９−３３０８４号公報

本発明が解決しようとする課題は、半導体素子接続パッドの頂部における金属めっき層を含んだ幅が２０μｍ以下になったとしても、半導体素子接続パッドの絶縁基板に対する被着強度が低下することがなく、半導体素子接続パッドに剥がれが発生する危険性の少ない配線基板を提供することにある。

本発明の配線基板は、半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層が被着されているとともに、該ソルダーレジスト層における一部の領域が前記配線導体の厚み以下に薄膜化されており、該薄膜化された領域内に前記半導体素子接続パッドの頂部が露出し、かつ該半導体素子接続パッドの基部が前記薄膜化されたソルダーレジスト層で被覆されて成る配線基板において、前記頂部が選択的にエッチングされて細らされているとともに、該頂部の表面にめっき金属層が被着されていることを特徴とするものである。

また、本発明の配線基板の製造方法は、半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層を、該ソルダーレジスト層の一部の領域が前記配線導体の厚み以下に薄膜化されて、該薄膜化された領域内に前記半導体素子接続パッドの頂部が露出し、かつ該半導体素子接続パッドの基部が前記薄膜化されたソルダーレジスト層で被覆されるように形成する工程と、前記頂部を選択的にエッチングして細らせる工程と、該頂部の表面にめっき金属層を被着する工程と、を行うことを特徴とするものである。

本発明の配線基板によれば、ソルダーレジスト層から露出する半導体素子接続パッドの頂部が選択的にエッチングされて細らされているとともに、この頂部の表面にめっき金属層が被着されていることから、絶縁基板に被着している半導体素子接続パッドの基部の幅を広いままとして半導体素子接続パッドの頂部におけるめっき金属層を含んだ幅を所定の幅とすることができる。したがって、半導体素子接続パッドの絶縁基板への被着面積が小さくなることがなく、その結果、半導体素子接続パッドの絶縁基板に対する被着強度を確保して半導体素子接続パッドに剥がれが発生する危険性を小さいものとすることができる。

また、本発明の配線基板の製造方法によれば、ソルダーレジスト層から露出する半導体素子接続パッドの頂部を選択的にエッチングして細らせた後、その頂部にめっき金属層を被着させることから、絶縁基板に被着している半導体素子接続パッドの基部の幅を広いままとして半導体素子接続パッドの頂部における金属めっき層を含んだ幅を所定の幅とすることができる。したがって、半導体素子接続パッドの絶縁基板への被着面積が小さくなることがなく、その結果、半導体素子接続パッドの絶縁基板に対する被着強度を確保して半導体素子接続パッドに剥がれが発生する危険性の小さい配線基板を得ることができる。

図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図２（ａ）〜（ｃ）は、本発明の配線基板の製造方法を説明するための工程毎の概略断面図である。図３は、従来の配線基板を示す概略断面図である。

次に、本発明の配線基板の実施形態の一例について、図１を基にして説明する。図１に示すように、本発明の配線基板は、絶縁基板１の上面に配線導体２が被着されているとともに、その上にソルダーレジスト層３が被着されている。

絶縁基板１は例えば、ガラスクロス入りの熱硬化性樹脂や無機絶縁フィラー入りの熱硬化性樹脂から成る。配線導体２は銅から成り、周知のセミアディティブ法等を用いて形成されている。配線導体２の厚みは１０〜２０μｍ程度である。配線導体２は、例えば幅が２０μｍ以下の帯状のパターンを含み、そのパターンの一部に半導体素子接続パッド４を有している。

ソルダーレジスト層３は、無機絶縁フィラー入りの熱硬化性樹脂から成る。ソルダーレジスト層３は、配線導体２を３〜１０μｍ程度超える厚みであり、その一部の領域Ａが配線導体２の厚み以下に薄膜化されている。そして、この薄膜化された領域Ａ内において、半導体素子接続パッド４の頂部が露出している。半導体素子接続パッド４の頂部が露出する高さは０〜１５μｍ程度である。また、半導体素子接続パッド４の基部は、薄膜化されたソルダーレジスト層３により被覆されている。半導体素子接続パッド４の基部が被覆される高さは５〜１５μｍ程度である。このように、半導体素子接続パッド４の基部がソルダーレジスト層３により被覆されていることにより、半導体素子接続パッド４の絶縁基板１への被着強度を補強することができる。さらに、例えば一つの領域Ａの中に複数の半導体素子接続パッド４が互いに隣接して配置されている場合等に、互いに隣接する半導体素子接続パッド４間の電気的絶縁信頼性を高いものとすることができる。

さらに、本発明においては、ソルダーレジスト層３から露出する半導体素子接続パッド４の頂部は、選択的にエッチングされて細らされている。エッチングされた厚みｔは１〜２μｍ程度である。そして、この細らされた頂部の表面に、半田濡れ性に優れるめっき金属層５が被着されている。めっき金属層５としては、例えばニッケルめっき層と金めっき層とを順次被着させたもの、ニッケルめっき層とパラジウムめっき層と金めっき層とを順次被着させたもの、錫めっき層を被着させたもの等が用いられる。めっき金属層５の厚みは１〜２μｍ程度であり、エッチングされた厚みｔと略同じ厚みが好ましい。

このように、本発明の配線基板おいては、ソルダーレジスト層３から露出する半導体素子接続パッド４の頂部が選択的にエッチングされて細らされているとともに、この頂部の表面にめっき金属層５が被着されていることから、絶縁基板１に被着している半導体素子接続パッド４の基部の幅を広いままとして半導体素子接続パッド４の頂部におけるめっき金属層５を含んだ幅を所定の幅とすることができる。したがって、半導体素子接続パッド４の絶縁基板１への被着面積が小さくなることがなく、その結果、半導体素子接続パッド４の絶縁基板１に対する被着強度を確保して半導体素子接続パッド４に剥がれが発生する危険性を小さいものとすることができる。

なお、本発明の配線基板においては、めっき金属層５が被着された半導体素子接続パッド４の頂部と半導体素子Ｓの電極端子Ｔとを半田バンプＢを介して接合することにより半導体素子Ｓが配線基板に実装されることとなる。

次に、上述した配線基板の製造方法について、図２を基に説明する。なお、図１で説明した箇所と同一箇所には同一の符号を付与し、その詳細な説明は省略する。先ず、図２（ａ）に示すように、半導体素子接続パッド４を一部に有する銅から成る所定厚みの配線導体２が上面に被着された絶縁基板１上に、配線導体２を超える厚みのソルダーレジスト層３を、ソルダーレジスト層３の一部の領域Ａが配線導体２の厚み以下に薄膜化されて、この薄膜化された領域Ａ内に半導体素子接続パッド４の頂部が露出し、かつ半導体素子接続パッド４の基部が薄膜化されたソルダーレジスト層３で被覆されるように形成する。

配線導体２は、上述したように、セミアディティブ法を用いて形成する。ソルダーレジスト層３は、例えば、配線導体２が形成された絶縁基板１上にソルダーレジスト層３用の熱硬化性樹脂層を配線導体２を超える厚みに被着した後、その樹脂層における領域Ａを上方からサンドブラスト加工やレーザ加工で掘削して薄膜化することにより形成される。あるいは、配線導体２が形成された絶縁基板１上にソルダーレジスト層３用の感光性樹脂層を配線導体２を超える厚みに被着した後、この樹脂層における領域Ａが選択的に未露光部として残るように残部を露光処理するとともに、この未露光部が配線導体２の厚み以下で残るように現像処理した後、樹脂層を熱硬化させることにより形成される。

次に、図２（ｂ）に示すように、ソルダーレジスト層３から露出する半導体素子接続パッド４の頂部を選択的にエッチングして細らせる。この場合、ソルダーレジスト層３をエッチングマスクとして用いることにより半導体素子接続パッド４の頂部を選択的にエッチングして細らせる方法を採用すればよい。エッチングする厚みｔは、１〜２μｍの範囲が好ましい。

次に、図２（ｃ）に示すように、エッチングにより細らされた半導体素子接続パッド４の頂部にめっき金属層５を被着させる。めっき金属層５の厚みは１〜２μｍ程度であり、エッチングされた厚みｔと略同じ厚みが好ましい。めっき金属層５は、例えばニッケルめっき層と金めっき層とを順次被着させて成る場合、厚みが１〜２μｍのニッケルめっき層上に厚みが０．１〜１μｍ程度の金めっき層を被着させればよい。

このように、本発明の配線基板の製造方法によれば、ソルダーレジスト層３から露出する半導体素子接続パッド４の頂部を選択的にエッチングして細らせた後、その頂部にめっき金属層５を被着させることから、絶縁基板１に被着している半導体素子接続パッド４の基部の幅を広いままとして半導体素子接続パッド４の頂部における金属めっき層５を含んだ幅を所定の幅とすることができる。したがって、半導体素子接続パッド４の絶縁基板１への被着面積が小さくなることがなく、その結果、半導体素子接続パッド４の絶縁基板１に対する被着強度を確保して半導体素子接続パッド４に剥がれが発生する危険性の小さい配線基板を得ることができる。

１絶縁基板
２配線導体
３ソルダーレジスト層
４半導体素子接続パッド
５めっき金属層
Ａ薄膜化された領域

Claims

半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層が被着されているとともに、該ソルダーレジスト層における一部の領域が前記配線導体の厚み以下に薄膜化されており、該薄膜化された領域内に前記半導体素子接続パッドの頂部が露出し、かつ該半導体素子接続パッドの基部が前記薄膜化されたソルダーレジスト層で被覆されて成る配線基板において、前記頂部が選択的にエッチングされて細らされているとともに、該頂部の表面にめっき金属層が被着されていることを特徴とする配線基板。
半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層を、該ソルダーレジスト層の一部の領域が前記配線導体の厚み以下に薄膜化されて、該薄膜化された領域内に前記半導体素子接続パッドの頂部が露出し、かつ該半導体素子接続パッドの基部が前記薄膜化されたソルダーレジスト層で被覆されるように形成する工程と、前記頂部を選択的にエッチングして細らせる工程と、該頂部の表面にめっき金属層を被着する工程と、を行うことを特徴とする配線基板の製造方法。