CN103066049A - 封装基板及其制法 - Google Patents

封装基板及其制法 Download PDF

Info

Publication number
CN103066049A
CN103066049A CN201110330017XA CN201110330017A CN103066049A CN 103066049 A CN103066049 A CN 103066049A CN 201110330017X A CN201110330017X A CN 201110330017XA CN 201110330017 A CN201110330017 A CN 201110330017A CN 103066049 A CN103066049 A CN 103066049A
Authority
CN
China
Prior art keywords
layer
electric contact
base plate
contact mat
sandwich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110330017XA
Other languages
English (en)
Other versions
CN103066049B (zh
Inventor
颜立盛
王道子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANZHI SCIENCE AND TECHNOLOGY Co Ltd
Advance Materials Corp
Original Assignee
LIANZHI SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANZHI SCIENCE AND TECHNOLOGY Co Ltd filed Critical LIANZHI SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN201110330017.XA priority Critical patent/CN103066049B/zh
Publication of CN103066049A publication Critical patent/CN103066049A/zh
Application granted granted Critical
Publication of CN103066049B publication Critical patent/CN103066049B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种封装基板及其制法,该封装基板包括:具有相对的两表面的芯层、设于该芯层两表面上的两线路层、设于该芯层中的多个导电通孔、设于该芯层两表面与两线路层上的两绝缘保护层、以及结合于该芯层其中一表面上的绝缘保护层上的承载件。借由在该封装基板一侧上结合承载件,以避免于运送时或封装时因太薄而破裂。

Description

封装基板及其制法
技术领域
本发明涉及一种封装基板及其制法,尤指一种利于产品薄化的封装基板及其制法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求,而朝着降低承载芯片的封装基板的厚度发展。目前用于承载芯片的封装基板可分为硬质材与软质材,一般用于球门阵列封装(Ball Grid Array,BGA)的封装基板是选择硬质材。
请参阅图1A至图1C,其为现有双层线路的封装基板1的制法的剖面示意图。
如图1A所示,首先,提供两芯层10,各该芯层10具有相对的第一表面10a与第二表面10b,且该芯层10的第一与第二表面10a,10b上分别具有一第一金属层11a与一第二金属层11b,又该芯层10具有连通该第一及第二表面10a,10b的多个贯穿孔100。
如图1B所示,进行图案化工艺,以借由该第一与第二金属层11a,11b(利用导电层12进行电镀金属),于该芯层10的第一及第二表面10a,10b上分别形成一第一及第二线路层13a,13b,且于该些贯穿孔100中形成导电通孔14以电性连接该第一及第二线路层13a,13b,又该第一及第二线路层13a,13b分别具有多个第一及第二电性接触垫130a,130b。
如图1C所示,于该芯层10的第一及第二表面10a,10b上分别形成一第一及第二绝缘保护层15a,15b,且该第一及第二绝缘保护层15a,15b分别具有多个第一及第二开孔150a,150b,以令该些第一及第二电性接触垫130a,130b对应外露于各该第一及第二开孔150a,150b。接着,于该些第一及第二电性接触垫150a,150b的外露表面上分别形成一第一及第二表面处理层16a,16b。
于后续工艺中,其于该第二绝缘保护层15b上承载芯片并进行封装工艺,以制成封装结构。为了符合微小化与可靠度的需求,于目前工艺技术中,该封装基板1的厚度S可缩小至150μm。
然而,随着微小化的需求增加,厚度为150μm的封装基板1已无法满足现今对封装件微小化的需求,但若使该封装基板1的厚度S小于150μm,则该封装基板1于运送时或封装时将因太薄而容易破裂,导致无法使用或产品不良。
因此,如何克服上述现有技术无法同时满足产品微小化与可靠度的需求的技术瓶颈,实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失,本发明的主要目的在于揭露一种封装基板,以避免于运送时或封装时因太薄而破裂。
本发明所揭露的封装基板包括:芯层,具有相对的第一表面与第二表面;第一线路层,其设于该芯层的第一表面上,且具有第一电性接触垫;第二线路层,其设于该芯层的第二表面上,且具有第二电性接触垫;导电通孔,其设于该芯层中,以电性连接该第一及第二线路层;第一绝缘保护层,其设于该芯层的第一表面与第一线路层上,且外露该第一电性接触垫;第一表面处理层,形成于该第一电性接触垫的外露表面上;第二表面处理层,其形成于该第二电性接触垫的外露表面上;以及承载件,其借由粘着层结合于该第一绝缘保护层上。
本发明还提供一种封装基板的制法,其包括:提供两芯层,该芯层具有相对的第一表面与第二表面,且该芯层的第一与第二表面上分别具有第一金属层与第二金属层,又该芯层的第一表面上具有贯穿该第一金属层的贯穿孔,以令该第二金属层外露于该贯穿孔;借由粘着件结合该第二金属层,以连接该两芯层;借由该第一金属层,于该芯层的第一表面上形成具有第一电性接触垫的第一线路层,且于该贯穿孔中形成导电通孔以电性连接该第一线路层;于该芯层的第一表面与第一线路层上形成第一绝缘保护层,且外露该第一电性接触垫,以于该第一电性接触垫的外露表面上形成第一表面处理层;于该第一绝缘保护层上借由粘着层结合一承载件;移除该粘着件,以分离出两基板本体;将该两基板本体的承载件借由结合件相叠接,以露出该第二金属层;将该第二金属层形成具有第二电性接触垫的第二线路层,且该第二线路层电性连接该导电通孔;于该芯层的第二表面与第二线路层上形成第二绝缘保护层,且外露该第二电性接触垫,以于该第二电性接触垫的外露表面上形成第二表面处理层,以形成两封装基板;以及移除该结合件,以分离该两封装基板。
依上述制法,可于制作该第二线路层之前,先将该两基板本体的承载件借由结合件相叠接。
前述的封装基板及其制法中,该粘着层的材质可为强力胶或离型剂,且该承载件的材质可为耐高温材。
另外,前述的封装基板的厚度减去该承载件的厚度应小于150m。
由上可知,本发明的封装基板及其制法,借由在该封装基板的第一绝缘保护层上结合承载件,以避免于运送时或封装时因太薄而破裂。再者,于封装后再移除该承载件,此时的封装基板的厚度小于150μm,所以相比于现有技术,可降低封装结构的整体厚度。因此,借由本发明的封装基板可同时满足产品微小化与可靠度的需求。
附图说明
图1A至图1C为现有双层线路的封装基板的制法的剖视示意图;
图2A至图2I为本发明封装基板的制法的剖视示意图;图2F’为图2F的另一实施例;以及
图3A至图3C为本发明封装基板的制法的另一实施例的剖视示意图。
主要组件符号说明
1,2        封装基板
10,20      芯层
10a,20a    第一表面
10b,20b    第二表面
100,200    贯穿孔
11a,21a    第一金属层
11b,21b    第二金属层
12          导电层
13a,23a    第一线路层
13b,23b    第二线路层
130a,230a  第一电性接触垫
130b,230b  第二电性接触垫
14,24      导电通孔
15a,25a    第一绝缘保护层
15b,25b    第二绝缘保护层
150a,250a  第一开孔
150b,250b  第二开孔
16a,26a    第一表面处理层
16b,26b    第二表面处理层
2a          基板本体
22          粘着件
27          承载件
270         粘着层
28          结合件
L,d,S     厚度
h           所剩厚度。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,所以不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“一”、“两”、“上”等用语,也仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,也当视为本发明可实施的范畴。
请参阅图2A至图2I,为本发明封装基板2的制法的剖视示意图。
如图2A所示,首先,提供两芯层20,该芯层20具有相对的第一表面20a与第二表面20b,且该芯层20的第一与第二表面20a,20b上分别具有第一金属层21a与第二金属层21b,又该芯层20的第一表面20a上具有贯穿该第一金属层21a的多个贯穿孔200,以令该第二金属层21b外露于该些贯穿孔200。
接着,借由多个粘着件22结合各该芯层20的第二金属层21b,以堆栈两芯层20。
所述的芯层20可为例如双马来醯亚胺-三氮杂苯(Bismaleimide-Triazine,BT)的有机聚合材料,也可为如预浸材(prepreg)的介电材,且该芯层20的厚度小于60μm,而该第一与第二金属层21a,21b为铜,又该粘着件22可为胶块。
本发明的芯层20的厚度虽小于60μm,但借由堆栈两芯层20,以于制作该封装基板2时增加整体厚度,可使用原先封装基板工艺所用的设备,因而可降低制作成本。
如图2B所示,进行图案化工艺,以借由该第一金属层21a,于该芯层20的第一表面20a上形成第一线路层23a,且于该贯穿孔200中形成导电通孔24以电性连接该第一线路层23a,又该第一线路层23a具有多个第一电性接触垫230a。
有关线路工艺种类繁多,并无特别限制,且其非本发明的技术特征,所以不详述,特此述明。
如图2C所示,于该芯层20的第一表面20a与第一线路层23a上形成第一绝缘保护层25a,且该第一绝缘保护层25a具有多个第一开孔250a,以对应外露该些第一电性接触垫230a。于其它实施例中,也可借由降低该第一绝缘保护层25a的表面高度,使该第一电性接触垫230a的高度高于或齐平该第一绝缘保护层25a的表面高度,以外露该些第一电性接触垫230a。图中省略该第一绝缘保护层25a形成于该第一线路层23a上的结构。
接着,于该些第一开孔250a中的第一电性接触垫230a上形成第一表面处理层26a。
如图2D所示,于该第一绝缘保护层25a上借由粘着层270结合一承载件27。于本实施例中,该粘着层270的材质例如:强力胶、离型剂等,而该承载件27的材质为耐高温材,例如铜箔基板(Copper cladlaminate,CCL)。
如图2E所示,移除该些粘着件22,以分离出两基板本体2a。
如图2F或图2F’所示,将该两基板本体2a的承载件27借由结合件28,28’相叠接,以露出该第二金属层21b。于本实施例中,该结合件28,28’为粘着凸块(如图2F’所示)或胶层(如图2F所示)。
如图2G所示,接续图2F工艺,将该第二金属层21b形成第二线路层23b,且该第二线路层23b电性连接该导电通孔24,又该第二线路层23b具有多个第二电性接触垫230b。
如图2H所示,于该芯层20的第二表面20b与第二线路层23b上形成第二绝缘保护层25b,且该第二绝缘保护层25b具有多个第二开孔250b,以对应外露该些第二电性接触垫230b,以形成两封装基板2。图中省略该第二绝缘保护层25b形成于该第二线路层23b上的结构。
接着,于该些第二电性接触垫250b的外露表面上形成第二表面处理层26b。
于其它实施例中,也可借由降低该第二绝缘保护层25b的表面高度,使该第二电性接触垫250b的高度高于或齐平该第二绝缘保护层25b的表面高度,以外露该些第二电性接触垫250b。
如图2I所示,移除该结合件28,以分离该两封装基板2,且该封装基板2的厚度L减去该承载件27(该粘着层270极薄,可忽略)的厚度d的所剩厚度h小于150μm。另外,有关该承载件27的厚度d可依需求作变化,并无特别限制。
请参阅图3A至图3C,其为本发明封装基板2的制法的另一实施例的剖视示意图。
如图3A所示,其为图2E的工艺,移除该些粘着件22,以分离出两基板本体2a。
如图3B所示,不堆栈两基板本体2a,直接将该第二金属层21b形成第二线路层23b,且该第二线路层23b电性连接该导电通孔24,又该第二线路层23b具有多个第二电性接触垫230b。
如图3C所示,于该芯层20的第二表面20b与第二线路层23b上形成第二绝缘保护层25b,且该第二绝缘保护层25b具有多个第二开孔250b,以对应外露该些第二电性接触垫230b,以形成该封装基板2。图中省略该第二绝缘保护层25b形成于该第二线路层23b上的结构。
接着,于该些第二电性接触垫250b的外露表面上形成第二表面处理层26b,且该封装基板2的厚度L减去该承载件27(该粘着层270极薄,可忽略)的厚度d的所剩厚度h小于150μm。
一般欲制作厚度小于150μm的基板时,需重新配置新工艺设备,因而增加制作成本。本发明的封装基板2的所剩厚度h虽小于150μm,但借由该承载件27的厚度d,以于制作该封装基板2时,其整体厚度L可大于或等于150μm,所以可使用原先封装基板工艺所用的设备,因而不会增加制作成本。
此外,本发明的封装基板2于后续工艺中,通过于该第二绝缘保护层25b上承载芯片(图略)并进行封装工艺,再移除该承载件27,以制成封装结构。因此,借由该封装基板2的厚度L减去该承载件27的厚度d的所剩厚度h小于150μm,以降低封装结构的整体厚度,所以相比于现有技术,本发明可依需求使该封装基板2的厚度小于150μm,以满足微小化的需求。
再者,于封装工艺之后,该封装基板2具有该承载件27,以提升整体封装基板2的强度,所以相比于现有技术,本发明封装基板2于运送时或封装时不会破裂。
另外,借由堆栈方式,例如:堆栈两芯层20或堆栈两基板本体2a,可同时制作两批板量,以提升产能。
本发明还提供一种封装基板2,包括:一具有相对的第一表面20a与第二表面20b的芯层20、设于该芯层20的第一表面20a上的第一线路层23a、设于该芯层20的第二表面20b上的第二线路层23b、设于该芯层20中的多个导电通孔24、设于该芯层20的第一表面20a与第一线路层23a上的第一绝缘保护层25a、设于该芯层20的第二表面20b与第二线路层23b上的第二绝缘保护层25b、以及结合于该第一绝缘保护层25a上的承载件27。
所述的第一线路层23a具有多个第一电性接触垫230a,且所述的第二线路层23b具有多个第二电性接触垫230b,而所述的导电通孔24电性连接该第一及第二线路层23a,23b。
所述的第一绝缘保护层25a具有多个第一开孔250a,以对应外露该些第一电性接触垫230a,且于该些第一开孔250a中的第一电性接触垫230a上形成第一表面处理层26a。
所述的第二绝缘保护层25b具有多个第二开孔250b,以对应外露该些第二电性接触垫230b,且于该些第二开孔250b中的第二电性接触垫230b上形成第二表面处理层26b。
所述的承载件27借由粘着层270结合于该些第一电性接触垫230a与该第一绝缘保护层25a上。于本实施例中,该粘着层270的材质为强力胶或离型剂,且该承载件27的材质为耐高温材。
另外,所述的封装基板2的厚度L减去该承载件27的厚度d的所剩厚度h小于150μm。
综上所述,本发明的封装基板及其制法,主要借由在该封装基板的第一绝缘保护层上结合承载件,以提升整体封装基板的强度,有效防止于运送时或封装时破裂的问题。
此外,于封装后再移除该承载件,此时的封装基板的厚度小于150μm,所以可降低封装结构的整体厚度,以同时满足产品微小化与可靠度的需求。
上述实施例仅用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。

Claims (10)

1.一种封装基板,其包括:
芯层,具有相对的第一表面与第二表面;
第一线路层,其设于该芯层的第一表面上,且具有第一电性接触垫;
第二线路层,其设于该芯层的第二表面上,且具有第二电性接触垫;
导电通孔,其设于该芯层中,以电性连接该第一及第二线路层;
第一绝缘保护层,其设于该芯层的第一表面与第一线路层上,且外露该第一电性接触垫;
第一表面处理层,形成于该第一电性接触垫的外露表面上;
第二绝缘保护层,其设于该芯层的第二表面与第二线路层上,且外露该第二电性接触垫;
第二表面处理层,其形成于该第二电性接触垫的外露表面上;以及
承载件,其借由粘着层结合于该第一绝缘保护层上。
2.根据权利要求1所述的封装基板,其特征在于,该粘着层的材质为强力胶或离型剂。
3.根据权利要求1所述的封装基板,其特征在于,该承载件的材质为耐高温材。
4.一种封装基板的制法,其包括:
提供两芯层,该芯层具有相对的第一表面与第二表面,且该芯层的第一与第二表面上分别具有第一金属层与第二金属层,又该芯层的第一表面上具有贯穿该第一金属层的贯穿孔,以令该第二金属层外露于该贯穿孔;
借由粘着件结合该第二金属层,以连接该两芯层;
借由该第一金属层,于该芯层的第一表面上形成具有第一电性接触垫的第一线路层,且于该贯穿孔中形成导电通孔以电性连接该第一线路层;
于该芯层的第一表面与第一线路层上形成第一绝缘保护层,且外露该第一电性接触垫,以于该第一电性接触垫的外露表面上形成第一表面处理层;
于该第一绝缘保护层上借由粘着层结合一承载件;
移除该粘着件,以分离出两基板本体;
将该两基板本体的承载件借由结合件相叠接,以露出该第二金属层;
将该第二金属层形成具有第二电性接触垫的第二线路层,且该第二线路层电性连接该导电通孔;
于该芯层的第二表面与第二线路层上形成第二绝缘保护层,且外露该第二电性接触垫,以于该第二电性接触垫的外露表面上形成第二表面处理层,以形成两封装基板;以及
移除该结合件,以分离该两封装基板。
5.根据权利要求4所述的封装基板的制法,其特征在于,该结合件为粘着凸块或胶层。
6.根据权利要求4所述的封装基板的制法,其特征在于,该粘着层的材质为强力胶或离型剂。
7.根据权利要求4所述的封装基板的制法,其特征在于,该承载件的材质为耐高温材。
8.一种封装基板的制法,其包括:
提供两芯层,该芯层具有相对的第一表面与第二表面,且该芯层的第一与第二表面上分别具有第一金属层与第二金属层,又该芯层的第一表面上具有贯穿该第一金属层的贯穿孔,以令该第二金属层外露于该贯穿孔;
借由粘着件结合该第二金属层,以连接该两芯层;
借由该第一金属层,于该芯层的第一表面上形成具有第一电性接触垫的第一线路层,且于该贯穿孔中形成导电通孔以电性连接该第一线路层;
于该芯层的第一表面与第一线路层上形成第一绝缘保护层,且外露该第一电性接触垫,以于该第一电性接触垫的外露表面上形成第一表面处理层;
于该第一绝缘保护层上借由粘着层结合一承载件;
移除该粘着件,以分离出两基板本体;
将该第二金属层形成具有第二电性接触垫的第二线路层,且该第二线路层电性连接该导电通孔;以及
于该芯层的第二表面与第二线路层上形成第二绝缘保护层,且外露该第二电性接触垫,以于该第二电性接触垫的外露表面上形成第二表面处理层。
9.根据权利要求8所述的封装基板的制法,其特征在于,该粘着层的材质为强力胶或离型剂。
10.根据权利要求8所述的封装基板的制法,其特征在于,该承载件的材质为耐高温材。
CN201110330017.XA 2011-10-24 2011-10-24 封装基板及其制法 Expired - Fee Related CN103066049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110330017.XA CN103066049B (zh) 2011-10-24 2011-10-24 封装基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110330017.XA CN103066049B (zh) 2011-10-24 2011-10-24 封装基板及其制法

Publications (2)

Publication Number Publication Date
CN103066049A true CN103066049A (zh) 2013-04-24
CN103066049B CN103066049B (zh) 2015-09-02

Family

ID=48108611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110330017.XA Expired - Fee Related CN103066049B (zh) 2011-10-24 2011-10-24 封装基板及其制法

Country Status (1)

Country Link
CN (1) CN103066049B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680942A (zh) * 2016-08-01 2018-02-09 欣兴电子股份有限公司 线路载板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491076A (zh) * 2002-09-17 2004-04-21 �¹������ҵ��ʽ���� 布线基板的制备方法
US20050155222A1 (en) * 2004-01-19 2005-07-21 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
US20070289128A1 (en) * 2006-06-16 2007-12-20 Fujitsu Limited Process for producing circuit board
TW201029130A (en) * 2009-01-16 2010-08-01 Advanced Semiconductor Eng Method for manufacturing coreless package substrate
TW201101441A (en) * 2009-06-23 2011-01-01 Phoenix Prec Technology Corp Package substrate and base therefor and fabrication method thereof
US20110183464A1 (en) * 2010-01-26 2011-07-28 Texas Instruments Incorporated Dual carrier for joining ic die or wafers to tsv wafers
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491076A (zh) * 2002-09-17 2004-04-21 �¹������ҵ��ʽ���� 布线基板的制备方法
US20050155222A1 (en) * 2004-01-19 2005-07-21 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
US20070289128A1 (en) * 2006-06-16 2007-12-20 Fujitsu Limited Process for producing circuit board
TW201029130A (en) * 2009-01-16 2010-08-01 Advanced Semiconductor Eng Method for manufacturing coreless package substrate
TW201101441A (en) * 2009-06-23 2011-01-01 Phoenix Prec Technology Corp Package substrate and base therefor and fabrication method thereof
US20110183464A1 (en) * 2010-01-26 2011-07-28 Texas Instruments Incorporated Dual carrier for joining ic die or wafers to tsv wafers
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680942A (zh) * 2016-08-01 2018-02-09 欣兴电子股份有限公司 线路载板及其制作方法
CN107680942B (zh) * 2016-08-01 2019-10-11 欣兴电子股份有限公司 线路载板及其制作方法

Also Published As

Publication number Publication date
CN103066049B (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
US10068847B2 (en) Package substrate and method of fabricating the same
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
CN100399551C (zh) 元件搭载基板
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US9750142B2 (en) Method for manufacturing an electronic package
CN103579173A (zh) 半导体封装件及其制法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装***及用于制造封装***的方法
US20110110058A1 (en) Board on chip package substrate and manufacturing method thereof
CN103515330A (zh) 封装基板暨半导体封装件及其制法
CN103208429B (zh) 封装基板的制法
CN103066049A (zh) 封装基板及其制法
US20180047662A1 (en) Interposer substrate and method of manufacturing the same
CN108630626A (zh) 无基板封装结构
CN210897270U (zh) 一种用于三维扇出型封装的塑封结构
CN105009279B (zh) 半导体器件及制造半导体器件的方法
US20120057309A1 (en) USB device structure
CN105390477A (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN1996582B (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法
CN105810659A (zh) 封装装置及其制作方法
US9084341B2 (en) Fabrication method of packaging substrate
CN214901422U (zh) 线路板及半导体封装结构
TWI520276B (zh) 封裝基板及其製法
KR101378311B1 (ko) 패키징 기판 및 그 제조 방법
KR101120925B1 (ko) 볼 그리드 어레이 기판 및 반도체 칩 패키지 제조방법
TWI555153B (zh) 基板結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150902

Termination date: 20191024

CF01 Termination of patent right due to non-payment of annual fee