TWI459514B - A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same - Google Patents

A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same Download PDF

Info

Publication number
TWI459514B
TWI459514B TW100145505A TW100145505A TWI459514B TW I459514 B TWI459514 B TW I459514B TW 100145505 A TW100145505 A TW 100145505A TW 100145505 A TW100145505 A TW 100145505A TW I459514 B TWI459514 B TW I459514B
Authority
TW
Taiwan
Prior art keywords
solder
substrate
lead frame
contacts
recessed portion
Prior art date
Application number
TW100145505A
Other languages
English (en)
Other versions
TW201227880A (en
Inventor
John Robert Mcmillan
xiao yun Chen
Tung Lok Li
Original Assignee
Qpl Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qpl Ltd filed Critical Qpl Ltd
Publication of TW201227880A publication Critical patent/TW201227880A/zh
Application granted granted Critical
Publication of TWI459514B publication Critical patent/TWI459514B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

選擇性暴露焊料之用於積體電路封裝件之襯底及其製造方法
本發明涉及積體電路(IC)封裝件，並且更具體地涉及具有這樣的襯底的IC封裝件：該襯底具有多於一種的封裝用料(encapsulation compound)。
用於IC封裝件的傳統襯底中的封裝用料由環氧樹脂材料製成。這種環氧樹脂材料的形狀很難定制，尤其是對於非平面的形狀而言。具體而言，很難在選擇性地暴露引線框架的一部分的同時在相同表面上覆蓋引線框架的另一部分。
鑒於前述的背景，本發明的目的是提供一種用於積體電路封裝件的備選襯底及其製造方法。
因此，在一個方面中，本發明是一種用於積體電路封裝件的襯底，該襯底包括導電的引線框架，該導電的引線框架具有第一側和相對的第二側，該引線框架包括位於第一側上的複數個觸點(land)、位於複數個觸點之間的第一凹入部分、第二側上的複數個電氣隔離的焊接點(bonding point)以及位於複數個焊接點之間的第二凹入部分，其中各個焊接點電氣連接至複數個觸點中的一個。該襯底還具有佈置在第一凹入部分中的第一焊料(bonding compound)。將第一焊料的一部分移除，使得第一焊料與複數個觸點共面但是不覆蓋複數個觸點。該襯底還包括佈置在複數個焊接點上的複數個焊接焊盤(bonding pad)。第一焊料將複數個焊接點和複數個觸點保持在一起。
在示例性實施例中，該襯底進一步包括佈置在第二凹入部分的至少一部分中的第二焊料。在另一個實施例中，第一焊料和第二焊料中的至少一個由光刻材料製成。這允許通過光刻材料的顯影選擇性地暴露引線框架的選定區域。
在示例性實施例中，進一步對選定區域進行附著力增強處理。
在本發明的一個實施例中，引線框架進一步包括自引線框架的第二側朝向引線框架的第一側延伸的至少一個基座結構。基座結構的遠端與複數個觸點共面。
在另一個實施例中，第一焊料具有處於7至27之間的熱膨脹係數。
在另一個實施例中，該襯底進一步包括在襯底中包繞各個獨立單元的支承環。第一焊料將各個獨立單元保持至支承環。
根據本發明的另一個方面，公開了一種製造用於積體電路封裝件的襯底的方法。該方法在第一側上成形引線框架，從而形成複數個觸點和位於複數個觸點之間的第一凹入部分。該方法接著將第一焊料佈置在引線框架的第一側上，第一焊料填充第一凹入部分。該方法接著將第一焊料的一部分移除，使得第一焊料與複數個觸點共面但是不覆蓋複數個觸點。該方法還在相對的第二側上成形引線框架，從而形成複數個電氣隔離的焊接點和位於複數個焊接點之間的第二凹入部分。最後，該方法將複數個焊接焊盤佈置在複數個焊接點上。第一焊料將複數個焊接點保持在一起。
在另一個示例性實施例中，該方法還在引線框架的第一側成形時形成自引線框架的第二側朝向引線框架的第一側延伸的基座結構。基座結構的遠端與複數個觸點共面。
本發明具有複數個優點。一個優點是第一焊料在製造襯底的過程中將焊接點保持在一起，並且防止會造成功能異常的埠的焊接點的移位，因此提高了過程的產量。這在通過首先將第一焊料佈置成覆蓋引線框架接著移除第一焊料的一部分時尤其有用，能夠保證第一焊料與複數個觸點共面，以使大部分材料具有最佳保持強度，同時不會覆蓋觸點以防妨礙與外部部件的連接。
另一個優點是能夠在使用者選擇的選定區域上選擇性地暴露第二焊料，同時保持未選定區域的覆蓋。如果將光刻材料用作第二焊料，即使選定區域的一些部分與未選定區域可能處於同一水平面，這也是可以實現的。這允許襯底的更大範圍的定制以用於改進性能，例如在選定區域上佈置附著力增強層，以用於改進與封裝用料的附著力。光刻材料足夠厚，從而具有足夠的強度以用於在製造過程中將引線框架保持在一起。圍繞襯底具有支承環還減少了由於製造過程中的熱膨脹而造成的襯底的翹曲。
本發明的再一個優點是基座結構改進了佈線引線的表面積，以用於改進焊料的保持強度，從而防止焊接點從襯底剝離。佈線引線的額外體積還能夠使佈線引線的重心朝向引線框架的中心移動，從而使得引線框架更加穩定。基底結構的底切進一步提供了與焊料的物理互鎖。
如本文以及權利要求中所使用的，“包括”的意思是包括下列元件但是並不排除其它元件。
如本文以及權利要求中所使用的，除非另有說明，否則“耦連”或“連接”指的是通過一個或複數個電氣裝置直接或間接的電氣耦連或連接。
如本文以及權利要求中所使用的，“引線框架”或“襯底引線框架”的意思是由導電材料製成的結構，將其它的材料和用料添加到該結構上以形成襯底。“襯底”的意思是具有引線框架以及附加的材料或用料的結構，將半導體晶片附連至該結構以形成IC封裝件。
圖1以及圖2a至圖2h示出了製造根據本發明的第一實施例的襯底和IC封裝件的方法。圖2a示出了處於其初始狀態的例如由銅製成的導電襯底引線框架20。在步驟100中，在引線框架20的第一側對引線框架20的第一部分進行蝕刻，以在第一側上形成第一圖案。第一圖案包括適於電氣連接至外部裝置(例如印刷電路板)的第一側的表面上的複數個觸點22，並且還包括相對於複數個觸點22凹入的第一凹入部分24。第一圖案還可以稱作觸點圖案。經過步驟100之後的襯底示於圖2b中。
在步驟102中，將第一焊料21佈置在引線框架20的第一側上。焊料21填充第一凹入部分24並且覆蓋複數個觸點22。在示例性實施例中，第一焊料21包括填充第一凹入部分24並且與觸點22共面的第一部分，以及延伸超過第一部分、覆蓋第一凹入部分24並且還覆蓋複數個觸點22的第二部分。在示例性實施例中，第一焊料21的第一部分與複數個觸點22在引線框架20的第一側共面。在示例性實施例中，第一焊料21以取決於例如引線框架20的尺寸和第一凹入部分24的深度的各種因素的預定厚度覆蓋複數個觸點22。這個步驟也稱作預焊接，並且如下文所討論的，第一焊料21的存在和厚度改進了在製造方法的後續步驟中將引線框架20保持就位的能力，從而防止引線框架20的特定部分的移位元。經過步驟102之後的襯底示於圖2c中。
在一個實施例中，在步驟103中，任選地將引線框架20減薄至期望厚度。能夠通過自第二表面對引線框架20進行蝕刻或者其它公知的方法執行減薄步驟。經過步驟103之後的襯底示於圖2d中。
在步驟104中，在引線框架的第二側處將光掩模26包覆在引線框架20上。光掩模26在引線框架20的第二側上限定了第二圖案。在一個實施例中，第二圖案包括複數個佈線引線25，並且還包括位於佈線引線25之間且相對於佈線引線25凹入的第二凹入部分27，各個佈線引線25從焊接位置導向相應的觸點22。光掩模26能夠是例如藍墨水或者本領域內公知的其它材料。經過步驟104之後的襯底示於圖2e中。
在步驟106中，在引線框架20的第二側對引線框架20進行蝕刻以形成第二圖案，或者稱作佈線圖案。這個蝕刻過程持續到引線框架20在第一側既沒有被光掩模26覆蓋也沒有被第一焊料21填充的部分(即第二凹入部分27的鄰接第一凹入部分24的部分)被完全蝕刻。這個步驟使獨立的佈線引線25顯現出來，第一焊料21和第二凹入部分27完全包繞各個獨立的佈線引線25，從而使複數個佈線引線25電氣分離。在蝕刻之後，光掩模26的未掩模部分變為複數個佈線引線25之間的第二凹入部分27。在這個蝕刻步驟之後，由於佈線引線25之間的引線框架20被完全蝕刻並且變為第二凹入部分27，因此填充第一凹入部分24的第一焊料21從第二側暴露，並且複數個佈線引線25僅通過第一焊料21保持在一起。因此，第一焊料21需要足夠厚，以防止佈線引線25的下降或移位。在蝕刻之後，通過傳統的方法移除光掩模26。經過步驟106之後的襯底示於圖2f中。
在步驟108中，在第二側處將焊接層佈置在引線框架20上，從而在佈線引線25上的複數個焊接位置上形成複數個焊接焊盤28，以用於焊接至至少一個半導體晶片。在各個實施例中，焊接焊盤28由金、銀、鎳鈀金或者本領域內公知的其它金屬或合金製成。在優選實施例中，焊接層的佈置通過化學鍍實現。總體而言，當襯底達到例如圖2g中所示的就在晶片附連步驟之前的狀態時，認為襯底完成。從晶片附連步驟開始的後續步驟稱作IC封裝步驟。
在步驟110中，在第二側處將半導體晶片30附連至引線框架20上，並且半導體晶片30通過複數個焊接導線32焊接至複數個焊接焊盤28。在示例性實施例中，半導體晶片30通過電氣絕緣的晶片附連焊盤(未示出)佈置在至少一個佈線引線25上並且物理地附連至該至少一個佈線引線25。半導體晶片30在焊接焊盤28並未直接佈置在半導體晶片30下方的位置通過焊接導線32和焊接焊盤28電氣連接至佈線引線25。佈線引線25能夠隨後在半導體晶片30下方直接佈線至觸點22中的一個。經過步驟110之後的IC封裝件示於圖2h中。
在步驟112中，通過封裝用料34在引線框架20的第二側處對圖2h中的結構進行封裝。封裝用料34填充第二凹入部分27並且覆蓋複數個佈線引線25、複數個焊接焊盤28、半導體晶片30以及焊接導線32。由於引線框架材料在第一凹入部分24與第二凹入部分27的共有區域被完全蝕刻，因此第二封裝用料34在這些區域處與第一焊料21相接觸。經過步驟112的IC封裝件示於圖2i中。
在步驟114中，選擇性地移除第一焊料21以在引線框架20的第一側處暴露觸點22。在優選實施例中，選擇性地移除第一焊料21以暴露觸點22，其中剩餘的第一焊料21與觸點22齊平或共面並且填充第一凹入部分24，即移除第一焊料21的第二部分，而第一部分保持附連。之後，焊錫(solder)焊盤36佈置在觸點22中的每一個上，以用於在步驟116中附連至外部裝置。經過步驟114和步驟116之後的IC封裝件分別示於圖2j和圖2k中。
本領域普通技術人員公知的是，上述過程以及下文描述的後續過程是在襯底帶水準完成的，並且從襯底帶分離以產生單獨的IC封裝件的步驟是在步驟116之後執行的。還應當理解，本發明的實施例中能夠使用例如將模具對齊至襯底帶的有利於製造過程的其它可應用技術。
在如圖3以及圖4a至圖4k所示的本發明的第二實施例中，首先在第一側處對引線框架20進行蝕刻(步驟200)，接著將第一焊料21佈置在第一側上(步驟202)，並且執行任選的減薄步驟(步驟203)。在這個實施例中，接著在將光掩模26包覆在第二側上(步驟206)以及在第二側上對引線框架進行蝕刻以顯現佈線引線25(步驟208)之前，佈置焊接層(步驟204)。如圖4f所示，這意味著首先在第二側處將焊接層佈置在引線框架20上，接著在第二側處將光掩模26佈置在引線框架20上，從而覆蓋佈線引線25以及焊接焊盤28。接著通過導線焊接對半導體晶片30進行附連(步驟210)，佈置封裝用料34(步驟212)，從第一側選擇性地移除第一焊料21(步驟214)，並且將焊錫焊盤36佈置在觸點22上(步驟216)。處於過程的不同步驟中的襯底或IC封裝件示於圖4a至圖4k中。
由於預焊接步驟的第一封裝用料21提供了將引線框架20保持在一起的力，因此當佈置額外的第一封裝用料21以覆蓋整個引線框架20時，能夠進一步減小第一凹入部分24的深度。這意味著能夠使用較薄的引線框架，從而減少引線框架材料的使用並且減小最終IC封裝件的厚度。在具體實施例中，在厚度為5.0密耳的引線框架20中，第一凹入部分24的深度是2.5密耳。由此斷定第二凹入部分27的厚度同樣為2.5密耳。
上述實施例中所使用的第一焊料21的厚度取決於引線框架20的厚度以及第一凹入部分的深度。在示例性實施例中，當第一凹入部分24的深度為2.5密耳時，第一焊料21的厚度超過第一凹入部分24大約1至5密耳，使得能夠提供足夠的保持強度以將引線框架20保持在一起。
在引線框架20的厚度為20密耳並且第一凹入部分24的深度為10密耳的另一個示例性實施例中，第一焊料21僅填充第一凹入部分24並且不在觸點22上方延伸。換句話說，第一焊料21僅包括第一部分而不包括第二部分。原因之一是具有10密耳厚度的第一焊料21已經能夠提供將引線框架20保持在一起所需的強度，因此不需要引線框架20之上的額外厚度。但是，基於在這個過程中覆蓋接觸區域的焊料21的量，將會需要對接觸區域進行磨削以及/或者拋光的步驟。
通過使用焊接導線32將半導體晶片30電氣連接至佈線引線25，佈線引線25的焊接位置不必限於位於半導體晶片30的正下方。在一個示例性實施例中，複數個焊接焊盤28的橫向延伸大於半導體晶片30的尺寸。這意味著能夠使用較大區域以用於焊接至半導體晶片30，而無需使佈線過度擁擠地位於半導體晶片30的正下方或者直接接近半導體晶片30。這在半導體晶片30需要許多觸點22時是特別有效的。
在一個實施例中，焊接焊盤28定位成在技術允許的條件下盡可能地靠近半導體晶片30。這使得IC封裝件中的導線長度最小化從而優化了IC封裝件的產量和性能，同時使得導線材料的使用以及整個IC封裝件的尺寸最小化。在一個實施例中，至少一個佈線引線25在佈線引線25的佈線圖案中的兩個鄰近的焊接焊盤28之間分佈。
在示例性實施例中，第一封裝用料21的熱膨脹係數(CTE)處於傳統的半導體晶片的CTE(大約2.8至3.2)與傳統的印刷電路板的CTE(大約23)之間。如下文中所解釋的，這種CTE的的選擇對於IC封裝件在高溫下進行操作的能力而言是重要的。
參照圖14a，當IC封裝件在室溫下焊接至印刷電路板時，IC封裝件的焊錫焊盤36對齊至印刷電路板的相應埠。如圖14b所示，當在高溫下對印刷電路板和IC封裝件進行操作時，印刷電路板和IC封裝件都將膨脹，但是如上文提到的，膨脹率有所不同。這樣一來，膨脹在IC封裝件與印刷電路板之間的焊錫接點以及IC封裝件的觸點22處的焊錫接點上產生應力。當應力過大時，焊錫接點將破裂，從而使得使用IC封裝件的整個產品無法使用。即使焊錫接點可能能夠承受這種應力而不會破裂，在高溫與低溫之間的多次迴圈之後，焊錫接點將開始疲勞並且可能隨著時間過去在相同的應力下破裂，如圖14c中的錫裂45所示。因此，需要仔細選擇第一焊料21的CTE，以保證應力在第一焊料21與焊錫接點之間擴散，從而獲得最佳性能。
在一個實施例中，第一焊料21也是封裝用料。在一個實施例中，第一焊料21具有7至15之間的CTE。在另一個實施例中，第一焊料21具有7至27之間的CTE。在示例性實施例中，第一焊料21是例如具有大約12(例如11至13)的CTE的環氧樹脂或者其它的熱固性或熱塑性用料的工程塑料材料。
在一個實施例中，第一焊料21的CTE取決於引線框架20的厚度。總體而言，當引線框架20較薄時，第一焊料的CTE更趨向于高端，反之亦然。
在一個實施例中，由IC封裝件的使用者執行第一焊料21的選擇性移除(步驟114)。這意味著IC封裝件通過仍然覆蓋觸點22的第一焊料21進行傳輸。在示例性實施例中，襯底正好在晶片附連以及導線焊接步驟之前傳輸至使用者。
在示例性實施例中，可以通過使用例如拋光機便利地機械移除第一焊料21。IC封裝件的使用者將第一焊料21從IC封裝件機械地移除，以在將焊錫焊盤36附連至印刷電路板以及將IC封裝件焊接至印刷電路板之前顯現IC封裝件的觸點22。為了將第一焊料21的第二部分完全移除以用於將焊錫焊盤36附連至印刷電路板並且隨後焊接至印刷電路板，第一焊料21在最終拋光階段的厚度應當為3密耳或更小。如果焊料21在引線框架20上方的初始厚度大於3密耳，則將首先使用粗糙的沙礫材料對第一焊料21的一部分進行拋光，以將厚度減小至小於3密耳用於最終拋光步驟。
在如圖5以及圖6a至圖6m所示的本發明的另一個示例性實施例中，除了第一焊料21，還使用了支承材料。仍然首先在第一側處對引線框架20進行蝕刻(步驟300，圖6b)以限定觸點22並且將第一焊料21佈置在引線框架的第一側上(步驟302，圖6c)。之後，如前述實施例中在佈置封裝用料(步驟112或212)之後所執行的那樣，接著選擇性地移除第一焊料21以暴露觸點22(步驟304，圖6d)。接著將支承材料38附連至與觸點22相接觸的襯底的第一側(步驟306，圖6e)。在一個實施例中，支承材料38還在第一焊料21與觸點22共面的位置附著至第一焊料21。
如圖6f至圖6k所示，從任選的減薄步驟(步驟307)起直到在襯底的第二側處的封裝步驟(步驟316)的過程的後續步驟與圖2d至圖2k所示的過程相同。代替前述實施例中選擇性地移除第一焊料21(步驟114、214)，在這個實施例中移除全部支承材料38，僅剩其中的觸點22暴露在外的第一焊料21(步驟318，圖61)。接著將焊錫焊盤36佈置在觸點上以用於焊接(步驟320，圖6m)，從而形成IC封裝件。
在這個實施例中，支承材料38的使用使得過程更加容易，特別是使得選擇性移除第一焊料21的步驟更加容易。這是由於處於前述步驟之前的IC封裝件僅具有引線框架20以及第一焊料21的事實，這種結構相比前述實施例中具有半導體晶片30的結構簡單得多。根據移除過程，半導體晶片30或者例如封裝用料34的其它部件可能在移除過程中受到損壞，從而減少產品的產量。在選擇性地移除第一焊料21之後對支承材料38進行附連，以提供對襯底進行支承所需的額外強度用於後續製造步驟，這種額外強度之前是由第一焊料21的移除部分提供的。
使用支承材料38還減少了選擇適當的材料作為第一焊料21的需要。第一焊料21應當具有處於特定範圍內的CTE、具有足夠的強度以將引線框架20保持在一起並且還易於通過例如機械拋光的過程移除。當同時使用支承材料38時，這些特性中的每一個都僅需要出現在材料中的一種中。在示例性實施例中，對具有適當的CTE的第一焊料21進行選擇，並且對支承材料38的強度以及移除的容易程度進行選擇。在具體實施例中，支承材料38是QFN封裝件中目前使用的高溫膠帶。由於使用者可能易於進行並且操作這種膠帶的移除過程，因此這具有使用者不需要單獨的拋光機的額外優點，從而使得該過程對於使用者而言更加便利。
在備選實施例中，支承材料38僅僅是將引線框架20保持在一起的材料，這意味著不具有第一焊料21。接著，支承材料38將僅僅附著至觸點22，並且不填充第一凹入部分24。除了將引線框架20保持在一起，支承材料38還覆蓋觸點22，以防止IC封裝件的封裝過程中的模具溢料。
在各個實施例中，能夠在佈置第一焊料21與附連半導體晶片30之間的任何時間完成選擇性移除第一焊料21以及附連支承材料38的步驟。優選地，就在選擇性移除第一焊料21之後對支承材料38進行附連，以使襯底破裂的機會最小化。在另一個實施例中，對第一焊料21的初始處置僅填充第一凹入部分24並且不在引線框架20的上方延伸，因此不需要選擇性移除並且支承材料38能夠直接附連至其上。
在如圖7以及圖8a至8k所示的本發明的另一個實施例中，直到對佈線引線25進行限定的步驟都與圖3所示的實施例相同，即步驟400至步驟408與步驟200至步驟208(示於圖8a至圖8g中)相同。但是，在這個實施例中，在第二側上對引線框架進行蝕刻之後，類似於上述實施例的步驟318，選擇性地移除第一焊料21(步驟410，圖8h)。同樣，在這個實施例中，在將支承材料38附連至襯底的第一側(步驟414，圖8j)之前，將焊錫焊盤36佈置在觸點22上(步驟412，圖8i)。接著，通過以導線焊接進行晶片附連來完成IC封裝件，從而佈置封裝用料34並且移除支承材料38(步驟416至420，圖8k至圖8m)。
由於使用者現在能夠簡單地移除支承材料38並且IC封裝件易於焊接至印刷電路板，因此在對第二支承材料38進行附連之前將焊錫焊盤36佈置在觸點22上進一步使得IC封裝件更加便於使用。這意味著使用者並不需要親自佈置焊錫焊盤36。
在圖9以及圖10a至圖10k所示的另一個實施例中，首先在第一側上對引線框架20進行蝕刻(步驟500，圖10b)，接著佈置第一焊料21(步驟502，圖10c)並且執行任選的減薄(步驟503，圖10d)。之後，將光掩模26包覆在襯底的第二側上(步驟504，圖10e)。在包覆光掩模之後，在第二側處對襯底進行蝕刻以限定佈線引線25(步驟506，圖10f)，並且接著選擇性地移除第一焊料21以暴露觸點22(步驟508，圖10g)。如圖10g所示，在這個階段，觸點22和佈線引線25都是暴露的。之後，焊接焊盤28和焊錫焊盤36在佈線引線25和觸點22處的沉積分別在單個步驟中執行(步驟510，圖10h)。接著佈置支承材料38(步驟512，圖10i)以用於隨後的晶片附連(步驟514，圖10j)和第二側上的封裝(步驟516，圖10k)。接著移除支承材料38從而完成IC封裝件(步驟518，圖101)。
通過使用單個步驟來沉積焊接層28和焊錫焊盤36，能夠減少製造過程中的步驟總數，從而簡化和優化過程。
在圖11以及圖12a至圖12j所示的再一個示例性實施例中，首先以與上述實施例中的步驟500至步驟506相同的方式限定佈線引線25(步驟600至步驟606，圖12b至圖12f)。之後，在襯底的第二側上佈置第二焊料40(步驟608，圖12g)，從而覆蓋佈線引線25和第二凹入部分27，並且還自第二凹入部分27與第一焊料21相接觸。在一個實施例中，與第一焊料21在引線框架20的第一側的上方延伸的方式相類似，第二焊料40以預定距離在襯底的第二側的上方延伸。之後，將第一焊料21和第二焊料40全部選擇性地移除以分別與觸點22和佈線引線25共面(步驟610，圖12h)。接著同時將焊接焊盤28和焊錫焊盤36分別沉積在佈線引線25和觸點22上(步驟612，圖12i)。接著通過焊接導線32將半導體晶片30附連至襯底20的第二側(步驟614，圖12j)，並且接著佈置封裝用料34以覆蓋半導體晶片30、焊接導線32、焊接焊盤28以及第二焊料40，從而完成IC封裝件(步驟616，圖12k)。
除了使用第一焊料21填充第一凹入部分24，這個實施例還使用第二焊料40來填充第二凹入部分27，以用於將引線框架20保持在一起。因此，這個第二焊料40在後續步驟中向襯底提供了額外的保持強度以完成襯底和IC封裝件(步驟610至步驟616，圖12i至圖12k)，從而進一步減少了佈線引線25在這些步驟中移位元的機會。
在一個實施例中，圖6所示的支承材料38也附連至襯底，這在引線框架20非常薄的情況下是特別有用的。
在一個實施例中，第一焊料21與第二焊料40相同。在另一個實施例中，將第二焊料40選擇成不同的。由於第二焊料40更靠近半導體晶片30，因此一個原因是相比第一焊料21需要不同的CTE需求，例如處於半導體晶片30的CTE與第一焊料21的CTE之間。
在一個實施例中，代替使用晶片附連焊盤以用於使佈線引線25與半導體晶片30電氣絕緣，將非導電的晶片附連材料選擇性地佈置到襯底20的第二側的預定區域上。在示例性實施例中，預定區域是半導體晶片將附連至襯底的區域。在一個實施例中，晶片附連材料在預定區域內佈置在佈線引線25上。這樣一來，具有晶片附連材料的區域與半導體晶片30的區域相類似。
在圖15a所示的示例性實施例中，將晶片附連材料42佈置到襯底的預定區域上，從而在這個預定區域內覆蓋第二凹入部分27，並且還以足以實現絕緣目的的厚度在這個預定區域內覆蓋佈線引線25。在圖15b所示的另一個實施例中，填充第二凹入部分27的材料與佈置在佈線引線25上的材料是不同的。例如，佈置在佈線引線25上的第一晶片附連材料42相比填充第二凹入部分27的第二晶片附連材料44具有更大的熱傳導性，以改進半導體晶片30的散熱性能。
對第二凹入部分27中的晶片附連材料的這種佈置改進了IC封裝件的封裝的品質。在前述實施例中，半導體晶片30在預定區域附連至引線框架20上之後，將形成由半導體晶片30和第二凹入部分27限定的複數個通道。根據技術以及所使用的封裝用料34，這些通道可能不能在封裝步驟中完全通過封裝用料34進行填充。這意味著將在IC封裝件內形成氣泡，並且將極大地妨礙IC封裝件的性能，例如自表面的晶片分層或者較差的向封裝件外的熱量傳輸。在對半導體晶片30進行附連之前佈置晶片附連材料以填充第二凹入部分27消除了這種問題。
能夠在襯底在第二側上成形之後以及對半導體晶片30進行附連之前的任何時間執行佈置非導電性晶片附連材料的步驟。在圖1、圖3、圖5、圖7和圖9所示的實施例中，能夠在第二側上進行蝕刻之後的任何時間佈置晶片附連材料。
在一個實施例中，非導電性晶片附連材料是工業中使用的標準的晶片附連材料。在示例性實施例中，由於晶片附連材料位於半導體晶片30的正下方，因此晶片附連材料的CTE設計成接近半導體晶片30的CTE。還由於晶片附連材料的區域和厚度的同時增大，在晶片附連材料佈置於第二凹入部分27中的情況下，這種設計是特別有利的。
在圖16以及圖17a至圖17h所示的再一個實施例中，首先在第一側上對引線框架20進行蝕刻(步驟700，圖17b)，並且將第一焊料21佈置在引線框架20的第一側上(步驟702，圖17c)。在具體實施例中，第一焊料21是光刻阻焊膜。接著在選定部分暴露阻焊膜，以在引線框架20的第一側上顯現觸點22。在具體實施例中，阻焊膜的厚度小於第一凹入部分24的深度，因此並不需要對引線框架20進行拋光以使阻焊膜與觸點22共面。在另一個實施例中，第一焊料是環氧樹脂材料。
接著將任選的支承材料38在第一側處附連至引線框架20，從而使第一焊料21與觸點22相接觸(步驟704，圖17d)。接著，引線框架20在第二側處任選地減薄(步驟705，圖17e)。接著將光掩模26佈置在引線框架20的第二側上(步驟706，圖17f)。隨後在第二側上對引線框架20進行蝕刻並且接著移除光掩模26(步驟708，圖17g)。
之後，將第二焊料40佈置在引線框架20的第二側上(步驟710，圖17h)。在示例性實施例中，第二焊料40是光刻阻焊膜。接著在選定部分暴露阻焊膜以在引線框架20的第二側上顯現焊接焊盤28。接著從引線框架20移除支承材料38(步驟712，圖17i)，將焊錫焊盤36和焊接焊盤28佈置成附連至觸點22(步驟714，圖17j)，對半導體晶片30和焊接導線32進行附連(步驟716，圖17k)，並且接著佈置封裝用料34以覆蓋半導體晶片30、焊接導線32、焊接焊盤28以及第二焊料40，從而完成IC封裝件(步驟718，圖171)。
使用光刻阻焊膜作為第一焊料21和/或第二焊料40允許製造者選擇性地暴露引線框架20的一部分同時仍然覆蓋引線框架20的其它部分。例如，在如上所示的實施例中，僅僅暴露佈線引線25的焊接位置而佈線引線25的剩餘部分仍然由阻焊膜覆蓋。在一個實施例中，當第一焊料21是阻焊膜時，阻焊膜能夠相比第一凹入部分24的深度較薄，並且觸點22與阻焊膜的表面具有間隙。使用阻焊膜同時作為第一焊料21和第二焊料40的示例性襯底的橫截面圖示於圖18a中。
另一方面，儘管環氧樹脂材料通常是較強的，但是仍然需要磨削過程來從襯底移除環氧樹脂材料。其結果是無論引線框架20的暴露部分是觸點22還是佈線引線25，環氧樹脂材料都必須與引線框架20的暴露部分共面。使用環氧樹脂材料作為第一焊料21並且使用阻焊膜作為第二焊料40的示例性襯底的橫截面圖示於圖18b中。使用環氧樹脂的優點之一是由環氧樹脂提供的額外強度意味著通常不需要任選的支承材料38。
在示例性實施例中，提供額外的引線框架材料以在製造過程中進一步強化襯底。參照圖19a，包繞引線框架20的各個獨立單元，即佈線引線25、觸點22或晶片附連焊盤設置支承環46。第一焊料21和第二焊料40都在製造過程中延伸至支承環46，使得襯底的外周不太可能移位或破裂。在另一個實施例中，系杆48從支承環46附連至至少一個佈線引線25，並且還可以附連至晶片附連焊盤50。具有系杆48進一步使具體結構變松的機會最小化。同樣，由於各個佈線引線25現在在製造過程中電氣連接，因此標準的電鍍技術能夠應用於襯底。在分離過程中移除支承環46，因此佈線引線25在使用時仍然電氣隔離。
現在參照圖2i，通過圖1中的過程製造的IC封裝件包括導電的引線框架20。引線框架20包括引線框架的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22，以及引線框架的第二側上的具有位於佈線引線25之間的第二凹入部分27的複數個佈線引線25。各個觸點22電氣連接至相應的佈線引線25。焊接焊盤28佈置在各個佈線引線的焊接位置上。
IC封裝件還包括第一焊料21。第一焊料21包括填充第一凹入部分24的第一部分以及覆蓋複數個觸點22和第一部分的第二部分。IC封裝件包括半導體晶片30，其中焊接導線32將半導體晶片30電氣連接至焊接焊盤28，以及填充第二凹入部分27並且還覆蓋複數個佈線引線25、複數個焊接焊盤28、半導體晶片30以及焊接導線32的封裝用料34。第一焊料21在第一凹入部分24與第二凹入部分27的共有區域與封裝用料34相接觸。
在如圖6k所示的本發明的另一個實施例中，IC封裝件包括導電的引線框架20。引線框架20包括在引線框架的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22，以及引線框架的第二側上的具有位於佈線引線25之間的第二凹入部分27的複數個佈線引線25。各個觸點22電氣連接至相應的佈線引線25。焊接焊盤28佈置在各個佈線引線25的焊接位置上。
IC封裝件還包括填充第一凹入部分24的第一焊料21。IC封裝件包括半導體晶片30，其中焊接導線32將半導體晶片30電氣連接至焊接焊盤28，以及填充第二凹入部分27並且還覆蓋複數個佈線引線25、複數個焊接焊盤28、半導體晶片30以及焊接導線32的封裝用料34。第一焊料21在第一凹入部分24與第二凹入部分27的共有區域與封裝用料34相接觸。IC封裝件進一步包括附連至引線框架襯底的第一側的支承材料38，從而覆蓋第一焊料21和觸點22。第二支承材料38在製造過程中支承襯底並且選定為可以容易地移除。
在如圖81所示的另一個實施例中，IC封裝件進一步包括佈置在觸點22上的焊錫焊盤36。支承材料38覆蓋第一焊料21和焊錫焊盤36。通過從IC封裝件移除支承材料38，這種IC封裝件易於附連至PCB。
在圖12k所示的IC封裝件的又一個實施例中，IC封裝件包括導電的引線框架20。引線框架20包括引線框架的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22以及引線框架20的第二側上的具有位於佈線引線25之間的第二凹入部分27的複數個佈線引線25。各個觸點22電氣連接至相應的佈線引線25。焊接焊盤28佈置在各個佈線引線的焊接位置上。焊錫焊盤36佈置在各個觸點22上。
IC封裝件還包括填充第一凹入部分24的第一焊料21，以及填充第二凹入部分27的第二焊料40。第一焊料21在第一凹入部分24與第二凹入部分27的共有區域與第二焊料40相接觸。IC封裝件包括半導體晶片30，其中焊接導線32將半導體晶片30電氣連接至焊接焊盤28，以及覆蓋第二焊料40、複數個焊接焊盤28、半導體晶片30以及焊接導線32的封裝用料34。IC封裝件易於通過焊錫焊盤36焊接至外部印刷電路板。
在一個實施例中，IC封裝件還包括位於引線框架20的第二側與半導體晶片30之間的預定區域中的晶片附連材料。在一個實施例中，晶片附連材料設置在引線框架20的預定區域內的佈線引線25上。在另一個實施例中，晶片附連材料設置在佈線引線25上並且還填充在預定區域內位於佈線引線25之間的第二凹入部分27。
在本發明的另一個方面中，提供用於製造IC封裝件的襯底。襯底的俯視圖示於圖13中，其中沿線A-A截取的橫截面示於圖2g中。用於對半導體晶片進行附連的期望區域也示於圖13中用於參考。襯底包括導電的引線框架20。引線框架20包括引線框架的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22以及引線框架的第二側上的具有位於佈線引線25之間的第二凹入部分27的複數個佈線引線25。各個觸點22電氣連接至相應的佈線引線25。焊接焊盤28佈置在各個佈線引線25的焊接位置上。襯底進一步包括第一焊料21，第一焊料21具有填充第一凹入部分24的第一部分，以及在引線框架20的第一側處覆蓋第一部分和觸點22的第二部分。第一焊料21在第一凹入部分24與第二凹入部分27的共有區域暴露於引線框架20的第二側。
在圖6i所示的另一個實施例中，第一焊料21僅具有填充第一凹入部分24的第一部分。襯底進一步包括在引線框架20的第一側處覆蓋第一焊料21和觸點22的支承材料38。
在圖8j所示的再一個實施例中，襯底進一步包括佈置在觸點22上的焊錫焊盤36。支承材料38在引線框架的第一側處覆蓋第一焊料和焊錫焊盤36。
在圖12i所示的再一個實施例中，襯底包括導電的引線框架20。引線框架20包括引線框架20的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22以及引線框架20的第二側上的具有位於佈線引線25之間的第二凹入部分27的複數個佈線引線25。各個觸點22電氣連接至相應的佈線引線25。焊接焊盤28佈置在各個佈線引線25的焊接位置上。襯底進一步包括第一焊料21，第一焊料21具有填充第一凹入部分24的第一部分。襯底還包括填充第二凹入部分27的第二焊料40。第二焊料40在第一凹入部分24與第二凹入部分27的共有區域與第一焊料21相接觸。
在一個實施例中，IC封裝件還包括位於引線框架20的第二側上的預定區域中的晶片附連材料。在一個實施例中，晶片附連材料設置在引線框架20的預定區域內的佈線引線25上。在另一個實施例中，晶片附連材料設置在佈線引線25上並且還填充在預定區域內位於佈線引線25之間的第二凹入部分27。在另一個實施例中，第一晶片附連材料佈置在佈線引線25上並且第二晶片附連材料設置成填充第二凹入部分27。
這樣，對本發明的示例性實施例進行了完整描述。儘管說明書參照具體實施例，但是對於本領域普通技術人員顯而易見的是，可以通過這些具體細節的變型實施本發明。因此，本發明不應當解釋成限於本文所述的實施例。
例如，還能夠通過例如蝕刻的除了進行機械拋光以暴露觸點22之外的其它方法移除第一焊料21。
儘管實施例示出的步驟都以特定循序執行，但是本領域普通技術人員能夠在不偏離本發明的範圍的前提下根據需要對順序進行修改。例如，本領域普通技術人員公知的是，能夠在暴露觸點22時的任何階段佈置焊錫焊盤36，例如在選擇性移除第一焊料21之後，或者對支承材料38進行附連或移除之後。
在一個實施例中，在限定佈線引線25之前佈置焊接焊盤28。在這種情況下，除了化學鍍技術，還能夠使用電鍍佈置焊接焊盤28。
在一個實施例中，第一焊料21的第一部分和第二部分在單獨步驟而非同一步驟中進行佈置。
在圖20a和圖20b所示的另一個實施例中，示出了通過選擇性沉積例如阻焊膜的光刻材料作為第二焊料40的襯底的俯視圖和橫截面圖。在這個實施例中，襯底的引線框架20包括引線框架20的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22。引線框架20還包括引線框架20的第二側上的具有位於焊接點52之間的第二凹入部分27的複數個電氣絕緣的焊接位置或焊接點52(在圖20a中將52的線指示器移動至路徑的頂部)。各個觸點22直接電氣連接至相應的焊接點52或者通過佈線引線25電氣連接至相應的焊接點52。
第二焊料40佈置在引線框架20的第二側的預定區域或選定區域上。第二焊料40根據使用者的需要在預定區域內部分填充或者完全填充第二凹入部分27。第二焊料40還在例如晶片附連焊盤50未移除引線框架材料的區域中沉積在引線框架20的第二側的表面上。第二焊料40設置成用於將複數個焊接點52保持在一起，從而防止IC封裝過程中的任何焊接點52的移位，並且填充由二次蝕刻或頂部蝕刻形成的凹槽。
另一方面，引線框架20的第二側暴露在預定區域的外側。在這個實施例中，暴露區域包括複數個焊接點52的表面。此處的“表面”的意思是沿平行於引線框架20的第一表面或第二表面的平面的表面。焊接點52通過焊接焊盤28進行電鍍，以用於通過焊接導線焊接至半導體晶片。
如上所述，第二焊料40僅佈置在選定區域上並且未佈置在其它區域上。為了選擇性地佈置或者暴露第二焊料40，第二焊料40必須易於呈現出期望的形狀。儘管使用環氧樹脂材料提供了更好的保持強度，但是環氧樹脂的形狀必須首先由應用過程中的模具或模版的形狀決定，並且環氧樹脂的形狀的進一步改變僅能夠通過機械拋光完成，從而受到形狀可得以改變的方式的嚴重限制。例如，使用環氧樹脂材料難以實現非平面外形或者選擇性地佈置在預定區域上。
在本發明的示例性實施例中，第二焊料40由光刻材料或者例如聚(甲基丙烯酸甲酯)(PMMA)、聚(甲基戊二醯亞胺)(PMGI)等的“阻焊膜”製成。這種光刻材料能夠應用到引線框架表面上，接著使用傳統技術進行選擇性佈置或暴露，從而形成具有預定覆蓋區域的引線框架表面。阻焊膜填充凹槽並且能夠在使用導電晶片附連材料時防止焊接點或佈線引線短路，從而提高襯底的熱性能。在一個實施例中，阻焊膜具有固定厚度，因此當阻焊膜覆蓋一些凹入部分以及例如佈線引線的一些未蝕刻部分時，阻焊膜的輪廓是非平面的。
在圖21a和圖21b所示的另一個示例性實施例中，暴露區域包括焊接點52的表面以及佈線引線25。焊接點52通過焊接焊盤28進行電鍍，而佈線引線25暴露至環境並且將在封裝過程中與封裝用料相接觸。在另一個實施例中，對佈線引線25的暴露表面進行附著力增強處理以向封裝用料提供額外的保持強度。在一個實施例中，該處理是通過粗化劑對引線框架材料進行機械粗糙化。在另一個實施例中，該處理是對引線框架材料進行的化學粗糙化(例如微蝕刻)。在又一個實施例中，該處理是在引線框架材料上佈置粗糙塗層。上述過程的組合在不同實施例中也是可能的。
在圖22a和圖22b所示的又一個示例性實施例中，將第二焊料40佈置在半導體晶片將附連至其上的引線框架20的中心部分上，在此稱作晶片附連區域51。這個晶片附連區域51內的第二凹入部分27由第二焊料40完全填充。如圖22a所示，引線框架20還包括位於晶片附連區域51內的晶片附連焊盤50。這個晶片附連區域外側的引線框架20暴露於包括佈線引線25的側表面在內的環境，例如晶片附連區域51外側的佈線引線25和第二凹入部分27。
在另一個實施例中，還對引線框架20的第二側上的暴露區域進行附著力增強處理以改進封裝用料的保持強度。相比上述的兩個實施例，這個實施例具有較大的暴露區域，因此附著力增強處理的效果更佳顯著。
在一個實施例中，將第一焊料21佈置在引線框架20的第一側上，從而填充第一凹入部分24。觸點22從第一焊料21暴露以用於電氣連接至其它元件。在不同實施例中，第一焊料21能夠是環氧樹脂材料或光刻材料。
在另一個實施例中，包繞引線框架20設置支承環46，其中包括每個觸點22和焊接點52。第一焊料21以及/或者第二焊料40從引線框架20的周界延伸至支承環46。支承環46提供額外的強度，以用於焊料在製造過程中將引線框架20保持在一起。如圖21a所示，也能夠對支承環46的部分進行附著力增強處理，以用於改進與封裝用料的附著力。
在一個實施例中，襯底包括從引線框架的第一側延伸至引線框架的第二側的晶片附連焊盤50。晶片附連焊盤50在引線框架20的第一側、第二側或兩側上劃分成複數個段。對相鄰的劃分之間的區域進行蝕刻以形成第一凹入部分24或第二凹入部分27的一部分。作為示例，在圖20a中，晶片附連焊盤50在引線框架的第二側上劃分為具有相同形狀的四個正方形段。第二焊料40佈置在相鄰的段之間的區域中，以將晶片附連焊盤固定在引線框架內。
晶片附連焊盤50的這種構造增大了焊料與晶片附連焊盤50之間的接觸的表面積，從而改進了焊料朝向晶片附連焊盤50的保持強度。由於相鄰的分段並不需要彼此電氣隔離，因此相鄰的段之間的凹入部分並不需要與第一凹入部分或第二凹入部分具有相同深度。同樣，隨著更多的引線框架材料被移除，由於晶片附連焊盤50中剩餘的引線框架材料的量減少，因此襯底的熱性能降低。
在例如圖21a所示的另一個實施例中，將晶片附連焊盤50的各個段的中心部分上的第二焊料40選擇性地移除，並且如上所述對暴露區域進行附著力增強處理。這種構造提供了將晶片固定至引線框架以及封裝用料的材料的改進的附著力，同時不會損害焊料的保持強度。
在另一個實施例中，僅僅在第一側上而不在第二側上對晶片附連焊盤50進行劃分。還可以對晶片附連焊盤50在第二側上的暴露部分進行附著力增強處理。這種構造使得附著性能最大化，同時仍然提供第一側上的增大的表面積以用於將第一焊料21保持在其上。
在如圖23所示的本發明的另一個方面中，公開了具有基座結構的用於IC封裝件的襯底。在一個實施例中，襯底的引線框架20包括引線框架20的第一側上的具有位於觸點22之間的第一凹入部分24的複數個觸點22。引線框架20還包括引線框架20的第二側上的具有位於焊接點52之間的第二凹入部分27的複數個電氣絕緣的焊接點52。觸點22並不直接佈置成與焊接點52相對。各個觸點22通過佈線引線25電氣連接至相應的焊接點52。焊接焊盤28在焊接點52中的每一個上進行電鍍，以用於通過焊接導線焊接至半導體晶片。
在這個實施例中，由引線框架材料製成的基座結構54形成為與焊接點52中的至少一個直接相對地朝向引線框架20的第一側延伸。在示例性實施例中，基座結構54的遠端與觸點22共面，並且基座結構54沿其側表面具有凹形輪廓。基座結構的近端位於第一凹入部分24的最深的部分。在另一個實施例中，基座結構54沿其側表面具有底切，從而意味著基座結構54沿其側表面的橫截面積小於遠端處的橫截面積。第一焊料21佈置在第一凹入部分24中，並且還佈置在基座結構54的側表面以及遠端上。
在另一個實施例中，基座結構54還佈置成沿至少一個佈線引線25與佈線引線25直接相對。
基座結構54提供了更大的表面積以用於將第一焊料21保持在襯底上，從而提高第一焊料21的性能。通過與焊接點52直接相對地形成基座結構，當對第一焊料21進行佈置時能夠防止焊接點52遠離襯底彎曲，從而防止焊接點52在後續過程中的移位並且因此而降低產量。同樣，由於焊接點52相比佈線引線25通常具有較大寬度，因此定位成與焊接點直接相對的基座結構54能夠具有更大的表面積以及更大的體積。基座結構54還朝向引線框架20的第一側移動引線的重心，從而提高的襯底的穩定性。覆蓋基座結構54的遠端防止了襯底焊接至電路板時其下方的不期望的電氣連接。
在示例性實施例中，第一焊料21是光刻材料。光刻材料能夠包覆在引線框架20的第一側上而不考慮其外形，從而意味著不需要完成額外步驟以保證覆蓋基座結構54的遠端。在另一個實施例中，第一焊料21是環氧樹脂材料，但是將多餘的環氧樹脂移除之後必須在遠端的頂部上包覆薄層光刻材料，以保證基座結構54的電氣隔離。
圖24示出了製造如圖20至圖23所示的襯底的方法的流程圖。首先在第一側上對引線框架進行蝕刻(步驟800)。在這個步驟中形成觸點、基座結構以及晶片附連焊盤的第一側。接著，佈置第一焊料(步驟802)。此處假設第一焊料是光刻材料。接著選擇性地暴露第一側(步驟804)以暴露觸點22但是仍然覆蓋基座結構以及晶片附連焊盤。
接著在第二側上任選地減薄引線框架(步驟805)。接著在第二側進行與上述相類似的步驟(步驟806、808和810)。第二焊料是光刻材料。形成了焊接點、佈線引線以及晶片附連焊盤的第二側。之後，選擇性地暴露上文參照圖20至圖22在說明書中提到的焊接點和焊接區域。接著將附著力增強層(步驟812)與焊錫焊盤和焊接焊盤(步驟814)一起佈置在引線框架上，從而完成襯底。製造IC封裝件的其餘步驟(晶片附連、導線焊接、封裝等)與上述實施例(步驟816和步驟818)相同。
對於本領域普通技術人員而言顯而易見的是，能夠對圖24中的流程圖中的步驟的順序進行改變而不會影響最終產品。例如，用於製造襯底的第一側和第二側的步驟是彼此獨立的，並且技術人員能夠從第二側開始而不是從第一側開始製造襯底。在一個實施例中，首先製造將環氧樹脂材料作為焊料的一側，以使襯底在後續加工中的翹曲最小化。還能夠在附著力增強層之前佈置焊錫焊盤和焊接焊盤。
在如圖25a至圖25d所示的本發明的另一個實施例中，公開了利用第二焊料40的選擇性暴露的系統封裝(SIP)裝置。引線框架20的第一側包括具有佈置在複數個觸點22之間的第一焊料21的複數個觸點22。除了焊接點52和佈線引線25，引線框架20的第二側還包括具有位於電氣隔離部件(EIF)56之間的第二凹入部分27的至少一個EIF56。類似於佈線引線25，將位於EIF56之間的引線框架材料完全移除，使得EIF彼此電氣隔離。EIF56能夠是使用引線框架材料製造的任何部件，例如天線56a、用於RF調諧的感應器(未示出)以及用於任何類型的主動或被動部件的附連位置。如圖25b所示，每個EIF56都能夠包括焊接點52以用於焊接至半導體晶片或其它外部裝置，或者能夠設置佈線引線25以用於連接至EIF56之間。
在這個實施例中，只有用於半導體晶片的晶片附連區域選擇性地佈置有第二焊料40，即選擇性地暴露EIF56位於其中的區域。能夠如上所述地對EIF56的暴露的引線框架材料進行附著力增強處理。
還參照圖25b和圖25d，本發明還能夠用在倒裝晶片半導體晶片上。在佈置有第二焊料40的晶片附連區域內，製造開口以暴露各個焊接點52。可以基於倒裝晶片附連所使用的方法而將焊接焊盤28佈置在焊接點52上，以用於直接焊接至半導體晶片。
在又一個實施例中，還圍繞EIF56的焊接點52選擇性地佈置第二焊料40。這種情況下的第二焊料40用於防止焊錫材料焊接至EIF56從而流向不期望的區域並且使電路短路或者流入其將妨礙導線焊接過程的導線焊接區域中。
在一個實施例中，從第一側和第二側蝕刻的總深度結合起來大於引線框架20的厚度。例如，對於厚度為5密耳的引線框架20而言，從第一側的第一蝕刻將例如3密耳的第一深度的引線框架材料移除，即第一凹入部分24的深度為3密耳。在這個階段，蝕刻區域具有從第二表面延伸的2密耳的剩餘厚度。從第二側的第二蝕刻將同樣將例如3密耳的引線框架材料移除。如果沒有通過第一蝕刻對該區域進行預先蝕刻，則這個區域的剩餘厚度是從第一表面延伸的2密耳。如果該區域已經通過第一蝕刻進行了預先蝕刻，則將移除引線框架材料的剩餘的2密耳，從而在凹入部分的兩側使引線框架材料完全電氣隔離。蝕刻劑將不會蝕刻佈置在第一凹入部分中的第一焊料，因此蝕刻將在2密耳之後停止。兩次蝕刻的結合深度或總深度實際上為6密耳深，以保證沒有引線框架材料意外地留在應當完全電氣隔離的區域上。
應當理解，本發明提到的襯底是在多重襯底佈置成矩陣形式的襯底帶中製造的。在示例性實施例中，襯底帶具有包繞襯底的矩陣的支承環。支承環在襯底的第一表面與第二表面之間延伸，從而提供用於第一焊料和/或第二焊料的物理結構以在製造過程中保持在其上，這將改進襯底的強度並減少襯底的翹曲(即，使襯底更加平整)。
上列詳細說明乃針對本發明之一可行實施例進行具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
綜上所述，本案不僅於技術思想上確屬創新，並具備習用之傳統方法所不及之上述多項功效，已充分符合新穎性及進步性之法定發明專利要件，爰依法提出申請，懇請　貴局核准本件發明專利申請案，以勵發明，至感德便。
20．．．引線框架
21．．．第一焊料
22．．．複數個觸點
24．．．第一凹入部分
25．．．佈線引線
26．．．光掩模
27．．．第二凹入部分
28．．．焊接焊盤
30．．．半導體晶片
32．．．焊接導線
34．．．封裝用料
36．．．焊錫焊盤
38．．．支承材料
40．．．第二焊料
42．．．晶片附連材料
44．．．第二晶片附連材料
45．．．錫裂
46．．．支承環
50．．．晶片附連焊盤
51．．．晶片附連區域
52．．．焊接點
56．．．電氣隔離部件(EIF)
56a．．．天線
100．．．在第一側上對引線框架進行蝕刻
102．．．佈置第一焊料
103．．．在第二側上減薄引線框架
104．．．將光掩模包覆在第二側上
106．．．在第二側上對引線框架進行蝕刻
108．．．將焊接層佈置在第二側上
110．．．晶片附連和導線焊接
112．．．在第二側上對襯底、晶片和導線進行封裝
114．．．將第一焊料移除
116．．．對焊錫焊盤進行附連
200．．．在第一側上對引線框架進行蝕刻
202．．．佈置第一焊料
203．．．在第二側上減薄引線框架
204．．．將焊接層佈置在第二側上
206．．．將光掩模包覆在第二側上
208．．．在第二側上對引線框架進行蝕刻
210．．．晶片附連和導線焊接
212．．．在第二側上對襯底、晶片和導線進行封裝
214．．．將第一焊料移除
216．．．對焊錫焊盤進行附連
300．．．在第一側上對引線框架進行蝕刻
302．．．佈置第一焊料
304．．．將第一焊料選擇性地移除
306．．．對支承材料進行附連
307．．．在第二側上減薄引線框架
308．．．將光掩模包覆在第二側上
310．．．在第二側上對引線框架進行蝕刻
312．．．將焊接層佈置在第二側上
314．．．晶片附連和導線焊接
316．．．在第二側上對襯底、晶片和導線進行封裝
318．．．將支承材料移除
320．．．對焊錫焊盤進行附連
400．．．在第一側上對引線框架進行蝕刻
402．．．佈置第一焊料
403．．．在第二側上減薄引線框架
404．．．將焊接層佈置在第二側上
406．．．將光掩模包覆在第二側上
408．．．在第二側上對引線框架進行蝕刻
410．．．將第一側上的第一焊料選擇性地移除
412．．．將焊錫焊盤佈置在第一側上
414．．．將支承材料附連在第一側上
416．．．晶片附連和導線焊接
418．．．在第二側上對襯底、晶片和導線進行封裝
420．．．將支承材料移除
500．．．在第一側上對引線框架進行蝕刻
502．．．佈置第一焊料
503．．．在第二側上減薄引線框架
504．．．將光掩模包覆在第二側上
506．．．在第二側上對引線框架進行蝕刻
508．．．將第一側上的第一焊料選擇性地移除
510．．．將焊錫焊盤佈置在第一側上並且將焊接層佈置在第二側上
512．．．將支承材料附連在第一側上
514．．．晶片附連和導線焊接
516．．．在第二側上對襯底、晶片和導線進行封裝
518．．．將支承材料移除
600．．．在第一側上對引線框架進行蝕刻
602．．．佈置第一焊料
603．．．在第二側上減薄引線框架
604．．．將光掩模包覆在第二側上
606．．．在第二側上對引線框架進行蝕刻
608．．．將第二焊料佈置在第二側上
610．．．將第一焊料和第二焊料選擇性地移除
612．．．佈置焊錫焊盤和焊接焊盤
614．．．晶片附連和導線焊接
616．．．在第二側上對襯底、第二焊料、晶片和導線進行封裝
700．．．在第一側上對引線框架進行蝕刻
702．．．佈置第一焊料
704．．．將支承材料附連在第一側上
705．．．在第二側上減薄引線框架
706．．．將光掩模包覆在第二側上
708．．．在第二側上對引線框架進行蝕刻
710．．．佈置第二焊料
712．．．將支承材料移除
714．．．佈置焊錫焊盤
716．．．晶片附連和導線焊接
718．．．在第二側上對襯底、晶片和導線進行封裝
800．．．在第一側上對引線框架進行蝕刻
802．．．佈置第一焊料
804．．．選擇性地暴露第一側
805．．．在第二側上減薄引線框架
806．．．在第二側上對引線框架進行蝕刻
808．．．佈置第二焊料
810．．．選擇性地暴露第二側
812．．．佈置附著力增強層
814．．．佈置焊錫焊盤和焊接焊盤
816．．．晶片附連和導線焊接
818．．．在第二側上對襯底、晶片和導線進行封裝
請參閱有關本發明之詳細說明及其附圖，將可進一步瞭解本發明之技術內容及其目的功效；有關附圖為：
圖一是製造根據本發明的實施例的積體電路晶片封裝件的方法的流程圖。
圖二a至圖二k是處於圖1所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖三是製造根據本發明的另一個實施例的積體電路晶片封裝件的方法的流程圖。
圖四a至圖四k是處於圖三所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖五是製造根據本發明的又一個實施例的積體電路晶片封裝件的方法的流程圖。
圖六a至圖六m是處於圖五所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖七是製造根據本發明的再一個實施例的積體電路晶片封裝件的方法的流程圖。
圖八a至圖八m是處於圖七所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖九是製造根據本發明的再一個實施例的積體電路晶片封裝件的方法的流程圖。
圖十a至圖十l是處於圖九所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖十一是製造根據本發明的再一個實施例的積體電路晶片封裝件的方法的流程圖。
圖十二a至圖十二k是處於圖十一所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖十三是圖二g所示的襯底的俯視圖。
圖十四a是在室溫下焊接至印刷電路板的IC封裝件的側視圖。
圖十四b是在IC封裝件的CTE低於印刷電路板的CTE時處於高溫下的圖十四a所示的IC封裝件的側視圖。
圖十四c示出了IC封裝件與印刷電路板之間的錫裂。
圖十五a是根據本發明的實施例的IC封裝件的橫截面圖，其中示出了填充第二凹入部分並且附連至半導體晶片(die)的晶片附連材料。
圖十五b是根據本發明的實施例的IC封裝件的橫截面圖，其中示出了填充第二凹入部分並且附連至半導體晶片的單獨晶片附連材料。
圖十六是製造根據本發明的再一個實施例的積體電路晶片封裝件的方法的流程圖。
圖十七a至圖十七l是處於圖十六所示的方法的不同步驟中的積體電路晶片封裝件的橫截面圖。
圖十八a是根據本發明的實施例的襯底的橫截面圖，該襯底使用光刻阻焊膜(solder mask)作為第一焊料以及第二焊料。
圖十八b是根據本發明的實施例的襯底的橫截面圖，該襯底使用光刻阻焊膜作為第一焊料並且使用環氧樹脂材料作為第二焊料。
圖十九a是根據本發明的實施例的襯底的俯視圖，其中示出了包繞襯底設置的支承環。
圖十九b是圖十九a所示的襯底的俯視圖，其中通過系杆將各個佈線引線和晶片附連焊盤連接至支承環。
圖二十a是根據本發明的實施例的襯底的俯視圖，其中示出了選擇性地暴露的第二焊料。
圖二十b是圖二十a所示的襯底的橫截面圖。
圖二十一a是根據本發明的另一個實施例的襯底的俯視圖，其中示出了選擇性地暴露的第二焊料。
圖二十一b是圖二十一a所示的襯底的橫截面圖。
圖二十二a是根據本發明的又一個實施例的襯底的俯視圖，其中示出了選擇性地暴露的第二焊料。
圖二十二b是圖二十二a所示的襯底的橫截面圖。
圖二十三是根據本發明的實施例的襯底的橫截面圖，其中在佈線引線中具有基座結構。
圖二十四是用於製造圖二十至圖二十三所示的襯底的流程圖。
圖二十五a是根據本發明的實施例的系統封裝(System-in-Package)裝置的仰視圖。
圖二十五b是圖二十五a所示的系統封裝裝置的俯視圖。
圖二十五c是沿線A-A截取的圖二十五b所示的裝置的橫截面圖。
圖二十五d是沿線B-B截取的圖二十五b所示的裝置的橫截面圖。
100．．．在第一側上對引線框架進行蝕刻
102．．．佈置第一焊料
103．．．在第二側上減薄引線框架
104．．．將光掩模包覆在第二側上
106．．．在第二側上對引線框架進行蝕刻
108．．．將焊接層佈置在第二側上
110．．．晶片附連和導線焊接
112．．．在第二側上對襯底、晶片和導線進行封裝
114．．．將第一焊料移除
116．．．對焊錫焊盤進行附連

Claims (32)

  1. 一種用於積體電路封裝件之襯底，其包括：a.導電之引線框架，該導電之引線框架具有第一側和相對之第二側，該引線框架包括：複數個觸點，該複數個觸點位於該第一側上；第一凹入部分，該第一凹入部分位於該複數個觸點之間；複數個電氣隔離之焊接點，該複數個電氣隔離之焊接點位於該第二側上，各個焊接點電氣連接至該複數個觸點中之一個；第二凹入部分，該第二凹入部分位於該複數個焊接點之間；b.第一焊料，該第一焊料佈置在該第一凹入部分中，其中，將該第一焊料之一部分移除，使得該第一焊料與該複數個觸點共面但是並不覆蓋該複數個觸點；c.複數個焊接焊盤，該複數個焊接焊盤佈置在該複數個焊接點上；以及d.第二焊料，該第二焊料佈置在該第二凹入部分之至少一部分中；由此，該第一焊料將該複數個焊接點保持在一起。
  2. 如申請專利範圍第1項所述之襯底，其中該第一焊料和該第二焊料中之至少一個由光刻材料製成，從而通過該光刻材料之顯影允許該引線框架之選定區域之選擇性暴露。
  3. 如申請專利範圍第2項所述之襯底，其中對該選定區域進 行附著力增強處理。
  4. 如申請專利範圍第2項所述之襯底，其中該選定區域包括該焊接點和適於將半導體晶片附連至其上之晶片附連區域外側之該第二凹入部分。
  5. 如申請專利範圍第2項所述之襯底，其中該引線框架進一步包括位於該引線框架之該第二側上之至少一個佈線引線，各個佈線引線將該複數個焊接點中之一個電氣連接至該複數個觸點中之一個。
  6. 如申請專利範圍第5項所述之襯底，其中該引線框架進一步包括從該引線框架之該第二側朝向該引線框架之該第一側延伸之至少一個基座結構，其中該基座結構之遠端與該複數個觸點共面。
  7. 如申請專利範圍第6項所述之襯底，其中每個該基座結構都形成為與該複數個焊接點中之一個直接相對。
  8. 如申請專利範圍第1項所述之襯底，該襯底進一步包括附連在該引線框架之該第一側上之支承材料，該支承材料附連至該複數個觸點並且對該複數個觸點進行支承，其中，複數個焊錫焊盤佈置在該複數個觸點上，該支承材料覆蓋該第一焊料和該複數個焊錫焊盤。
  9. 如申請專利範圍第1項所述之襯底，該襯底進一步包括選擇性地佈置到該引線框架之該第二側上之預定區域上之非導電之晶片附連材料。
  10. 如申請專利範圍第1項所述之襯底，其中該引線框架進一步包括在該第一側與該第二側之間延伸之晶片附連焊盤，該晶片附連焊盤在該第一側和該第二側中之至少一個 上劃分成複數個段，相鄰之段之間形成有凹入部分。
  11. 如申請專利範圍第1項所述之襯底，其中至少一個該焊接點進一步包括將該焊接點連接至在該襯底中包繞各個獨立單元之支承環之系杆。
  12. 如申請專利範圍第1項所述之襯底，其中該第一焊料具有處於7至27之間之熱膨脹係數。
  13. 如申請專利範圍第1項所述之襯底，其中該襯底之該第二側進一步包括至少一個電氣隔離特徵，該第二凹入部分使該至少一個電氣隔離特徵分離。
  14. 如申請專利範圍第1項所述之襯底，其中圍繞該至少一個電氣隔離特徵之焊接點選擇性地佈置第二焊料。
  15. 如申請專利範圍第1項所述之襯底，該襯底進一步包括在該襯底中包繞各個獨立單元之支承環。
  16. 一種積體電路封裝件，其包括：a.根據申請專利範圍第1項所述之襯底；b.至少一個半導體晶片，該至少一個半導體晶片附連至該引線框架之該第二側上；c.焊接導線，該焊接導線將該半導體晶片電氣連接至該複數個焊接焊盤；以及d.封裝用料，該封裝用料在該第二側上對該半導體晶片、該焊接導線和該引線框架進行封裝。
  17. 一種製造用於積體電路封裝件之襯底之方法，所述方法包括以下步驟：a.在第一側上成形引線框架，從而形成複數個觸點和位於該複數個觸點之間之第一凹入部分； b.將第一焊料佈置在該引線框架之該第一側上，該第一焊料填充該第一凹入部分；c.將該第一焊料之一部分移除，使得該第一焊料與該複數個觸點共面但是不覆蓋該複數個觸點；d.在相對之第二側上成形該引線框架，從而形成複數個電氣隔離之焊接點和位於該複數個焊接點之間之第二凹入部分；e.將複數個焊接焊盤佈置在該複數個焊接點上；以及f.將第二焊料佈置在該第二凹入部分之至少一部分中；由此，該第一焊料將該複數個焊接點保持在一起。
  18. 如申請專利範圍第17項所述之方法，其中該第一焊料和該第二焊料中之至少一個由光刻材料製成，其中，通過該光刻材料之顯影選擇性地暴露該引線框架之選定區域。
  19. 如申請專利範圍第18項所述之方法，該方法進一步包括對該選定區域進行附著力增強處理之步驟。
  20. 如申請專利範圍第18項所述之方法，其中該選定區域包括該焊接點和位於適於將半導體晶片附連至其上之晶片附連區域外側之該第二凹入部分。
  21. 如申請專利範圍第17項所述之方法，其中該引線框架之該第二側上之該成形步驟在該引線框架之該第二側上進一步形成至少一個佈線引線，各個佈線引線將該複數個焊接點中之一個電氣連接至該複數個觸點中之一個。
  22. 如申請專利範圍第21項所述之方法，其中該引線框架之該第一側上之該成形步驟進一步形成自該引線框架之該 第二側朝向該引線框架之該第一側延伸之至少一個基座結構，其中該基座結構之遠端與該複數個觸點共面。
  23. 如申請專利範圍第22項所述之方法，其中每個該基座結構都形成為與該複數個焊接點中之一個直接相對。
  24. 如申請專利範圍第17項所述之方法，該方法進一步包括將支承材料附連在該引線框架之該第一側上之步驟，該支承材料附連至該複數個觸點並且對該複數個觸點進行支承，其中，複數個焊錫焊盤佈置在該複數個觸點上，該支承材料覆蓋該第一焊料和該複數個焊錫焊盤。
  25. 如申請專利範圍第17項所述之方法，該方法進一步包括將非導電之晶片附連材料選擇性地佈置到該引線結構之該第二側上之預定區域上之步驟。
  26. 如申請專利範圍第17項所述之方法，其中該引線框架之該成形步驟進一步形成在該第一側與該第二側之間延伸之晶片附連焊盤，該晶片附連焊盤在該第一側和該第二側中之至少一個上劃分成複數個段，相鄰之段之間形成有凹入部分。
  27. 如申請專利範圍第17項所述之方法，其中該引線框架之該第二側之該成形步驟進一步形成將至少一個該焊接點連接至在該襯底中包繞各個獨立單元之支承環之系杆。
  28. 如申請專利範圍第17項所述之方法，其中該第一焊料具有處於7至27之間之熱膨脹係數。
  29. 如申請專利範圍第17項所述之方法，其中該襯底之該第二側之該成形步驟進一步形成至少一個電氣隔離特徵，該第二凹入部分使該至少一個電氣隔離特徵分離。
  30. 如申請專利範圍第17項所述之方法，該方法進一步包括圍繞該至少一個電氣隔離特徵之焊接點選擇性地佈置第二焊料之步驟。
  31. 如申請專利範圍第17項所述之方法，其中該成形步驟進一步形成在該襯底中包繞各個單獨單元之支承環。
  32. 一種製造積體電路封裝件之方法，所述方法包括以下步驟：a.提供根據申請專利範圍第1項所述之襯底；b.將至少一個半導體晶片附連至該引線框架之該第二側上；c.通過焊接導線將該半導體晶片電氣連接至該複數個焊接焊盤；d.在該第二側上對該半導體晶片、該焊接導線以及該引線框架進行封裝。
TW100145505A 2010-12-09 2011-12-09 A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same TWI459514B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US42161610P 2010-12-09 2010-12-09

Publications (2)

Publication Number Publication Date
TW201227880A TW201227880A (en) 2012-07-01
TWI459514B true TWI459514B (zh) 2014-11-01

Family

ID=46198525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145505A TWI459514B (zh) 2010-12-09 2011-12-09 A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same

Country Status (3)

Country Link
US (2) US8513786B2 (zh)
TW (1) TWI459514B (zh)
WO (1) WO2012077060A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105620B1 (en) 2012-12-27 2015-08-11 Stats Chippac Ltd. Integrated circuit packaging system with routable traces and method of manufacture thereof
US9177897B1 (en) 2013-06-28 2015-11-03 Stats Chippac Ltd. Integrated circuit packaging system with trace protection layer and method of manufacture thereof
US9190349B1 (en) 2013-06-28 2015-11-17 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US9620480B1 (en) 2013-06-28 2017-04-11 STATS ChipPAC Pte. Ltd Integrated circuit packaging system with unplated leadframe and method of manufacture thereof
US10607927B2 (en) 2016-09-09 2020-03-31 Texas Instruments Incorporated Spot-solderable leads for semiconductor device packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169651B2 (en) * 2004-08-11 2007-01-30 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6429515B1 (en) * 2000-05-05 2002-08-06 Amkor Technology, Inc. Long wire IC package
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR20060079754A (ko) 2003-06-25 2006-07-06 어드밴스드 인터커넥트 테크놀로지스 리미티드 반도체 패키지용 칩 패드가 라우트된 리드 프레임
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US20070278629A1 (en) * 2006-06-06 2007-12-06 International Business Machines Corporation Method and structure for improving the reliability of leadframe integrated circuit packages
US8110906B2 (en) * 2007-01-23 2012-02-07 Infineon Technologies Ag Semiconductor device including isolation layer
CN100539054C (zh) * 2007-03-13 2009-09-09 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
US8110447B2 (en) 2008-03-21 2012-02-07 Fairchild Semiconductor Corporation Method of making and designing lead frames for semiconductor packages
US8803300B2 (en) * 2009-10-01 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with protective coating and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169651B2 (en) * 2004-08-11 2007-01-30 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads

Also Published As

Publication number Publication date
WO2012077060A1 (en) 2012-06-14
US20120149154A1 (en) 2012-06-14
US20120146200A1 (en) 2012-06-14
US8513786B2 (en) 2013-08-20
TW201227880A (en) 2012-07-01
US8569110B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
TWI559478B (zh) 預置通孔之嵌入式封裝
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US10748840B2 (en) Chip-size, double side connection package and method for manufacturing the same
US7531381B2 (en) Manufacturing method of a quad flat no-lead package structure
US8338924B2 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
TW201703210A (zh) 半導體封裝及其製造方法
US9431335B2 (en) Molding compound supported RDL for IC package
US8772089B2 (en) Chip package structure and manufacturing method thereof
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
TW200845350A (en) Dual or multiple row package
TWI247371B (en) Semiconductor package and method for manufacturing the same
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP2005286057A (ja) 回路装置およびその製造方法
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
TW201123391A (en) Lead frame and manufacturing method of the same
TWI430418B (zh) 引線架及其製造方法
TWI455216B (zh) 四邊扁平無接腳封裝方法及其製成之結構
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
TWI387067B (zh) 無基板晶片封裝及其製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
TWI574597B (zh) 無核心層封裝基板與其製造方法
TWI400783B (zh) 封裝結構及其製作方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees