CN107505485A - 接触探针、半导体元件试验装置及半导体元件试验方法 - Google Patents

接触探针、半导体元件试验装置及半导体元件试验方法 Download PDF

Info

Publication number
CN107505485A
CN107505485A CN201710286564.XA CN201710286564A CN107505485A CN 107505485 A CN107505485 A CN 107505485A CN 201710286564 A CN201710286564 A CN 201710286564A CN 107505485 A CN107505485 A CN 107505485A
Authority
CN
China
Prior art keywords
contact
semiconductor element
contact probe
probe
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710286564.XA
Other languages
English (en)
Other versions
CN107505485B (zh
Inventor
吉田满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107505485A publication Critical patent/CN107505485A/zh
Application granted granted Critical
Publication of CN107505485B publication Critical patent/CN107505485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实现相对于半导体元件焊盘的低电阻接触。半导体元件试验装置具备接触探针(12),该接触探针(12)在载放于试验台(11)的半导体元件(1)进行试验时与发射极焊盘(1b)接触。接触探针(12)以与柱塞销(18)分离的状态保持在接触块(14)上,接触块(14)下降后,首先使接触探针(12)在半导体元件(1)的发射极焊盘(1b)上自行竖立。接着,接触块(14)下降后,柱塞销(18)中的1个柱塞销与接触探针(12)的突出部(12d)抵接,之后,其他柱塞销(18)与突出部(12d)周围的第1接触面(12b)抵接。接触探针(12)即使向发射极焊盘(1b)倾斜,也能够通过保持其与半导体元件(1)的平行度来实现低电阻的接触。

Description

接触探针、半导体元件试验装置及半导体元件试验方法
技术领域
本发明涉及一种半导体元件(芯片)的动态特性试验中使用的接触探针、半导体元件试验装置及半导体元件试验方法。
背景技术
已知对半导体元件动态特性进行试验的半导体元件试验装置,一般具备试验电路、接触块、触销及试验台(例如,参照专利文献1)。接触块是用作将试验电路和试验台上的半导体元件电连接的单元的元器件,具有放置盘和底座单元。放置盘位于载放半导体元件的试验台上方,保持多个作为与半导体元件接触的接触探针的触销。底座单元的一侧连接与试验电路连接的布线,另一侧保持多个柱塞销,该柱塞销在对触销施加负荷的状态下与另一侧接触。
半导体元件为IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)这样的功率器件的情况下,具有栅极焊盘、发射极焊盘、集电极焊盘。进行试验时,使触销接触半导体元件的栅极焊盘及发射极焊盘,并使设置于试验台上的试验电路的电极与集电极焊盘接触。半导体元件为MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor:金属-氧化物半导体场效应晶体管)的情况下,使触销接触栅极焊盘及发射极焊盘,并使试验台的电极接触漏极焊盘。并且,当半导体为FWD(Free Wheeling Diode:续流二极管)的情况下,使触销接触阴极焊盘,并使试验台的电极接触阳极焊盘。
此处,将触销用作接触探针,是因为当半导体元件破坏时,半导体元件(硅等)的熔融物附着在探针前端,因此必须更换探针。因而,保持触销的放置盘设置为在底座单元上可拆卸。在需要更换触销时,从底座单元上拆下放置盘,将损坏的触销更换为好的触销,再次安装于底座单元。
半导体元件试验装置在进行试验时,首先在试验台上的规定位置配置半导体元件,通过上下动作机构使接触块下降至任意位置,从而使触销与半导体元件接触。此时,触销对半导体元件施加与柱塞销所具备的弹簧的弹簧特性相对应的负荷。半导体元件的栅极、发射极(源极、阴极)焊盘通过触销、柱塞销及布线与试验电路电连接,集电极(漏极、阳极)焊盘通过试验台的电极及布线与实验电路电连接,进行电特性试验。
此时,为了对半导体元件施加均匀的电流、电压,必须在半导体元件上均匀配置几十根触销。配置在半导体元件上的触销根数根据试验电流进行增减。另外,将圆柱状触销和半导体元件的接触面半径设为R时,每根的截面积为(πR^2),因此作为整体,以(πR^2)×根数确定接触探针的与半导体元件的接触面积。
此处,由于近年来单元集成化及性能提升(额定电流提高)的加速发展,半导体元件的芯片尺寸有变小的倾向。而即使芯片尺寸变小,也要求半导体元件进行以低电阻接触,并流通较大电流的试验。因此,作为半导体元件试验装置需要提升接触探针的通电性能。有2个方法可以提升该通电性能,一个方法是选择降低触销和半导体元件的接触电阻的材料,另一个方法是加大触销和半导体元件的接触面积。
以往,触销使用钨合金、铜合金、银合金、钯合金、金合金、铱合金等低电阻材料。此外,通过减小触销的销间间距,配置多根触销,从而增加与半导体元件的接触面积。
作为增加与该半导体元件的接触面积的其他方法,提出了将与半导体元件的发射极(源极)焊盘面接触从而接触的导电性树脂用作接触探针(例如,参照专利文献2)。通过使导电性树脂形成为半导体元件的发射极(源极)焊盘的大小,能够大幅增加接触面积。
现有技术文献
专利文献
专利文献1:日本专利特开2012-068076号公报
专利文献2:日本专利特开2009-128189号公报
发明内容
发明所要解决的技术问题
但是,使半导体元件的发射极(源极)焊盘和导电性树脂以面对面方式接触的结构,即使能增加大接触面积,也难以对具有导电性树脂不平坦的表面的半导体元件的发射极(源极)焊盘施加均匀的负荷。因此,存在以下问题点,即在半导体元件的发射极(源极)焊盘的整面上接触电阻不均匀,电流集中在接触电阻较低的区域并导致局部发热,对半导体元件造成破坏。
本发明鉴于上述问题点开发而成,其目的在于提供一种对半导体元件的焊盘实现低电阻接触的接触探针、半导体元件试验装置及半导体元件试验方法。
解决技术问题所采用的技术方案
为了解决上述课题,本发明提供一种接触探针。该接触探针具有第1接触面,该第1接触面与多个柱塞销接触;以及第2接触面,该第2接触面在与所述第1接触面相反的一侧与检查对象面面接触。
本发明提供一种半导体元件试验装置,包括:试验台,该试验台载放有半导体元件;多个接触探针,在进行所述半导体元件试验时,该多个接触探针与载放在所述试验台上的所述半导体元件的主电极接触;多个柱塞销,在进行所述半导体元件试验时,该多个柱塞销与所述接触探针接触,并且将所述接触探针向所述半导体元件的所述主电极按压;放置盘,在不进行所述半导体元件试验时,该放置盘抬起所述接触探针,使该接触探针保持在与所述半导体元件的所述主电极分离的位置,在进行所述半导体元件试验时,该放置盘使所述接触探针利用自重载放在所述半导体元件的所述主电极的规定位置;以及底座单元,在不进行所述半导体元件试验时,该底座单元使所述柱塞销保持在与所述接触探针分离的位置,在进行所述半导体元件试验时,该底座单元使所述柱塞销接触并按压载放在所述半导体元件的所述主电极上的所述接触探针。该半导体元件试验装置中的所述接触探针具有:棱柱状的主体,该主体具有与多个所述柱塞销接触的第1接触面,和在与所述第1接触面相反的一侧、与所述半导体元件的所述主电极接触的第2接触面;以及突出部,该突出部突出地设置在所述第1接触面的中央,并与所述柱塞销中的一个相接触。
本发明还提供一种评价半导体元件的电气特性的半导体元件试验方法。该半导体元件试验方法具有以下步骤,使多个接触探针利用自重载放在所述半导体元件的主电极上,该多个接触探针在棱柱状主体的与柱塞销接触的一侧的接触面的中央分别具有突出部;分别使所述柱塞销中的一个与所述接触探针的所述突出部抵接,保持所述接触探针和所述半导体元件的主电极的平行度;以及在各个所述接触探针上,增加所述柱塞销与所述突出部抵接时的负荷,并且使其它多个所述柱塞销与所述突出部周围的第1接触面抵接。
发明效果
上述结构的接触探针、半导体元件试验装置及半导体元件试验方法的优点在于,在接触探针的上部中央和周围对该接触探针施加不同的负荷,因此能够相对于半导体元件中倾斜的焊盘保持平行度,实现低电阻的接触。
附图说明
图1是表示第1实施方式所涉及的半导体元件试验装置的结构例的图。
图2是表示接触探针的外观立体图。
图3是表示半导体、接触探针和柱塞销的配置关系的俯视图。
图4是接触探针的接触面积的说明图,图4(A)示出了柱状接触探针的情况下的接触面积,图4(B)表示针状接触探针的情况下的接触面积。
图5是简要说明使接触探针与半导体元件接触后使柱塞销与接触探针接触的步骤的图。
图6是半导体元件试验装置的动作说明图,图6(A)示出了初期接触前的待机状态,图6(B)示出了与半导体元件的接触状态,图6(C)示出了与突出部的接触状态,图6(D)示出了完全接触状态。
图7是表示柱塞销的按压量和负荷的关系的图。
图8是说明施加于接触探针的负荷的平衡的图。
图9是表示接触探针的其他实施方式的图。
图10是表示第2实施方式所涉及的半导体元件试验装置的结构例的图。
图11是表示半导体、接触探针和柱塞销的配置关系的俯视图。
具体实施方式
以下,参照附图,详细说明本发明的实施方式。首先,对半导体元件(芯片)的动态特性试验中所使用的实施方式的半导体元件试验装置的整体结构进行说明。
图1是表示第1实施方式所涉及的半导体元件试验装置的结构例的图,图2是表示接触探针的外观立体图。
半导体元件试验装置具备:试验台11,该试验台11载放芯片状态的半导体元件1;接触探针12、13,该接触探针12、13与半导体元件1电接触;接触块14,该接触块14保持该接触探针12、13;以及试验电路15。此处,作为被试验体的半导体元件1的一例示出了IGBT。IGBT的情况下,半导体元件1以具有作为控制电极的栅极焊盘1a及作为主电极的发射极焊盘1b的一面朝上,具有集电极焊盘的一面朝下的状态被载放于试验台11。
接触块14具备放置盘16和底座单元17。放置盘16根据在半导体元件1配置接触探针12、13的位置,贯穿设置探针保持孔16a、16b,接触探针12、13分别***该探针保持孔16a、16b。底座单元对与接触探针12、13接触并被其按压的柱塞销18进行保持。柱塞销18具有对接触探针12、13施加规定负荷的弹簧。
放置盘16设为在底座单元17上能够装卸,在需要更换接触探针12、13时,从底座单元17上拆下放置盘16,将损坏的接触探针12、13更换为好的接触探针12、13。此外,在半导体元件1不进行试验时,放置盘16将接触探针12、13从半导体元件1上升起,并且保持与柱塞销18分离的状态。在半导体元件1进行试验时,首先将放置盘16下降,使接触探针12、13下降并以自重载放于半导体元件1。之后,通过使放置盘16进一步下降,从而接触探针12、13下降,与柱塞销18抵接。随着放置盘16进一步的下降,柱塞销18对接触探针12、13施加负荷,将接触探针12、13按压至半导体元件1。
柱塞销18通过布线19a、19b与试验电路15连接。试验台11具有一端与半导体元件1的下表面连接的布线19c,该布线19c的另一端与试验电路15连接。
此处,如图2所示,与半导体元件1的发射极焊盘1b接触的接触探针12,具有棱柱状的主体12a。在主体12a的上端面构成与柱塞销18接触的第1接触面12b,下端面构成与半导体元件1的发射极焊盘1b面接触的第2接触面12c。接触探针12还具有突出设置于第1接触面12b中央附近的突出部12d,柱塞销18与该突出部12d的上表面接触。接触探针12还在第1接触面12b的一侧的周边部具有凸缘部12e。当接触探针12松动地嵌入贯穿形成于放置盘16的探针保持孔16a时,该凸缘部12e被卡止于探针保持孔16a,防止接触探针12从放置盘16中脱落。接触探针12还在第2接触面12c的一侧的周边部被倒角,角部被切去呈45度角。
图3是示出了半导体、接触探针和柱塞销的配置关系的俯视图,图4是接触探针的接触面积的说明图,图4(A)示出了柱状接触探针时的接触面积,图4(B)示出了针状接触探针时的接触面积。
半导体元件1进行试验时,与芯片尺寸对应的数量的接触探针12与发射极焊盘1b接触。如图3所示的例子中,5个接触探针12与发射极焊盘1b接触。各个接触探针12与5根柱塞销18接触。其中,1根柱塞销18与接触探针12的突出部12d接触,另外4根柱塞销18以包围突出部12d的方式,与接触探针12的第1接触面12d接触。
如图4(A)所示,接触探针12和半导体元件1的发射极焊盘1b的接触面积与接触探针12的第2接触面12c面积相等。即,将如图4(B)所示的接触探针13直径(2R)的4倍(8R)设为第2接触面12c的横向(a)和纵向(b)尺寸的情况下,第2接触面12c的接触面积为64R^2。另一方面,使用5根销状的接触探针13的情况下,5根的接触面积为5πR^2(πR^2×5根)。
此处,使用5根销状的接触探针13的情况和使用1个块状接触探针12的情况相比,接触面积相差大约4(=64^2/5πR^2)倍。即,通过将5根销状的接触探针13变更为1个块状的接触探针12,从而使得与半导体元件1的发射极焊盘1b接触的探针接触面积变为4倍,能够实现更低电阻的接触。由此,通过有效利用由现有销状接触探针13的点接触形成的销间间距的死角区域,与半导体元件1的发射极焊盘1b面接触,有时可能使接触面积变为几百倍的大小。
接下来,对利用以上半导体元件试验装置进行半导体元件(芯片)的动态特性试验的步骤进行说明。
图5是简要说明使接触探针与半导体元件接触后,柱塞销与接触探针接触的步骤的图。图6是半导体元件试验装置的动作说明图,图6(A)表示初期接触前的待机状态,图6(B)表示与半导体元件的接触状态,图6(C)表示与突出部的接触状态,图6(D)表示完全接触状态。另外,图5中,接触探针12使用第2接触面12c的一侧的周边部被45度倒角的探针,图6中,接触探针12使用第2接触面12c的一侧的周边部被倒角成曲线形状(圆角)的探针。
如图5上部所示,放置盘16凹陷设置有保持接触探针12的部分,该凹陷设置部上保持的块状接触探针12与柱塞销18分离处于未接触状态。放置盘16还突出设置有保持接触探针13的部分,保持在该突出设置部的销状的接触探针13与柱塞销18几乎处于接触状态。如此,在使块状接触探针12和柱塞销18不接触,使销状的接触探针13和柱塞销18几乎接触的状态下,放置盘16被固定于底座单元17,与底座单元17一起动作。
使半导体元件试验装置的接触块14下降后,块状的接触探针12的第2接触面12c载放在半导体元件1的发射极焊盘1b上,销状的接触探针13载放在半导体元件1的栅极焊盘1a上。
如图5下部所示,使放置盘16进一步下降后,变为如下状态,即:块状的接触探针12留在半导体元件1的发射极焊盘1b上,销状的接触探针13留在半导体元件1的栅极焊盘1a上。此时,销状的接触探针13通过与其对应的柱塞销18被施加有接触块14下降所相应的负荷。
放置盘16进一步下降后,接触探针12的突出部12d与对应的柱塞销18的前端抵接。接下来,使放置盘16进一步下降后,接触探针12的第1接触面12b与对应的4根柱塞销18的前端抵接。再将放置盘16进一步下降并停止后,与接触探针12的突出部12d及第1接触面12b抵接的柱塞销18对接触探针12的突出部12d及第1接触面12b施加规定负荷。
如此,该放置盘16构成为:将块状的接触探针12以自由的状态载放在半导体元件上,之后柱塞销18按照接触探针12的突出部12d及第1接触面12b的顺序对其按压。
接下来,对半导体元件试验装置的动作进行详细说明。另外,销状的接触探针13与现有的结构相同,因此此处省略图示及说明。
首先,如图6(A)所示,在试验开始的初始状态下,接触探针12的主体12a被松动地嵌入放置盘16的探针保持孔16a,凸缘部12e被卡止于探针保持孔16a的周围。此时,接触探针12与任何柱塞销18都未接触,因此在自由的状态下由放置盘16升起。
接下来,使放置盘16下降后,接触探针12首先被放置于半导体元件1的主电极即发射极焊盘1b上。如图6(B)所示,使放置盘16进一步下降后,放置盘16与接触探针12分离,接触探针12通过自重保持独自竖立状态。即,以接触探针12的第2接触面12c和半导体元件1的发射极焊盘1b的表面平行的状态载放该接触探针12。
如图6(C)所示,使放置盘16进一步下降后,不久一个柱塞销18与接触探针12的突出部12d抵接,将接触探针12按压至半导体元件1的发射极焊盘1b。由此,接触探针12以其第2接触面12c和半导体元件1的发射极焊盘1b的表面平行的状态,不倾斜地按压至半导体元件1的发射极焊盘1b。如此,通过使接触探针12的第2接触面12c整面与半导体元件1的发射极焊盘1b均匀接触,从而能获得较大接触面积,接触电阻变得均匀,因此能够避免因局部电流集中、发热导致的半导体元件破坏。此外,由于接触探针12不会发生以相对于半导体元件1的发射极焊盘1b倾斜的状态来按压的单侧按压,因此能够减少在发射极焊盘1b的表面形成较深探针痕迹等有损品质的情况。
如图6(D)所示,使放置盘16进一步下降后,剩下的柱塞销18与接触探针12的第1接触面12b抵接。接触探针12中,上部中央的突出部12d在对半导体元件1的发射极焊盘1b以垂直方向进行按压的状态下,突出部12d周围的第1接触面12b被剩下的柱塞销18向半导体元件1的发射极焊盘1b进行按压。此时,对突出部12d施力的柱塞销18相比对突出部12d周围施力的柱塞销18,弹簧还缩短了从突出部12d的第1接触面12b突出的量(高度部分)。因此,接触探针12中,与其周围的第1接触面12b相比,突出部12d被施加了与突出部12d的突出量相当的较强负荷。由此,柱塞销18和接触探针12变为完全接触状态,半导体元件试验装置变为能够由试验电路15进行试验的状态。如此,接触探针12的第2接触面12c和半导体元件1的发射极焊盘1b平行,因此接触面积增加,变为低接触电阻,从而适用于大电流的试验。
半导体元件1的动态特性试验结束后,半导体元件试验装置的动作变为与上述工艺相反。即,从图6(D)所示的可试验状态,变为如图6(C)所示的状态,即:使放置盘16上升后,首先与突出部12d周围的第1接触面12b抵接的柱塞销18与第1接触面12b分离。并且,放置盘16上升后,与突出部12d抵接的柱塞销18与突出部12d分离,变为图6(B)所示的状态。然后,当放置盘16进一步上升后,放置盘16将接触探针12升起,返回图6(A)所示的待机状态。
接下来,对柱塞销18所具有的弹簧的弹簧特性,和通过柱塞销18施力时对接触探针12施加的负荷进行说明。
图7是表示柱塞销的按压量和负荷关系的图,图8是对接触探针施加的负荷的平衡进行说明的图。另外,在图7中,横轴表示柱塞销18的按压量,纵轴表示对接触探针12施加的负荷。
如图7所示,柱塞销18对接触探针12的按压量和接触探针12承受的负荷成正比,该负荷的值根据柱塞销18所具有的弹簧的常数来决定。
这里,按压接触探针12的突出部12d的中央的柱塞销18与按压突出部12d周围的第1接触面12b的周围的柱塞销18相比,按压量大出突出部12d的突出量的部分,因此为高负荷。因此,在半导体元件试验装置试验时,中央的柱塞销18以高负荷按下接触探针12,周围的柱塞销18以低负荷按下接触探针12。设所有柱塞销18的弹簧特性相同,并且在接触探针12的中央附近设有突出部12d来改变按压量,由此实现该负荷的差。
像这样,首先按下接触探针12的上部的中央,通过增大该中央的负荷的同时按下周围的动作,从而使接触探针12以较大接触面积载放在半导体元件1的倾斜的发射极焊盘1b的表面上。即,如图8所示,在半导体元件1的发射极焊盘1b的表面倾斜的情况下,接触探针12以自重载放在半导体元件1的发射极焊盘1b的表面上,因此必然相对于发射极焊盘1b的表面竖立在垂直方向上。
接着,接触探针12在载放于发射极焊盘1b的表面的状态下被中央的1根柱塞销18按压,因此第2接触面12c在保持与发射极焊盘1b的表面平行的状态下均等地按下发射极焊盘1b的表面。之后,通过控制使中央的柱塞销18的负荷高,周围的柱塞销18的负荷略低于中央的柱塞销18的负荷,由此将接触探针12维持为与发射极焊盘1b的表面契合的姿势。通过改变柱塞销18的负荷特性,使接触探针12对半导体元件1的发射极焊盘1b的表面的按压不会出现失衡的情况,从而不会在发射极焊盘1b的表面形成较深的探针痕迹。此外,通过将接触探针12的第2接触面12c一侧的周边部设为R形状,也能够抑制探针痕迹的形成。
如上文所述,接触探针12不会单侧按下发射极焊盘1b的表面,因此接触面积增加,成为低接触电阻,下面对进一步增加与电极的接触面积、成为低接触电阻的接触探针12进行说明。
图9是表示接触探针的其他实施方式的图。
该接触探针12呈在该第2接触面12c形成多个槽12f的梳型形状。槽12f例如可以是形成格子状的V槽。由此,半导体元件1的发射极焊盘1b例如由铝这样的柔软的金属形成的情况下,当按压接触探针12时,被挤压的金属能够进入槽12f的空间内。结果接触探针12和发射极焊盘1b的接触面积增加,变为更低接触电阻,能够实现适用于更大电流试验的接触探针12。
该接触探针12根据形成半导体元件1的发射极焊盘1b的金属硬度来改变槽12f的间距及深度,从而能够恰当地增减接触探针12和发射极焊盘1b的接触面积。
图10是表示第2实施方式所涉及的半导体元件试验装置的结构例的图,图11是表示半导体、接触探针和柱塞销的配置关系的俯视图。另外,在图10及图11中,对与图1及图3所示的结构要素相同或者等同的结构要素标注相同的标号,并省略详细说明。
在第2实施方式所涉及的半导体元件试验装置中,使用了与柱塞销18接触的第1接触面12b形成为平坦状的接触探针20。在该接触探针20中,第2接触面12b与发射极焊盘1b面接触的面积与第1实施方式所涉及的半导体元件试验装置使用的接触探针12相同。因此,该第2实施方式所涉及的半导体元件试验装置也能够扩大接触探针20和发射极焊盘1b的接触面积,使电流密度下降。另外,在该第2实施方式中,将放置盘16安装在底座单元17时,保持在放置盘16的接触探针20可以与保持在底座单元17的柱塞销接触。
半导体元件1进行试验时,如图11所示例中,5个接触探针20与发射极焊盘1b接触。此外,各个接触探针20通过5根柱塞销18与第1接触面12b接触。另外,载放在半导体元件1的发射极焊盘1b上的接触探针20的数量根据接触探针20及芯片尺寸来决定。此外,与接触探针20接触的柱塞销18的数量根据第1接触面12b的尺寸及底座单元17保持的柱塞销18的设置间隔来决定。
标号说明
1 半导体元件
1a 栅极焊盘
1b 发射极焊盘
11 试验台
12 接触探针
12a 主体
12b 第1接触面
12c 第2接触面
12d 突出部
12e 凸缘部
12f 槽
13 接触探针
14 接触块
15 试验电路
16 放置盘
16a、16b 探针保持孔
17 底座单元
18 柱塞销
19a、19b、19c 布线
20 接触探针

Claims (10)

1.一种接触探针,具有,
第1接触面,该第1接触面与多个柱塞销接触;以及第2接触面,该第2接触面在与所述第1接触面相反的一侧与检查对象面面接触。
2.如权利要求1所述的接触探针,其特征在于,
具有突出部,该突出部突出地设置于所述第1接触面的中央附近,并与所述柱塞销中的一个相接触。
3.如权利要求1或2所述的接触探针,其特征在于,
在所述第2接触面上形成槽。
4.如权利要求1至3中任一项所述的接触探针,其特征在于,
所述第2接触面的周边部被倒角。
5.一种半导体元件试验装置,其特征在于,包括:
试验台,该试验台载放有半导体元件;
多个接触探针,在进行所述半导体元件试验时,该多个接触探针与载放在所述试验台上的所述半导体元件的主电极接触;
多个柱塞销,在进行所述半导体元件试验时,该多个柱塞销与所述接触探针接触,并且将所述接触探针向所述半导体元件的所述主电极按压;
放置盘,在不进行所述半导体元件试验时,该放置盘抬起所述接触探针,使该接触探针保持在与所述半导体元件的所述主电极分离的位置,在进行所述半导体元件试验时,该放置盘使所述接触探针利用自重载放在所述半导体元件的所述主电极的规定位置;以及
底座单元,在不进行所述半导体元件试验时,该底座单元使所述柱塞销保持在与所述接触探针分离的位置,在进行所述半导体元件试验时,该底座单元使所述柱塞销接触并按压载放在所述半导体元件的所述主电极上的所述接触探针,
所述接触探针具有:棱柱状的主体,该主体具有与多个所述柱塞销接触的第1接触面,和在与所述第1接触面相反的一侧、与所述半导体元件的所述主电极接触的第2接触面;以及突出部,该突出部突出地设置在所述第1接触面的中央,并与所述柱塞销中的一个相接触。
6.如权利要求5所述的半导体元件试验装置,其特征在于,
所述放置盘具有贯通孔,所述接触探针被松动地嵌入该贯通孔;
所述接触探针在所述第1接触面一侧的周边部具有凸缘部,该凸缘部防止所述接触探针从所述贯通孔脱落。
7.如权利要求5所述的半导体元件试验装置,其特征在于,
所述接触探针在所述第2接触面上形成槽。
8.如权利要求5所述的半导体元件试验装置,其特征在于,
所述放置盘装卸自由地安装在能相对于所述试验台升降的所述底座单元上。
9.一种半导体元件试验方法,对半导体元件的电气特性进行评价,该半导体元件试验方法具有以下步骤:
使多个接触探针利用自重载放在所述半导体元件的主电极上,该多个接触探针在棱柱状主体的与柱塞销接触的一侧的接触面的中央分别具有突出部;
分别使所述柱塞销中的一个与所述接触探针的所述突出部抵接,保持所述接触探针和所述半导体元件的主电极的平行度;以及
在各个所述接触探针上,增加所述柱塞销与所述突出部抵接时的负荷,并且使其它多个所述柱塞销与所述突出部周围的第1接触面抵接。
10.如权利要求9所述的半导体元件试验方法,其特征在于,
所述柱塞销具有负荷相同的弹簧,根据所述突出部从所述第1接触面突出的突出量,对施加于所述突出部的负荷、和施加于所述突出部周围的所述第1接触面的负荷的差进行设定。
CN201710286564.XA 2016-06-14 2017-04-27 接触探针、半导体元件试验装置及半导体元件试验方法 Active CN107505485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016117565A JP6790477B2 (ja) 2016-06-14 2016-06-14 半導体素子試験装置および半導体素子試験方法
JP2016-117565 2016-06-14

Publications (2)

Publication Number Publication Date
CN107505485A true CN107505485A (zh) 2017-12-22
CN107505485B CN107505485B (zh) 2020-07-31

Family

ID=60679408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710286564.XA Active CN107505485B (zh) 2016-06-14 2017-04-27 接触探针、半导体元件试验装置及半导体元件试验方法

Country Status (2)

Country Link
JP (1) JP6790477B2 (zh)
CN (1) CN107505485B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6702429B2 (ja) * 2016-11-16 2020-06-03 富士電機株式会社 半導体試験回路、半導体試験装置および半導体試験方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142526A (ja) * 1983-12-29 1985-07-27 Toshiba Corp 半導体素子の電気特性測定方法
JPH05302938A (ja) * 1992-04-24 1993-11-16 Ibiden Co Ltd プリント配線板の検査治具
JPH11258295A (ja) * 1997-11-05 1999-09-24 Feinmetall Gmbh 通電装置
JP2003133025A (ja) * 2001-10-25 2003-05-09 Yazaki Corp ワイヤハーネス用検査治具の検査ピン
WO2005083843A1 (en) * 2004-02-09 2005-09-09 K & S Interconnect, Inc. Test pin back surface in probe apparatus for low wear multiple contacting with conductive elastomer
JP2006005368A (ja) * 2005-07-01 2006-01-05 Renesas Technology Corp 半導体装置の製造方法
CN101932941A (zh) * 2008-02-01 2010-12-29 日本发条株式会社 探针单元
CN102435927A (zh) * 2010-09-22 2012-05-02 富士电机株式会社 探针单元
JP2012520461A (ja) * 2009-03-10 2012-09-06 ジョンステック インターナショナル コーポレーション マイクロ回路テスタ用の導電ピン
WO2013011985A1 (ja) * 2011-07-19 2013-01-24 日本発條株式会社 接触構造体ユニット
US20130043875A1 (en) * 2011-08-21 2013-02-21 Bruker Nano, Inc. Testing of electroluminescent semiconductor wafers
JP2014032172A (ja) * 2012-07-11 2014-02-20 Honda Motor Co Ltd 電流印加装置
JP2014081231A (ja) * 2012-10-15 2014-05-08 Renesas Electronics Corp 半導体装置の製造方法
CN104142411A (zh) * 2013-05-08 2014-11-12 本田技研工业株式会社 平行度调整装置和平行度调整方法
JP2014219274A (ja) * 2013-05-08 2014-11-20 本田技研工業株式会社 電流印加装置
JP2014228506A (ja) * 2013-05-27 2014-12-08 三菱電機株式会社 コンタクトプローブ
JP2015038442A (ja) * 2013-08-19 2015-02-26 本田技研工業株式会社 電流供給装置及び半導体素子製造方法
CN104749512A (zh) * 2013-12-27 2015-07-01 富士电机株式会社 触头、半导体试验装置以及半导体试验方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142526A (ja) * 1983-12-29 1985-07-27 Toshiba Corp 半導体素子の電気特性測定方法
JPH05302938A (ja) * 1992-04-24 1993-11-16 Ibiden Co Ltd プリント配線板の検査治具
JPH11258295A (ja) * 1997-11-05 1999-09-24 Feinmetall Gmbh 通電装置
JP2003133025A (ja) * 2001-10-25 2003-05-09 Yazaki Corp ワイヤハーネス用検査治具の検査ピン
WO2005083843A1 (en) * 2004-02-09 2005-09-09 K & S Interconnect, Inc. Test pin back surface in probe apparatus for low wear multiple contacting with conductive elastomer
JP2006005368A (ja) * 2005-07-01 2006-01-05 Renesas Technology Corp 半導体装置の製造方法
CN101932941A (zh) * 2008-02-01 2010-12-29 日本发条株式会社 探针单元
JP2012520461A (ja) * 2009-03-10 2012-09-06 ジョンステック インターナショナル コーポレーション マイクロ回路テスタ用の導電ピン
CN102435927A (zh) * 2010-09-22 2012-05-02 富士电机株式会社 探针单元
WO2013011985A1 (ja) * 2011-07-19 2013-01-24 日本発條株式会社 接触構造体ユニット
US20130043875A1 (en) * 2011-08-21 2013-02-21 Bruker Nano, Inc. Testing of electroluminescent semiconductor wafers
JP2014032172A (ja) * 2012-07-11 2014-02-20 Honda Motor Co Ltd 電流印加装置
JP2014081231A (ja) * 2012-10-15 2014-05-08 Renesas Electronics Corp 半導体装置の製造方法
CN104142411A (zh) * 2013-05-08 2014-11-12 本田技研工业株式会社 平行度调整装置和平行度调整方法
JP2014219274A (ja) * 2013-05-08 2014-11-20 本田技研工業株式会社 電流印加装置
JP2014228506A (ja) * 2013-05-27 2014-12-08 三菱電機株式会社 コンタクトプローブ
JP2015038442A (ja) * 2013-08-19 2015-02-26 本田技研工業株式会社 電流供給装置及び半導体素子製造方法
CN104749512A (zh) * 2013-12-27 2015-07-01 富士电机株式会社 触头、半导体试验装置以及半导体试验方法

Also Published As

Publication number Publication date
JP6790477B2 (ja) 2020-11-25
CN107505485B (zh) 2020-07-31
JP2017223480A (ja) 2017-12-21

Similar Documents

Publication Publication Date Title
US9429616B2 (en) Test method and test arrangement
JP5011661B2 (ja) 半導体素子の試験方法
CN105452886B (zh) 半导体器件的制造方法
US9455205B2 (en) Semiconductor devices and processing methods
US8581598B2 (en) Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
CN103337468A (zh) 测试结构
CN107505485A (zh) 接触探针、半导体元件试验装置及半导体元件试验方法
US9412691B2 (en) Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier
CN103811467A (zh) 电迁移测试结构及测试方法
CN104614664B (zh) 消除静电的测试方法
CN212625492U (zh) 一种led芯片检测装置
JP6369151B2 (ja) 半導体チップの試験装置、試験方法および試験回路
CN107607746A (zh) 夹式探针装置
CN106601645B (zh) 一种测试结构及其布设方法
CN101566667A (zh) 一种mos器件的测试方法
JP2011174946A (ja) 半導体素子の試験方法
TW200502556A (en) Wafer test method
CN107845599A (zh) 晶片吸盘、使用所述晶片吸盘以及用于测试半导体晶片的方法
KR20100045705A (ko) 도전체가 패드에 밀착될 수 있는 테스트소켓
JP6686825B2 (ja) 評価装置、半導体装置の評価方法
US20190204380A1 (en) Lead guides having a recessed face
CN204159566U (zh) 一种片式阻容元件分选装置
CN103887150A (zh) 一种测试样品的制备方法
CN107656099A (zh) 一种针对压接型半导体芯片电气特性测试的施压夹具
KR101320645B1 (ko) 반도체 패키지 테스트용 소켓에 장착되는 연결모듈 및 이를 포함하는 반도체 패키지 테스트용 소켓

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant