JP6702429B2 - 半導体試験回路、半導体試験装置および半導体試験方法 - Google Patents
半導体試験回路、半導体試験装置および半導体試験方法 Download PDFInfo
- Publication number
- JP6702429B2 JP6702429B2 JP2018551070A JP2018551070A JP6702429B2 JP 6702429 B2 JP6702429 B2 JP 6702429B2 JP 2018551070 A JP2018551070 A JP 2018551070A JP 2018551070 A JP2018551070 A JP 2018551070A JP 6702429 B2 JP6702429 B2 JP 6702429B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- igbt
- igbt chip
- circuit
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 334
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000010998 test method Methods 0.000 title claims description 15
- 238000011084 recovery Methods 0.000 claims description 25
- 230000002950 deficient Effects 0.000 claims description 22
- 239000000523 sample Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000005259 measurement Methods 0.000 claims description 7
- 230000007246 mechanism Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
第1の実施の形態によれば、半導体試験回路は、電源1、IGBT特性試験用負荷2、半導体のスイッチング素子3、スナバ回路4、FWD特性試験用負荷5、電流計6、電圧計7およびリレーRL1,RL2,RL3,RL4を備えている。この半導体試験回路が試験する被試験デバイスは、RC−IGBTチップ8であり、そのIGBT部8aおよびFWD部8bの動特性試験が行われる。IGBT特性試験用負荷2は、コイルL1とダイオードD1とを有している。スイッチング素子3は、この実施の形態では、IGBTを使用している。FWD特性試験用負荷5は、コイルL2を有している。
図3はリレーの動作状態を示す図であり、図4は半導体試験回路の動作状態を示す波形図である。図4において、上から、スイッチング素子3のゲート・エミッタ間電圧VGE(3)、RC−IGBTチップ8のゲート・エミッタ間電圧VGE(8)、スイッチング素子11のゲート・エミッタ間電圧VGE(11)、スイッチング素子10のゲート・エミッタ間電圧VGE(10)、RC−IGBTチップ8のコレクタ電流IC(8)およびRC−IGBTチップ8のコレクタ・エミッタ間電圧VCE(8)を示している。
まず、スイッチング素子3,10をオンにすると、FWD部8bには逆バイアスがかかるので、RC−IGBTチップ8のコレクタ電流IC(8)、すなわち、FWD部8bの電流は、0になる。また、RC−IGBTチップ8のコレクタ・エミッタ間電圧VCE(8)、すなわち、FWD部8bの端子間電圧は、電源1の電圧VCCになる。このとき、電源1からの電流は、スイッチング素子3、リレーRL3、コイルL2、スイッチング素子10およびリレーRL6を通り、電源1に戻る経路を流れる。
半導体試験装置は、上述の半導体試験回路以外に、被試験デバイスであるRC−IGBTチップ8を搭載する試験電極12と、コンタクト部13と、平行平板基板14とを備えている。
制御装置20は、CPU(Central Processing Unit)20aによって半導体試験装置の全体を制御している。CPU20aには、バス20gを介してRAM(Random Access Memory)20bと複数の周辺機器が接続されている。すなわち、制御装置20は、CPU20aおよびRAM20bを有するコンピュータである。
図7は制御装置による試験処理の流れを示すフローチャート、図8は試験順序設定処理の流れを示すフローチャート、図9はデータの例を示す図であって、(A)は試験結果データテーブルを示し、(B)は順序設定テーブルを示している。
RC−IGBTチップは、図11に示したように、表面電極31と、この表面電極31の外周を保護するように形成されたパッシベーション膜32と、複数のゲート電極33とを備えている。表面電極31は、IGBT部8aのエミッタおよびFWD部8bのアノードに相当する電極である。表面電極31およびゲート電極33は、試験時に、コンタクト部13のコンタクトプローブ13aが接触される部位である。
2 IGBT特性試験用負荷
3 スイッチング素子
4 スナバ回路
5 FWD特性試験用負荷
5a 転流回路
6 電流計
7 電圧計
8 RC−IGBTチップ
8a IGBT部
8b FWD部
9 コンデンサ
10,11 スイッチング素子
12 試験電極
13 コンタクト部
13a コンタクトプローブ
13b コンタクトブロック
13c 導電部材
13d 支持部材
13e コンタクト材
14 平行平板基板
14a 絶縁板
14b,14c 導電性平板
15 リレー制御駆動回路
20 制御装置
20a CPU
20b RAM
20c HDD
20d グラフィック処理部
20e 入力インタフェース
20f 出力インタフェース
20g バス
21 モニタ
22 タッチパネル
30 駆動装置
31 表面電極
31a 電極
31b めっき電極
32 パッシベーション膜
33 ゲート電極
34 ドリフト層
35 ガードリング
36 ストッパ領域
37 絶縁膜
38 外周電極
39 プラグ電極
40 フィールドストップ層
41 コレクタ
41a カソード
42 裏面電極
43 ベース領域
44 トレンチ
45 エミッタ領域
46 絶縁膜
47 ゲート電極
48 プラグ電極
D1,D2 ダイオード
L1,L2 コイル
RL1−RL6 リレー
RL1a−RL5a スイッチング素子
Claims (19)
- IGBT部およびFWD部を1チップ化したRC−IGBTチップの特性試験を行う半導体試験回路であって、
負極端子が前記RC−IGBTチップのエミッタに接続される電源と、
前記RC−IGBTチップのコレクタに接続される半導体の第1のスイッチング素子と、
前記電源の正極端子と前記第1のスイッチング素子との間に接続された第1のコイルと、
前記電源の正極端子の側をカソードにして前記第1のコイルに並列に接続される第1のダイオードと、
前記RC−IGBTチップのコレクタとエミッタとの間に接続されるスナバ回路と、
前記RC−IGBTチップのコレクタとエミッタとの間に接続される第2のコイルと、
前記第1のコイルに並列に接続された第1のリレーと、
前記RC−IGBTチップのコレクタと前記スナバ回路との間に接続された第2のリレーと、
前記RC−IGBTチップのコレクタと前記第2のコイルとの間に接続された第3のリレーと、
前記第1のダイオードと直列に接続された第4のリレーと、
を備えた、半導体試験回路。 - 前記第1のコイルおよび前記第1のスイッチング素子の接続点と前記RC−IGBTチップのエミッタとに接続された第5のリレーおよびコンデンサの直列回路をさらに備えた、請求項1記載の半導体試験回路。
- 前記第1ないし第5のリレーは、半導体のスイッチング素子とした、請求項2記載の半導体試験回路。
- 前記RC−IGBTチップのエミッタおよび前記第2のコイルの間に接続された第2のスイッチング素子と、前記第2のコイルに並列に接続された転流回路とをさらに備えた、請求項2記載の半導体試験回路。
- 前記転流回路は、第3のスイッチング素子と前記RC−IGBTチップのコレクタの側をカソードにした第2のダイオードとの直列回路である、請求項4記載の半導体試験回路。
- 前記RC−IGBTチップのエミッタと前記第2のスイッチング素子との間に第6のリレーをさらに備えた、請求項4記載の半導体試験回路。
- 前記第1のリレーは前記IGBT部の短絡試験および前記FWD部のリカバリ試験のときにオンされ、前記第2のリレーは前記IGBT部のターンオン・ターンオフ試験およびアバランシェ試験のときにオンされ、前記第3のリレーは前記FWD部のリカバリ試験のときにオンされ、前記第4のリレーは前記IGBT部のターンオン・ターンオフ試験のときにオンされる、請求項1記載の半導体試験回路。
- 前記第1のリレーは前記IGBT部の短絡試験および前記FWD部のリカバリ試験のときにオンされ、前記第2のリレーは前記IGBT部のターンオン・ターンオフ試験およびアバランシェ試験のときにオンされ、前記第3のリレーは前記FWD部のリカバリ試験のときにオンされ、前記第4のリレーは前記IGBT部のターンオン・ターンオフ試験のときにオンされ、前記第5のリレーおよび前記第6のリレーは前記FWD部のリカバリ試験のときにオンされる、請求項6記載の半導体試験回路。
- 前記RC−IGBTチップの前記IGBT部のコレクタ電流および前記FWD部の順方向電流を検出する電流計と、前記RC−IGBTチップのコレクタとエミッタとの間の電圧を検出する電圧計とをさらに備えた、請求項1記載の半導体試験回路。
- IGBT部およびFWD部を1チップ化したRC−IGBTチップの特性試験を行う半導体試験装置であって、
負極端子が前記RC−IGBTチップのエミッタに接続される電源と、
前記RC−IGBTチップのコレクタに接続される第1のスイッチング素子と、
前記電源の正極端子と前記第1のスイッチング素子との間に接続された第1のコイルと、
第2のコイルと、
前記電源の正極端子の側をカソードにして前記第1のコイルに並列に接続される第1のダイオードと、
前記RC−IGBTチップのコレクタの側をカソードにした第2のダイオードと、
スナバ回路と、
コンデンサと、
前記RC−IGBTチップのエミッタと前記第2のコイルとの間に接続される第2のスイッチング素子と、
前記第2のダイオードと直列に接続されて前記第2のダイオードとともに前記第2のコイルに並列に接続された第3のスイッチング素子と、
前記第1のコイルに並列に接続された第1のリレーと、
前記RC−IGBTチップのコレクタとエミッタとの間に、前記スナバ回路と直列接続された第2のリレーと、
前記RC−IGBTチップのコレクタおよび前記第1のスイッチング素子の接続点と前記第2のコイルとの間に接続された第3のリレーと、
前記第1のダイオードと直列に接続されて前記第1のダイオードとともに前記第1のコイルに並列に接続された第4のリレーと、
前記第1のコイルおよび前記第1のスイッチング素子の接続点と前記RC−IGBTチップのエミッタとの間に前記コンデンサを接続するよう前記コンデンサと直列に接続された第5のリレーと、
前記第1ないし第5のリレーを試験項目に応じて切り替え制御するリレー制御駆動部と、
前記RC−IGBTチップの前記IGBT部のコレクタ電流および前記FWD部の順方向電流を計測する電流計と、
前記RC−IGBTチップのコレクタとエミッタとの間の電圧を計測する電圧計と、
前記リレー制御駆動部に対して試験項目のあらかじめ設定された試験順序を通知するとともに前記電流計および前記電圧計の計測結果を基に前記RC−IGBTチップの良品または不良品の判断をする制御装置と、
前記制御装置からの指令に応じて前記RC−IGBTチップをロードまたはアンロードする機構を駆動するとともに、前記RC−IGBTチップの交換時および試験時に昇降されるコンタクト部の昇降機構を駆動する駆動装置と、
を備えた、半導体試験装置。 - 前記制御装置は、前記電流計および前記電圧計の計測結果を蓄積しておき、不良品の発生確率の多い順に試験項目の前記試験順序を並び替える、請求項10記載の半導体試験装置。
- 前記制御装置は、試験中の前記RC−IGBTチップが不良品であると判断したとき、それ以降の試験項目の試験を中止し、当該RC−IGBTチップを破棄するよう前記駆動装置に指令する、請求項10記載の半導体試験装置。
- IGBT部およびFWD部を1チップ化したRC−IGBTチップの特性試験を行う半導体試験方法において、
コンピュータが、
前記RC−IGBTチップの特性試験の計測結果を試験項目ごとに蓄積し、
所定の期間または所定のサンプル数に達した時点で不良品の発生確率の多い順に試験項目の試験順序の並び替えを行い、
前記RC−IGBTチップを半導体試験装置にロードする指令を駆動装置に出し、
前記RC−IGBTチップにコンタクト部のコンタクトプローブをセットする指令を前記駆動装置に出し、
前記IGBT部のターンオン・ターンオフ試験のときに第1のコイルおよび第1のダイオードの並列回路を含むIGBT特性試験用負荷とスナバ回路とを前記RC−IGBTチップに接続し、前記IGBT部のアバランシェ試験のときに前記第1のコイルを含むIGBT特性試験用負荷と前記スナバ回路とを前記RC−IGBTチップに接続し、前記FWD部のリカバリ試験のときに第2のコイルおよび第2のダイオードの並列回路を含むFWD特性試験用負荷と電源の変動を抑えるコンデンサとを前記RC−IGBTチップに接続し、前記IGBT部の短絡試験のときに前記電源を前記RC−IGBTチップに接続するリレーを並び替えられた前記試験順序に従って順次切り替える指令をリレー制御駆動回路に出し、
前記試験順序に従って試験項目の試験を行った結果、当該試験項目では前記RC−IGBTチップが不良品と判断されたときに以降の試験項目の試験を中止する指令を前記駆動装置に出す、
半導体試験方法。 - IGBT部およびFWD部を1チップ化したRC−IGBTチップの特性試験のうち前記IGBT部のターンオン・ターンオフ試験、アバランシェ試験および短絡試験と前記FWD部のリカバリ試験とを行う半導体試験方法において、
前記RC−IGBTチップの電極にコンタクトプローブを接触させたまま、前記IGBT部のターンオン・ターンオフ試験のときに第1のコイルおよび第1のダイオードの並列回路を含むIGBT特性試験用負荷とスナバ回路とを前記RC−IGBTチップに接続し、前記IGBT部のアバランシェ試験のときに前記第1のコイルを含むIGBT特性試験用負荷と前記スナバ回路とを前記RC−IGBTチップに接続し、前記IGBT部の短絡試験のときに電源を前記RC−IGBTチップに接続し、前記FWD部のリカバリ試験のときに第2のコイルおよび第2のダイオードの並列回路を含むFWD特性試験用負荷と前記電源の変動を抑えるコンデンサとを前記RC−IGBTチップに接続するように前記RC−IGBTチップに接続する試験回路を切換えて、前記IGBT部の試験と前記FWD部の試験とを連続して行う、半導体試験方法。 - 前記IGBT部のターンオン・ターンオフ試験、前記IGBT部のアバランシェ試験、前記FWD部のリカバリ試験、前記IGBT部の短絡試験の順序で試験を行う、請求項14記載の半導体試験方法。
- いずれかの試験で不良品が発見されると、その段階で残りの試験は行わず試験を中止する、請求項14記載の半導体試験方法。
- 前記IGBT部のターンオン・ターンオフ試験、前記IGBT部のアバランシェ試験、前記FWD部のリカバリ試験および前記IGBT部の短絡試験のいずれかの試験で不良品が発見されると、その段階で残りの試験は行わず試験を中止する、請求項16記載の半導体試験方法。
- 前記コンタクトプローブが接触する前記RC−IGBTチップの電極は、前記IGBT部のエミッタ電極、前記FWD部のアノード電極および前記IGBT部のゲート電極である、請求項14記載の半導体試験方法。
- 前記IGBT部のエミッタ電極および前記FWD部のアノード電極は、一体に形成されている、請求項18記載の半導体試験方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222878 | 2016-11-16 | ||
JP2016222878 | 2016-11-16 | ||
PCT/JP2017/036335 WO2018092457A1 (ja) | 2016-11-16 | 2017-10-05 | 半導体試験回路、半導体試験装置および半導体試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018092457A1 JPWO2018092457A1 (ja) | 2019-03-07 |
JP6702429B2 true JP6702429B2 (ja) | 2020-06-03 |
Family
ID=62145575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018551070A Active JP6702429B2 (ja) | 2016-11-16 | 2017-10-05 | 半導体試験回路、半導体試験装置および半導体試験方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10996260B2 (ja) |
JP (1) | JP6702429B2 (ja) |
CN (1) | CN109073705B (ja) |
WO (1) | WO2018092457A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109212401B (zh) * | 2018-09-03 | 2020-08-25 | 东南大学 | 基于热成像技术的半导体雪崩失效分析测试方法及装置 |
JP7034041B2 (ja) * | 2018-09-19 | 2022-03-11 | 三菱電機株式会社 | 半導体装置の検査装置および半導体装置の検査方法 |
JP2020118608A (ja) * | 2019-01-25 | 2020-08-06 | 株式会社村田製作所 | 測定装置 |
KR20200129002A (ko) * | 2019-05-07 | 2020-11-17 | 엘지전자 주식회사 | 간섭 소음 제거 기능 및 출력 제어 기능이 개선된 유도 가열 장치 |
CN110133467B (zh) * | 2019-05-24 | 2021-07-16 | 湖南银河电气有限公司 | 一种超宽动态范围信号的高精度测量方法 |
JP7388052B2 (ja) * | 2019-08-29 | 2023-11-29 | 富士電機株式会社 | パワー半導体用試験装置およびパワー半導体試験方法 |
JP7367505B2 (ja) * | 2019-12-11 | 2023-10-24 | 富士電機株式会社 | パワー半導体用試験方法およびパワー半導体用試験装置 |
CN113655242B (zh) * | 2020-04-29 | 2024-04-19 | 株洲中车时代半导体有限公司 | Igbt器件动态测试用夹具及方法 |
CN111736054B (zh) * | 2020-06-23 | 2022-09-16 | 中国南方电网有限责任公司超高压输电公司 | 用于igbt驱动退饱和保护功能的测试电路和其模拟测试方法 |
JP7497629B2 (ja) * | 2020-07-03 | 2024-06-11 | 富士電機株式会社 | 半導体チップの試験装置および試験方法 |
US11500009B2 (en) | 2020-08-26 | 2022-11-15 | Fuji Electric Co., Ltd. | Testing apparatus, testing method, and manufacturing method |
CN112540279B (zh) * | 2020-12-04 | 2022-08-16 | 荣信汇科电气股份有限公司 | 一种压接式igbt模块换流测试装置 |
JP2022092971A (ja) * | 2020-12-11 | 2022-06-23 | 富士電機株式会社 | 駆動装置、半導体装置、および駆動方法 |
TWI764509B (zh) * | 2021-01-12 | 2022-05-11 | 宏汭精測科技股份有限公司 | 用以測試元件動態特性之通用開關操作裝置及方法 |
CN113447790B (zh) * | 2021-07-13 | 2022-10-25 | 西安交通大学 | 一种非接触型igbt状态监测的装置 |
CN113671340B (zh) * | 2021-10-21 | 2022-02-22 | 佛山市联动科技股份有限公司 | 一种IGBT的Switch参数测试装置 |
CN114325368A (zh) * | 2021-12-13 | 2022-04-12 | 合肥科威尔电源***股份有限公司 | 一种针对直流开关器件的极限工况测试*** |
WO2023218783A1 (ja) * | 2022-05-13 | 2023-11-16 | 三菱電機株式会社 | 半導体試験装置および半導体試験装置の性能評価方法 |
CN117616290A (zh) * | 2022-10-17 | 2024-02-27 | 英诺赛科(苏州)半导体有限公司 | 半导体***及其制造方法 |
CN116298408B (zh) * | 2023-02-02 | 2023-10-20 | 珠海市奥德维科技有限公司 | 电子元件测试装置、测试分选机、测量方法及电子设备 |
CN115825703B (zh) * | 2023-02-10 | 2023-05-16 | 烟台台芯电子科技有限公司 | 一种1型三电平模块测试方法及设备 |
CN117129834A (zh) * | 2023-08-29 | 2023-11-28 | 武汉永力睿源科技有限公司 | 一种芯片老化测试装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3832273A1 (de) * | 1988-09-22 | 1990-03-29 | Asea Brown Boveri | Verfahren und anordnung zur bestimmung des waermewiderstandes von igbt-bauelementen |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JP3161357B2 (ja) * | 1997-03-14 | 2001-04-25 | 日本電気株式会社 | 半導体集積回路装置 |
US6208185B1 (en) * | 1999-03-25 | 2001-03-27 | Wisconsin Alumni Research Corporation | High performance active gate drive for IGBTs |
JP5034461B2 (ja) * | 2006-01-10 | 2012-09-26 | 株式会社デンソー | 半導体装置 |
JP5010842B2 (ja) * | 2006-03-22 | 2012-08-29 | 東京エレクトロン株式会社 | 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法 |
JP5267053B2 (ja) * | 2008-10-31 | 2013-08-21 | 富士電機株式会社 | 半導体試験装置 |
JP5494147B2 (ja) * | 2010-04-06 | 2014-05-14 | 富士電機株式会社 | パワー半導体モジュール及びそれを用いた電力変換装置 |
JP5375745B2 (ja) * | 2010-06-02 | 2013-12-25 | 富士電機株式会社 | 試験装置および試験方法 |
JP5413349B2 (ja) | 2010-09-30 | 2014-02-12 | 富士電機株式会社 | 半導体試験装置および半導体試験回路の接続装置 |
CN202815167U (zh) * | 2012-09-14 | 2013-03-20 | 上海英恒电子有限公司 | 一种双脉冲igbt测试装置 |
JP6155725B2 (ja) * | 2013-03-19 | 2017-07-05 | 富士電機株式会社 | 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法 |
JP5918288B2 (ja) | 2014-03-03 | 2016-05-18 | トヨタ自動車株式会社 | 半導体装置 |
WO2015137023A1 (ja) * | 2014-03-11 | 2015-09-17 | 新東工業株式会社 | 被試験デバイスの検査システム、及びその操作方法 |
JP6369151B2 (ja) * | 2014-06-10 | 2018-08-08 | 富士電機株式会社 | 半導体チップの試験装置、試験方法および試験回路 |
JP6451097B2 (ja) | 2014-06-19 | 2019-01-16 | 富士電機株式会社 | 半導体試験装置 |
US9316681B2 (en) * | 2014-07-25 | 2016-04-19 | Freescale Semiconductor, Inc. | Systems and methods for test circuitry for insulated-gate bipolar transistors |
CN104198906B (zh) * | 2014-08-27 | 2017-06-13 | 华北电力大学 | 一种用于igbt动态特性测量的装置及方法 |
CN204462194U (zh) * | 2015-01-20 | 2015-07-08 | 中国科学院微电子研究所 | To-39封装功率器件测试连接装置 |
CN105023943B (zh) * | 2015-08-10 | 2018-01-09 | 电子科技大学 | 一种纵向rc‑igbt器件 |
CN105185826B (zh) * | 2015-08-10 | 2019-01-22 | 电子科技大学 | 一种横向rc-igbt器件 |
CN105206656A (zh) * | 2015-08-25 | 2015-12-30 | 电子科技大学 | 一种逆导型igbt器件 |
JP6790477B2 (ja) * | 2016-06-14 | 2020-11-25 | 富士電機株式会社 | 半導体素子試験装置および半導体素子試験方法 |
CN106098763B (zh) * | 2016-07-26 | 2019-05-10 | 电子科技大学 | 一种rc-ligbt器件及其制备方法 |
JP6790780B2 (ja) * | 2016-12-09 | 2020-11-25 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
-
2017
- 2017-10-05 CN CN201780024970.7A patent/CN109073705B/zh active Active
- 2017-10-05 WO PCT/JP2017/036335 patent/WO2018092457A1/ja active Application Filing
- 2017-10-05 JP JP2018551070A patent/JP6702429B2/ja active Active
-
2018
- 2018-10-30 US US16/175,075 patent/US10996260B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2018092457A1 (ja) | 2018-05-24 |
US20190064249A1 (en) | 2019-02-28 |
CN109073705A (zh) | 2018-12-21 |
CN109073705B (zh) | 2021-03-23 |
JPWO2018092457A1 (ja) | 2019-03-07 |
US10996260B2 (en) | 2021-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6702429B2 (ja) | 半導体試験回路、半導体試験装置および半導体試験方法 | |
Gonzalez et al. | Performance and reliability review of 650 V and 900 V silicon and SiC devices: MOSFETs, cascode JFETs and IGBTs | |
JP5528998B2 (ja) | 試験装置 | |
JP5696713B2 (ja) | 半導体装置及びその検査方法 | |
JPH04361571A (ja) | Mos型半導体装置 | |
JP6535451B2 (ja) | 半導体モジュールおよびこのようなモジュール上で逆導電トランジスタを切り換える方法 | |
JP4821601B2 (ja) | 半導体素子評価装置及び半導体素子評価方法 | |
JP5528999B2 (ja) | 試験装置 | |
Gao et al. | Theoretical and experimental analyses of safe operating area (SOA) of 1200-V 4H-SiC BJT | |
US11043943B2 (en) | Switching of paralleled reverse conducting IGBT and wide bandgap switch | |
US20230071495A1 (en) | Safety system for needle probe card for high-voltage and high-current test on power semiconductor devices, related test machine and corresponding testing method | |
JP7013684B2 (ja) | 炭化珪素半導体装置の選別方法 | |
JP6369151B2 (ja) | 半導体チップの試験装置、試験方法および試験回路 | |
Hobart et al. | Characterization of a bi-directional double-side double-gate IGBT fabricated by wafer bonding | |
JP2008539571A (ja) | 可制御半導体ダイオード、電子部品および電圧中間形コンバータ | |
JP2019004558A (ja) | 電力変換ユニットの駆動回路および駆動方法、電力変換ユニット、並びに電力変換装置 | |
Kanale et al. | Enhancing short circuit capability of 1.2-kV Si IGBT using a gate-source shorted Si depletion mode MOSFET in series with the emitter | |
JP4007242B2 (ja) | 半導体装置 | |
CN111354721B (zh) | 半导体装置 | |
Liu et al. | A robust nondestructive test scheme based on multistage anode voltage detection for 4500 V single-cell turn-off capability of press-packed devices | |
JP2000074988A (ja) | 半導体装置の製造方法 | |
JP2023109224A (ja) | 劣化検出装置、電力変換装置及び劣化検出方法 | |
Ingman | Avalanche robustness of silicon carbide MOSFETs | |
Yamaguchi et al. | High-speed 600V NPT-IGBT with unclamped inductive switching (UIS) capability | |
JP2020078213A (ja) | スイッチング素子制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191118 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6702429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |