CN107656099A - 一种针对压接型半导体芯片电气特性测试的施压夹具 - Google Patents

一种针对压接型半导体芯片电气特性测试的施压夹具 Download PDF

Info

Publication number
CN107656099A
CN107656099A CN201710845789.4A CN201710845789A CN107656099A CN 107656099 A CN107656099 A CN 107656099A CN 201710845789 A CN201710845789 A CN 201710845789A CN 107656099 A CN107656099 A CN 107656099A
Authority
CN
China
Prior art keywords
pressure
type semiconductor
emitter stage
crimp type
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710845789.4A
Other languages
English (en)
Inventor
莫申扬
袁文迁
赵志斌
崔翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North China Electric Power University
Original Assignee
North China Electric Power University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China Electric Power University filed Critical North China Electric Power University
Priority to CN201710845789.4A priority Critical patent/CN107656099A/zh
Publication of CN107656099A publication Critical patent/CN107656099A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种针对压接型半导体芯片电气特性测试的施压夹具。该施压夹具包括：绝缘底板、设于所述绝缘底板下表面的测试端子、设于所述绝缘底板上表面的施压架以及施压螺柱；所述绝缘底板与所述施压架形成一个容置腔，所述容置腔用于容置压接型半导体芯片；所述施压螺柱穿设于所述施压架的顶部，对所述压接型半导体芯片施压。采用本发明所提供的施压夹具能够对压接型半导体芯片施压。

Description

一种针对压接型半导体芯片电气特性测试的施压夹具
技术领域
本发明涉及半导体芯片电气特性测试领域，特别是涉及一种针对压接型半导体芯片电气特性测试的施压夹具。
背景技术
传统焊接式半导体芯片仅需要通过键和线实现其电气接触即可使用。由于压接型半导体芯片(如压接型IGBT(Insulated Gate BipolarTranslator)芯片与压接型FRD(FastRecovery Diode)芯片)对压力的特殊要求，必须通过施压夹具才可以实现其各极电气接触，电气特性测试设备测试IGBT器件的电气特性时，传统的施压夹具采用螺柱旋转的施压方式或液压加压的施压方式保证IGBT模块端子间的电气接触。但是传统的施压夹具都是针对整个IGBT模块设计，体积较大，由于压接型半导体芯片的压力要求较小，较大的夹具结构在施压时可能会对芯片造成损伤，因此，传统的施压夹具无法对压接型半导体芯片施压。
发明内容
本发明的目的是提供一种针对压接型半导体芯片电气特性测试的施压夹具，以解决现有技术中施压夹具无法对压接型半导体芯片施压的问题。
为实现上述目的，本发明提供了如下方案：
一种针对压接型半导体芯片电气特性测试的施压夹具，包括：绝缘底板、设于所述绝缘底板下表面的测试端子、设于所述绝缘底板上表面的施压架以及施压螺柱；
所述绝缘底板与所述施压架形成一个容置腔，所述容置腔用于容置压接型半导体芯片；所述施压螺柱穿设于所述施压架的顶部，对所述压接型半导体芯片施压。
可选的，所述容置腔内部具体包括：
设于所述绝缘底板上的发射极凸台板定位槽、设于所述发射极凸台板定位槽内的发射极凸台板、设于所述发射极凸台板上的凸台以及所述栅极印刷电路板；所述栅极印刷电路板中心设有与所述凸台的形状相匹配的穿孔，所述栅极印刷电路板通过所述穿孔套设于所述凸台***；
所述压接型半导体芯片套设于所述凸台且位于所述栅极印刷电路板上；所述栅极印刷电路板与所述压接型半导体芯片的栅极相接触，所述凸台与所述压接型半导体芯片的发射极相接触。
可选的，所述施压夹具体包括：一个第一横臂和两个第一竖臂；每一所述第一竖臂的固定端垂直连接于所述第一横臂的端部，每一所述第一竖臂的自由端设有定位螺柱，所述第一横臂上设有施压圆孔，所述施压螺柱穿设于所述施压圆孔。
可选的，所述施压螺柱与所述压接型半导体芯片相接触的接触端面为半球面。
可选的，所述栅极印刷电路板的材质为绝缘材料，所述栅极印刷电路板与所述压接型半导体芯片相接触的接触面附有铜层。
可选的，所述绝缘底板，具体包括：所述绝缘底板的下表面设有发射极测试板、栅极测试板以及施压架拖板；
所述发射极测试板的两端设有发射极测试端子，所述发射极测试板上设有第一发射极测试孔，所述发射极凸台板定位槽内设有与所述第一发射极测试孔对应的第二发射极测试孔，所述发射极测试端子通过所述第一发射极测试孔、所述第二发射极测试孔与所述凸台相连通，所述发射极测试端子用于测试所述压接型半导体芯片的发射极；
所述栅极测试板的两端设有栅极测试端子，所述栅极测试板上设有第一栅极测试孔，所述绝缘底板的上表面设有与所述第一栅极测试孔对应的第二栅极测试孔，所述栅极测试端子通过所述第一栅极测试孔、所述第二栅极测试孔与所述栅极印刷电路板相连通，所述栅极测试端子用于测试所述压接型半导体芯片的栅极；
所述施压架拖板的两端设有第一施压架定位孔，所述施压架拖板上设有集电极测试端子，所述绝缘底板的上表面设有与所述第一施压架定位孔对应的第二施压架定位孔，当所述施压螺柱对所述压接型半导体芯片施压时，所述施压螺柱与所述压接型半导体芯片的集电极相接触，所述集电极测试端子通过所述第一施压架定位孔、第二施压架定位孔与所述定位螺柱相连通，所述集电极测试端子用于测试所述压接型半导体芯片的集电极。
可选的，所述发射极测试端子包括发射极功率信号端子以及发射极测试信号端子；
所述栅极测试端子包括栅极功率信号端子以及栅极信号测试端子；
所述集电极测试端子包括集电极功率信号端子以及集电极测试信号端子。
可选的，所述施压夹具还包括：定位螺母；
所述定位螺柱依次穿过所述第二施压架定位孔以及所述第一施压架定位孔由所述定位螺母紧固。
可选的，所述发射极凸台板可拆卸；所述凸台可拆卸；所述栅极印刷电路板可拆卸。
根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明提供一种能够对压接型半导体芯片施压的施压夹具，将压接型半导体芯片置于施压夹具内部，由于施压螺柱的受力面积较小，对所述压接型半导体芯片的压力也较小，因此，能够通过施压螺柱直接对压接型半导体芯片施压且不会对所述压接型半导体芯片造成损伤。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的施压夹具示意图；
图2为本发明所提供的容置腔裂解图；
图3为本发明所提供的绝缘底板上表面的结构图；
图4为本发明所提供的绝缘底板下表面的结构图；
图5为本发明所提供的施压夹具裂解图；
图6为本发明所提供的施压夹具的仰视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种针对压接型半导体芯片电气特性测试的施压夹具，能够对压接型半导体芯片施压且不会对压接型半导体芯片造成损伤。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明所提供的施压夹具示意图，如图1所示，一种针对压接型半导体芯片电气特性测试的施压夹具，包括：绝缘底板1-1、设于所述绝缘底板1-1下表面的测试端子1-2、设于所述绝缘底板1-1上表面的施压架1-3以及施压螺柱1-4；
所述绝缘底板1-1与所述施压架1-3形成一个容置腔，所述容置腔用于容置压接型半导体芯片；所述施压螺柱1-4穿设于所述施压架1-3的顶部，对所述压接型半导体芯片施压。
采用本发明所提供的施压夹具存在如下优点：
首先，传统的施压夹具对压接型半导体芯片测试时，为保证压接型半导体芯片不被直接压力破坏，需要将压接型半导体芯片放置在器件管壳内，导致传统的施压夹具在施压时，无法控制管壳内对压接型半导体芯片的准确压力，容易产生压接型半导体芯片处压力过大失效或芯片没有电气接触的情况。本发明通过直接对压接型半导体芯片进行施压，保证芯片测试时受力准确；
其次，传统的施压夹体积较大，无法设置在测试设备内部，若采用传统的施压夹具或施压装置(如：夹具或压力机等)，施压夹具与测试设备之间需要很长的导线作为信号连接，则导线的寄生参数将大大影响测试结果。而本发明提供了精简小巧的单凸台施压夹具，能够将本发明所提供的施压夹具集成到测试设备内，不需要很长的导线作为信号连接，减小杂散参数的同时，方便了测试操作。
图2为本发明所提供的容置腔裂解图，如图2所示，在实际测量过程中，所述容置腔内部具体包括：设于所述绝缘底板1-1上的发射极凸台板定位槽2-1、设于所述发射极凸台板定位槽2-1内的发射极凸台板2-2、设于所述发射极凸台板2-2上的凸台2-3以及所述栅极印刷电路板2-4；所述栅极印刷电路板2-4中心设有与所述凸台2-3的形状相匹配的穿孔，所述栅极印刷电路板2-4通过所述穿孔套设于所述凸台2-3***；
所述压接型半导体芯片2-5套设于所述凸台2-3且位于所述栅极印刷电路板2-4上；所述栅极印刷电路板2-4与所述压接型半导体芯片2-5的栅极相接触，所述凸台2-3与所述压接型半导体芯片2-5的发射极相接触。
在实际应用中，所述施压架1-3具体包括：一个第一横臂和两个第一竖臂；每一所述第一竖臂的固定端垂直连接于所述第一横臂的端部，每一所述第一竖臂的自由端设有定位螺柱2-6，所述第一横臂上设有施压圆孔2-7，所述施压螺柱1-4穿设于所述施压圆孔2-7；所述施压螺柱1-4与所述压接型半导体芯片2-5相接触的接触端面为半球面。
在实际应用中，所述栅极印刷电路板2-4的材质为绝缘材料，所述栅极印刷电路板2-4与所述压接型半导体芯片2-5相接触的接触面附有铜层。
在实际应用中，如图3-图5所示，所述绝缘底板1-1，具体包括：所述绝缘底板1-1的下表面设有发射极测试板4-1、栅极测试板4-2以及施压架拖板4-3；
所述发射极测试板4-1的两端设有发射极测试端子，所述发射极测试板4-1上设有第一发射极测试孔4-4，所述发射极凸台板定位槽2-1内设有与所述第一发射极测试孔4-4对应的第二发射极测试孔3-1，所述发射极测试端子通过所述第一发射极测试孔4-4、所述第二发射极测试孔3-1与所述凸台2-3相连通，所述发射极测试端子用于测试所述压接型半导体芯片2-5的发射极；
所述栅极测试板4-2的两端设有栅极测试端子，所述栅极测试板4-2上设有第一栅极测试孔4-5，所述绝缘底板1-1的上表面设有与所述第一栅极测试孔4-5对应的第二栅极测试孔3-2，所述栅极测试端子通过所述第一栅极测试孔4-5、所述第二栅极测试孔3-2与所述栅极印刷电路板2-4相连通，所述栅极测试端子用于测试所述压接型半导体芯片2-5的栅极；
所述施压架拖板4-3的两端设有第一施压架定位孔4-6，所述施压架拖板4-3上设有集电极测试端子，所述绝缘底板1-1的上表面设有与所述第一施压架定位孔4-6对应的第二施压架定位孔3-3，当所述施压螺柱1-4对所述压接型半导体芯片2-5施压时，所述施压螺柱1-4与所述压接型半导体芯片2-5的集电极相接触，所述集电极测试端子通过所述第一施压架定位孔4-6、第二施压架定位孔3-3与所述定位螺柱2-6相连通，所述集电极测试端子用于测试所述压接型半导体芯片2-5的集电极。
图6为本发明所提供的施压夹具的仰视图，如图6所示，所述发射极测试端子6-1包括发射极功率信号端子以及发射极测试信号端子；所述栅极测试端子6-2包括栅极功率信号端子以及栅极信号测试端子；所述集电极测试端子6-3包括集电极功率信号端子以及集电极测试信号端子。
在实际应用中，所述施压夹具还包括：定位螺母6-4；所述定位螺柱2-6依次穿过所述第二施压架定位孔3-3以及所述第一施压架定位孔4-6由所述定位螺母6-4紧固。
在实际测试过程中，所述发射极凸台板2-2可拆卸；所述凸台2-3可拆卸；所述栅极印刷电路板2-4可拆卸；针对不同电压型号的压接型半导体芯片，所述压接型半导体芯片子模组的尺寸也存在差异，传统施压装置只能通过更换不同型号器件的管壳作为压接型半导体芯片测试载体，成本较高，本发明可直接更换发射极凸台板、凸台以及栅极印刷电路板，实现对不同型号压接型半导体芯片的测试，降低了测试成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种针对压接型半导体芯片电气特性测试的施压夹具，其特征在于，包括：绝缘底板、设于所述绝缘底板下表面的测试端子、设于所述绝缘底板上表面的施压架以及施压螺柱；
所述绝缘底板与所述施压架形成一个容置腔，所述容置腔用于容置压接型半导体芯片；所述施压螺柱穿设于所述施压架的顶部，对所述压接型半导体芯片施压。
2.根据权利要求1所述的施压夹具，其特征在于，所述容置腔内部具体包括：
设于所述绝缘底板上的发射极凸台板定位槽、设于所述发射极凸台板定位槽内的发射极凸台板、设于所述发射极凸台板上的凸台以及所述栅极印刷电路板；所述栅极印刷电路板中心设有与所述凸台的形状相匹配的穿孔，所述栅极印刷电路板通过所述穿孔套设于所述凸台***；
所述压接型半导体芯片套设于所述凸台且位于所述栅极印刷电路板上；所述栅极印刷电路板与所述压接型半导体芯片的栅极相接触，所述凸台与所述压接型半导体芯片的发射极相接触。
3.根据权利要求1所述的施压夹具，其特征在于，所述施压夹具体包括：一个第一横臂和两个第一竖臂；每一所述第一竖臂的固定端垂直连接于所述第一横臂的端部，每一所述第一竖臂的自由端设有定位螺柱，所述第一横臂上设有施压圆孔，所述施压螺柱穿设于所述施压圆孔。
4.根据权利要求2所述的施压夹具，其特征在于，所述施压螺柱与所述压接型半导体芯片相接触的接触端面为半球面。
5.根据权利要求2所述的施压夹具，其特征在于，所述栅极印刷电路板的材质为绝缘材料，所述栅极印刷电路板与所述压接型半导体芯片相接触的接触面附有铜层。
6.根据权利要求1所述的施压夹具，其特征在于，所述绝缘底板，具体包括：所述绝缘底板的下表面设有发射极测试板、栅极测试板以及施压架拖板；
所述发射极测试板的两端设有发射极测试端子，所述发射极测试板上设有第一发射极测试孔，所述发射极凸台板定位槽内设有与所述第一发射极测试孔对应的第二发射极测试孔，所述发射极测试端子通过所述第一发射极测试孔、所述第二发射极测试孔与所述凸台相连通，所述发射极测试端子用于测试所述压接型半导体芯片的发射极；
所述栅极测试板的两端设有栅极测试端子，所述栅极测试板上设有第一栅极测试孔，所述绝缘底板的上表面设有与所述第一栅极测试孔对应的第二栅极测试孔，所述栅极测试端子通过所述第一栅极测试孔、所述第二栅极测试孔与所述栅极印刷电路板相连通，所述栅极测试端子用于测试所述压接型半导体芯片的栅极；
所述施压架拖板的两端设有第一施压架定位孔，所述施压架拖板上设有集电极测试端子，所述绝缘底板的上表面设有与所述第一施压架定位孔对应的第二施压架定位孔，当所述施压螺柱对所述压接型半导体芯片施压时，所述施压螺柱与所述压接型半导体芯片的集电极相接触，所述集电极测试端子通过所述第一施压架定位孔、第二施压架定位孔与所述定位螺柱相连通，所述集电极测试端子用于测试所述压接型半导体芯片的集电极。
7.根据权利要求6所述的施压夹具，其特征在于，所述发射极测试端子包括发射极功率信号端子以及发射极测试信号端子；
所述栅极测试端子包括栅极功率信号端子以及栅极信号测试端子；
所述集电极测试端子包括集电极功率信号端子以及集电极测试信号端子。
8.根据权利要求6所述的施压夹具，其特征在于，所述施压夹具还包括：定位螺母；
所述定位螺柱依次穿过所述第二施压架定位孔以及所述第一施压架定位孔由所述定位螺母紧固。
9.根据权利要求2所述的施压夹具，其特征在于，所述发射极凸台板可拆卸；所述凸台可拆卸；所述栅极印刷电路板可拆卸。
CN201710845789.4A 2017-09-19 2017-09-19 一种针对压接型半导体芯片电气特性测试的施压夹具 Pending CN107656099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710845789.4A CN107656099A (zh) 2017-09-19 2017-09-19 一种针对压接型半导体芯片电气特性测试的施压夹具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710845789.4A CN107656099A (zh) 2017-09-19 2017-09-19 一种针对压接型半导体芯片电气特性测试的施压夹具

Publications (1)

Publication Number Publication Date
CN107656099A true CN107656099A (zh) 2018-02-02

Family

ID=61130424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710845789.4A Pending CN107656099A (zh) 2017-09-19 2017-09-19 一种针对压接型半导体芯片电气特性测试的施压夹具

Country Status (1)

Country Link
CN (1) CN107656099A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116500321A (zh) * 2023-06-28 2023-07-28 深圳市微特精密科技股份有限公司 一种用于印刷电路板组件测试的复合夹具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101144845A (zh) * 2007-11-06 2008-03-19 株洲南车时代电气股份有限公司 电力半导体芯片门阴结加压测试方法及装置
CN102621470A (zh) * 2012-03-31 2012-08-01 中国电子科技集团公司第十三研究所 一种半导体微波功率芯片封装外壳性能测试方法
CN106680546A (zh) * 2017-02-22 2017-05-17 西安派瑞功率半导体变流技术股份有限公司 自适应电力半导体芯片测试适配器
CN107728032A (zh) * 2016-08-16 2018-02-23 株洲中车时代电气股份有限公司 一种压接型功率半导体器件的测试装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101144845A (zh) * 2007-11-06 2008-03-19 株洲南车时代电气股份有限公司 电力半导体芯片门阴结加压测试方法及装置
CN102621470A (zh) * 2012-03-31 2012-08-01 中国电子科技集团公司第十三研究所 一种半导体微波功率芯片封装外壳性能测试方法
CN107728032A (zh) * 2016-08-16 2018-02-23 株洲中车时代电气股份有限公司 一种压接型功率半导体器件的测试装置
CN106680546A (zh) * 2017-02-22 2017-05-17 西安派瑞功率半导体变流技术股份有限公司 自适应电力半导体芯片测试适配器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张睿: "《压接型IGBT封装寄生参数对芯片开通过程中的均流影响分析》", 《智能电网》 *
申雅茹: "《压力对换流阀用压接型 IGBT 器件功率损耗的影响》", 《半导体技术》 *
邓二平: "《压接型IGBT器件与焊接式IGBT模块热阻测试方法对比研究》", 《智能电网》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116500321A (zh) * 2023-06-28 2023-07-28 深圳市微特精密科技股份有限公司 一种用于印刷电路板组件测试的复合夹具
CN116500321B (zh) * 2023-06-28 2023-08-18 深圳市微特精密科技股份有限公司 一种用于印刷电路板组件测试的复合夹具

Similar Documents

Publication Publication Date Title
CN107728032B (zh) 一种压接型功率半导体器件的测试装置
CN203445108U (zh) 芯片封装转接板及带有芯片封装转接板的电路板
CN103852707B (zh) 一种功率半导体芯片测试工装
CN108120853A (zh) 芯片测试夹具
CN208672690U (zh) 一种igbt模块内部的半桥dbc测试夹具
CN201322759Y (zh) 一种分立器件裸芯片测试与老化临时封装载体
CN109031102A (zh) 一种芯片测试装置
CN107656099A (zh) 一种针对压接型半导体芯片电气特性测试的施压夹具
CN212625492U (zh) 一种led芯片检测装置
CN103675622B (zh) 用于测试igbt模块的局部放电的装置和方法
CN202394845U (zh) 塑封微电子器件绝缘性测试设备
CN201555926U (zh) 封装半导体器件塑封体绝缘测试设备
CN216411361U (zh) 一种用于并行测试igbt芯片和frd芯片的测试夹具
CN219834152U (zh) 一种射频传输性能检测装置
CN109192675B (zh) 封装体检测方法
CN206270455U (zh) 一种功率半导体模块测试治具
CN103543337A (zh) 用于电容测试组件的电容测试器件和方法
CN104764909A (zh) 可用于极低温测量的便捷芯片测试座
CN206671370U (zh) 一种用于芯片电容器电性能测试的多功能夹具
CN109786265A (zh) 一种测量基板、封装器件、制备方法及信号测量的方法
CN206148403U (zh) 基于开关特性测量的igbt芯片筛选结构
CN205374651U (zh) 一种基板开短路测试载具
CN107305852B (zh) 一种基于开关特性测量的igbt芯片筛选结构
CN203037746U (zh) 用于两单元73毫米功率器件模块电容的测试装置
CN212965280U (zh) 适用于芯片测试***的测试平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180202