JPS60142526A - 半導体素子の電気特性測定方法 - Google Patents
半導体素子の電気特性測定方法Info
- Publication number
- JPS60142526A JPS60142526A JP24737383A JP24737383A JPS60142526A JP S60142526 A JPS60142526 A JP S60142526A JP 24737383 A JP24737383 A JP 24737383A JP 24737383 A JP24737383 A JP 24737383A JP S60142526 A JPS60142526 A JP S60142526A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- semiconductor element
- needle
- resistance
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体素子の電気特性測定方法に関し、特に
ウェーハおよびチップの状態で施される電気特性のａｌ
！Ｉ定でＩＡを超える電流値のものに適用される。
ウェーハおよびチップの状態で施される電気特性のａｌ
！Ｉ定でＩＡを超える電流値のものに適用される。
従来のｉｌｌ’ｌ定方法は、テスタにおけるセンシング
とフォーシングの釦を別々１／−シて４端子法により測
定していた。この測定方法は第１図に回路図で、また第
２図に実態図で原理を示し、さらに第３図に等価回路が
示される。いずれも（１）は半導体素子である。図にも
示したように、この測定方法ではセンシングプローブ針
Ｂｓ、Ｅｓで電圧を、フォーシングプローブ針ＢＦ、
ＥＦＩ’電流を測定するが、各針とも夫々には接触抵抗
ＢＦ ： Ｒｃ、 、 Ｅｒ、 ： Ｒｃ２゜Ｂｓ ：
Ｒｃ３． Ｅｓ ： Ｒｃ、＋が伴なう。次に従来の
方法の応用例として第４図にプローブカードの配線例図
を示す。
とフォーシングの釦を別々１／−シて４端子法により測
定していた。この測定方法は第１図に回路図で、また第
２図に実態図で原理を示し、さらに第３図に等価回路が
示される。いずれも（１）は半導体素子である。図にも
示したように、この測定方法ではセンシングプローブ針
Ｂｓ、Ｅｓで電圧を、フォーシングプローブ針ＢＦ、
ＥＦＩ’電流を測定するが、各針とも夫々には接触抵抗
ＢＦ ： Ｒｃ、 、 Ｅｒ、 ： Ｒｃ２゜Ｂｓ ：
Ｒｃ３． Ｅｓ ： Ｒｃ、＋が伴なう。次に従来の
方法の応用例として第４図にプローブカードの配線例図
を示す。
上記従来の４端子測定法は精度良く測定できる利点はあ
るが１次にあげる欠点がある。すなわち、プローブ針１
本に流せる最大電流は２アンペア程度であり、それを超
える場合にはプローブ針の数を増す必要がある。このと
き、素子とプローテψ１の接触抵抗は０．０４〜０．１
８オームと大きなばらつきがある。これによって針に流
れる電流にばらつきを生じ、かつ、接触抵抗の最も小さ
いものに電流が集中しプローブ針が破損する。そして、
１本が破損すると次に接触抵抗の小さいものに電流が集
中して破損する。このように逐次破損が連続するという
重大な問題がある。
るが１次にあげる欠点がある。すなわち、プローブ針１
本に流せる最大電流は２アンペア程度であり、それを超
える場合にはプローブ針の数を増す必要がある。このと
き、素子とプローテψ１の接触抵抗は０．０４〜０．１
８オームと大きなばらつきがある。これによって針に流
れる電流にばらつきを生じ、かつ、接触抵抗の最も小さ
いものに電流が集中しプローブ針が破損する。そして、
１本が破損すると次に接触抵抗の小さいものに電流が集
中して破損する。このように逐次破損が連続するという
重大な問題がある。
この発明は上記従来の欠点に鑑み半導体素子の電気特性
測定方法を改良するものである。
測定方法を改良するものである。
この発明にかかる半導体素子の電気特性測定方法は、半
導体素子とプローブ針との接触抵抗値よりも大きい値の
抵抗を各に直列挿入したことを特徴とする。
導体素子とプローブ針との接触抵抗値よりも大きい値の
抵抗を各に直列挿入したことを特徴とする。
次にこの発明を１実施例につき、図面を参照して詳細に
説明する。
説明する。
一例のプローブカードを従来の第４図に準じて第５図に
示す。図において、（１）は半導体素子で、フォーシン
グラインにプローブ針を４本設けてなり、このプローブ
針はいずれもタングステン針、バランス抵抗（Ｒｏ ）
には］／２Ｗ：０．４７±１％Ωとしている。そしてこ
の等価回路を第６図に示す。
示す。図において、（１）は半導体素子で、フォーシン
グラインにプローブ針を４本設けてなり、このプローブ
針はいずれもタングステン針、バランス抵抗（Ｒｏ ）
には］／２Ｗ：０．４７±１％Ωとしている。そしてこ
の等価回路を第６図に示す。
センシングプローブ針は電圧測定端子のため、入力抵抗
が高いので接触抵抗が１００Ω以下であハば実用上はと
んど問題とならない。
が高いので接触抵抗が１００Ω以下であハば実用上はと
んど問題とならない。
フォーシングプローブ針（Ｂｈ）に流れる電流を計算す
ると Ｉ ｓ ＝ Ｉ ’２ （ＲＢ ＋ＲＣ２）／ ＲＢ
＋ＲＣＩＩ’３ （ＲＢ ＋ＲＣ３）／ＲＢ ＋ＲＣＩ
＝・・（１）”４ （Ｒ１３＋ＲＣ４）／ＲＢ＋ＲＣ
１となる。ＲＢ＝０のとき、および ＲＣＩ ＜ＲＣ２＋ ＲＣ３、ＲＣ４とな之とＩ ’１
＝ Ｉ ’ｘ ＲＣ２／ＲＣ１１、ゆ、＝Ｉ’２Ｒ６
２°−′−１２１となり、■１が工２＋ Ｉ３１ １′
４より大きくなる。
ると Ｉ ｓ ＝ Ｉ ’２ （ＲＢ ＋ＲＣ２）／ ＲＢ
＋ＲＣＩＩ’３ （ＲＢ ＋ＲＣ３）／ＲＢ ＋ＲＣＩ
＝・・（１）”４ （Ｒ１３＋ＲＣ４）／ＲＢ＋ＲＣ
１となる。ＲＢ＝０のとき、および ＲＣＩ ＜ＲＣ２＋ ＲＣ３、ＲＣ４とな之とＩ ’１
＝ Ｉ ’ｘ ＲＣ２／ＲＣ１１、ゆ、＝Ｉ’２Ｒ６
２°−′−１２１となり、■１が工２＋ Ｉ３１ １′
４より大きくなる。
これはバランス抵抗がないとき、接触抵抗のばらつきが
大になり、接触抵抗の最も小さいものに電流が集中する
ということであり、針が測定中破損しやすくなることが
明らかになった。
大になり、接触抵抗の最も小さいものに電流が集中する
ということであり、針が測定中破損しやすくなることが
明らかになった。
ここで、もしも
Ｒ１＞ＲＣ，、ＲＣ２＋Ｒｃ３． ＲＣ−４であれば式
（１）より Ｉ ！＝Ｉ２ ＝Ｉ３ ＝Ｉ４ となり、流れる電流が均一になる。これにより、測定中
プローブ鉗が破損することはない。
（１）より Ｉ ！＝Ｉ２ ＝Ｉ３ ＝Ｉ４ となり、流れる電流が均一になる。これにより、測定中
プローブ鉗が破損することはない。
上記を応用してウェーハ状でのコレクタ基板と。
ウェーハステージの接触抵抗の影響をなくすため、ウェ
ーハステージをセンシングとホーシングとの各ラインを
別々にした例を第７図と第８図に示す。
ーハステージをセンシングとホーシングとの各ラインを
別々にした例を第７図と第８図に示す。
第７図はくしの歯状にして対向させた例、第８図は同心
円状に対向させた例である。
円状に対向させた例である。
この発明によると、ウェーハ状における半導体素子のＶ
ｎ＋＜ｈ・特性を従来のそれと比べて第９図に示した
。本発明は実線にて、また、従来のものは破線で夫々示
し、分布に明瞭な差が認められる。
ｎ＋＜ｈ・特性を従来のそれと比べて第９図に示した
。本発明は実線にて、また、従来のものは破線で夫々示
し、分布に明瞭な差が認められる。
次にウェーハの状態で半導体素子のＥ −Ｉ３間に抵抗
を挿入したときの４１（抗（ＲＩ ｒ Ｒ２ｒ Ｒ３）
に流れる電流を本発明方法と従来方法／とを比較して第
１０図に示す。これによっても本発明はばらつきが顕著
に少ないことがわかる。
を挿入したときの４１（抗（ＲＩ ｒ Ｒ２ｒ Ｒ３）
に流れる電流を本発明方法と従来方法／とを比較して第
１０図に示す。これによっても本発明はばらつきが顕著
に少ないことがわかる。
第１図ないし第３図は４端子法による測定を示し、第１
図は回路図、第２図は実態図、第３図は等価回路図、第
４図は従来のプローブカードの配線図、第５図ないし第
８図はこの発明の実施例にかかり、第５図はプローブカ
ードの配線図、第６図は回路図、第７図および第８図は
いずれもウェーハステージへ応用した実施例、第９図お
よび第１０図はいずれも夫々がこの発明の詳細な説明す
るための線図である。 ■・・・・ 半導体素子 代理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 Ｒβ 第 ６ 図 ■： ａ ｔｃ 第 ７ 図 第 ８ 図 第９図 測定Ｌル敢 第１０図 （ＶＪ
図は回路図、第２図は実態図、第３図は等価回路図、第
４図は従来のプローブカードの配線図、第５図ないし第
８図はこの発明の実施例にかかり、第５図はプローブカ
ードの配線図、第６図は回路図、第７図および第８図は
いずれもウェーハステージへ応用した実施例、第９図お
よび第１０図はいずれも夫々がこの発明の詳細な説明す
るための線図である。 ■・・・・ 半導体素子 代理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 Ｒβ 第 ６ 図 ■： ａ ｔｃ 第 ７ 図 第 ８ 図 第９図 測定Ｌル敢 第１０図 （ＶＪ
Claims (1)
- 【特許請求の範囲】 半導体素子を大電流プローブによりそのプローブ鉗を半
導体素子当接させ七電気特性を測定する八 方法において、半導体素子とプローブ針との接触抵抗値
よりも大きい値の抵抗を各に直列挿入した半導体素子の
電気特性測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24737383A JPS60142526A (ja) | 1983-12-29 | 1983-12-29 | 半導体素子の電気特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24737383A JPS60142526A (ja) | 1983-12-29 | 1983-12-29 | 半導体素子の電気特性測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142526A true JPS60142526A (ja) | 1985-07-27 |
Family
ID=17162461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24737383A Pending JPS60142526A (ja) | 1983-12-29 | 1983-12-29 | 半導体素子の電気特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142526A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521061U (ja) * | 1991-08-29 | 1993-03-19 | 株式会社エス・ケー・シー | 墓参用具の収納装置 |
| US6788082B2 (en) | 2002-08-23 | 2004-09-07 | Mitsubishi Denki Kabushiki Kaisha | Probe card |
| JP2009538428A (ja) * | 2006-05-23 | 2009-11-05 | インテグレーテッド テクノロジー コーポレーション | パワーデバイスの高電流プローブ試験用プローブ針の保護方法 |
| JP2012068076A (ja) * | 2010-09-22 | 2012-04-05 | Fuji Electric Co Ltd | プローブユニット |
| CN103064004A (zh) * | 2012-12-17 | 2013-04-24 | 深圳深爱半导体股份有限公司 | 芯片级测试装置 |
| JP2014055879A (ja) * | 2012-09-13 | 2014-03-27 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
| JP2017510988A (ja) * | 2014-03-26 | 2017-04-13 | テラダイン、 インコーポレイテッド | 半導体デバイスを試験する方法、製造する方法、デバイスインターフェース基板及び試験システム |
| CN107505485A (zh) * | 2016-06-14 | 2017-12-22 | 富士电机株式会社 | 接触探针、半导体元件试验装置及半导体元件试验方法 |
| US11041900B2 (en) | 2014-03-26 | 2021-06-22 | Teradyne, Inc. | Equi-resistant probe distribution for high-accuracy voltage measurements at the wafer level |
| CN117214649A (zh) * | 2023-11-07 | 2023-12-12 | 珠海格力电子元器件有限公司 | 功率器件测试装置和方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114349A (en) * | 1980-02-15 | 1981-09-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Detecting method for displacement in testing stage of wafer |
| JPS57155742A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Wafer prober |
-
1983
- 1983-12-29 JP JP24737383A patent/JPS60142526A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114349A (en) * | 1980-02-15 | 1981-09-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Detecting method for displacement in testing stage of wafer |
| JPS57155742A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Wafer prober |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521061U (ja) * | 1991-08-29 | 1993-03-19 | 株式会社エス・ケー・シー | 墓参用具の収納装置 |
| US6788082B2 (en) | 2002-08-23 | 2004-09-07 | Mitsubishi Denki Kabushiki Kaisha | Probe card |
| JP2009538428A (ja) * | 2006-05-23 | 2009-11-05 | インテグレーテッド テクノロジー コーポレーション | パワーデバイスの高電流プローブ試験用プローブ針の保護方法 |
| JP2012068076A (ja) * | 2010-09-22 | 2012-04-05 | Fuji Electric Co Ltd | プローブユニット |
| CN102435927A (zh) * | 2010-09-22 | 2012-05-02 | 富士电机株式会社 | 探针单元 |
| CN102435927B (zh) * | 2010-09-22 | 2014-07-09 | 富士电机株式会社 | 探针单元 |
| JP2014055879A (ja) * | 2012-09-13 | 2014-03-27 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
| CN103064004A (zh) * | 2012-12-17 | 2013-04-24 | 深圳深爱半导体股份有限公司 | 芯片级测试装置 |
| JP2017510988A (ja) * | 2014-03-26 | 2017-04-13 | テラダイン、 インコーポレイテッド | 半導体デバイスを試験する方法、製造する方法、デバイスインターフェース基板及び試験システム |
| US10698020B2 (en) | 2014-03-26 | 2020-06-30 | Teradyne, Inc. | Current regulation for accurate and low-cost voltage measurements at the wafer level |
| US11041900B2 (en) | 2014-03-26 | 2021-06-22 | Teradyne, Inc. | Equi-resistant probe distribution for high-accuracy voltage measurements at the wafer level |
| CN107505485A (zh) * | 2016-06-14 | 2017-12-22 | 富士电机株式会社 | 接触探针、半导体元件试验装置及半导体元件试验方法 |
| CN117214649A (zh) * | 2023-11-07 | 2023-12-12 | 珠海格力电子元器件有限公司 | 功率器件测试装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60142526A (ja) | 半導体素子の電気特性測定方法 | |
| EP0720023A1 (en) | Test method for power integrated devices | |
| EP0695946B1 (en) | Methods and apparatus for armature testing | |
| JP3174195B2 (ja) | チップ形電子部品の抵抗値測定方法 | |
| JP2657315B2 (ja) | プローブカード | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| CN217587394U (zh) | 低噪声四线制测量装置 | |
| JP7364434B2 (ja) | ゼロアジャスト補正方法及びインピーダンス測定方法 | |
| US478098A (en) | evershed | |
| JP2005043053A (ja) | プローブ検査方法 | |
| JPS626653B2 (ja) | ||
| JPH04315062A (ja) | 抵抗体の抵抗値測定方法 | |
| JPS63280432A (ja) | Ｉｃパツケ−ジ | |
| JP3276376B2 (ja) | 抵抗体の抵抗値測定方法 | |
| JPH02187047A (ja) | フィルムキャリア | |
| JP3319078B2 (ja) | 半導体素子測定方法 | |
| JP3408757B2 (ja) | バーンイン装置 | |
| JPH01210874A (ja) | 半導体装置の検査方法 | |
| JPS593365A (ja) | 静止誘導機器の抵抗測定方法 | |
| JPS636476A (ja) | ハイブリツドｉｃの試験方法 | |
| JPH04316344A (ja) | コンタクト抵抗測定素子 | |
| JPH09211026A (ja) | プローブ | |
| JPH01278033A (ja) | 半導体集積回路のパッド配置構造 | |
| JPS63312648A (ja) | 半導体集積回路チップの製法 | |
| JPH05249158A (ja) | 誘導電圧を受けている線路の導体抵抗測定方法 |