CN107229010B - 电路、检测装置、振荡器、电子设备、移动体及检测方法 - Google Patents

电路、检测装置、振荡器、电子设备、移动体及检测方法 Download PDF

Info

Publication number
CN107229010B
CN107229010B CN201710161248.XA CN201710161248A CN107229010B CN 107229010 B CN107229010 B CN 107229010B CN 201710161248 A CN201710161248 A CN 201710161248A CN 107229010 B CN107229010 B CN 107229010B
Authority
CN
China
Prior art keywords
clock signal
circuit
master clock
error information
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710161248.XA
Other languages
English (en)
Other versions
CN107229010A (zh
Inventor
中岛公德
青山孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016185093A external-priority patent/JP6848299B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN107229010A publication Critical patent/CN107229010A/zh
Application granted granted Critical
Publication of CN107229010B publication Critical patent/CN107229010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Gyroscopes (AREA)

Abstract

本发明提供一种即使在主时钟信号中发生了异常的情况下也能够将通知该异常的错误信息发送至外部的电路装置、物理量检测装置、振荡器、电子设备、移动体以及主时钟信号的异常检测方法等。电路装置(20)包括：控制电路(110)，其基于主时钟信号(MCK)而进行工作；接口电路(130)，其具有寄存器部(134)，并基于从外部被输入的外部时钟信号(EXCK)而向外部发送数据。而且，寄存器部134基于外部时钟信号(EXCK)而捕获主时钟信号(MCK)的错误信息(EMK)，并对所捕获的错误信息(EMK)进行存储。接口电路130将包含被存储于寄存器部134中的错误信息(EMK)在内的数据向外部进行发送。

Description

电路、检测装置、振荡器、电子设备、移动体及检测方法
技术领域
本发明涉及一种电路装置、物理量检测装置、振荡器、电子设备、移动体以及主时钟信号的异常检测方法等。
背景技术
为了对电路装置中的各种故障进行诊断，有时会在电路装置中设置故障诊断电路。例如CPU等外部装置经由电路装置的接口电路而读取这种故障诊断电路所输出的错误信息，从而实施与该错误信息相对应的工作。作为故障诊断电路的现有技术，存在有例如专利文献1所公开的技术。在专利文献1中，故障诊断电路实施对物理量检测装置的物理量变换器进行驱动的驱动电路和基于来自物理量变换器的检测信号来对物理量进行检测的检测电路的故障诊断，并由接口电路输出该错误信息。
在上述那样的故障诊断电路基于使电路装置(例如逻辑电路等)工作的主时钟信号而进行工作的情况下，当该主时钟信号发生异常时可能无法输出错误信息。于是，外部装置无法准确地知晓电路装置有无错误，从而可能无法实施与错误相对应的工作。
根据本发明的几个方式，能够提供一种即使在主时钟信号中发生了异常的情况下也能够将通知该异常的错误信息发送至外部的电路装置、物理量检测装置、振荡器、电子设备、移动体以及主时钟信号的异常检测方法等。
专利文献1：日本特开2012-181677号公报
发明内容
本发明是为了解决上述的课题中的至少一部分而被完成的，并且可以作为以下的形态或者方式来实现。
本发明的一个方式涉及一种电路装置，该电路装置包括：控制电路，其基于主时钟信号而进行工作；接口电路，其具有寄存器部，并基于从外部被输入的外部时钟信号而向外部发送数据，所述寄存器部基于所述外部时钟信号而捕获所述主时钟信号的错误信息，并对所捕获的所述错误信息进行存储，所述接口电路将包含被存储于所述寄存器部中的所述错误信息在内的所述数据向外部进行所述发送。
根据本发明的一个方式，对主时钟信号的错误信息进行存储的寄存器部基于从外部被输入的外部时钟信号而捕获错误信息。而且，捕获至寄存器部中的信息被发送到外部。由此，即使在主时钟信号中发生了异常的情况下，也能够将通知该异常的错误信息发送至外部。
此外，在本发明的一个方式中，也可以采用如下方式，即，电路装置包括主时钟信号异常检测电路，所述主时钟信号异常检测电路对所述主时钟信号的异常进行检测，并且在检测到所述异常的情况下，将表示所述主时钟信号变得异常的所述错误信息输出至所述寄存器部。
通过采用这种方式，在主时钟信号异常检测电路检测到主时钟信号的异常的情况下，错误信息成为表示主时钟信号变为异常的信息。例如，与错误信息相对应的错误信号成为激活状态。而且，该错误信息基于外部时钟信号而被捕获至寄存器部中。由此，能够将表示主时钟信号变得异常的错误信息发送到外部。
此外，在本发明的一个方式中，也可以采用如下方式，即，所述寄存器部基于所述外部时钟信号而捕获来自所述主时钟信号异常检测电路的所述错误信息。
通过采用这种方式，主时钟信号的错误信息基于独立于主时钟信号而被供给的外部时钟信号，而被捕获至寄存器部中。由此，即使在主时钟信号变得异常的情况下，也能够将该错误信息发送到外部。
此外，在本发明的一个方式中，也可以采用如下方式，即，所述主时钟信号异常检测电路基于作为与所述主时钟信号不同的时钟信号的错误检测用时钟信号，而实施所述主时钟信号的异常的所述检测、和所述错误信息向所述寄存器部的所述输出。
通过采用这种方式，即使在主时钟信号变得异常的情况下，也能够基于错误检测用时钟信号而实施主时钟信号的异常的检测、和错误信息的向寄存器部的输出。由此，在主时钟信号中存在异常的情况下，能够将表示该异常的错误信息发送到外部。
此外，在本发明的一个方式中，也可以采用如下方式，即，电路装置包括使振子振荡的驱动电路，所述错误检测用时钟信号为通过使所述振子进行所述振荡而生成的时钟信号。
以此方式，通过将使振子振荡而生成的时钟信号作为错误检测用同步信号来使用，从而能够利用独立于主时钟信号的时钟信号而对主时钟信号进行监测。此外，由于使用存在于电路装置内的时钟信号，因此无需冗长地设置时钟信号生成电路。
此外，在本发明的一个方式中，也可以采用如下方式，即，所述主时钟信号异常检测电路具有：第一触发电路，其根据作为与所述主时钟信号不同的时钟信号的错误检测用时钟信号而对基于所述主时钟信号的输入时钟信号进行锁存；第二触发电路，其基于所述错误检测用时钟信号而对来自所述第一触发电路的第一输出信号进行锁存；逻辑异或电路，其求出所述第一输出信号、和来自所述第二触发电路的第二输出信号的逻辑异或；计数器，其基于所述错误检测用时钟信号而对所述逻辑异或电路的输出信号成为第一逻辑电平的期间进行计数，并在计数值达到预定值的情况下，输出表示所述主时钟信号变得异常的所述错误信息。
当主时钟信号的逻辑电平不再发生变化时，逻辑异或电路的输出信号的逻辑电平也从第一逻辑电平起不再发生变化。计数器在检测到该逻辑电平不发生变化的情况持续了预定期间的情况下，将错误信息设为表示主时钟信号变为异常的信息。例如，使与错误信息相对应的错误信号成为激活状态。以此方式，能够检测出主时钟信号变为异常的情况。
此外，在本发明的一个方式中，也可以采用如下方式，即，电路装置包括利用所述主时钟信号而进行工作的故障诊断电路，所述寄存器部具有捕获来自所述故障诊断电路的错误信息的故障诊断用寄存器。
在这种故障诊断电路基于主时钟信号而进行工作的情况下，在主时钟信号变得异常时故障诊断电路的工作将停止。于是，即使在电路装置中发生错误的情况下也无法检测出该错误，从而不会将准确的错误信息捕获至接口电路的寄存器部中，因此错误不会被通知到外部。关于这一点，根据本发明的一个方式，能够至少将主时钟信号变为异常的情况通知到外部。
此外，在本发明的一个方式中，也可以采用如下方式，即，所述接口电路为SPI(Serial Peripheral Interface：串行外设接口)方式或者I2C(Inter-IntegratedCircuit：内部集成电路)方式的接口电路。
在这样的串行接口中，使用串行时钟线来实施通信。在本发明的一个方式中，将从该串行时钟线被输入的串行时钟信号作为外部时钟信号而将主时钟信号的错误信息捕获至接口电路的寄存器部中。由此，能够经由串行接口而将主时钟信号的错误信息发送到外部。
此外，在本发明的一个方式中，也可以采用如下方式，即，包括生成所述主时钟信号的主时钟信号生成电路。
根据本发明的一个方式，能够通过主时钟信号生成电路所生成的主时钟信号而使控制电路工作。而且，能够基于外部时钟信号而向寄存器部中捕获该主时钟信号的错误信息，并向外部发送包含该错误信息的数据。
此外，本发明的其他方式涉及一种电路装置，该电路装置包括：主时钟信号异常检测电路，其对主时钟信号的异常进行检测；寄存器部，其基于从外部被输入的外部时钟信号而捕获所述主时钟信号的错误信息。
通过采用这种方式，在主时钟信号异常检测电路检测出主时钟信号的异常的情况下，错误信号成为表示主时钟信号变为异常的信息。例如，与错误信息对应的错误信号成为激活状态。而且，能够基于外部时钟信号而向寄存器部中捕获该错误信息。
此外，在本发明的其他方式中，也可以采用如下方式，即，电路装置包括接口电路，所述接口电路基于所述外部时钟信号而向外部发送包含被存储于所述寄存器部中的所述错误信息在内的数据。
通过采用这种方式，能够基于外部时钟信号而向外部发送包含被捕获于寄存器部中的错误信息在内的数据。由此，即使在主时钟信号中发生了异常的情况下，也能够将通知该异常的错误信息发送至外部。
此外，本发明的另一其他方式涉及一种电路装置，该电路装置包括：异常检测电路，其基于与所述第一时钟信号不同的第二时钟信号，而对第一时钟信号的异常进行检测；寄存器部，其基于作为从外部被输入的外部时钟信号的第三时钟信号而捕获所述第一时钟信号的错误信息。
通过采用这种方式，异常检测电路能够基于与第一时钟信号不同的第二时钟信号而对第一时钟信号的异常进行检测。而且，在第一时钟信号的异常被检测出的情况下，错误信息成为表示第一时钟信号变为异常的信息。例如，与错误信息对应的错误信号成为激活状态。而且，能够基于作为外部时钟信号的第三时钟信号而向寄存器部中捕获该错误信息。
此外，本发明的另一其他方式涉及一种物理量检测装置，该物理量检测装置包括上述的任意一个方案所记载的电路装置和物理量变换器。
此外，在本发明的其他方式中，也可以采用如下方式，即，所述物理量变换器为加速度检测元件以及角速度检测元件中的至少一方。
此外，本发明的另一其他的方式涉及一种振荡器，该振荡器包括：上述的任意一个方案所记载的电路装置、振子。
此外，本发明的另一其他的方式涉及一种电子设备，该电子设备包括上述的任意一个方案所记载的电路装置。
此外，本发明的另一其他的方式涉及一种移动体，该移动体包括上述的任意一个方案所记载的电路装置。
此外，本发明的另一其他的方式涉及一种异常检测方法，该异常检测方法利用所述主时钟信号以外的时钟信号而对主时钟信号的异常进行检测，并基于从外部被输入的外部时钟信号而向寄存器部中捕获所述主时钟信号的错误信息，并且基于所述外部时钟信号而向外部发送包含被存储于所述寄存器部中的所述错误信息在内的数据。
附图说明
图1为本实施方式的电路装置的第一结构例。
图2为对故障诊断电路、接口电路的工作进行说明的时序图。
图3为对主时钟信号异常检测电路、故障诊断电路、接口电路的工作进行说明的时序图。
图4为本实施方式的电路装置的第二结构例。
图5为本实施方式的电路装置的第三结构例。
图6为本实施方式的电路装置的第四结构例。
图7为主时钟信号异常检测电路的详细的结构例。
图8为对主时钟信号未停止的情况下的主时钟信号异常检测电路的工作进行说明的时序图。
图9为对主时钟信号停止的情况下的主时钟信号异常检测电路的工作进行说明的时序图。
图10为主时钟信号生成电路的详细的结构例。
图11为接口电路的详细的结构例。
图12为对接口电路的工作进行说明的时序图。
图13为物理量检测装置、应用于物理量检测装置中的情况下的电路装置的详细的结构例。
图14为对角速度检测元件进行驱动的驱动电路、对来自角速度检测元件的检测信号进行检测的检测电路的详细的结构例。
图15为对来自加速度检测元件的检测信号进行检测的检测电路的详细的结构例。
图16为振荡器、应用于振荡器中的情况下的电路装置的详细的结构例。
图17为包含本实施方式的电路装置的移动体、电子设备的示例。
图18为包含本实施方式的电路装置的移动体、电子设备的示例。
图19为包含本实施方式的电路装置的移动体、电子设备的示例。
图20为包含本实施方式的电路装置的移动体、电子设备的示例。
具体实施方式
以下，对本发明的优选的实施方式进行详细说明。另外，在下文中所说明的本实施方式并非对权利要求中所记载的本发明的内容进行不当限定的方式，在本实施方式中所说明的全部结构并不一定均是作为本发明的解决方法所必需的结构。
1.结构
图1为本实施方式的电路装置20的第一结构例。电路装置20包括主时钟信号异常检测电路150、故障诊断电路160、接口电路130、控制电路110(处理电路)。电路装置20例如作为集成电路装置而构成。
主时钟信号MCK为电路装置20的工作用(例如使逻辑电路同步工作)的时钟信号。例如，如利用图4的后文所述，主时钟信号MCK从设置在电路装置20中的主时钟信号生成电路120而被供给至电路装置20的各部。或者，主时钟信号MCK经由电路装置20的时钟信号输入端子而从电路装置20的外部(例如，振荡器、振荡电路、时钟生成电路或者包括所述装置中的任意一个的电路装置等)被输入，并且该被输入的主时钟信号MCK被供给至电路装置20的各部。
控制电路110实施电路装置20的各个部分的控制或各种的数字信号处理。控制电路110为基于主时钟信号MCK而进行工作的逻辑电路。例如控制电路110包含多个触发电路和被设置在该触发电路之间的组合电路。而且，触发电路利用主时钟信号MCK而捕获组合电路的输出。这样的同步工作与基于主时钟信号MCK的工作相对应。例如，如利用图13等的后文所述，在对角速度或加速度进行检测的物理量检测装置300中应用了电路装置20(20a)的情况下，控制电路110(110a)实施驱动电路30或检测电路60的工作的控制、或经由接口电路130(130a)的通信的控制。此外，控制电路110(110a)实施针对被检测出的角速度数据或加速度数据的滤波处理或温度补偿处理等以作为数字信号处理。控制电路110既可以通过门阵列等ASIC来实现，也可以通过处理器(DSP、CPU)和在处理器中运行的程序(程序模块儿)来实现。
故障诊断电路160为输出电路装置20的各个部分的错误信息EF(错误信号)的电路。具体而言，故障诊断电路160包含对错误信息EF进行存储的寄存器部162(寄存电路)。该寄存器部162基于主时钟信号MCK而捕获(锁存)错误信息EF，并且将该捕获了的错误信息EF输出至接口电路130。故障诊断电路160例如由逻辑电路等构成，其一部分或全部还可以与控制电路110一体地构成。
错误信息EF为表示在与该错误信息EF相对应的电路或信号等中是否存在异常的信息、或者表示异常的种类的信息。即，从电路装置20的各个部分向故障诊断电路160输入有异常检测信号，并基于该异常检测信号而生成错误信息EF。例如从控制电路110的异常检测电路向故障诊断电路160输入有异常检测信号FER。或者如利用图13等的后文所述，在对角速度或加速度进行检测的物理量检测装置300中应用了电路装置20(20a)的情况下，异常检测信号从驱动电路30或检测电路60的异常检测电路被输入至故障诊断电路160(160a)中。故障诊断电路160(160a)既可以将来自各个部分的异常检测信号就此作为错误信息EF，也可以对异常检测信号进行加工(例如对一个或多个异常检测信号进行逻辑运算)从而生成错误信息EF。错误信息EF为例如错误信号(例如错误标识)，并且在与该错误信号对应的电路中检测出异常的情况、或者与该错误信号对应的种类的异常在电路中被检测出的情况下，错误信号成为激活状态。
主时钟信号异常检测电路150基于与主时钟信号MCK不同的时钟信号亦即错误检测用时钟信号CKI而对主时钟信号MCK的异常进行检测，并将错误信息EMK(错误信号)输出至接口电路130中。错误信息EMK为表示主时钟信号MCK中是否存在异常的信息，例如为错误信号(例如错误标识)。该错误信号在主时钟信号MCK的异常被检测出的情况下成为激活状态。主时钟信号MCK的异常为例如主时钟信号MCK的停止，并且为例如主时钟信号MCK的逻辑电平被固定为高电平或低电平的情况。这种异常的原因在于，例如生成主时钟信号MCK的电路(例如，图4的主时钟信号生成电路120、或者设置在电路装置20的外部的主时钟信号生成电路)的异常(故障)、或者主时钟信号MCK的传送路径中的断线或短路等。
错误检测用时钟信号CKI为独立于主时钟信号MCK的时钟信号。即，从与生成主时钟信号MCK的电路(例如，图4的主时钟信号生成电路120、或者设置在电路装置20的外部的主时钟信号生成电路)不同的电路被供给的时钟信号。错误检测用时钟信号CKI既可以从电路装置20的内部电路被供给，也可以从电路装置20的外部电路被供给。错误检测用时钟信号CKI优选为，在主时钟信号MCK激活的期间内成为激活状态的时钟信号。例如，如利用图14等的后文所述，在角速度传感器(陀螺仪传感器)中应用了电路装置20(20a)的情况下，来自对振子10进行驱动的驱动电路30的信号SYC(同步检波用信号)作为错误检测用时钟信号CKI而被使用。或者，如利用图16等的后文所述，在振荡器500中应用了电路装置20(20b)的情况下，来自振荡信号生成电路530的振荡信号OSCK作为错误检测用时钟信号CKI而被使用，其中，所述振荡信号生成电路530使用振子XTAL来生成振荡信号OSCK。
接口电路130为实施电路装置20与外部装置200之间的通信(命令或数据的发送和接收)的电路。外部装置200为例如对电路装置20进行控制的CPU(Central ProcessingUnit：中央处理器)或微型计算机等处理器、或者ASIC(Application Specific IntegratedCircuit：专用集成电路)、汽车的ECU(Electronic Control Unit：电子控制单元、或EngineControl Unit：发动机控制单元)等。在接口电路130中，经由时钟线LCK而输入有作为来自外部装置200的时钟信号的外部时钟信号EXCK。更详细而言，在实施命令或数据的发送和接收的通信期间内，经由时钟线LCK而被输入外部时钟信号EXCK的脉冲，而在通信期间以外，外部时钟信号被固定为固定的电位。此外，接口电路130与外部装置200经由数据线LDT而交换(输入输出)数据SDT(包含命令)。
接口电路130包含基于外部时钟信号EXCK而进行工作的寄存器部134(寄存电路)。接口电路130将从外部装置200经由数据线LDT而被发送的数据SDT存储在寄存器部134中。此外，接口电路130将来自电路装置20的各个部分的信息(数据)存储在寄存器部134中，并且根据来自外部装置200的读取要求命令而向数据线LDT输出包含被存储在寄存器部134中的信息(数据)在内的数据SDT。例如，寄存器部134包括：主时钟错误信息用寄存器136，其基于外部时钟信号EXCK而捕获来自主时钟信号异常检测电路150的错误信息EMK；故障诊断用寄存器138，其基于外部时钟信号EXCK而捕获来自故障诊断电路160的错误信息EF。
以下，对本实施方式的电路装置20的工作进行说明。图2为对故障诊断电路160、接口电路130的工作进行说明的时序图。另外，错误信息EF的时序图为与错误信息EF对应的错误信号的时序图。
如图2的A1所示，假设异常检测信号FER从非激活(低电平，在广义上为第一逻辑电平)成为激活(高电平，在广义上为第二逻辑电平)。另外，虽然异常检测信号FER例如与主时钟信号MCK同步地(例如与上升沿同步地)发生变化，但并不限定于此。例如在来自模拟电路的异常检测信号等中，也可以与主时钟信号MCK非同步地发生变化。
如A2所示，故障诊断电路160的寄存器部162利用主时钟信号MCK而捕获异常检测信号FER，并作为错误信息EF而进行输出。例如，在从异常检测信号FER成为激活状态起的第二次的主时钟信号MCK的上升沿处捕获异常检测信号FER。
如A3所示，接口电路130的故障诊断用寄存器138利用外部时钟信号EXCK而捕获错误信息EF。例如，在从与错误信息EF对应的错误信号成为激活状态起的第二次的外部时钟信号EXCK的上升沿处捕获错误信息EF。在需要从外部装置200读取错误信息EF的情况下，该存储在故障诊断用寄存器138中的错误信息EF被输出至外部装置200。
图3为对在主时钟信号MCK中发生了异常的情况下的主时钟信号异常检测电路150、故障诊断电路160、接口电路130的工作进行说明的时序图。另外，错误信息EF、EMK的时序图为与错误信息EF、EMK对应的错误信号的时序图。
如图3的B1所示，假设在主时钟信号MCK中发生异常而停止(成为非激活状态)。如B2所示，考虑在主时钟信号MCK停止之后异常检测信号FER成为非激活状态的情况。在该情况下，如B3所示，由于主时钟信号MCK处于停止状态，因此故障诊断电路160的寄存器部162不会捕获异常检测信号FER，从而与错误信息EF对应的错误信号不会成为激活状态。因此，如B4所示，即使外部时钟信号EXCK的上升沿到来也不会向故障诊断用寄存器138捕获激活的错误信号(错误信息EF)，从而错误不会通知到外部装置200中。
在这种基于主时钟信号MCK而输出错误信息EF的情况下，如果该主时钟信号MCK停止则可能无法将错误信息发送至外部装置200中。此外，虽然当主时钟信号MCK停止时成为电路装置20的较多功能将停止等异常的状态，但外部装置200无法根据错误信息而知晓该状态。
因此，在本实施方式中，如B5所示，主时钟信号异常检测电路150利用独立于主时钟信号MCK的错误检测用时钟信号CKI而进行工作，从而输出错误信息EMK。具体而言，在主时钟信号MCK停止之后，仅输入了预定数量的错误检测用时钟信号CKI的脉冲的情况下，与错误信息EMK对应的错误信号成为激活状态。虽然在图3中图示了在主时钟信号MCK停止之后的第二个错误检测用时钟信号CKI的上升沿处与错误信息EMK对应的错误信号成为激活状态的情况，但并不限定于此，预定数量也可以为2以外的数。如B6所示，主时钟错误信息用寄存器136利用外部时钟信号EXCK而捕获错误信息EMK。例如，在从与错误信息EMK对应的错误信号成为激活状态起的第二次的外部时钟信号EXCK的上升沿处捕获错误信息EMK。在存在有来自外部装置200的读取错误信息EMK的请求情况下，存储在该主时钟错误信息用寄存器136中的错误信息EMK被输出到外部装置200。外部装置200能够基于该错误信息EMK而实施重置(重启)电路装置20等处理。另外，在电路装置20中，实施基于与主时钟不同的时钟信号而定期地对被存储在主时钟错误信息用寄存器136中的值进行监测的处理，并且在成为表示主时钟错误信息用寄存器136中存在异常的错误信息EMK的情况下，电路装置20也可以实施自我重置(重启)等处理。
根据以上的本实施方式，电路装置20具有：控制电路110，其基于主时钟信号MCK而进行工作；接口电路130，其具有寄存器部134，并基于从外部被输入的外部时钟信号EXCK而向外部发送数据SDT。寄存器部134基于外部时钟信号EXCK而捕获主时钟信号MCK的错误信息EMK，并对所捕获的错误信息EMK进行存储。接口电路130将包括被存储于寄存器部134中的错误信息EMK在内的数据SDT向外部进行发送。
通过采用这种方式，即使在主时钟信号MCK中发生了异常的情况下，也能够将通知该异常的错误信息EMK发送到外部装置200中。即，如上文所述，在主时钟信号MCK变得异常的情况下，难以将电路装置20的错误发送到外部装置200中。关于这一点，在本实施方式中，由于接口电路130具有对主时钟信号MCK的错误信息EMK进行存储的寄存器部134，因此能够将该错误信息EMK发送到外部装置200中。由此，外部装置200至少能够知晓主时钟信号MCK的异常，从而能够实施与该错误对应的工作。
此外，在本实施方式中，电路装置20包括对主时钟信号MCK的异常进行检测的主时钟信号异常检测电路150。当主时钟信号异常检测电路150检测到主时钟信号MCK的异常的情况下，将表示主时钟信号MCK变得异常的错误信息EMK输出至寄存器部134中。
错误信息EMK与错误信号相对应。而且，将与该错误信息EMK相对应的错误信号设为激活，与输出表示主时钟信号MCK变为异常的错误信息EMK相对应。
通过采用这种方式，在主时钟信号异常检测电路150检测出主时钟信号MCK的异常的情况下，错误信息EMK成为表示主时钟信号MCK变得异常的信息，从而该错误信息EMK基于外部时钟信号EXCK而被捕获至寄存器部134中。由此，能够将表示主时钟信号MCK异常的错误信息EMK发送到外部装置200中。
此外，在本实施方式中，寄存器部134基于外部时钟信号EXCK而捕获来自主时钟信号异常检测电路150的错误信息EMK。
通过采用这种方式，错误信息EMK基于与主时钟信号MCK独立地被供给的外部时钟信号EXCK而被捕获至寄存器部134中。由此，即使在主时钟信号MCK变得异常的情况下，也能够将该错误信息EMK发送到外部装置200中。
此外，在本实施方式中，主时钟信号异常检测电路150基于作为与主时钟信号MCK不同的时钟信号的错误检测用同步信号CKI，而实施主时钟信号MCK的异常的检测和错误信息EMK的向寄存器部134的输出。
如在图3中所说明的那样，在利用主时钟信号MCK而进行工作的故障诊断电路160中，在主时钟信号MCK变得异常的情况下将会停止工作，从而即使在电路中发生了异常的情况下，也无法使与错误信息EF对应的错误信号激活。关于这一点，在本实施方式中，能够基于与主时钟信号MCK不同的(即独立的)错误检测用时钟信号CKI而对主时钟信号MCK的异常进行检测。此外，能够基于错误检测用时钟信号CKI而向寄存器部134输出错误信息EMK。由此，在主时钟信号MCK中存在异常的情况下，能够使与表示该异常的错误信息EMK对应的错误信号激活，并输出至寄存器部134。
此外，在本实施方式中，电路装置20也可以包括使振子振荡(驱动)的驱动电路。而且，错误检测用时钟信号CKI也可以为通过使振子振荡而被生成的时钟信号。
振子为作为物理量变换器而被使用的情况下的振子。驱动电路为，用于通过向振子供给驱动信号而使其振荡从而将振子设为输出与物理量相对应的检测信号的状态的电路。通过使振子振荡而生成的时钟信号为，例如从振子的端子输出的振荡信号、或者由驱动电路使振子进行着振荡时的驱动电路的内部信号等。例如在利用图13的后文所述的物理量检测装置300中，对科里奥利力进行检测的角速度检测元件13与振子相对应。而且，驱动电路30所输出的同步信号SYCA(检测电路60用于实施同步检波的信号)与通过使振子振荡而生成的时钟信号相对应。
在这种电路装置20包括对振子进行驱动的驱动电路的情况下，通过使该振子进行振荡而生成的时钟信号将存在于电路装置20内。通过将该时钟信号作为错误检测用时钟信号CKI来使用，从而能够通过独立于主时钟信号MCK的时钟信号来对主时钟信号MCK进行监测。此外，由于使用原来存在的时钟信号，因此无需冗长地设置时钟信号生成电路。
另外，本实施方式的错误检测用时钟信号CKI只需为与主时钟信号MCK不同的时钟信号即可，而并不限定于对物理量变换器进行驱动而被生成的信号。例如，也可以采用如下方式，即，电路装置20包括生成主时钟信号MCK的电路(例如图4的主时钟信号生成电路120、或者设置在电路装置20的外部的主时钟信号生成电路)以外的时钟信号生成电路，并且将该时钟信号生成电路所生成的时钟信号作为错误检测用时钟信号CKI来使用。或者，错误检测用时钟信号CKI也可以为，通过使生成振荡信号(基准频率信号)的振荡器的振子进行振荡而生成的时钟信号。例如在利用图16的后文所述的振荡器500中，电路装置20(20b)包含使振子XTAL振荡的振荡电路550，并且来自该振荡电路550的振荡信号OSCK与错误检测用时钟信号CKI相对应。
此外，如利用图7等的后文所述，主时钟信号异常检测电路150可以包括第一触发电路151、第二触发电路152、逻辑异或电路154和计数器155。而且，第一触发电路151根据错误检测用时钟信号CKI而对基于主时钟信号MCK的输入时钟信号进行锁存。第二触发电路152基于错误检测用时钟信号CKI而对来自第一触发电路151的第一输出信号QF1进行锁存。逻辑异或电路154求出第一输出信号QF1、和来自第二触发电路152的第二输出信号QF2的逻辑异或。计数器155基于错误检测用时钟信号CKI而对逻辑异或电路154的输出信号QXR成为第一逻辑电平(低电平)期间(图9的CKI脉冲N个期间)进行计数，并且在计数值成为预定值(N)的情况下，输出表示主时钟信号MCK成为异常的错误信息EMK。
此处，基于主时钟信号MCK的输入时钟信号既可以为主时钟信号MCK其本身，也可以为基于主时钟信号MCK而被生成的时钟信号。例如，在图7的示例中，主时钟信号MCK为被分频了的分频时钟信号DMK。
通过以此方式构成主时钟信号异常检测电路150，从而在主时钟信号MCK停止的情况下，能够检测出该主时钟信号MCK停止。即，当主时钟信号MCK的逻辑电平不再发生变化时，逻辑异或电路154的输出信号QXR的逻辑电平也不再发生变化。计数器155在检测到逻辑电平不发生变化的情况持续了预定期间的情况下，将错误信息EMK设为表示主时钟信号MCK变为异常的信息(将错误信号设为激活)。
此外，在本实施方式中，电路装置20包括利用主时钟信号MCK而进行工作的故障诊断电路160。寄存器部134具有对来自故障诊断电路160的错误信息EF进行捕获的故障诊断用寄存器138。
在这种故障诊断电路160基于主时钟信号MCK而进行工作的情况下，在主时钟信号MCK成为异常的情况下，故障诊断电路160的工作将停止。于是，即使在电路装置20中发生了错误的情况下，与错误信息EF相对应的错误信号也不会成为激活状态，因而不会将准确的错误信息EF捕获至故障诊断用寄存器138中，因此错误不会被通知到外部装置200。关于这一点，在本实施方式中，能够至少将主时钟信号MCK成为异常的情况通知到外部装置200。
此外，在本实施方式中，接口电路130为SPI(Serial Peripheral Interface：串行外设接口)方式或者I2C(Inter-Integrated Circuit：内部集成电路)方式的接口电路。
SPI方式为利用串行时钟线、两根单向的串行数据线而进行通信的同步式的串行通信方式。虽然SPI的总线能够与多个从设备连接，但为了对这些进行确定，主设备需要用从设备选择线而对从设备进行选择。在利用图11的后文所述的示例中，串行时钟信号SCK与外部时钟信号EXCK相对应，而接收串行数据MOSI、发送串行数据MISO与数据SDT相对应。I2C方式为利用串行时钟线、两根双向的串行数据线的信号线而实施通信的同步式的串行通信方式。I2C的总线能够与多个从设备连接，主设备指定个别地被确定的从设备的地址，并且在选择了从设备之后，与该从设备实施通信。在该情况下，通过串行时钟线而被传送的串行时钟信号与外部时钟信号EXCK相对应，通过双向的串行数据线而被传送的串行数据与数据SDT相对应。
在这样的2线、3线、4线的串行接口中，使用串行时钟线而实施通信。在本实施方式中，利用从该串行时钟线而被输入的串行时钟信号而将主时钟信号MCK的错误信息EMK捕获至寄存器部134中。由此，能够经由串行接口而将主时钟信号MCK的错误信息EMK发送到外部装置200中。
此外，在本实施方式中，如利用图13等的后文所述，也可以将电路装置20(20a)应用于物理量检测装置300中。物理量检测装置300包括电路装置20(20a)与物理量变换器。在图13的示例中，物理量变换器为角速度检测元件13以及加速度检测元件16中的至少一方。此外，在物理量变换器为角速度检测元件13的情况下，例如物理量变换器为振子(对科里奥利力进行检测的角速度检测元件)。
在对物理量进行检测的物理量检测装置中，有时会在物理量的检测处理中实施数字信号处理。在这样的情况下，实施该数字信号处理的逻辑电路利用主时钟信号而进行工作。作为主时钟信号，有时会使用例如对作为物理量检测装置中所包含的角速度检测元件的振子进行驱动(使其振荡)而获得的时钟信号。但是，物理量检测装置中所包含的电路装置内的逻辑电路的动作频率受驱动频率的限制。此外，由于仅通过对振子进行驱动所获得的时钟信号而使物理量检测装置的电路装置进行工作，因此在该时钟信号中存在异常的情况下电路装置的功能将停止。
关于这一点，在本实施方式中，利用作为与对振子进行驱动(使其振荡)所得到的时钟信号不同的时钟信号的主时钟信号MCK而使逻辑电路(控制电路110)进行工作。例如，如利用图4的后文所述，电路装置20包含主时钟信号生成电路120，并且利用主时钟信号生成电路120所生成的主时钟信号MCK而使逻辑电路进行工作。由此，能够不依赖于振子的驱动频率等而使逻辑电路高速地工作。此外，由于存在主时钟信号MCK和对振子进行驱动所获得的时钟信号这两个独立的时钟信号，因此无论在任何一方变得异常的情况下，均能够维持电路装置20中的至少一部分的功能。而且，通过利用对振子进行驱动所获得的时钟信号而对主时钟信号MCK进行监测，从而能够检测出主时钟信号MCK的异常，并通知到外部装置200。
另外，在物理量检测装置300只包含角速度检测元件13以及加速度检测元件16之中的加速度检测元件16的情况下，错误检测用时钟信号CKI为例如来自相对于生成主时钟信号MCK的电路(例如图4的主时钟信号生成电路120、或者设置在电路装置20的外部的主时钟信号生成电路)而单独被设置的时钟信号生成电路的时钟信号。或者，电路装置20包含使加速度检测元件16以载波的频率进行振动的(进行驱动)的驱动电路，也可以将该驱动电路所输出的时钟信号作为错误检测用时钟信号CKI来使用。
本实施方式的电路装置20的结构并不限定于图1。例如，也可以如以下的第二至第四结构例所示来构成电路装置。
图4为本实施方式的电路装置20的第二结构例。在图4中，相对于图1，电路装置20还包括生成主时钟信号MCK的主时钟信号生成电路120。
主时钟信号生成电路120为，例如不使用振子而生成主时钟信号MCK的振荡电路、或者使用振子而生成主时钟信号MCK的振荡电路。不使用振子的振荡电路为，例如通过使两个状态相互切换从而进行振荡的多谐振荡器、或者将奇数个反相电路(增益为负的电路)连接成环状而构成的环形振荡器、利用CR电路(由电容器与电阻构成的电路)而使反相电路的输出反馈的CR振荡电路等。使用振子的振荡电路为例如对水晶振子或陶瓷振子等进行驱动而使其进行振荡的振荡电路等。另外，也可以采用如下方式，即，振荡电路之中被内置于电路装置20中的部分为主时钟信号生成电路120，并且构成振荡电路的要素的一部分(例如电容器等)或振子被设置在电路装置20的外部。
图5为本实施方式的电路装置20的第三结构例。图5的电路装置20包括主时钟信号异常检测电路150和寄存器部180。
主时钟信号异常检测电路150对主时钟信号MCK的异常进行检测。具体而言，主时钟信号异常检测电路150在检测出主时钟信号MCK的异常的情况下，将表示主时钟信号MCK变得异常的错误信息EMK输出至寄存器部180中。主时钟信号异常检测电路150基于作为与主时钟信号MCK不同的时钟信号的错误检测用时钟信号CKI而实施主时钟信号MCK的异常的检测、和错误信息EMK向寄存器部180的输出。
寄存器部180基于从电路装置20的外部被输入的外部时钟信号CKP而捕获主时钟信号MCK的错误信息EMK。例如，寄存器部180包括供外部时钟信号CKP输入至其时钟端子的触发电路(主时钟错误信息用寄存器)，并且该触发电路捕获错误信息EMK。例如，虽然外部时钟信号CKP为从图1的外部装置200被供给的外部时钟信号EXCK，但并不限定于此。即，外部时钟信号CKP只需为与主时钟信号MCK或错误检测用时钟信号CKI不同(独立)的时钟信号即可。
图5的电路装置20也可以采用如下方式，即，还包括接口电路，所述接口电路基于外部时钟信号CKP而向外部发送包含被存储于寄存器部180中的错误信息EMK在内的数据。在该情况下，寄存器部180既可以与图1同样地被包含在接口电路中，或者寄存电路180也可以与接口电路分别设置。
根据以上的第二、第三结构例，即使在主时钟信号MCK中发生了异常的情况下，也能够基于外部时钟信号(EXCK、CKP)而将通知该异常的错误信息EMK捕获至寄存器部(134、180)中。由此，能够将该主时钟信号MCK的错误信息EMK发送至外部(例如外部装置200)。
图6为本实施方式的电路装置20的第四结构例。图6的电路装置20包括异常检测电路156和寄存器部185。
异常检测电路156基于与第一时钟信号CLK1不同的第二时钟信号CLK2而对第一时钟信号CLK1的异常进行检测。例如，虽然第一时钟信号CLK1对应于图1的主时钟信号MCK，第二时钟信号CLK2对应于图1的错误检测用时钟信号CKI，但并不限定于此。即，第一时钟信号CLK1只需为被用于电路装置20的工作中的时钟信号即可，而并不限定于用于逻辑电路的工作中的时钟信号。而且，只需第一时钟信号CLK1与第二时钟信号CLK2为相互不同(独立)的时钟信号即可。例如，如图14所示，在将电路装置20应用于角速度传感器的情况下，也可以采用如下方式，即，来自对振子10进行驱动的驱动电路30的信号SYC对应于第一时钟信号CLK1，并且第二时钟信号CLK2为被用于控制电路20的工作中的主时钟信号MCK。
寄存器部185基于作为从电路装置20的外部输入的外部时钟信号的第三时钟信号CLK3而捕获第一时钟信号CLK1的错误信息EK1。例如，寄存器部185包括供第三时钟信号CLK3输入至其时钟端子的触发电路(时钟错误信息用寄存器)，并且该触发电路捕获错误信息EK1。例如，虽然第三时钟信号CLK3为从图1的外部装置200被供给的外部时钟信号EXCK，但并不限定于此。即，第三时钟信号CLK3只需为与第一时钟信号CLK1或第二时钟信号CLK2不同(独立)的时钟信号即可。
图6的电路装置20也可以采用如下方式，即，还包括接口电路，所述接口电路基于第三时钟信号CLK3而向外部发送包含被存储于寄存器部185中的错误信息EK1在内的数据。在该情况下，寄存器部185既可以与图1同样地被包含在接口电路中，或者寄存电路185也可以与接口电路分别设置。
根据以上的第四结构例，在相互独立的第一时钟信号CLK1和第二时钟信号CLK2存在于电路装置20中的情况下，能够利用第二时钟信号CLK2而对该第一时钟信号CLK1的异常进行检测。而且，通过使用进一步独立的第三时钟信号CLK3，从而能够将第一时钟信号CLK1的错误信息EK1捕获至寄存器部185中。由此，能够将该第一时钟信号CLK1的错误信息EK1发送至外部(例如外部装置200)。
另外，以上的电路装置20的工作能够作为主时钟信号的异常检测方法(电路装置的工作方法)来执行。即，利用主时钟信号MCK以外的时钟信号(例如CK1)而对主时钟信号MCK的异常进行检测，并基于从外部被输入的外部时钟信号(例如EXCK、CKP)将主时钟信号MCK的错误信息EMK捕获至寄存器部(134、180)中，并且基于外部时钟信号而向外部发送包含被存储于寄存器部中的错误信息EMK在内的数据。
通过使电路装置20执行这样的异常检测方法，从而即使在主时钟信号MCK中发生了异常的情况下，也能够基于外部时钟信号(EXCK、CKP)而将通知该异常的错误信息EMK捕获至寄存器(134、180)中。由此，能够将该主时钟信号MCK的错误信息EMK发送至外部(例如外部装置200)。
2.主时钟信号异常检测电路
图7为主时钟信号异常检测电路150的详细的结构例。主时钟信号异常检测电路150包括分频电路153、第一触发电路151、第二触发电路152、逻辑异或电路154(XOR电路)和计数器155。
图8为对主时钟信号MCK未停止的情况下的主时钟信号异常检测电路150的工作进行说明的时序图。另外，错误信息EMK的时序图为与错误信息EMK对应的错误信号的时序图。
分频电路153对主时钟信号MCK进行分频，并且将该被分频了的主时钟信号MCK作为分频时钟信号DMK而进行输出。第一触发电路151基于错误检测用时钟信号CKI(在上升沿处)而捕获分频时钟信号DMK。第二触发电路152基于错误检测用时钟信号CKI(在上升沿处)而捕获第一触发电路151的输出信号QF1。逻辑异或电路154求出第一触发电路151的输出信号QF1和第二触发电路152的输出信号QF2的逻辑异或，并将该结果作为信号QXR而进行输出。
计数器155基于错误检测用时钟信号CKI而实施计数动作。具体而言，在信号QXR成为高电平(在广义上为第二逻辑电平)的情况下对计数值进行重置(设定为零)。而且，在信号QXR为低电平(在广义上为第一逻辑电平)的情况下，当错误检测用时钟信号CKI的脉冲(例如上升沿)被输入时，对计数值进行增量。计数器155在计数值达到预定值的情况下将与错误信息EMK对应的错误信号设为激活。如图8所示，由于在主时钟信号MCK中不存在异常的情况下，信号QXR被固定为低电平，因此与错误信息EMK对应的错误信号不会成为激活状态。
图9为对主时钟信号MCK停止的情况下的主时钟信号异常检测电路150的工作进行说明的时序图。另外，错误信息EMK的时序图为，与错误信息EMK对应的错误信号的时序图。
如图9的D1所示，在主时钟信号MCK停止的情况下，分频同步信号DMK也停止(例如被固定为低电平)。于是，如D2所示，逻辑异或电路154的输出信号QXR也就此为低电平而不会发生变化。由于在计数器155中未输入有高电平的信号QXR，因此计数值不会被重置。因此，如D3所示，在计数值成为预定值N＝8时，与错误信息EMK相对应的错误信号成为激活状态。另外，虽然在此设为N＝8，但并不限定于此，N可以为任意的1以上的整数(例如N≥4)。
如D4所示，在主时钟信号MCK从停止状态恢复的情况下，分频同步信号DMK也恢复。如D5所示，由于逻辑异或电路154的输出信号QXR发生变化，因此在该信号QXR成为高电平时，计数器155的计数值被重置。于是，如D6所示，与错误信息EMK相对应的错误信号从激活变为非激活。
3.主时钟信号生成电路
图10为主时钟信号生成电路120的详细的结构例。另外，虽然在下文中以多谐振荡器为例而进行说明，但主时钟信号生成电路120并不限定于多谐振荡器，还能够采用上述的各种的振荡电路。
图10的主时钟信号生成电路120包含开关元件SWA1、SWA2、电流源IGA1、IGA2(偏置电流输出电路)、电容器CA1、CA2、比较器CPA1、CPA2、逻辑倒相电路IVA1、IVA2(倒相器)、“非”电路NAA1、NAA2(“与非”电路)、缓冲器BFA1。开关元件SWA1、SWA2为例如晶体管。缓冲器BFA1为输出与输入相同的逻辑电平的电路。另外，被输入至比较器CPA1、CPA2的基准电压VRA为与接地电压(低电位侧电源电压)相比较高的电压。
主时钟信号生成电路120通过使以下的第一状态与第二状态相互切换而进行振荡。
在第一状态下，主时钟信号MCK为低电平。在该情况下，“非”电路NAA1的输出信号QA1为低电平，“非”电路NAA2的输出信号QA2为高电平。
由于输出信号QA2为高电平，因此开关元件SWA2导通。由于开关元件SWA2导通，因此电容器CA2的一端的节点NA2与接地(低电位侧电源)短路，而节点NA2的电压VA2成为接地电压。比较器CPA2对电压VA2与基准电压VRA进行比较，并且在电压VA2小于基准电压VRA的情况下，比较器CPA2的输出信号CQ2为低电平。逻辑倒相电路IVA2的输出信号IVQ2为高电平。
此外，由于输出信号QA1为低电平，因此开关元件SWA1断开。由于开关元件SWA1断开，因此来自电流源IGA1的电流(电荷)存储在电容器CA1中，从而节点NA1的电压VA1上升。比较器CPA1对电压VA1与基准电压VRA进行比较，并且在电压VA1大于基准电压VRA时将输出信号CQ1从低电平设为高电平。于是，逻辑倒相电路IVA1的输出信号IVQ1从高电平变为低电平，而“非”电路NAA1的输出信号QA1从低电平变为高电平，并且向第二状态转移。
在第二状态下，主时钟信号MCK为高电平。在该情况下，“非”电路NAA1的输出信号QA1为高电平，而“非”电路NAA2的输出信号QA2为低电平。
由于输出信号QA1为高电平，因此开关元件SWA1导通。由于开关元件SWA1导通，因此电容器CA1的一端的节点NA1与接地(低电位侧电源)短路，而节点NA1的电压VA1成为接地电压。在电压VA1小于基准电压VRA的情况下，比较器CPA1的输出信号CQ1为低电平。逻辑倒相电路IVA1的输出信号IVQ1为高电平。
此外，由于输出信号QA2为低电平，因此开关元件SWA2断开。由于开关元件SWA2断开，因此来自电流源IGA2的电流(电荷)被存储在电容器CA2中，从而节点NA2的电压VA2上升。当电压VA2大于基准电压VRA时，比较器CPA2将输出信号CQ2从低电平设为高电平。于是，逻辑倒相电路IVA2的输出信号IVQ2从高电平变为低电平，并且“非”电路NAA2的输出信号QA2从低电平变为高电平，并且向第一状态转移。
4.接口电路
图11为接口电路130的详细的结构例。另外，虽然在下文中以实施4线的SPI方式的通信的情况为例来进行说明，但接口电路130所实施的通信并不限定于4线的SPI方式。即，只需为从电路装置20的外部输入时钟信号，并且基于该时钟信号来实施串行数据通信的方式即可。
图11的接口电路130包括SPI控制部132(SPI控制电路)、寄存器部134。
在SPI控制部132中，从外部装置200经由串行时钟线而被输入串行时钟信号SCK，并经由第一串行数据线而被输入接收串行数据MOSI，并且经由从设备选择线而被输入从设备选择信号SS。此外，SPI控制部132经由第二串行数据线而向外部装置200输出发送串行数据MISO。具体而言，SPI控制部132包括物理层电路、通信处理电路。例如物理层电路为实施串行时钟信号SCK、接收串行数据MOSI、发送串行数据MISO、从设备选择信号SS的发送和接收的I/O缓冲电路。通信处理电路为实施SPI通信的通信处理的逻辑电路。例如，通信处理电路实施接收串行数据MOSI的串行并行转换、或命令的解释处理、发送串行数据MISO的生成处理、发送串行数据MISO的并行串行转换、寄存器部134的读写控制等。
图12为对接口电路130的工作进行说明的时序图。在下文中，将从设备选择信号SS成为激活状态(低电平)的期间称为通信期间。
SPI控制部132在一个通信期间内将命令数据C1～C4作为接收串行数据MOSI而进行接收，并且在其下一个通信期间内将与命令数据C1～C4相对应的响应数据R1～R4作为发送串行数据MISO而进行发送。另外，图12的MOSI、MISO的“xx”表示忽略。如图12的阴影部分所示，串行时钟信号SCK在通信期间内成为激活状态，并且SPI控制部132基于该串行时钟信号SCK而实施该通信期间内的通信处理。
在第一通信期间TT1内，外部装置200作为命令数据C1而输出数据要求命令SQR。在接下来的第二通信期间TT2内，SPI控制部132输出错误数据ERR以作为响应数据R1，并且输出输出数据DAT以作为响应数据R2、R3。错误数据ERR为表示在电路装置20中是否发生任何错误的错误信息。在例如利用图13的后文所述的物理量检测装置300中，输出数据DAT为被检测出的物理量数据(角速度数据、加速度数据等)。即，输出错误数据ERR以作为向物理量数据的读取要求的响应的一部分。
在错误数据ERR为表示错误的产生的数据的情况下，在接下来的第三通信期间TT3内，外部装置200输出错误详细要求命令DER以作为命令数据C1。在接下来的第四通信期间TT4内，SPI控制部132输出错误数据ERR以作为响应数据R1，并且输出错误详细数据ERDT以作为响应数据R2、R3。错误详细数据ERDT为表示错误的详细的内容的数据，并且包含上述的主时钟信号MCK的错误信息EMK或电路装置20的各个部分的错误信息EF。外部装置200能够根据该错误详细数据ERDT而知晓在电路装置20中产生了哪一种类的错误。
5.物理量检测装置
图13为物理量检测装置300、应用于物理量检测装置300的情况下的电路装置20a的详细的结构例。另外，虽然在下文中以物理量检测装置300为对角速度和加速度进行检测的复合传感器的情况为例来进行说明，但并不限定于此，作为物理量检测装置300也可以假定对各种物理量进行检测的传感器。
物理量检测装置300包含角速度检测元件13、加速度检测元件16、电路装置20a。电路装置20a包含主时钟信号异常检测电路150a、主时钟信号生成电路120a、接口电路130a、故障诊断电路160a、驱动电路30、检测电路60。另外，在与已说明的结构要素相同的结构要素上标记相同的符号(或在相同的符号上标记了a的符号)，并对该结构要素进行适当地省略来说明。
角速度检测元件13为将以预定轴为中心而进行旋转的角速度转换为电信号的元件(传感器)。作为角速度检测元件13，能够采用例如当在使驱动振动的状态下被施加科里奥利力时产生检测振动并通过检测振动而对压电体所产生的电场进行检测的方式的振动陀螺仪传感器元件、作为静电电容的变化而对所述检测振动进行检测的静电电容方式的振动陀螺仪传感器元件等。
加速度检测元件16为将预定轴的方向的加速度转换为电信号的元件(传感器)。作为加速度检测元件16，能够采用例如静电电容方式的硅MEMS加速度检测元件或压电方式、热探测方式等的加速度检测元件。
驱动电路30输出驱动信号DGA并对角速度检测元件13进行驱动。例如，驱动电路30通过从角速度检测元件13接收反馈信号DSA并输出与此相对应的驱动信号DGA，从而使角速度检测元件13激振。
检测电路60基于来自角速度检测元件13的检测信号SA而对角速度进行检测(提取)。此外，检测电路60基于来自加速度检测元件16的检测信号SB而对加速度进行检测(提取)。具体而言，检测电路60包含第一AFE(Analog Front-End：模拟前端)电路61、第二AFE电路62、第一低通滤波器87、第二低通滤波器88、多路转换器90、A/D转换电路100、控制电路110a。
第一AFE电路61为对来自角速度检测元件13的检测信号SA进行模拟信号处理的电路。第一AFE电路61实施检测信号SA的放大或从检测信号SA中提取与角速度对应的信号的检波等。
第一低通滤波器87为例如无源滤波器(由电阻、电容器构成的滤波器)，并且对第一AFE电路61的输出信号AVA进行低通滤波处理。第一低通滤波器87作为使例如利用同步检波无法去除的干扰信号(例如，作为角速度检测元件13的谐振频率与驱动频率之差的失谐频率的信号)衰减的滤波器、或者A/D转换电路100的抗混滤波器而发挥功能。
第二AFE电路62为对来自加速度检测元件16的检测信号SB进行模拟信号处理的电路。第二AFE电路62实施检测信号SB的放大等。
第二低通滤波器88为例如无源滤波器(由电阻、电容器构成的滤波器)，并且对第二AFE电路62的输出信号AVB进行低通滤波处理。第二低通滤波器88作为例如A/D转换电路100的抗混滤波器而发挥功能。
多路转换器90以分时的方式对第一低通滤波器87的输出信号AVA’与第二低通滤波器88的输出信号AVB’进行选择，并输出该被选择的信号MQ。
A/D转换电路100以分时的方式对多路转换器90的输出信号MQ进行A/D转换。即，对第一低通滤波器87的输出信号AVA’进行A/D转换并输出与角速度对应的数据DT，接着对第二低通滤波器88的输出信号AVB’进行A/D转换并输出与加速度对应的数据DT。作为A/D转换方式，能够假定例如逐次比较型、双积分型、闪存型、管线型等。控制电路110a对主时钟信号MCK进行分频而向A/D转换电路100进行供给，并且A/D转换电路100利用该被分频了的主时钟信号MCK而实施A/D转换动作。
控制电路110a对来自A/D转换电路100的数据DT(数字信号)而实施数字信号处理(数字滤波处理、补正处理等)，并输出与所检测出的角速度对应的角速度数据(角速度信息)、和与所检测出的加速度对应的加速度数据(加速度数据)。角速度数据、加速度数据经由接口电路130a而被发送至外部装置200中。此外，控制电路110a实施电路装置20a的控制处理。例如，电路装置20a中的各种开关控制或模式设定等通过该控制电路110a而被实施。
在故障诊断电路160a中，从电路装置20a的各个部分输入有异常检测信号。例如，控制电路110a包含对存储数字滤波器的系数寄存器等预定值的寄存器的寄存器值进行监测的监测电路。此外，驱动电路30或检测电路60包含对其内部信号进行监测的监测电路。故障诊断电路160a向控制电路110a输出基于来自所述监测电路的异常检测信号的错误信息。
主时钟信号异常检测电路150a基于第一AFE电路61用于实施同步检波的同步信号SYCA而对主时钟信号MCK的异常进行检测。同步信号SYCA与图1的错误检测用时钟信号CKI相对应。
另外，虽然在上文中以物理量检测装置300对各一个轴的角速度与加速度进行检测的情况为示例来进行说明，但物理量检测装置300既可以对角速度以及加速度中的一方进行检测，也可以对多轴的角速度进行检测，还可以对多轴的加速度进行检测。例如在只对一个轴的角速度进行检测的情况下，可以省略加速度检测元件16、第二AFE电路62、第二低通滤波器88、多路转换器90。或者在对多轴的角速度进行检测的情况下，也可以采用如下方式，即，设置有多个角速度检测元件13，设置有与此相对应的多个第一AFE电路61、多个第一低通滤波器87，并且多路转换器90以分时的方式对多个第一低通滤波器87的输出信号进行选择。
6.驱动电路、检测电路
图14为对角速度检测元件13进行驱动的驱动电路30、对来自角速度检测元件13的检测信号进行检测的检测电路60的详细的结构例。另外，在下文中以角速度检测元件13为振子10的情况为例来进行说明。
驱动电路30包含输入有来自振子10的反馈信号DI的放大电路32、实施自动增益控制的增益控制电路40、向振子10输出驱动信号DQ的驱动信号输出电路50。此外，包含向检测电路60输出同步信号SYC的同步信号输出电路52。
放大电路32(I/V转换电路)对来自振子10的反馈信号DI进行放大。例如，将来自振子10的电流的信号DI转换为电压的信号DV并输出。该放大电路32能够通过运算放大器、反馈电阻元件、反馈电容器等来实现。
驱动信号输出电路50基于由放大电路32实施的放大后的信号DV而输出驱动信号DQ。例如在驱动信号输出电路50输出矩形波(或正弦波)的驱动信号的情况下，驱动信号输出电路50能够通过比较器等来实现。
增益控制电路40(AGC)向驱动信号输出电路50输出控制电压DS，并对驱动信号DQ的振幅进行控制。具体而言，增益控制电路40对信号DV进行监测，并对振荡环的增益进行控制。例如在驱动电路30中，为了使陀螺仪传感器的灵敏度维持固定，而需要将向振子10的驱动用振动部供给的驱动电压的振幅维持固定。因此，在驱动振动***的振荡环内设置有用于对增益进行自动调节的增益控制电路40。增益控制电路40以使来自振子10的反馈信号DI的振幅(振子10的驱动用振动部的振动速度)成为固定的方式，对可变地对增益进行自动调节。该增益控制电路40能够通过对放大电路32的输出信号DV进行全波整流的全波整流器、或实施全波整流器的输出信号的积分处理的积分器等来实现。
同步信号输出电路52接收由放大电路32实施的放大后的信号DV，并向检测电路60输出同步信号SYC(参照信号)。该同步信号输出电路52能够通过实施正弦波(交流)的信号DV的二进制处理并生成矩形波的同步信号SYC的比较器、或实施同步信号SYC的相位调节的相位调节电路(移相器)等来实现。
检测电路60包含放大电路64、同步检波电路81、A/D转换电路100、控制电路110a(DSP部)。放大电路64接收来自振子10的第一、第二检测信号IQ1、IQ2，并实施电荷－电压转换或差动的信号放大或增益调节等。同步检测电路81基于来自驱动电路30的同步信号SYC而实施同步检波。A/D转换电路100实施同步检波后的信号的A/D转换。控制电路110a对来自A/D转换电路100的数字信号实施数字滤波处理或数字补正处理(例如零点补正处理或灵敏度补正处理等)。
另外，在将图14的结构应用于图13的情况下，放大电路64、同步检波电路81与图13的第一AFE电路61对应，并且在同步检波电路81与A/D转换电路100之间设置有第一低通滤波器87、多路转换器90。此外，反馈信号DI、驱动信号DQ、同步信号SYC与图13的反馈信号DSA、驱动信号DGA、同步信号SYCA相对应。此外，第一、第二检测信号IQ1、IQ2与图13的检测信号SA相对应。
图15为对来自加速度检测元件16的检测信号进行检测的检测电路60的详细的结构例。另外，在下文中，以加速度检测元件16为静电电容方式的加速度检测元件的情况为例来进行说明。
加速度检测元件16具有通过加速度而移动的可动部和固定电极。在可动部上设置有与固定电极相对的电极，通过加速度而使可动部移动，从而固定电极与可动部的电极之间的距离发生变化，由此电极之间的电容发生变化。加速度检测元件16将通过电极之间的电容变化所产生的电荷(被储存于电极上的电荷)的变化作为检测信号CQ而输出。
检测电路60基于来自加速度检测元件16的检测信号CQ而对加速度进行检测。检测电路60包括C/V转换电路66(电荷放大器)、采样保持电路67、A/D转换电路100、控制电路110a(DSP部)。
C/V转换电路66将来自加速度检测元件16的检测信号CQ(电荷)转换为电压。采样保持电路67对C/V转换电路66的输出信号进行采样保持。具体而言，加速度检测元件16的可动部通过被施加载波信号的频率的驱动信号而进行振动。来自加速度检测元件16的检测信号包含由可动部的振动而产生的载波信号和通过该载波信号而被输送的与加速度相对应的信号。采样保持电路67通过采样保持而对C/V转换电路66的输出信号进行同步检波，并提取与加速度相对应的信号。A/D转换电路100实施采样保持电路67的输出信号的A/D转换。控制电路110a对来自A/D转换电路100的数字信号实施数字滤波处理或数字补正处理。
另外，在将图15的结构应用于图13的情况下，C/V转换电路66、采样保持电路67与图13的第二AFE电路62对应，并且在采样保持电路67与A/D转换电路100之间设置有第二低通滤波器88、多路转换器90。此外，检测信号CQ与图13的检测信号SB对应。
7.振荡器
图16为振荡器500、应用于振荡器500的情况下的电路装置20b的详细的结构例。作为振荡器500，能够假定例如对振子的振荡频率的温度依赖性进行补偿从而生成固定频率的振荡信号的TCXO(Temperature Compensated crystal Oscillator：温度补偿晶体振荡器)、或通过恒温槽而将振子维持在固定温度从而生成固定频率的振荡信号OCXO(OvenControlled crystal Oscillator：恒温晶体振荡器)等。
振荡器500包含振子XTAL、电路装置20b。电路装置20b包含温度传感器510、A/D转换电路520、控制电路110b(处理部)、振荡信号生成电路530、接口电路130b、主时钟信号生成电路120b、主时钟信号异常检测电路150b。另外，在与已说明的结构要素相同的结构要素上标记相同的符号(或在相同的符号上标记了b的符号)，并且对于该结构要素而适当地省略说明。
温度传感器510输出温度检测电压VTD。具体而言，作为温度检测电压VTD而输出根据环境(电路装置20b)的温度而发生变化的温度依赖电压。温度传感器510为例如将PN结(二极管)的正向电压作为温度依赖电压而输出的电路。
A/D转换电路520实施温度检测电压VTD的A/D转换，并输出温度检测数据DTD。例如，输出与温度检测电压VTD的A/D转换结果相对应的数字的温度检测数据DTD(A/D结果数据)。作为A/D转换电路520的A/D转换方式，能够采用例如逐次比较方式或与逐次比较方式类似的方式等。另外，A/D转换方式并不限定于这样的方式，而能够采用各种方式(计数型、并列比较型或串行并行等)。
控制电路110b实施各种信号处理(数字信号处理)。例如控制电路110b基于温度检测数据DTD而实施振荡频率(振荡信号的频率)的温度补偿处理。具体而言，控制电路110b基于根据温度而发生变化的温度检测数据DTD、和温度补偿处理用的系数数据(近似函数的系数的数据)等，而在产生温度变化的情况下实施用于减小振荡频率的变动的温度补偿处理。而且，控制电路110b输出信号处理后的频率控制数据DFCQ(频率控制码)。
振子XTAL为，例如AT切割型或SC切割型等厚度切变振动型的水晶振子等或弯曲振动型等压电振子。另外，作为振子XTAL，也可以采用作为压电振子的SAW(Surface AcousticWave：表面声波)共振子、作为硅制振子的MEMS(Micro Electro Mechanical Systems：微机电***)振子等。作为振子XTAL的基板材料，能够使用水晶、钽酸锂、铌酸锂等压电单晶体、或锆钛酸等压电陶瓷等压电材料、或硅半导体材料等。作为振子XTAL的激振方法，既可以使用通过压电效应的方法、也可以使用通过库伦力的静电驱动。
振荡信号生成电路530生成振荡信号OSCK。例如，振荡信号生成电路530使用来自控制电路110b的频率控制数据DFCQ和振子XTAL，而生成通过频率控制数据DFCQ而被设定的振荡频率的振荡信号OSCK。作为一个示例，振荡信号生成电路530以通过频率控制数据DFCQ而被设定的振荡频率而使振子XTAL振荡，从而生成振荡信号OSCK。
振荡信号生成电路530包含D/A转换电路540(D/A转换部)与振荡电路550。
D/A转换电路540实施来自控制电路110b的频率控制数据DFCQ的D/A转换。作为D/A转换电路540的D/A转换方式，例如能够采用电阻串型(电阻分割型)。但是，D/A转换方式并不限定于此，能够采用梯形电阻型(R-2R梯形型等)、电容阵列型、或者脉冲宽度调制型等各种方式。此外，D/A转换电路540除了D/A转换器以外，能够包含该控制电路或调制电路(颤振调制或PWM调制等)或滤波器电路等。
振荡电路550使用D/A转换电路540的输出电压VQ和振子XTAL而生成振荡信号OSCK。振荡电路550经由第一、第二振子用端子(振子用衬垫)而与振子XTAL连接。例如，振荡电路550通过使振子XTAL(压电振子、共振子等)振荡，从而生成振荡信号OSCK。具体而言，振荡电路550以将D/A转换电路540的输出电压VQ作为频率控制电压(振荡控制电压)的振荡频率而使振子XTAL振荡。例如，在振荡电路550为通过电压控制而对振子XTAL的振荡进行控制的电路(VCO)的情况下，振荡电路550能够包含电容值根据频率控制电压而发生变化的可变电容电容器(变容二极管等)。
主时钟信号异常检测电路150b基于振荡信号OSCK而对主时钟信号MCK的异常进行检测。振荡信号OSCK与图1的错误检测用时钟信号CKI相对应。
另外，振荡信号生成电路530并不限定于上述的结构。例如，也可以采用如下方式，即，振荡电路550的可变电容电容器包含电容器阵列与开关电路，并通过开关电路基于频率控制数据DFCQ而被控制从而可变地对电容器阵列的电容进行控制，并且通过该可变电容电容器的电容而对振荡电路550的振荡频率进行控制。或者，振荡信号生成电路530也可以为以直接·数字·合成方式而生成振荡信号OSCK的电路。例如，也可以采用如下方式，即，将振子XTAL(固定振荡频率的振荡源)的振动信号作为参考信号，从而数字化地生成利用频率控制数据DFCQ而被设定的振荡频率的振荡信号OSCK。
8.移动体、电子设备
图17至图20为包含本实施方式的电路装置20的移动体、电子设备的示例。本实施方式的电路装置20例如能够装入汽车、飞机、摩托车、自行车、或者船舶等各种移动体中。移动体为，具备例如发动机或电动机等驱动机构、方向盘或船舵等转向机构、各种电子设备，并且在地上或空中或海上移动的设备和装置。
图17为概要地示出了作为移动体的具体示例的汽车206的图。在汽车206上装入具有振子10和电路装置20的陀螺仪传感器204。陀螺仪传感器204能够对车身207的姿态进行检测。陀螺仪传感器204的检测信号被供给至车身姿态控制装置208中。车身姿态控制装置208能够根据例如车身207的姿态而对悬架的硬度进行控制或者对每个车轮209的制动器进行控制。此外，能够在双足步行机器人或航空器、直升机等各种移动体中利用这样的姿态控制。可以在为了实现姿态控制时装入陀螺仪传感器204。
图18、图19概要地示出了作为电子设备的具体示例的数码照相机610、生物体信息检测装置620的图。以此方式，本实施方式的电路装置20能够应用于数码照相机610或生物体信息检测装置620(可穿戴式保健设备。例如脉搏器、计步器、运动测量仪等)等各种电子设备中。例如在数码相机610中，能够实施使用了陀螺仪传感器或加速度传感器的手抖修正等。此外，在生物体信息检测装置620中，能够使用陀螺仪传感器或加速度传感器而对用户的移动进行检测，或者对运动状态进行检测。
图20为概要地示出了作为移动体或电子设备的具体示例的机器人630的图。以此方式，本实施方式的电路装置20也能够应用于机器人630的可动部(臂、关节)或主体部。机器人630可以假定为移动体(行驶或步行机器人)、电子设备(非行驶或非步行机器人)中的任意一个。在行驶或步行机器人的情况下，例如能够在自动行驶中利用本实施方式的电路装置20。
另外，虽然以上述的方式对本实施方式进行了详细说明，但本领域技术人员能够很容易理解可在实体上不脱离本发明的新颖事项以及效果的多种改变。因此，这样的改变例也全部被包含在本发明的范围中。例如，在说明书或附图中至少一次与更为广义或同义的不同用语一起记载的用语，在说明书或附图的任意位置处均能够置换为该不同的用语。此外，本实施方式以及改变例的所有组合也被包含在本发明的范围中。此外，电路装置、外部装置、物理量检测装置、振荡器、电子设备、移动体的结构、动作等并不限定于本实施方式中所说明的内容，能够实施各种改变。
符号说明
10…振子；13…角速度检测元件；16…加速度检测元件；20、20a、20b…电路装置；30…驱动电路；32…放大电路；40…增益控制电路；50…驱动信号输出电路；52…同步信号输出电路；60…检测电路；61…第一AFE电路；62…第二AFE电路；64…放大电路；66…C/V转换电路；67…采样保持电路；81…同步检波电路；87…第一低通滤波器；88…第二低通滤波器；90…多路转换器；100…A/D转换电路；110、110a、110b…控制电路；120、120a、120b…主时钟信号生成电路；130、130a、130b…接口电路；132…SPI控制部；134…寄存器部；136…主时钟错误信息用寄存器；138…故障诊断用寄存器；150，150a、150b…主时钟信号异常检测电路；151…第一触发电路；152…第二触发电路；153…分频电路；154…逻辑异或电路；155…计数器；156…异常检测电路；160、160a…故障诊断电路；162…寄存器部；180…寄存器部；185…寄存器部；200…外部装置；204…陀螺仪传感器；206…汽车(移动体)；207…车身；208…车身姿态控制装置；209…车轮；300…物理量检测装置；500…振荡器；510…温度传感器；520…A/D转换电路；530…振动信号生成电路；540…D/A转换电路；550…振荡电路；610…数码照相机(电子设备)；620…生物体信息检测装置(电子设备)；630…机器人(移动体或电子设备)；CKI…错误检测用时钟信号；CKP…外部时钟信号；CLK1…第一时钟信号；CLK2…第二时钟信号；CLK3…第三时钟信号；DT…数据；EF…错误信息；EK1…错误信息；EMK…错误信息；EXCK…外部时钟信号；LCK…时钟线；LDT…数据线；MCK…主时钟信号；SDT…数据。

Claims (18)

1.一种电路装置，其特征在于，包括：
驱动电路，其对振子或者物理量变换器进行驱动，并生成时钟信号；
控制电路，其基于与所述时钟信号不同的主时钟信号而进行工作；
接口电路，其具有寄存器部，并基于从外部被输入且与所述时钟信号不同的外部时钟信号而向外部发送数据，
通过基于所述时钟信号而对所述主时钟信号进行监测，从而对所述主时钟信号的异常进行检测，
所述寄存器部基于所述外部时钟信号而捕获所述异常所涉及的错误信息，并对所捕获的所述错误信息进行存储，
所述接口电路将包含被存储于所述寄存器部中的所述错误信息在内的所述数据向外部进行所述发送。
2.如权利要求1所述的电路装置，其特征在于，
包含主时钟信号异常检测电路，所述主时钟信号异常检测电路将所述错误信息输出至所述寄存器部，
所述主时钟信号异常检测电路在检测出所述异常时，将所述错误信息输出至所述寄存器部。
3.如权利要求2所述的电路装置，其特征在于，
所述寄存器部基于所述外部时钟信号而从所述主时钟信号异常检测电路捕获所述错误信息。
4.如权利要求2或3所述的电路装置，其特征在于，
所述主时钟信号异常检测电路基于错误检测用时钟信号，而对所述主时钟信号的异常进行检测，并向所述寄存器部输出所述错误信息。
5.如权利要求4所述的电路装置，其特征在于，
所述错误检测用时钟信号为所述时钟信号。
6.如权利要求5所述的电路装置，其特征在于，
所述主时钟信号异常检测电路具有：
第一触发电路，其根据所述错误检测用时钟信号而对基于所述主时钟信号的输入时钟信号进行锁存；
第二触发电路，其基于所述错误检测用时钟信号而对来自所述第一触发电路的第一输出信号进行锁存；
逻辑异或电路，其求出所述第一输出信号、和来自所述第二触发电路的第二输出信号的逻辑异或；
计数器，其基于所述错误检测用时钟信号而对所述逻辑异或电路的输出信号成为第一逻辑电平的期间进行计数，并在计数值达到预定值的情况下，输出所述错误信息。
7.如权利要求1所述的电路装置，其特征在于，
包括利用所述主时钟信号而进行工作的故障诊断电路，
所述寄存器部具有捕获来自所述故障诊断电路的错误信息的故障诊断用寄存器。
8.如权利要求1所述的电路装置，其特征在于，
所述接口电路为串行外设接口方式或内部集成电路方式的接口电路。
9.如权利要求1所述的电路装置，其特征在于，
包括生成所述主时钟信号的主时钟信号生成电路。
10.一种电路装置，其使用时钟信号、与所述时钟信号不同的主时钟信号、和从外部被输入且与所述时钟信号不同的外部时钟信号，其特征在于，包括：
主时钟信号异常检测电路，其通过基于所述时钟信号而对所述主时钟信号进行监测，从而对所述主时钟信号的异常进行检测；
寄存器部，其基于所述外部时钟信号而捕获所述异常所涉及的错误信息。
11.如权利要求10所述的电路装置，其特征在于，
包括接口电路，所述接口电路基于所述外部时钟信号而向外部发送包含被存储于所述寄存器部中的所述错误信息在内的数据。
12.一种电路装置，其使用第一时钟信号、与所述第一时钟信号不同的第二时钟信号、和从外部被输入且与所述第一时钟信号不同的第三时钟信号，其特征在于，包括：
异常检测电路，其基于所述第二时钟信号而对所述第一时钟信号进行监测，从而对所述第一时钟信号的异常进行检测；
寄存器部，其基于所述第三时钟信号而捕获所述异常所涉及的错误信息。
13.一种物理量检测装置，其特征在于，包括：
权利要求1至12中任意一项所述的电路装置、
物理量变换器。
14.如权利要求13所述的物理量检测装置，其特征在于，
所述物理量变换器为加速度检测元件以及角速度检测元件中的至少一方。
15.一种振荡器，其特征在于，包括：
权利要求1至12中任意一项所述的电路装置、
振子。
16.一种电子设备，其特征在于，
包括权利要求1至12中任意一项所述的电路装置。
17.一种移动体，其特征在于，
包括权利要求1至12中任意一项所述的电路装置。
18.一种主时钟信号的异常检测方法，其特征在于，
对主时钟信号进行监测，并利用与所述主时钟信号不同的时钟信号而对所述主时钟信号的异常进行检测，
基于从外部被输入且与所述时钟信号不同的外部时钟信号而向寄存器部中捕获所述异常所涉及的错误信息，
基于所述外部时钟信号而向外部发送包含被存储于所述寄存器部中的所述错误信息在内的数据。
CN201710161248.XA 2016-03-25 2017-03-17 电路、检测装置、振荡器、电子设备、移动体及检测方法 Active CN107229010B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-062571 2016-03-25
JP2016062571 2016-03-25
JP2016-185093 2016-09-23
JP2016185093A JP6848299B2 (ja) 2016-03-25 2016-09-23 回路装置、物理量検出装置、発振器、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN107229010A CN107229010A (zh) 2017-10-03
CN107229010B true CN107229010B (zh) 2021-08-27

Family

ID=59897991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710161248.XA Active CN107229010B (zh) 2016-03-25 2017-03-17 电路、检测装置、振荡器、电子设备、移动体及检测方法

Country Status (2)

Country Link
US (1) US10318370B2 (zh)
CN (1) CN107229010B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454464B2 (en) * 2018-01-03 2019-10-22 PowerBloks, LLC Solid-state power control method and apparatus
CN108957296B (zh) * 2018-08-01 2020-01-10 北京航空航天大学 一种基于纠缠关系判别的电路健康检测方法
JP7238464B2 (ja) * 2019-02-26 2023-03-14 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器及び移動体
JP7243352B2 (ja) * 2019-03-22 2023-03-22 セイコーエプソン株式会社 センサー故障予知システム、センサー故障予知方法、物理量センサー、電子機器および移動体

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020784A1 (en) * 1999-09-15 2001-03-22 Thomson Licensing S.A. Multi-clock integrated circuit with clock generator and bi-directional clock pin arrangement
US7120814B2 (en) * 2003-06-30 2006-10-10 Raytheon Company System and method for aligning signals in multiple clock systems
CN101060331A (zh) * 2006-04-17 2007-10-24 中国科学院半导体研究所 基于微控制器和cpld的高速动态测试装置及方法
CN101059551A (zh) * 2006-04-20 2007-10-24 松下电器产业株式会社 半导体集成电路
CN101126794A (zh) * 2006-08-18 2008-02-20 富士通株式会社 集成电路
CN101183927A (zh) * 2007-12-03 2008-05-21 中兴通讯股份有限公司 时钟同步装置及其同步方法
CN101206496A (zh) * 2006-12-20 2008-06-25 富士通株式会社 自动频率监视电路、电子装置、自动频率监视方法及程序
CN101512363A (zh) * 2006-08-31 2009-08-19 Nxp股份有限公司 具有用于实速转换故障测试多内核的通用时钟控制模块的多时钟片基***
CN101846724A (zh) * 2009-03-26 2010-09-29 台湾积体电路制造股份有限公司 用于诊断集成电路的方法和装置
CN102043124A (zh) * 2009-10-12 2011-05-04 炬力集成电路设计有限公司 一种具有扫描链的集成电路和芯片测试方法
CN102183721A (zh) * 2010-12-14 2011-09-14 青岛海信信芯科技有限公司 多时钟域测试方法及测试电路
CN202059371U (zh) * 2011-05-13 2011-11-30 苏州银河龙芯科技有限公司 一种实现时钟晶体振荡器闭环温度补偿的装置
CN102288895A (zh) * 2011-05-05 2011-12-21 清华大学 一种δς模数转换器的片上辅助测试***及其辅助测试方法
CN102576050A (zh) * 2009-10-23 2012-07-11 德克萨斯仪器股份有限公司 具有分区扫描链的集成电路的扫描测试中的增强控制
CN103293463A (zh) * 2012-02-24 2013-09-11 拉碧斯半导体株式会社 振荡电路、集成电路及异常检测方法
CN104584436A (zh) * 2012-08-21 2015-04-29 阿尔卡特朗讯 用于产生***时钟的***及温度梯度检测***
CN104596493A (zh) * 2013-10-30 2015-05-06 精工爱普生株式会社 物理量检测装置用电路、物理量检测装置、电子设备以及移动体
TWI506397B (zh) * 2011-12-28 2015-11-01 Intel Corp 非同步時鐘領域之間的資料傳送

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316946A (ja) * 1995-05-18 1996-11-29 Fujitsu Ltd クロック断検出回路
JP2003216267A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd クロック断検出回路
US20060012683A9 (en) * 2002-11-11 2006-01-19 Ich-Kien Lao Digital video system-intelligent information management system
US7089462B2 (en) * 2003-04-17 2006-08-08 International Business Machines Corporation Early clock fault detection method and circuit for detecting clock faults in a multiprocessing system
JP2009146487A (ja) * 2007-12-12 2009-07-02 Renesas Technology Corp 半導体集積回路
KR101007046B1 (ko) * 2008-04-23 2011-01-12 주식회사 애트랩 오동작시 자동 복원할 수 있는 통신 시스템 및 이의 복원방법
JP2010021706A (ja) * 2008-07-09 2010-01-28 Panasonic Corp 半導体集積回路
JP2012181677A (ja) 2011-03-01 2012-09-20 Seiko Epson Corp 物理量測定装置
US8938365B2 (en) * 2012-01-23 2015-01-20 Avaya Inc. Clock fault detector
JP2014149218A (ja) * 2013-02-01 2014-08-21 Hitachi Automotive Systems Ltd 慣性力検出装置
JP6277689B2 (ja) * 2013-11-27 2018-02-14 セイコーエプソン株式会社 検出装置、センサー、電子機器及び移動体
US10215785B2 (en) * 2013-12-12 2019-02-26 Seiko Epson Corporation Signal processing device, detection device, sensor, electronic apparatus and moving object
CN105117360B (zh) * 2015-07-29 2019-01-04 国核自仪***工程有限公司 基于fpga的接口信号重映射方法
US10534619B2 (en) * 2016-02-26 2020-01-14 Smart Modular Technologies, Inc. Memory management system with multiple boot devices and method of operation thereof

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020784A1 (en) * 1999-09-15 2001-03-22 Thomson Licensing S.A. Multi-clock integrated circuit with clock generator and bi-directional clock pin arrangement
US7120814B2 (en) * 2003-06-30 2006-10-10 Raytheon Company System and method for aligning signals in multiple clock systems
CN101060331A (zh) * 2006-04-17 2007-10-24 中国科学院半导体研究所 基于微控制器和cpld的高速动态测试装置及方法
CN101059551A (zh) * 2006-04-20 2007-10-24 松下电器产业株式会社 半导体集成电路
CN101126794A (zh) * 2006-08-18 2008-02-20 富士通株式会社 集成电路
CN101512363A (zh) * 2006-08-31 2009-08-19 Nxp股份有限公司 具有用于实速转换故障测试多内核的通用时钟控制模块的多时钟片基***
CN101206496A (zh) * 2006-12-20 2008-06-25 富士通株式会社 自动频率监视电路、电子装置、自动频率监视方法及程序
CN101183927A (zh) * 2007-12-03 2008-05-21 中兴通讯股份有限公司 时钟同步装置及其同步方法
CN101846724A (zh) * 2009-03-26 2010-09-29 台湾积体电路制造股份有限公司 用于诊断集成电路的方法和装置
CN102043124A (zh) * 2009-10-12 2011-05-04 炬力集成电路设计有限公司 一种具有扫描链的集成电路和芯片测试方法
CN102576050A (zh) * 2009-10-23 2012-07-11 德克萨斯仪器股份有限公司 具有分区扫描链的集成电路的扫描测试中的增强控制
CN102183721A (zh) * 2010-12-14 2011-09-14 青岛海信信芯科技有限公司 多时钟域测试方法及测试电路
CN102288895A (zh) * 2011-05-05 2011-12-21 清华大学 一种δς模数转换器的片上辅助测试***及其辅助测试方法
CN202059371U (zh) * 2011-05-13 2011-11-30 苏州银河龙芯科技有限公司 一种实现时钟晶体振荡器闭环温度补偿的装置
TWI506397B (zh) * 2011-12-28 2015-11-01 Intel Corp 非同步時鐘領域之間的資料傳送
CN103293463A (zh) * 2012-02-24 2013-09-11 拉碧斯半导体株式会社 振荡电路、集成电路及异常检测方法
CN104584436A (zh) * 2012-08-21 2015-04-29 阿尔卡特朗讯 用于产生***时钟的***及温度梯度检测***
CN104596493A (zh) * 2013-10-30 2015-05-06 精工爱普生株式会社 物理量检测装置用电路、物理量检测装置、电子设备以及移动体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Spread Spectrum Clock Generator for DisplayPort Main Link;Won-Young Lee 等;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20010630;第58卷(第6期);第361-365页 *
基于冗余时钟源的工业无线网络时钟同步方法;章涵 等;《控制与决策》;20081130;第23卷(第11期);第1249-1252页 *

Also Published As

Publication number Publication date
CN107229010A (zh) 2017-10-03
US20170277585A1 (en) 2017-09-28
US10318370B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
CN107229010B (zh) 电路、检测装置、振荡器、电子设备、移动体及检测方法
CN108627147B (zh) 传感器元件控制装置、物理量传感器及其故障诊断方法
JP6641712B2 (ja) 回路装置、電子機器及び移動体
JP6693214B2 (ja) 物理量検出装置、電子機器及び移動体
JP2017090208A (ja) 物理量検出回路、電子機器および移動体
CN108291932B (zh) 诊断电路、电子电路、电子设备以及移动体
JP4882975B2 (ja) 駆動装置、物理量測定装置及び電子機器
CN107229009B (zh) 电路装置、物理量检测装置、电子设备以及移动体
JP6848299B2 (ja) 回路装置、物理量検出装置、発振器、電子機器及び移動体
JP2018165641A (ja) 故障判定回路、物理量検出装置、電子機器及び移動体
JP5251667B2 (ja) 電子部品
CN104076273A (zh) 半导体装置、物理量传感器、电子设备以及移动体
US11422154B2 (en) Physical quantity detection circuit, physical quantity sensor, and failure diagnosis method of physical quantity sensor
US9987662B2 (en) Drive circuit, vibrator device, electronic apparatus, and moving object
JP6731235B2 (ja) 複合スイッチ回路、物理量検出装置、電子機器および移動体
US11855653B2 (en) Physical quantity detection circuit, physical quantity sensor, and method of operation of physical quantity detection circuit
JP6429199B2 (ja) 慣性センサ
US20230304796A1 (en) Physical Quantity Detection Circuit And Physical Quantity Detection Device
JP2017090209A (ja) 物理量検出回路、電子機器および移動体
JP6508460B2 (ja) 物理量検出用回路、物理量検出装置、電子機器及び移動体
CN108351210B (zh) 物理量检测装置、电子设备以及移动体
JP2016161366A (ja) 角速度センサおよびセンサ素子動作診断方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant