CN107202948A - 高测试密度的电路测试板 - Google Patents

Abstract

本发明提供一种高测试密度的电路测试板，包含有一基板、一第一绝缘层、一布线层、一第二绝缘层、多个导电锥，该基板的下、上表面分别设有多个下电极及多个上电极，该些下电极与该些上电极分别电连接；该基板的上表面设置该第一绝缘层，于该第一绝缘层形成该布线层并通过至少一第一连接件电连接部分该些上电极，该第二绝缘层设置于该第一绝缘层，该些导电锥以矩阵排列形成于该第二绝缘层并通过至少一第二连接件电连接该布线层，利用该布线层、该第一连接件、该第二连接件的线路布置，提供电测电力至部分的导电锥，通过该些导电锥的排列提升电测密度。

Description

高测试密度的电路测试板

技术领域

本发明是关于一种电路测试板，尤其是指一种具有高测试密度的电路测试板。

背景技术

电路板的电测为制作电路板的基本程序之一，用于检验电路板能否顺利工作，因此需要正确且完善的工具来支援，于电测中，往往将一电路板叠放于一测量装置的一测试治具上，该测量装置传输电力至该测试治具，该测试治具选择性的将电力传输至该电路板上的电极或待测点，对该电路板进行电测。请参考图5所示，目前的测试治具70包含了一底板71、两弹簧件72、一升降板73、多个伸缩探针74、一遮罩板75。该底板71形成有多个凹孔76，该些凹孔76以矩阵排列平均分布于该底板71的表面，两弹簧件72间隔固定于该底板71表面，该升降板73固定于两弹簧件72的顶端并且通过两弹簧件72相对于该底板71上下移动，该升降板73上形成有与该些凹孔76垂直对应的多个穿孔77。

各伸缩探针74具有一探针头741及一伸缩部742，该些伸缩部742分别容置于该些凹孔76的底部，各该探针头741的底部连接该伸缩部742的顶端。

要使用该测试治具70对一待测电路板80进行测试时，应先备制该遮罩板75，于该遮罩板75上形成多个通孔751，该些通孔751的位置是对应于该待测电路板80的多个电极81或待测点。

该遮罩板75叠放至该升降板73上，并将该待测电路板80放置在该遮罩板75上，该遮罩板75与该升降板73因重力压缩两弹簧件72，使该升降板73朝向该底板71移动，此时，有部分的伸缩探针74其该探针头741穿过该升降板73的穿孔77及该遮罩板75的部分通孔751，使该些探针头741分别电连接至该待测电路板80的该些电极81，因为各伸缩探针74的该伸缩部742连接有一导线(未示)，该些导线传递电力至该些伸缩探针74，当该些探针头741接触至该些电极81时输送电力至该些电极81，对该测试电路板80进行电测；其中，未与该些电极81垂直排列的部分伸缩探针74，其探针头741受到该遮罩板75的阻挡，不会与该待测电路板80相接触，可避免发生短路或误触到该待测电路板80其余的导电区(如导电线路)。

然而，为了避免该些伸缩探针74相互碰触、发生短路的情况，目前的升降板73需要限制伸缩探针203彼此之间的间距，即该些穿孔77之间必须保持一定的间距，使得该些穿孔77内相邻探针头741之间的距离无法缩短，导致了目前的电路测试板的测试密度偏低，容易发生伸缩探针74无法接触该待测电路板80的所有电极81或待测点，导致应该通电的地方未通电发生漏测，或是检测结果错误的误测。

请参阅图6A所示，为了解决测试密度不足的问题，可利用另一种结构的测试治具，于该遮罩板75上堆叠至少一辅助板78，该至少一辅助板78形成有多个贯孔781，该些伸缩探针74穿设该些贯孔781。于未倾斜该些伸缩探针74时，该些伸缩探针74顶端之间的测量间距为L1，当该待测电路板80的电极81之间的待测间距L2小于该测量间距L1时，将有部分的电极81无法电连接该伸缩针74，发生漏测或误测的问题。

请参阅图6B所示，当水平移动该辅助板78时，该至少一辅助板78上的该些贯孔781会水平位移，当位移的偏移距离超过该贯孔781的孔径，该贯孔781于位移过程中紧抵该探针头741并且推动该探针头741，使该探针头741倾斜，该些贯孔781的孔径的位置、大小以及位移的偏移距离决定该探针头741的倾斜角度。若位移的偏移距离未超过该贯孔781的孔径，该贯孔781内的该伸缩探针74将不会产生倾斜或倾斜角度较小，因此部分伸缩探针74保持垂直，部分伸缩探针74朝向未倾斜的伸缩探针74的方向倾斜时，该些探针头741之间的测量间距L1就可缩短，使该测量间距L1与该些电极81之间的该待测间距L2相同，提升测试密度来对待测电路板80进行电测。

上述的测试治具通过位移辅助板78倾斜该些伸缩探针74，虽然可减少该些探针头741之间的测量间距L1，但是于位移的过程中，经常发生因为倾斜角度过大以及伸缩探针74的长度、弹性不同，发生伸缩探针74倾斜后无法连接至该待测电路板80的电极81，或是仅接触到该电极81的边缘，造成测试异常。此外，伸缩探针74具有一定的成本，过度的对探针进行倾斜会导致伸缩探针74经常与遮罩板73或辅助板78产生摩擦，破坏、磨损伸缩探针74的结构，减短伸缩探针74的使用寿命缩短，必需大量购买伸缩探针74，以至于测量的成本上升。

发明内容

经由以上叙述可以得知，目前的电路板测试装置具有测试密度不足的问题，若是倾斜伸缩探针则会容易磨损、破坏探针结构或是因为长度不足导致与电路板的电极接触不良甚是至无法接触的问题，有鉴于此，本发明系提供一种高测试密度的电路测试板，来改善以上问题。

为了达到上述目的所采用的主要技术手段，是令该高测试密度的电路测试板包含有：

一基板，具有一下表面及一上表面；

多个下电极，形成于该基板的该下表面；

多个上电极，形成于该基板的该上表面并分别与该些下电极电连接；

一第一绝缘层，设置于该基板的该上表面，该第一绝缘层具有至少一第一连接件，各该至少一第一连接件分别电连接对应的该些上电极；

一布线层，形成于该第一绝缘层的表面并电连接该至少一第一连接件，以电连接该些上电极；

一第二绝缘层，设置于该第一绝缘层的表面，该第一绝缘层具有至少一第二连接件，各该第二连接件电连接该布线层；以及

多个导电锥，形成于该第二绝缘层的表面并分别电连接各该至少一第二连接件，该多个导电锥供与一待测电路板电性接触。

由以上结构可以得知，该些导电锥供一待测的电路板上的多个待测点连接，该基板的该些下电极供一外部导线连接，用以传输电力至该些上电极，该上电极利用该布线层、该至少一第一连接件、该至少一第二连接件来选择将电力传输至已连接该些待测点的部分该些导电锥，未连接待测点的导电锥则未接收到电力，本发明使用该些导电锥作为测试用的探针，利用该布线层、该至少一第一连接件、该至少一第二连接件选择对哪些导电锥提供电力，即可对该电路板进行测试。本发明利用导电锥取代传统探针，有效提升测量密度，于高密度电性测试中，无须挠曲探针，可简化测试步骤，缩短测试时间，此外，使用本发明的电路测试板无需添购探针，不仅可降低测试成本，更无装设、更换探针的问题。

附图说明

图1是本发明的剖面示意图；

图2是本发明的立体示意图；

图3是本发明的导电锥的剖面示意图；

图4是利用本发明进行电测的剖面示意图；

图5是现有的电路测试治具的剖面示意图；

图6A是现有的电路测试治具其另一实施例的剖面示意图；

图6B是现有的电路测试治具其另一实施例的操作示意图。

附图标记

10 基板 11 下表面

12 上表面 13 传导件

21 下电极 22 上电极

23 布线层 24 连接电极

25 表面电极 30 第一绝缘层

31 第一绝缘表面 32 第一通孔

33 第一连接件 40 第二绝缘层

41 第二绝缘表面 42 第二通孔

43 第二连接件 50 导电锥

51 导电层 52 强化层

53 抗氧化层 60 待测电路板

61 待测点 70 测试治具

71 底板 72 弹簧件

73 升降板 74 伸缩探针

741 探针头 742 伸缩部

75 遮罩板 751 通孔

76 凹孔 77 穿孔

78 辅助板 781 贯孔

80 待测电路板 81 电极

具体实施方式

请参阅图1及图2所示，本发明提供一种高测试密度的电路测试板，包含有：一基板10、多个下电极21、多个上电极22、一第一绝缘层30、一布线层23、多个连接电极24、一第二绝缘层40、多个表面电极25、多个导电锥50。

该基板10是一陶瓷基板，该基板10具有一下表面11及与该下表面11相对的一上表面12。

该些下电极21形成于该基板10的该下表面11，该些下电极21以矩阵方式排列并间隔设置。该些上电极22形成于该基板10的该上表面12，且各上电极22分别与各下电极21垂直对应排列，其中，该基板10于该些下电极21与该些上电极22之间分别形成有多个传导件13，各传导层13两端分别电连接一下电极21与一上电极22。

该第一绝缘层30覆盖上表面12及该些上电极22，该第一绝缘层30具有一第一绝缘表面31、至少一第一通孔32、至少一第一连接件33。该第一绝缘表面31是指该第一绝缘层30的上表面；该至少一第一通孔32贯穿该第一绝缘层30并与部分的该些上电极22邻接且对齐，该至少一连接件33形成于该至少一第一通孔32内并与该些部分上电极22电连接。

该布线层23及该些连接电极24形成于该第一绝缘表面31，该布线层23与该些连接电极24电连接；该些连接电极24与该些上电极22直线排列，且部分的该些连接电极24与该至少一第一连接件33电连接，使该布线层23及该些连接电极24经由该至少一第一连接件33与部分上电极22电连接。该第二绝缘层40覆盖该第一绝缘表面31、该布线层23及该些连接电极24，该第二绝缘层40具有一第二绝缘表面41、至少一第二通孔42、至少一第二连接件43。该第二绝缘表面41是指该第二绝缘层40的上表面；该至少一第二通孔42贯穿该第二绝缘层40并与部分的该些连接电极24邻接且对齐，该至少一第二连接件43系形成于该至少一第二通孔42内并与该些部分连接电极24电连接。

该些表面电极25形成于该第二绝缘表面41，该些表面电极25与该些连接电极24直线排列，且部分的该些表面电极25电连接该至少一第二连接件43，使部分的该些表面电极25经由该至少一第二连接件43与该些部分连接电极24电连接。

该些导电锥50分别形成于该些表面电极25上且与该些表面电极25电连接，该些导电锥50其形状沿该第二绝缘表面41的垂直方向呈渐缩。请参阅图3所示，该导电锥50更包含有一导电层51、强化层52、一抗氧化层53。该强化层52包覆该导电层51，该抗氧化层53包覆该强化层52；该强化层52的硬度大于该导电层51，以提升该导电锥50的强度，使该导电锥50具有足够的强度以支撑待测的电路板；该氧化层53包覆该强化层52、该导电层51，由于该些导电锥50是用以电连接待测电路板上的待测点，为避免其导电性因氧化而下降，因此利用该抗化层53作为该些导电锥50与外部空气接触的缓冲层，来防止该些导电锥50氧化。

该导电层51的材料可为铜或其合金；该强化层52的材料可为镍、钴、钨或其合金；该抗氧化层53的材料可为金、锡或其合金，于本实施方式中，该强化层52的材料为镍钴合金或镍钨合金，其中，该镍钴合金或该镍钨合金中镍的比例占百分之九十五至百分之九十七之间。

请参阅图4所示，使用本发明的电路测试板对一待测电路板60进行电性测试时，将该电路测试板装设于一测试装置(未示)并连接该测试装置上的一导电板或多个导线(未示)，并将该待测电路板60设置于该些导电锥50上，将该测试电路板60的待测点61(或电极)分别接触该些导电锥50。测试装置利用该导电板或该些导线对该电路测试板的该些下电极21传输电力，以将电力传送至该电路测试板。其中，该电路测试板利用该布线层23、该至少一第一连接件33、该至少一第二连接件43的线路布局，选择将该测量装置的电力传递至要接触该些待测点61的该些导电锥50，用以对该测电路板60进行电性或电路测试，为了因应不同待测电路板60待测点61的位置排列或有差异，可改变该布线层23、该至少一第一连接件33、该至少一第二连接件43的布局，调整电流的路径，控制电力要传输至哪些导电锥50，因此，该布线层23、该至少一第一连接件33、该至少一第二连接件43的布局与该待测电路板60上的待测点61相互对应。

本发明的电路测试板的结构可利用目前现有的电路板工艺制造，该布线层23、该至少一第一连接件33、该至少一第二连接件43的线路布局则由该待测电路板60的电极61对应形成，使目前电路板的供应商利用目前现有的材料，即可完成并取得本发明的高测试密度的电路测试板，使电路板的电测更为容易。

本发明未使用现有的伸缩探针来连接待测电路板60的待测点61，本发明的测试密度即不受限于现有伸缩探针的间距限制。本发明仅需避免该些导电锥50下的该些表面电极25接触即可，可以高密度的排列设置导电锥50，而本发明的电路测试板能够经由现有的电路板工艺完成，因此，该些导电锥50之间的最小间距与电路板产业目前可形成的最小间距相同，不会发生待测电路板60上的待测点61之间的距离小于本发明的该些导电锥50之间的距离，即便目前产业其电路板的线径、线宽越做越小，但本发明的电路测试板的技术与电路板制造技术相同，其测试密度随着产业技术同步提升，解决目前对于电测时测试密度不足的问题。

综上所述，本发明高测试密度的电路测试板，使用该布线层、该至少一第一连接件、该至少一第二连接件的线路布局，使电力能够传输至需要连接待测电路板的测试点的导电锥，而因为导电锥可以高密度的排列，使得利用本发明进行电测时，能够具有较高的测试密度。此外，本发明的结构可利用现有的电路板工艺完成，使电路测试板的取得更加简单，并且使用本发明进行电测时，无需装置、更换探针，可提升电测效率，亦可降低电测的材料成本，并且导电锥之间的间距与目前电路板产业可完成电极间距相同，使本发明的测试密度可随着电路板产业的进步而增加，即便是对于线径越来越小、制作精度越来越高的电路板进行电测，都可顺利完成，改善传统使用探针进行电测的缺陷。

本发明的内部结构经由本发明内容揭示，已充分说明内部结构、动作说明及功效，实乃具备了申请专利的要件；其中，本发明所述的内容，仅作为实施例的说明，并不以此限定本发明要保护的范围，任何局部的更改、变动的结构，仍属于本发明保护的范围。

Claims (10)

1.一种高测试密度的电路测试板，其特征在于，所述的电路测试板包含：

一基板，具有一下表面及一上表面；

多个下电极，形成于所述基板的所述下表面；

多个上电极，形成于所述基板的所述上表面并分别与所述多个下电极电连接；

一第一绝缘层，设置于所述基板的所述上表面，所述第一绝缘层具有至少一第一连接件，各所述至少一第一连接件分别电连接对应的所述多个上电极；

一布线层，形成于所述第一绝缘层的表面并电连接所述至少一第一连接件，以电连接所述多个上电极；

一第二绝缘层，设置于所述第一绝缘层的表面，所述第一绝缘层具有至少一第二连接件，各所述第二连接件电连接所述布线层；以及

多个导电锥，形成于所述第二绝缘层的表面并分别电连接各所述至少一第二连接件，所述多个导电锥供与一待测电路板电性接触。

2.根据权利要求1所述的高测试密度的电路测试板，其特征在于，各所述导电锥更包含有：

一导电层；

一强化层，披覆于所述导电层；

一抗氧化层，披覆于所述强化层。

3.根据权利要求2所述的高测试密度的电路测试板，其特征在于，所述导电层的材料为铜或其合金。

4.根据权利要求2所述的高测试密度的电路测试板，其特征在于，所述强化层的材料为镍、钴、钨或其合金。

5.根据权利要求2所述的高测试密度的电路测试板，其特征在于，所述抗氧化层材料为金、锡或其合金。

6.根据权利要求1至5中任一权利要求所述的高测试密度的电路测试板，其特征在于，所述基板为陶瓷基板。

7.根据权利要求1至5中任一权利要求所述的高测试密度的电路测试板，其特征在于，于所述第二绝缘层的表面形成多个表面电极，所述多个表面电极电连接所述至少一第二连接件，且各导电锥分别设置于所述多个表面电极上。

8.根据权利要求7所述的高测试密度的电路测试板，其特征在于，所述布线层更包含有多个连接电极，所述多个连接电极电连接所述至少一第一连接件、所述至少一第二连接件。

9.根据权利要求8所述的高测试密度的电路测试板，其特征在于，所述多个连接电极、所述多个表面电极、所述多个上电极、所述多个下电极是垂直设置。

10.根据权利要求1至5中任一权利要求所述的高测试密度的电路测试板，其特征在于，所述第一绝缘层覆盖所述基板的上表面与所述多个上电极，所述第二绝缘层覆盖所述第一绝缘层的表面与所述布线层。