CN107195645A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN107195645A
CN107195645A CN201710075462.3A CN201710075462A CN107195645A CN 107195645 A CN107195645 A CN 107195645A CN 201710075462 A CN201710075462 A CN 201710075462A CN 107195645 A CN107195645 A CN 107195645A
Authority
CN
China
Prior art keywords
mentioned
transistor
voltage
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710075462.3A
Other languages
English (en)
Other versions
CN107195645B (zh
Inventor
平濑顺司
佐藤好弘
高见义则
高濑雅之
村上雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN107195645A publication Critical patent/CN107195645A/zh
Application granted granted Critical
Publication of CN107195645B publication Critical patent/CN107195645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种抑制了暗电流的摄像装置。本发明的摄像装置具备半导体层和像素单元。像素单元具备：第1导电型的杂质区域，位于半导体层内；光电变换部，位于半导体层的上方，电连接于杂质区域；第1晶体管，具有第1源极、第1漏极及第1栅极电极，第1源极及第1漏极的一方与杂质区域电连接；第2晶体管，具有第2源极、第2漏极及第2导电型的第2栅极电极，包含杂质区域作为第2源极及第2漏极的一方，第2栅极电极与杂质区域电连接；第3晶体管，具有第3源极、第3漏极及第3栅极电极，第3栅极电极与光电变换部电连接。

Description

摄像装置
技术领域
本发明涉及摄像装置。
背景技术
CCD(Charge Coupled Device)图像传感器及CMOS(Complementary Metal OxideSemiconductor)图像传感器被广泛地使用在数码相机等中。如周知地那样，这些图像传感器具有形成于半导体基板的光电二极管。
另一方面，提出了在半导体基板的上方配置了具有光电变换层的光电变换部的构造(例如专利文献1)。具有这样的构造的摄像装置有时被称作层叠型的摄像装置。在层叠型的摄像装置中，通过光电变换产生的电荷被积蓄到电荷积蓄区域(称作“浮动扩散部”)中。与积蓄在电荷积蓄区域中的电荷量对应的信号经由形成于半导体基板的CCD电路或CMOS电路而被读出。
在层叠型的摄像装置中，若光电变换层被以极高的照度照射，则电荷积蓄区域的电位上升，用于信号检测的电路中的晶体管等有可能损伤。专利文献1公开了在像素内设有防止输出晶体管的栅极电极的电位成为规定值以上的保护晶体管的电路(图1)。在专利文献1的图1的电路中，若光电变换部P被以较高的照度照射，则二极管连接的保护晶体管6导通。通过保护晶体管6的导通，过剩的电荷向对输出晶体管7供给电源电压VDD的电源排出。
专利文献1：日本特开2012－209342号公报
专利文献2：国际公开第2012/147302号
发明内容
在图像传感器的领域中，有噪声降低的需求。例如在层叠型的摄像装置的情况下，由于来自电荷积蓄区域或朝向电荷积蓄区域的漏电流(以下有时称作“暗电流”)，有在得到的图像中发生劣化的情况。如果能够降低这样的漏电流则是有益的。
根据本发明的非限定性的一例示性的实施方式，提供以下技术方案。
一种摄像装置，具备半导体层和像素单元；像素单元具备：第1导电型的杂质区域，位于半导体层内；光电变换部，位于半导体层的上方，电连接于杂质区域；第1晶体管，具有第1源极、第1漏极及第1栅极电极，第1源极及第1漏极的一方与杂质区域电连接；第2晶体管，具有第2源极、第2漏极及第2导电型的第2栅极电极，包含杂质区域作为第2源极及第2漏极的一方，第2栅极电极与杂质区域电连接；第3晶体管，具有第3源极、第3漏极及第3栅极电极，第3栅极电极与光电变换部电连接。
总括性或具体性的形态也可以通过元件、器件、模组或***实现。此外，总括性或具体性的形态也可以通过元件、器件、模组及***的任意组合实现。
公开的实施方式的追加性的效果及优点根据说明书及附图会变得清楚。效果及/或优点由在说明书及附图中公开的各种各样的实施方式或特征分别提供，并不是为了得到它们的1个以上而需要全部。
根据本发明的实施方式，提供抑制了暗电流的摄像装置。
附图说明
图1是表示本发明的实施方式的摄像装置的例示性电路结构的图。
图2是表示单位像素单元10的器件构造的典型例的示意性剖视图。
图3是表示在N沟道MOS中将栅极电压设为+0.5V时的栅极电极下的载流子浓度的仿真结果的轮廓图。
图4是表示在N沟道MOS中将栅极电压设为0V时的栅极电极下的载流子浓度的仿真结果的轮廓图。
图5是表示在N沟道MOS中将栅极电压设为－0.5V时的栅极电极下的载流子浓度的仿真结果的轮廓图。
图6是表示在N沟道MOS中将栅极电压设为－1.0V时的栅极电极下的载流子浓度的仿真结果的轮廓图。
图7是表示在N沟道MOS中将栅极电压设为－1.5V时的栅极电极下的载流子浓度的仿真结果的轮廓图。
图8是表示与栅极电压的变化对应的漏电流的大小的变化的计算结果的一例的曲线图。
图9是表示使用具有p型的导电型的多晶硅电极作为栅极电极的、N沟道MOS的栅极电极下的空穴浓度的仿真结果的一例的轮廓图。
图10是将沿着图3所示的N－N’线的空穴的密度变化和沿着图9所示的P－P’线的空穴的密度变化一同表示的曲线图。
图11是表示计算沿着图3所示的N－N’线的空穴的密度变化相对于栅极电压的依赖性而得到的结果的曲线图。
图12是表示保护晶体管28的栅极电压Vg与保护晶体管28的源极、漏极间的电流的绝对值|Ids|之间的关系的曲线图。
具体实施方式
(本发明者们的认识)
层叠型的摄像装置通常具有将形成于半导体基板的读出电路和光电变换部电连接的连接部。在半导体基板与连接部之间的接触点周边形成有各种pn结。将半导体基板及光电变换部电连接的连接部、与接触点附近的半导体基板中的杂质区域，作为将由光电变换部生成的信号电荷进行积蓄的电荷积蓄区域发挥功能。
在pn结的附近形成有耗尽层。pn结附近的耗尽层中的电荷的复合会成为漏电流发生的原因。本发明者们着眼于在处于截止状态的晶体管的栅极电极下也会形成这样的耗尽层的情况。积蓄信号电荷的半导体基板中的杂质区域例如与将电荷积蓄区域的电位复位的复位晶体管的漏极(或源极)连接。此外，根据专利文献1的图1也可知，保护晶体管的漏极(或源极)也会与积蓄信号电荷的杂质区域连接。因而，由于在这些晶体管的栅极电极下形成的耗尽层所引起的暗电流，摄像装置的性能有可能劣化。
本发明者们为了抑制晶体管的栅极电极下的耗尽层的形成而进行了专门研究，发现：例如，如果是N沟道晶体管，则通过向栅极电极施加负电压而成为积蓄模式，能够将栅极电极下的耗尽层缩小。但是，根据专利文献1的图1也可知，保护晶体管由于以漏极(或源极)与栅极连接的形式(二极管连接)被使用，所以无法从外部向栅极施加希望的电压。本发明者们进一步反复研究，发现：通过使用具有与漏极(或源极)的导电型不同的导电型的栅极电极，能够将被二极管连接的晶体管的栅极电极下的耗尽层缩小。
本发明的一技术方案的概要是以下这样的。
[项目1]
一种摄像装置，具备半导体层和像素单元；像素单元具备：第1导电型的杂质区域，位于半导体层内；光电变换部，位于半导体层的上方，电连接于杂质区域；第1晶体管，具有第1源极、第1漏极及第1栅极电极，第1源极及第1漏极的一方与杂质区域电连接；第2晶体管，具有第2源极、第2漏极及第2导电型的第2栅极电极，包含杂质区域作为第2源极及第2漏极的一方，第2栅极电极与杂质区域电连接；第3晶体管，具有第3源极、第3漏极及第3栅极电极，第3栅极电极与光电变换部电连接。
[项目2]
如项目1所述的摄像装置，第1晶体管包含杂质区域作为第1源极及第1漏极的一方。
[项目3]
如项目1或2所述的摄像装置，还具备：第1电压线，向第3晶体管的第3源极及第3漏极的一方供给第1电压；第2电压线，向第2晶体管的第2源极及第2漏极的另一方供给第2电压；第2电压是与第1电压不同的电压，并且相对于第1电压而言是与将光电变换部的电荷初始化的复位电压相同侧的电压。
[项目4]
如项目1～3中任一项所述的摄像装置，第1晶体管具有第1栅极电极与半导体层之间的第1栅极绝缘层；第2晶体管具有第2栅极电极与半导体层之间的第2栅极绝缘层；第1栅极绝缘层的厚度与第2栅极绝缘层的厚度相等。
[项目5]
如项目1～4中任一项所述的摄像装置，像素单元还具备将第2栅极电极与杂质区域电连接的连接部；杂质区域包括一部分位于半导体层的表面的第2区域、和将第2区域覆盖的第1区域；第2区域的杂质浓度高于第1区域的杂质浓度；连接部与第2区域相接。
[项目6]
如项目5所述的摄像装置，连接部具有一端与杂质区域连接的第1插塞、一端与第2栅极电极连接的第2插塞、和将第1插塞及第2插塞电连接的金属布线层。
[项目7]
如项目1～6中任一项所述的摄像装置，第1栅极电极是第1导电型。
[项目8]
如项目1～7中任一项所述的摄像装置，半导体层是第2导电型。
[项目9]
如项目1或2所述的摄像装置，具备半导体层、像素单元、第1电压线和第2电压线；所述像素单元具备：杂质区域，位于半导体层内；光电变换部，位于半导体层的上方，与杂质区域电连接；第1晶体管，具有第1源极、第1漏极及第1栅极电极，第1源极及第1漏极的一方与杂质区域电连接；第2晶体管，具有第2源极、第2漏极及第2栅极电极，包括杂质区域作为第2源极及第2漏极的一方，第2栅极电极与杂质区域电连接；第3晶体管，具有第3源极、第3漏极及第3栅极电极，第3栅极电极与光电变换部电连接；所述第1电压线向第3晶体管的第3源极及第3漏极的一方供给第1电压；所述第2电压线向第2晶体管的第2源极及第2漏极的另一方供给第2电压；第2电压相对于第1电压而言是与将光电变换部的电荷初始化的复位电压相同侧的电压。
[项目10]
一种摄像装置，具有多个像素单元，多个像素单元分别具备：半导体基板，具有第1导电型的杂质区域；光电变换部，电连接于杂质区域；第1晶体管，具有第1导电型的第1栅极电极，源极及漏极的一方与杂质区域电连接；第2晶体管，具有第2导电型的第2栅极电极，包含杂质区域作为源极及漏极的一方；第3晶体管，具有电连接于光电变换部的第3栅极电极；连接部，将第2栅极电极及杂质区域电连接。
根据项目10的结构，能够实现与在第2晶体管的栅极电极上施加了负电压时实质同等的状态。
[项目11]
如项目10所述的摄像装置，第1晶体管包含杂质区域作为源极及漏极的一方。
[项目12]
如项目10或11所述的摄像装置，还具备：第1电压线，向第3晶体管的源极及漏极的一方供给第1电压；第2电压线，向第2晶体管的源极及漏极的另一方供给比第1电压低的第2电压。
根据项目12的结构，能够使第2晶体管更稳定地动作。
[项目13]
如项目10～12中任一项所述的摄像装置，第1晶体管的栅极绝缘层的厚度与第2晶体管的栅极绝缘层的厚度相等。
根据项目13的结构，能够避免制造工艺的复杂化。
[项目14]
如项目10～13中任一项所述的摄像装置，杂质区域包括第1区域及形成在第1区域内的第2区域；第2区域的杂质浓度高于第1区域的杂质浓度；连接部与杂质区域的第2区域连接。
根据项目14的结构，能够减小接触电阻。
[项目15]
如项目10～14中任一项所述的摄像装置，连接部具有一端与杂质区域连接的第1插塞、一端与第2栅极电极连接的第2插塞、以及将第1插塞及第2插塞电连接的金属布线层。
根据项目15的结构，能够避免导电型相互不同的部件间的直接接合。
[项目16]
如项目3所述的摄像装置，复位电压与第2电压之差的绝对值小于复位电压与第1电压之差的绝对值。
[项目17]
如项目16所述的摄像装置，第2电压是复位电压与第1电压之间的电压。
以下，参照附图详细地说明本发明的实施方式。另外，以下说明的实施方式都表示总括性或具体性的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态、步骤、步骤的顺序等是一例，并不意欲限定本发明。在本说明书中说明的各种技术方案只要不发生矛盾就能够相互组合。此外，关于以下的实施方式的构成要素中的在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。在以下的说明中，具有实质上相同的功能的构成要素有用共通的标号表示而省略说明的情况。
(摄像装置的实施方式)
图1表示本发明的实施方式的摄像装置的例示性电路结构。图1所示的摄像装置100具有包含多个单位像素单元10的像素阵列PA、和包含负载电路42、列信号处理电路44、垂直扫描电路46及水平信号读出电路48等的周边电路。在图1所例示的结构中，像素阵列PA包含配置为矩阵状的多个单位像素单元10。多个单位像素单元10通过1维或2维地排列而形成摄像区域(感光区域)。在图1中，为了避免图面变复杂，表示了配置为矩阵状的多个单位像素单元10中的排列为2行2列的4个单位像素单元10。当然，像素阵列PA中的单位像素单元10的数量及配置并不限定于该例。例如单位像素单元10可以1维地排列。在此情况下，能够利用摄像装置100作为线传感器(line sensor)。
如在后面详细说明的那样，各单位像素单元10大致具有光电变换部12和检测由光电变换部12生成的信号的信号检测电路14。信号检测电路14形成于半导体基板，光电变换部12配置在半导体基板的上方。即，这里，作为摄像装置100，例示层叠型的摄像装置。另外，本说明书中的“上方”及“下方”的用语表示部件间的相对配置，并不意欲限定使用时的摄像装置100的姿势。半导体基板并不限定于其整体是半导体层的基板，也可以是在形成摄像区域的一侧的表面设有半导体层的绝缘基板等。
单位像素单元10的光电变换部12接受光的入射而产生正负电荷(典型的是空穴－电子对)。如图示那样，各单位像素单元10的光电变换部12具有与积蓄控制线39的连接。对该积蓄控制线39，在摄像装置100动作时施加规定的电压。例如，在将通过光电变换生成的正负电荷中的正电荷利用为信号电荷的情况下，在摄像装置100动作时，向积蓄控制线39施加例如10V左右的正电压。通过将规定的正电压向积蓄控制线39施加，能够将通过光电变换生成的正负电荷中的正电荷(例如空穴)有选择地积蓄到电荷积蓄区域。以下，例示将通过光电变换生成的正负电荷中的正电荷利用为信号电荷的情况。
在图1所例示的结构中，各单位像素单元10的信号检测电路14包含放大晶体管(也称作读出晶体管)22及寻址晶体管(也称作行选择晶体管)24。在该例中，信号检测电路14还包含复位晶体管26及保护晶体管28。放大晶体管22、寻址晶体管24、复位晶体管26及保护晶体管28典型的是形成于半导体基板的场效应晶体管(FET)。以下，只要没有特别声明，则说明使用N沟道MOS作为晶体管的例子。
放大晶体管22的栅极与光电变换部12电连接。如后述那样，由光电变换部12生成的电荷被积蓄到电荷积蓄区域，该电荷积蓄区域的一部分中包含光电变换部12与放大晶体管22之间的电荷积蓄节点(也称作“浮动扩散部节点”)FD。放大晶体管22的漏极与在摄像装置100动作时向各单位像素单元10供给规定的(例如3.3V左右的)电源电压VDD的电源布线(源极跟随器电源)32连接。放大晶体管22的源极与寻址晶体管24的漏极连接。放大晶体管22输出与由光电变换部12生成的信号电荷的量对应的信号电压。
在该例中，电荷积蓄节点FD连接着保护晶体管28。保护晶体管28的漏极(或源极)与电荷积蓄节点FD连接。保护晶体管28的源极(或漏极)与电荷回收线38连接。如图1所示，保护晶体管28的栅极及漏极(或源极)相互电连接。即，它们是同电位。在通过以较高的照度照射光电变换部12、从而积蓄在电荷积蓄节点FD处的电荷量超过规定的大小即电荷积蓄节点FD的电位超过规定的电位的情况下，保护晶体管28导通，过剩的电荷被从电荷积蓄节点FD向电荷回收线38排出。
在图1所例示的结构中，电荷回收线38与电压供给电路45连接。电压供给电路45在摄像装置100动作时经由电荷回收线38向保护晶体管28的源极(或漏极)施加规定的电压。典型的是，施加于电荷回收线38的电压低于施加于电源布线32的电压(这里是电源电压VDD)。如后面详细说明的那样，通过将比施加于电源布线32的电压低的电压向电荷回收线38供给，能够使保护晶体管28更稳定地动作。
电压供给电路45并不限定于特定的电源电路，可以是生成规定的电压的电路，也可以是将从其他电源供给的电压变换为规定的电压的电路。电压供给电路45和向电源布线32供给规定的电压的电路可以不同，也可以是这些电路是1个电压供给电路的一部分。电压供给电路45以及向电源布线32供给规定的电压的电路的至少一方也可以是后述的垂直扫描电路46的一部分。
寻址晶体管24的源极与垂直信号线35连接。如图示那样，垂直信号线35按多个单位像素单元10的每列设置，在各个垂直信号线35上，连接着负载电路42及列信号处理电路(也称作“行信号积蓄电路”)44。负载电路42与放大晶体管22一起形成源极跟随器电路。放大晶体管22通过在漏极接受电源电压VDD的供给，将施加在栅极上的电压放大。换言之，放大晶体管22将由光电变换部12生成的信号放大。
在寻址晶体管24的栅极上连接着地址信号线34。地址信号线34按多个单位像素单元10的每行设置。地址信号线34连接于垂直扫描电路(也称作“行扫描电路”)46，垂直扫描电路46向地址信号线34施加对寻址晶体管24的导通及截止进行控制的行选择信号。由此，在垂直方向(列方向)上扫描读出对象的行，选择读出对象的行。垂直扫描电路46通过经由地址信号线34控制寻址晶体管24的导通及截止，能够将所选择的单位像素单元10的放大晶体管22的输出向对应的垂直信号线35读出。寻址晶体管24的配置并不限于图1所示的例子，也可以是放大晶体管22的漏极与电源布线32之间。
经由寻址晶体管24输出到垂直信号线35的、来自单位像素单元10的信号电压，被向与垂直信号线35对应地按多个单位像素单元10的每列设置的多个列信号处理电路44中的对应的列信号处理电路44输入。列信号处理电路44进行以相关双采样为代表的杂音抑制信号处理以及模拟－数字变换(AD变换)等。列信号处理电路44连接于水平信号读出电路(也称作“列扫描电路”)48，水平信号读出电路48将信号从多个列信号处理电路44向水平共通信号线49依次读出。
在图1所例示的结构中，信号检测电路14包含漏极与电荷积蓄节点FD连接的复位晶体管26。在复位晶体管26的栅极上，连接具有与垂直扫描电路46的连接的复位信号线36。复位信号线36与地址信号线34同样地按多个单位像素单元10的每行设置。垂直扫描电路46通过向地址信号线34施加行选择信号，能够以行单位选择成为复位的对象的单位像素单元10。进而，垂直扫描电路46将控制复位晶体管26的导通及截止的复位信号经由复位信号线36向复位晶体管26的栅极施加。由此，所选择的行的复位晶体管26被设为导通。通过复位晶体管26的导通，电荷积蓄节点FD的电位被复位。
在该例中，复位晶体管26的源极连接于按多个单位像素单元10的每列设置的反馈线53中的1个。即，在该例中，作为将光电变换部12的电荷初始化的复位电压，将反馈线53的电压向电荷积蓄节点FD供给。这里，上述的反馈线53连接于按多个单位像素单元10的每列设置的反相放大器50中的对应的1个的输出端子。这样，图1中例示的摄像装置100的周边电路包含多个反相放大器50。
着眼于多个单位像素单元10的列中的1个。如图示那样，反相放大器50的反相输入端子连接于该列的垂直信号线35。此外，反相放大器50的输出端子与属于该列的1个以上的单位像素单元10的复位晶体管26经由反馈线53连接。因而，在某个单位像素单元10中的寻址晶体管24及复位晶体管26导通时，反相放大器50的反相输入端子接受该单位像素单元10的寻址晶体管24的输出。
在摄像装置100动作时，反相放大器50的非反相输入端子被供给规定的电压(例如1V或1V附近的正电压)Vref。通过选择属于该列的1个以上的单位像素单元10中的1个、使寻址晶体管24及复位晶体管26导通，能够形成使该单位像素单元10的输出负反馈的反馈路径。通过反馈路径的形成，垂直信号线35的电压向对反相放大器50的非反相输入端子的输入电压Vref接近。换言之，通过反馈路径的形成，电荷积蓄节点FD的电压被复位为垂直信号线35的电压为Vref那样的电压。作为电压Vref，可以使用电源电压(例如3.3V)及接地(0V)的范围内的任意大小的电压。也可以将反相放大器50称作反馈放大器。这样，图1中例示的摄像装置100具有在反馈路径的一部分中包含反相放大器50的反馈电路16。
如周知的那样，随着晶体管的导通或截止，产生称作kTC噪声的热噪声。随着复位晶体管的导通或截止而产生的噪声被称作复位噪声。在电荷积蓄区域的电位的复位后，通过使复位晶体管截止而产生的复位噪声残留在信号电荷的积蓄前的电荷积蓄区域。但是，随着复位晶体管的截止而产生的复位噪声能够通过利用反馈来降低。通过反馈路径的形成，热噪声的交流成分被向复位晶体管26的源极反馈。利用了反馈的复位噪声的抑制的详细情况在国际公开第2012/147302号中进行了说明。为了参考，在本说明书中援引国际公开第2012/147302号的全部公开内容。在图1所例示的结构中，由于在复位晶体管26即将截止前形成反馈路径，所以能够减小伴随着复位晶体管26的截止而发生的复位噪声。
(单位像素单元10的器件构造)
图2表示单位像素单元10的器件构造的典型例。如在图2中示意地表示那样，单位像素单元10大致包含半导体基板60、配置在半导体基板60的上方的光电变换部12、和配置在光电变换部12及半导体基板60之间的布线构造80。
在半导体基板60，形成上述的信号检测电路14中的放大晶体管22、寻址晶体管24、复位晶体管26及保护晶体管28。另外，在图2中，为了说明的方便，将放大晶体管22、寻址晶体管24、复位晶体管26及保护晶体管28表示在1个剖视图中。如后述那样，半导体基板60包含作为电荷积蓄区域的一部分发挥功能的n型杂质区域67n。
在半导体基板60上，配置将这些晶体管覆盖的层间绝缘层90。上述的布线构造80配置在层间绝缘层90中。在该例中，层间绝缘层90具有包含绝缘层90a、90b及90c这3层绝缘层的层叠构造，层间绝缘层90中的布线构造80包含布线层80a、80b及80p、插塞(plug)82a、82b及82c、以及接触插塞84、86及88。层间绝缘层90中的绝缘层的数量及布线构造80中的布线层的数量并不限定于该例，能够任意地设定。
布线构造80将光电变换部12与半导体基板60的n型杂质区域67n电连接。布线构造80中的布线层80a及80b、插塞82a～82c及接触插塞88典型地由铜或钨等金属(或金属氮化物、金属氧化物等金属化合物)形成。另一方面，这里，布线层80p以及接触插塞84及86分别是具有n型的导电型的多晶硅层及多晶硅插塞。
半导体基板60包括支承基板61和形成在支承基板61上的1个以上的半导体层。这里，作为支承基板61，例示p型硅(Si)基板。在图2所例示的结构中，半导体基板60具有支承基板61上的p型半导体层61p、p型半导体层61p上的n型半导体层62n、n型半导体层62n上的p型半导体层63p以及p型半导体层63p上的p型半导体层65p。p型半导体层63p遍及支承基板61的整面而形成。p型半导体层65p具有杂质浓度更低的p型杂质区域66p、n型杂质区域68an、68bn、68cn、68dn及68en、和元件分离区域69。
典型的是，p型半导体层61p、n型半导体层62n、p型半导体层63p及p型半导体层65p分别通过外延成长而形成。p型半导体层63p及p型半导体层65p中的杂质浓度相互是相同程度，并且比p型半导体层61p的杂质浓度高。配置在p型半导体层61p及p型半导体层63p之间的n型半导体层62n抑制从支承基板61(也可以称作p型半导体层61p)或周边电路向积蓄信号电荷的电荷积蓄区域的少数载流子的流入。在摄像装置100动作时，n型半导体层62n的电位经由设在像素阵列PA的外侧的阱接触部(well contact)(未图示)而被控制。此外，在该例中，半导体基板60具有将p型半导体层61p及n型半导体层62n贯通而设在p型半导体层63p及支承基板61之间的p型区域64。p型区域64相比于p型半导体层63p及p型半导体层65p具有较高的杂质浓度，将p型半导体层63p与支承基板61电连接。在摄像装置100动作时，经由设在像素阵列PA的外侧的基板接触部(未图示)而控制p型半导体层63p及支承基板61的电位。
上述的n型杂质区域67n配置在作为p阱的形成在p型半导体层65p内的p型杂质区域66p内。如在图2中示意地表示那样，n型杂质区域67n形成在半导体基板60的表面的附近，其至少一部分位于半导体基板60的表面。在图2所例示的结构中，n型杂质区域67n包括第1区域67a及第2区域67b。第2区域67b的一部分位于p型半导体层65p的表面。第1区域67a将第2区域67b的下部覆盖。n型杂质区域67n中的第2区域67b形成在第1区域67a内，具有比第1区域67a高的杂质浓度。
在图2所例示的结构中，形成于半导体基板60的第2区域67b与接触插塞86连接。n型杂质区域67n中的第2区域67b的形成并不是必须的，但通过使接触插塞86与半导体基板60之间的连接部分即第2区域67b的杂质浓度比较高，能得到抑制接触插塞86与半导体基板60相接触的部分周围的耗尽层的扩大(耗尽化)的效果。通过抑制接触插塞86与半导体基板60相接触的部分周围的耗尽层的扩大，能够抑制由于接触插塞86与半导体基板60的界面处的半导体基板60的晶体缺陷(也可以说是界面态)而引起的漏电流。此外，通过将接触插塞86连接于具有比较高的杂质浓度的第2区域67b，能得到减小接触电阻的效果。
由p型杂质区域66p及n型杂质区域67n之间的pn结形成的结电容作为将信号电荷的至少一部分进行积蓄的电容发挥功能。该电容构成电荷积蓄区域的一部分。在图2所例示的结构中，在n型杂质区域67n的第2区域67b与p型杂质区域66p之间，配置有杂质浓度比第2区域67b低的第1区域67a。此外，第1区域67a也位于n型杂质区域67n的第2区域67b与p型半导体层65p之间。通过在第2区域67b的周围配置杂质浓度相对较低的第1区域67a，能够缓和由n型杂质区域67n与p型半导体层65p(或p型杂质区域66p)之间的pn结形成的电场强度。通过缓和由pn结形成的电场强度，抑制起因于由pn结形成的电场的漏电流。
通过以与p型半导体层63p相接的方式配置p型半导体层65p，能够在摄像装置100动作时经由p型半导体层63p控制p型半导体层65p的电位。通过采用这样的构造，能够在接触插塞86与半导体基板60相接触的部分(这里是n型杂质区域67n的第2区域67b)的周围配置杂质浓度相对较低的区域(这里是p型杂质区域66p及n型杂质区域67n的第1区域67a)。
形成在p型杂质区域66p内的n型杂质区域67n作为复位晶体管26的漏极发挥功能。在该例中，复位晶体管26包括n型杂质区域67n的至少一部分以作为漏极，还包括半导体基板60上的栅极绝缘层26g、栅极绝缘层26g上的栅极电极26e、和n型杂质区域68an。如在图2中示意地表示那样，当从半导体基板60的法线方向观察时，栅极绝缘层26g及栅极电极26e的层叠构造与n型杂质区域67n的至少一部分重叠。典型的是，复位晶体管26的栅极电极26e是具有n型的导电型的多晶硅电极。
在图2所例示的结构中，作为漏极的n型杂质区域67n经由接触插塞86、布线层80p、插塞82a、布线层80a、插塞82b、布线层80b及插塞82c而与光电变换部12电连接。另一方面，n型杂质区域68an经由未图示的接触插塞而与上述的反馈线53连接，作为复位晶体管26的源极发挥功能。通过使复位晶体管26导通，经由n型杂质区域68an，用来将光电变换部12初始化的复位电压(这里是反馈线53的电压)被供给到光电变换部12。这里，放大晶体管22的栅极电极22e经由接触插塞86、布线层80p及接触插塞84而与n型杂质区域67n连接。因此，通过使复位晶体管26导通，积蓄在电荷积蓄区域中的电荷被复位，并且，放大晶体管22的栅极电极22e的电位也被复位为复位电压。
在该例中，n型杂质区域67n还被保护晶体管28共用，还具有作为保护晶体管28的漏极(或源极)的功能。保护晶体管28包括n型杂质区域67n的至少一部分、半导体基板60上的栅极绝缘层28g、栅极绝缘层28g上的栅极电极28e、和n型杂质区域68en。当从半导体基板60的法线方向观察时，栅极绝缘层28g及栅极电极28e的层叠构造与n型杂质区域67n的至少一部分重叠。n型杂质区域68en经由未图示的接触插塞而与上述的电荷回收线38连接。n型杂质区域68en作为保护晶体管28的源极(或漏极)发挥功能。在摄像装置100动作时，对于n型杂质区域68en，经由电荷回收线38施加规定的电压(典型的是比电源电压VDD低的电压)。
保护晶体管28的栅极电极28e与作为保护晶体管28的漏极(或源极)的n型杂质区域67n经由连接部89电连接。这里，连接部89包括一端与保护晶体管28的栅极电极28e连接的接触插塞88、布线层80a、插塞82a、布线层80p及接触插塞86。即，这里，连接部89包括布线构造80的一部分，因而，保护晶体管28的栅极电极28e具有与光电变换部12之间的电连接。在光电变换部12被以高照度照射、电荷积蓄区域的电压超过保护晶体管28的阈值电压而上升的情况下，保护晶体管28导通。通过保护晶体管28的导通，过剩的电荷被从n型杂质区域67n向n型杂质区域68en排出。
在本发明的实施方式中，保护晶体管28的栅极电极28e形成为具有与n型杂质区域67n不同的导电型的多晶硅电极。即，这里，栅极电极28e是具有p型的导电型的多晶硅电极，保护晶体管28的栅极电极28e的导电型与复位晶体管26的栅极电极26e的导电型不同。如后面详细说明的那样，通过使用具有与漏极(或源极)的导电型不同的导电型的电极作为保护晶体管28的栅极电极28e，能够使截止时的保护晶体管28为积蓄模式。换言之，能够实现与在保护晶体管28的栅极电极28e上施加了负电压时实质相同的状态。如后述那样，通过使保护晶体管28为积蓄模式，能够减小保护晶体管28的截止时的暗电流。
在通常的摄像装置中，像素单元内的晶体管的源极/漏极的导电型、以及作为这些晶体管的栅极电极的多晶硅电极的导电型通常是相同的。此外，为了避免制造工艺的复杂化，栅极电极的导电型通常在像素单元内的多个晶体管之间是共通的。在本发明的实施方式中，通过特意使像素单元内的一部分晶体管(这里是保护晶体管28)的栅极电极的导电型与其他晶体管的栅极电极的导电型不同，得到了暗电流降低的效果。
另外，在该例中，连接于n型杂质区域67n的接触插塞86与连接于保护晶体管28的栅极电极28e的接触插塞88，经由形成为金属布线层的布线层80a电连接。此外，在该例中，接触插塞88由金属形成。这样，通过经由金属(或金属化合物)的连接，能够避免导电型相互不同的两个部件的直接接触地将它们电接合。例如，在接触插塞88是具有n型的导电型的多晶硅插塞的情况下，接触插塞88与栅极电极28e之间的接合成为非欧姆型。如这里例示的结构那样，通过经由金属或金属化合物的连接，能够实现接触插塞88与栅极电极28e之间的欧姆接触。或者，也可以利用具有与栅极电极28e相同的导电型(这里是p型)的多晶硅形成接触插塞88。在此情况下，能够使接触插塞88与布线层80a之间的接合成为欧姆型。
在图2所例示的结构中，放大晶体管22包括半导体基板60上的栅极绝缘层22g、栅极绝缘层22g上的栅极电极22e、以及形成于半导体基板60的n型杂质区域68bn及68cn。这里，栅极电极22e，与复位晶体管26的栅极电极26e同样地，是具有n型的导电型的多晶硅电极。在图2所例示的结构中，栅极电极22e经由接触插塞84、布线层80p、插塞82a、布线层80a、插塞82b、布线层80b及插塞82c而与光电变换部12电连接。n型杂质区域68bn具有与电源布线32(在图2中未图示)的连接，作为放大晶体管22的漏极发挥功能。另一方面，n型杂质区域68cn作为放大晶体管22的源极发挥功能。
在作为放大晶体管22的漏极的n型杂质区域68bn与作为复位晶体管26的源极的n型杂质区域68an之间，设有元件分离区域69。元件分离区域69设在放大晶体管22及寻址晶体管24的组的周围、和复位晶体管26及保护晶体管28的组的周围。元件分离区域69将某个单位像素单元10的信号检测电路14和其他单位像素单元10的信号检测电路14电分离。元件分离区域69例如是p型的杂质扩散区域。
在图2中省略了图示，但典型的是，在n型杂质区域68bn及电源布线32之间配置将它们电连接的接触插塞。电源布线32典型的是在列方向上延伸。通过以沿列方向延伸的方式形成电源布线32，与以沿着行方向延伸的方式形成电源布线32的情况相比，能够减小电源布线32中的电压下降。这是因为，由于信号读出时的单位像素单元10的选择以行为单位，所以如果以沿着行方向延伸的方式形成电源布线32，则必须使1行的所有单位像素单元10的驱动所需要的大小的电流在1个电源布线32中流动。如果以沿着列方向延伸的方式形成电源布线32，则在某个电源布线32中流动的电流的大小是从多个行中选择的某个行的1个单位像素单元10的驱动所需要的大小即可。另外，在本说明书中，行方向是指行延伸的方向，列方向是指列延伸的方向。例如在图1中，纸面中的上下方向是列方向，纸面中的左右方向是行方向。
寻址晶体管24包括半导体基板60上的栅极绝缘层24g、栅极绝缘层24g上的栅极电极24e、以及形成于半导体基板60的n型杂质区域68cn及68dn。在该例中，寻址晶体管24通过将n型杂质区域68cn与放大晶体管22共用而与放大晶体管22电连接。另外，放大晶体管22的栅极绝缘层22g、寻址晶体管24的栅极绝缘层24g、复位晶体管26的栅极绝缘层26g及保护晶体管28的栅极绝缘层28g典型地是同层的硅的热氧化膜(二氧化硅膜)。
n型杂质区域68cn作为寻址晶体管24的漏极发挥功能。另一方面，n型杂质区域68dn作为寻址晶体管24的源极发挥功能。n型杂质区域68dn具有与垂直信号线35(在图2中未图示)的连接。在图2中省略了图示，但典型的是，在n型杂质区域68dn及垂直信号线35之间配置将它们电连接的接触插塞。
在将放大晶体管22、寻址晶体管24、复位晶体管26及保护晶体管28覆盖的层间绝缘层90上配置光电变换部12。光电变换部12包括形成在层间绝缘层90上的像素电极12a、对置于像素电极12a的透明电极12c、以及配置在它们之间的光电变换层12b。光电变换部12的光电变换层12b由有机材料或非晶硅等无机材料形成，接受经由透明电极12c入射的光，通过光电变换生成正负电荷。典型的是，光电变换层12b遍及多个单位像素单元10而形成。光电变换层12b也可以包括由有机材料构成的层和由无机材料构成的层。
透明电极12c由ITO等透明的导电性材料形成，配置在光电变换层12b的受光面侧。典型的是，透明电极12c与光电变换层12b同样，遍及多个单位像素单元10而形成。在图2中省略了图示，但透明电极12c具有与上述的积蓄控制线39的连接，在摄像装置100动作时，例如10V左右的偏置电压经由积蓄控制线39被向透明电极12c施加。通过利用偏置电压使透明电极12c的电位比像素电极12a的电位高，能够将通过光电变换生成的作为信号电荷的正电荷(例如空穴)用像素电极12a收集。
像素电极12a是由铝、铜、钛等金属、金属氮化物或通过掺杂而被赋予了导电性的多晶硅等形成的电极。像素电极12a通过与邻接的其他单位像素单元10的像素电极12a在空间上分离，从而与其他单位像素单元10的像素电极12a电分离。
上述的布线构造80的至少一部分将像素电极12a与形成于半导体基板60的信号检测电路14电连接。在该例中，像素电极12a与放大晶体管22的栅极电极22e经由插塞82c、布线层80b、插塞82b、布线层80a、插塞82a、布线层80p及接触插塞84相互电连接。因而，在摄像装置100动作时，从放大晶体管22输出与像素电极12a的电位对应的信号电压。此外，在该例中，像素电极12a与n型杂质区域67n经由插塞82c、布线层80b、插塞82b、布线层80a、插塞82a、布线层80p及接触插塞86相互电连接。布线层80a、80b及80p、插塞82a、82b及82c、接触插塞84、86及88、放大晶体管22的栅极电极22e及保护晶体管28的栅极电极28e、以及n型杂质区域67n构成积蓄信号电荷的电荷积蓄区域的至少一部分。
如上述那样，在图2所示的例子中，保护晶体管28及复位晶体管26共用n型杂质区域67n。保护晶体管28及复位晶体管26共用n型杂质区域67n并不是必须的。例如，也可以将与n型杂质区域67n电连接的其他n型杂质区域形成在半导体基板60的其他部位，利用该n型杂质区域作为保护晶体管28或复位晶体管26的漏极(或源极)。但是，从单位像素单元10的微细化、暗电流抑制的观点来看，共用n型杂质区域67n是有利的。
(保护晶体管的功能及结构的典型例)
存在这样的情况，即：光电变换部12被以极高的照度照射的情况下，作为电荷积蓄区域的n型杂质区域67n的电位上升至向透明电极12c施加的电压(例如10V左右)。在这样的过大电压被施加于n型杂质区域67n的情况下，有可能n型杂质区域67n的功能受损、或在放大晶体管22的栅极绝缘层22g中发生绝缘击穿。如果发生这样的损伤，则像素单元的功能受损，摄像装置故障。
如图1及图2所示，通过将包含n型杂质区域67n作为漏极(或源极)的保护晶体管28设在单位像素单元10内，能够抑制由于向n型杂质区域67n施加过大的电压而引起的单位像素单元10的损伤。例如假定通过以高照度向光电变换部12的照射、n型杂质区域67n的电位超过保护晶体管28的阈值电压地进行了上升。根据图2可知，保护晶体管28的栅极电极28e通过连接部89电连接于n型杂质区域67n。因此，由于n型杂质区域67n的电位的上升，保护晶体管28导通。通过保护晶体管28的导通，过剩的电荷被从n型杂质区域67n向n型杂质区域68en排出，所以能防止单位像素单元10的损伤。保护晶体管28的阈值电压适当地设定为，比发生n型杂质区域67n的功能丧失、放大晶体管22的栅极绝缘层22g的绝缘击穿等的电压低的电压即可。
这样，通过将保护晶体管28设在单位像素单元10内，能够防止单位像素单元10的损伤。
如上述那样，在本发明的实施方式中，保护晶体管28的栅极电极28e具有与保护晶体管28的漏极(或源极)的导电型不同的导电型。相对于此，在通常的晶体管中，作为栅极电极的多晶硅电极的导电型与源极/漏极的导电型相同。为了使这样的晶体管截止，需要将该晶体管设为积蓄模式、或者使晶体管的栅极电极下的部分耗尽。例如，在N沟道MOS中，如果使向栅极电极施加的电压比该晶体管的阈值电压低，则能够使该栅极电极的下方的区域成为积蓄模式。但是，在以将漏极连接到栅极的形态使用的保护晶体管中，无法从外部将希望的电压施加到栅极电极。即，无法通过向栅极电极施加希望的电压来设为积蓄模式。另一方面，如果在栅极电极下形成耗尽层，则栅极电极下的耗尽层成为暗电流发生的原因。因而，从暗电流抑制的观点看，不需要从外部的电压施加而能够使保护晶体管成为积蓄模式是有益的。另外，在图2所例示的结构中，复位晶体管26也包括n型杂质区域67n作为漏极(或源极)。因而，关于复位晶体管26，能够抑制复位晶体管26的截止时的栅极电极26e下的耗尽层的形成也是有益的。
本发明者们发现，通过控制向半导体基板60上的栅极电极的施加电压，能够使该栅极电极的下方的区域成为积蓄模式，将栅极电极下的耗尽层缩小。图3～图7是表示与N沟道MOS的栅极电压的变化对应的、栅极电极下的载流子浓度的变化的仿真结果的例子。在图3～图7中，上侧的图表示半导体基板中的空穴的分布。在图3～图7中，下侧的图表示半导体基板中的电子的分布。在图3～图7中，带有阴影的矩形示意地表示栅极电极的位置。关于后述的图9也是同样的。这里，作为栅极电极，假设了具有n型的导电型的多晶硅电极(剂量：2×1012/cm2)。在图3～图7中，栅极电极的左下方是源极，右下方是漏极。
正负载流子的密度都低的区域相当于耗尽层。在图3～图7中，由箭头DL示意地表示半导体基板的表面附近的耗尽层的宽度。在图3～图7中，粗实线DS表示pn结的边界的大概位置。在仿真中，使用市售的工艺/器件仿真器。这里，设向源极施加的电压为0.5V，设向漏极施加的电压为2V，设栅极绝缘层的厚度为9.5nm。
图3～图7分别表示将向栅极电极施加的电压设为0.5V、0V、－0.5V、－1.0V及－1.5V时的计算结果。根据图3～图7可知，使用具有n型的导电型的多晶硅电极作为栅极电极的情况下，通过使栅极电压下降至－0.5V左右，能够将空穴引导到栅极电极下而使栅极电极下的耗尽层的宽度大致为0。
图8是表示与栅极电压的变化对应的漏电流的大小的变化的计算结果的一例的曲线图。图8所示的曲线图中的横轴表示栅极电压(V)，纵轴用对数标度(scale)表示每1像素单元的漏电流(任意单位)。
根据图8可知，通过使栅极电压下降到－0.5V左右，能够有意义地降低漏电流。此外，根据图3～图7可知，在使用具有n型的导电型的多晶硅电极作为栅极电极的情况下，当使栅极电压下降到－0.5V左右，则栅极电极下的耗尽层大致消失。在本发明的实施方式中，在摄像装置100动作时，作为用来使复位晶体管26截止的电压，垂直扫描电路46(参照图1)将例如－1V左右的负电压向复位信号线36供给。通过使用负电压作为复位晶体管26的截止时的栅极电压，能够抑制栅极电极26e下的耗尽层的形成，减小由栅极电极26e下的耗尽层引起的暗电流。
同样地，可以认为，如果使用负电压作为保护晶体管28的截止时的栅极电压，则能够抑制保护晶体管28的栅极电极28e下的耗尽层的形成。但是，如已经说明的那样，保护晶体管28的栅极电极28e经由连接部89而与作为漏极(或源极)的n型杂质区域67n电连接(参照图2)。因此，栅极电极28e是与n型杂质区域67n相同的电位，无法简单地将负电压用作保护晶体管28的截止时的栅极电压。
如参照图2说明的那样，在本发明的实施方式中，对保护晶体管28的栅极电极28e使用与n型杂质区域67n的导电型不同的导电型的多晶硅电极。由此，与使用n型的导电型的多晶硅电极的情况相比，能够使栅极电极28e的功函数变大。进而，多晶硅电极的功函数能够通过杂质的掺杂量来调整，作为多晶硅电极的功函数，能够得到比半导体基板60的栅极电极28e下的区域的功函数大的值。通过将多晶硅电极的功函数设定得比半导体基板60(这里是p型杂质区域66p及p型半导体层65p)的功函数大，作为保护晶体管28的栅极电极28e附近的能带图，能得到与积蓄模式同样的能带图。即，能够不从栅极电极28e的外部向栅极电极28e施加特定的电压而实现与积蓄模式同样的状态。因而，能够将空穴引导到栅极电极28e下而使栅极电极下的耗尽层的宽度大致为0。或者，也可以说，通过使多晶硅电极的功函数变大，保护晶体管28的阈值电压上升，实现与积蓄模式同样的状态。以下，一边参照图9～图11，一边具体地说明通过使保护晶体管28的栅极电极28e的导电型与n型杂质区域67n的导电型不同而带来的效果。
图9表示使用具有p型的导电型的多晶硅电极作为栅极电极的N沟道MOS的栅极电极下的空穴浓度的仿真结果的一例。这里，栅极电压及源极电压都设为0.5V，漏极电压设为2V。即，图9相当于使保护晶体管28的栅极电极28e的导电型为p型时的仿真结果，图3中的上侧的图相当于使保护晶体管28的栅极电极28e的导电型为n型时的仿真结果。另外，与图3～图7同样，图9中的粗实线DS表示pn结的边界的大概位置。根据图9可知，通过使用具有p型的导电型的多晶硅电极作为栅极电极，空穴被积蓄到栅极电极下，实现了积蓄模式。
图10将沿着图3所示的N－N’线的空穴密度变化和沿着图9所示的P－P’线的空穴密度变化一同表示。在图10中，横轴表示距半导体基板的表面的深度，纵轴以对数标度表示空穴的密度。在图10所示的曲线图中，“○”的标绘表示沿着图9所示的P－P’线的空穴的密度。另一方面，“×”的标绘表示沿着图3所示的N－N’线的空穴的密度。根据图10可知，通过使用具有p型的导电型的多晶硅电极作为栅极电极，空穴被积蓄到半导体基板的表面附近的区域。
图11表示计算沿着图3所示的N－N’线的空穴的密度变化相对于栅极电压Vg的依赖性而得到的结果。在图11中，还一同表示了沿着图9所示的P－P’线的空穴的密度(“○”的标绘)。根据图3～图8与图9的比较、以及图11所示的计算结果可知，通过使用具有p型的导电型的多晶硅电极作为栅极电极，能得到与使用具有n型的导电型的多晶硅电极作为栅极电极、并且在栅极电极上施加了－0.5V～－1V左右的电压时大致同样的空穴分布。即，通过使用具有p型的导电型的多晶硅电极作为栅极电极，能得到与使用具有n型的导电型的多晶硅电极作为栅极电极、并且在栅极电极上施加了－0.5V～－1V左右的电压时同样的效果。
这样，通过使用具有p型的导电型的多晶硅电极作为保护晶体管28的栅极电极28e，能够实现与在栅极电极28e上有效地施加了负电压时同样的状态。换言之，能够使保护晶体管28的沟道区域为积蓄模式而使耗尽层消失。结果，能得到暗电流降低的效果。因而，根据本发明的实施方式，能够抑制在对电荷积蓄区域施加了过大电压时的单位像素单元10的损伤并且抑制保护晶体管28的栅极电极28e下的耗尽层的形成，降低暗电流。通过暗电流的降低，能抑制画质的劣化。
另外，作为保护晶体管28的栅极电极28e，也可以使用具有与具有p型的导电型的多晶硅相同程度的功函数的材料。这里，P+多晶硅的功函数是5.17eV。因而，作为栅极电极28e，例如也可以使用RuO2(4.9eV)、WN(5.0eV)、Ir(5.35eV)、Mo2N(5.33eV)、TaN(5.43eV)、Pt(5.65eV)。此外，只要是具有比N+多晶硅(4.05eV)大的功函数的材料，就能够得到一定的效果。即，也可以使用所谓的被称作Mid Gap Metal的例如Co(4.45eV)、Cr(4.5eV)、W(4.52eV)、Ru(4.68eV)、TiN(4.7eV)、Pd(4.9eV)。栅极电极28e的材料的功函数优选的是比4.05eV大，更优选的是4.9eV以上6eV以下。通过使用这样的材料，能够得到减小漏电流的效果。
此外，栅极氧化膜例如可以使用HfO2等高介电常数(High－k)材料。
进而，在参照图1及图2说明的例子中，摄像装置100构成为，能够向作为保护晶体管28的源极(或漏极)的n型杂质区域68en施加与电源电压VDD不同的电压。如以下说明的那样，在摄像装置100动作时，通过将例如比电源电压VDD低的电压向n型杂质区域68en供给，在保护晶体管28中能够实现更稳定的动作。
图12是表示保护晶体管28的栅极电压Vg与流过保护晶体管28的n型杂质区域67n、68en间的电流的绝对值|Ids|之间的关系的曲线图。由于保护晶体管28的n型杂质区域67n与栅极电极28e电位相同，所以图12所示的曲线图的横轴也可以说表示了向保护晶体管28的n型杂质区域67施加的电压。曲线图中的3个白色的矩形表示在保护晶体管28的设计上希望的动作点。在图12中，单点划线L1及虚线L2是向保护晶体管28的n型杂质区域68en施加的电压Vof(也可以说是被供给到电荷回收线38的电压)等于电源电压VDD(这里是3.3V)时的曲线图。实线L3是向n型杂质区域68en施加了比电源电压VDD低的电压(这里是2V)时的曲线图。
根据L1的曲线可知，在使电压Vof与电源电压VDD相等的情况下，如果不是比较高的栅极电压，则过剩的电荷不被从n型杂质区域67n排出。即，如果电荷积蓄区域的电位不是比较高，则过剩的电荷不被从电荷积蓄区域排出，为了防止例如放大晶体管22的栅极绝缘层22g的绝缘击穿，需要使栅极绝缘层22g的厚度比较大。
如果使保护晶体管28的栅极绝缘层28g的厚度较大，则在电压Vof等于电源电压VDD的情况下，也能得到曲线L2所示那样的特性。曲线L2在栅极电压Vg为3V以上的区域中与曲线L3重合，可知通过使栅极绝缘层28g的厚度较大，能够以更低的漏极电压使过剩的电荷从n型杂质区域67n排出。但是，根据图12可知，在此情况下，即使栅极电压Vg接近于0，|Ids|也不变小，发生截止漏电流。
相对于此，如L3的曲线所示，通过使用比电源电压VDD低的电压作为电压Vof，能减小截止漏电流并且以更低的漏极电压使过剩的电荷从n型杂质区域67n排出。即，能够取得保护晶体管28的导通及截止的平衡。即，通过向保护晶体管28的n型杂质区域68en供给比向放大晶体管22供给的电源电压VDD低的电压，能实现保护晶体管28的更稳定的动作。此外，由于不需要为了得到保护晶体管28的更稳定的动作而使保护晶体管28的栅极绝缘层28g的厚度变大，所以不需要使保护晶体管28的栅极绝缘层28g的厚度与单位像素单元10中的其他晶体管的栅极绝缘层的厚度不同。因而，例如，能够将保护晶体管28的栅极绝缘层28g和复位晶体管26的栅极绝缘层26g通过单一的绝缘层的布图一并形成，能够避免制造工艺的复杂化。在将栅极绝缘层28g及栅极绝缘层26g通过单一的绝缘层的布图一并形成的情况下，它们的厚度大致相同。
如以上说明的那样，优选的是，向保护晶体管28的n型杂质区域68en供给的电压是与电源电压VDD不同的电压、并且是相对于电源电压VDD而言与复位电压相同侧的电压。
另外，将更低的电压向n型杂质区域68en施加会使电荷更容易从n型杂质区域67n排出。但是，如果电压Vof是0V则在电荷积蓄时漏电流容易流动，所以电压Vof的下限是0.5V～1V左右。如果电压Vof相对于电源电压VDD至少低0.5V左右，则能够得到上述的稳定化的效果。
向保护晶体管28的n型杂质区域68en施加的电压Vof在摄像装置100动作时不需要被固定。通过使向n型杂质区域68en施加的电压Vof可变，能将作为是否经由保护晶体管28从电荷积蓄区域排出电荷的基准的电压用电压Vof调整。例如，也可以采用根据摄像装置100的动作模式、摄影时的场景来动态地变更向n型杂质区域68en施加的电压的结构。
另外，上述的稳定化的效果并不限定于保护晶体管28的栅极电极28e是具有p型的导电型的多晶硅的情况。例如，在栅极电极28e是具有n型的导电型的多晶硅的情况下，通过向保护晶体管28的n型杂质区域68en供给比向放大晶体管22供给的电源电压VDD低的电压，也能够实现保护晶体管28的更稳定的动作。即，不论保护晶体管28的栅极电极28e的材料如何，都能够得到上述的稳定化的效果。
如以上说明，根据本发明的实施方式，提供一种摄像装置，其由于能够抑制漏电流的影响而能够以高画质进行摄像。另外，上述的放大晶体管22、寻址晶体管24、复位晶体管26及保护晶体管28分别既可以是N沟道MOS也可以是P沟道MOS。在保护晶体管28是P沟道MOS的情况下，只要使栅极电极28e的导电型为n型就可以。此外，也不需要使这些晶体管全部统一为N沟道MOS或P沟道MOS的某一种。
另外，也可以利用通过光电变换生成的正负电荷中的负电荷作为信号电荷。在将负电荷作为信号电荷、且使用P沟道MOS作为保护晶体管28的情况下，作为保护晶体管28的栅极电极28e，可以使用具有n型的导电型的多晶硅。由此，能够抑制保护晶体管28的栅极电极28e下的耗尽层的形成，减小暗电流。此外，作为保护晶体管28的栅极电极28e，也可以使用与具有n型的导电型的多晶硅具有相同程度的功函数的材料。这里，N+多晶硅的功函数是4.05eV。因而，作为栅极电极28e，例如可以使用Hf(3.9eV)、TaN(4.05eV)、Al(4.13eV)、Ti(4.14eV)、Nb(4.15eV)、Ta(4.19eV)。此外，只要是具有比P+多晶硅(5.17eV)小的功函数的材料就能得到一定的效果。即，例如还能够使用上述的Mid Gap Metal。优选的是，保护晶体管28的栅极电极28e的材料的功函数比5.17eV小，更优选的是3.3eV以上4.2eV以下。在利用负电荷作为信号电荷、使用P沟道MOS作为保护晶体管28的情况下，通过对栅极电极28e使用上述材料，能够得到减小漏电流的效果。
此外，在利用负电荷作为信号电荷的情况下，向保护晶体管28的p型杂质区域68en供给比向放大晶体管22供给的电源电压VDD高的电压。即，向保护晶体管28的p型杂质区域68en供给的电压是与电源电压VDD不同的电压，并且是相对于电源电压VDD而言与复位电压相同侧的电压。由此，能够减小截止漏电流并且以更高的栅极电压使过剩的电荷从n型杂质区域67n排出。即，能够实现保护晶体管28的更稳定的动作。另外，在此情况下，也不论保护晶体管28的栅极电极28e的材料如何都能够得到稳定化的效果。
另外，不论在利用正负的哪种电荷作为信号电荷的情况下，复位电压与向保护晶体管28的p型杂质区域68en供给的电压之间的差的绝对值都可以小于复位电压与电源电压VDD之间的差的绝对值。此外，向保护晶体管28的p型杂质区域68en供给的电压也可以是复位电压与电源电压VDD之间的电压。
产业上的可利用性
本发明的摄像装置例如对于图像传感器、数码相机等是有用的。本发明的摄像装置能够用于医疗用相机、自动相机、监控相机、搭载在车辆中使用的相机等。
标号说明
10 单位像素单元
12 光电变换部
14 信号检测电路
16 反馈电路
22 放大晶体管
22e 放大晶体管的栅极电极
22g 放大晶体管的栅极绝缘层
24 寻址晶体管
26 复位晶体管
26e 复位晶体管的栅极电极
26g 复位晶体管的栅极绝缘层
28 保护晶体管
28e 保护晶体管的栅极电极
28g 保护晶体管的栅极绝缘层
32 电源布线
34 地址信号线
35 垂直信号线
36 复位信号线
38 电荷回收线
39 积蓄控制线
45 电压供给电路
46 垂直扫描电路
50 反相放大器
53 反馈线
60 半导体基板
61 支承基板
65p p型半导体层
66p p型杂质区域
67a 第1区域
67b 第2区域
67n n型杂质区域
68an、68bn、68cn、68dn、68en n型杂质区域
80a 布线层
86、88 接触插塞
89 连接部
100 摄像装置
FD 电荷积蓄节点

Claims (10)

1.一种摄像装置，其特征在于，
具备半导体层和像素单元；
上述像素单元具备：
第1导电型的杂质区域，位于上述半导体层内；
光电变换部，位于半导体层的上方，电连接于上述杂质区域；
第1晶体管，具有第1源极、第1漏极及第1栅极电极，上述第1源极及上述第1漏极的一方与上述杂质区域电连接；
第2晶体管，具有第2源极、第2漏极及第2导电型的第2栅极电极，包含上述杂质区域作为上述第2源极及上述第2漏极的一方，上述第2栅极电极与上述杂质区域电连接；以及
第3晶体管，具有第3源极、第3漏极及第3栅极电极，上述第3栅极电极与上述光电变换部电连接。
2.如权利要求1所述的摄像装置，其特征在于，
上述第1晶体管包含上述杂质区域作为上述第1源极及上述第1漏极的上述一方。
3.如权利要求1所述的摄像装置，其特征在于，
还具备：
第1电压线，向上述第3晶体管的上述第3源极及上述第3漏极的一方供给第1电压；以及
第2电压线，向上述第2晶体管的上述第2源极及上述第2漏极的另一方供给第2电压；
上述第2电压是与上述第1电压不同的电压，并且相对于上述第1电压而言是与将上述光电变换部的电荷初始化的复位电压相同侧的电压。
4.如权利要求1所述的摄像装置，其特征在于，
上述第1晶体管具有上述第1栅极电极与上述半导体层之间的第1栅极绝缘层；
上述第2晶体管具有上述第2栅极电极与上述半导体层之间的第2栅极绝缘层；
上述第1栅极绝缘层的厚度与上述第2栅极绝缘层的厚度相等。
5.如权利要求1所述的摄像装置，其特征在于，
上述像素单元还具备将上述第2栅极电极与上述杂质区域电连接的连接部；
上述杂质区域包括一部分位于上述半导体层的表面的第2区域、和将上述第2区域覆盖的第1区域；
上述第2区域的杂质浓度高于上述第1区域的杂质浓度；
上述连接部与上述第2区域相接。
6.如权利要求5所述的摄像装置，其特征在于，
上述连接部具有一端与上述杂质区域连接的第1插塞、一端与上述第2栅极电极连接的第2插塞、和将上述第1插塞及上述第2插塞电连接的金属布线层。
7.如权利要求1所述的摄像装置，其特征在于，
上述第1栅极电极是第1导电型。
8.如权利要求1所述的摄像装置，其特征在于，
上述半导体层是第2导电型。
9.如权利要求3所述的摄像装置，其特征在于，
上述复位电压与上述第2电压之差的绝对值小于上述复位电压与上述第1电压之差的绝对值。
10.如权利要求9所述的摄像装置，其特征在于，
上述第2电压是上述复位电压与上述第1电压之间的电压。
CN201710075462.3A 2016-03-14 2017-02-13 摄像装置 Active CN107195645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016049973 2016-03-14
JP2016-049973 2016-03-14

Publications (2)

Publication Number Publication Date
CN107195645A true CN107195645A (zh) 2017-09-22
CN107195645B CN107195645B (zh) 2023-10-03

Family

ID=59788605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710075462.3A Active CN107195645B (zh) 2016-03-14 2017-02-13 摄像装置

Country Status (3)

Country Link
US (2) US10341591B2 (zh)
JP (2) JP6827238B2 (zh)
CN (1) CN107195645B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071126A (zh) * 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置
CN110556391A (zh) * 2018-05-31 2019-12-10 松下知识产权经营株式会社 拍摄装置
CN110880520A (zh) * 2018-09-06 2020-03-13 松下知识产权经营株式会社 摄像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380467B (zh) * 2012-06-27 2017-11-17 松下知识产权经营株式会社 固体摄像装置
CN110556390A (zh) * 2018-05-31 2019-12-10 松下知识产权经营株式会社 摄像装置
CN110850462B (zh) * 2018-08-21 2022-03-29 睿生光电股份有限公司 光检测装置以及其操作方法
JP6689936B2 (ja) * 2018-10-15 2020-04-28 パナソニック株式会社 撮像装置の製造方法
JP7402635B2 (ja) * 2019-08-05 2023-12-21 日本放送協会 固体撮像素子および撮像装置、ならびに白キズ抑制方法
EP3942614A4 (en) * 2020-04-22 2022-08-03 Yangtze Memory Technologies Co., Ltd. VARIABLE CONDENSER
KR20210131795A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서
JPWO2023013366A1 (zh) * 2021-08-05 2023-02-09

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631086A1 (de) * 1995-08-04 1997-02-27 Nat Semiconductor Corp Pixelbildsensorzelle
JP2001196572A (ja) * 2000-01-13 2001-07-19 Canon Inc 光電変換装置
US20060275990A1 (en) * 2005-05-13 2006-12-07 Kazuichiro Itonaga Semiconductor device and method of producing same
CN101005091A (zh) * 2005-12-26 2007-07-25 三洋电机株式会社 固体摄像装置
CN101064279A (zh) * 2006-04-29 2007-10-31 联华电子股份有限公司 图像感测元件及其制作方法
JP2008166607A (ja) * 2006-12-28 2008-07-17 Sony Corp 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
CN102097305A (zh) * 2009-11-30 2011-06-15 索尼公司 半导体器件及其制造方法、固体摄像器件和固体摄像装置
JP2012209342A (ja) * 2011-03-29 2012-10-25 Fujifilm Corp 固体撮像素子及び撮像装置
CN103946982A (zh) * 2011-11-22 2014-07-23 松下电器产业株式会社 固体摄像装置
JP2014216469A (ja) * 2013-04-25 2014-11-17 パナソニック株式会社 固体撮像装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228667A (ja) * 1987-03-18 1988-09-22 Hitachi Ltd 半導体装置
JP3282375B2 (ja) * 1994-05-25 2002-05-13 株式会社デンソー 相補型絶縁ゲート電界効果トランジスタ
DE19938403C2 (de) * 1999-08-13 2002-03-14 Micronas Gmbh Schaltung
JP4147829B2 (ja) * 2002-06-13 2008-09-10 ソニー株式会社 固体撮像装置の製造方法
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
JP2006032681A (ja) 2004-07-16 2006-02-02 Sony Corp 半導体装置および物理情報取得装置並びに半導体装置の駆動方法
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
US7812301B2 (en) * 2005-10-28 2010-10-12 Sony Corporation Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
JP4862473B2 (ja) * 2005-10-28 2012-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
JP2008211155A (ja) * 2007-02-01 2008-09-11 Oki Electric Ind Co Ltd 半導体集積回路及び製造方法
JP4320038B2 (ja) * 2007-03-16 2009-08-26 Ｏｋｉセミコンダクタ株式会社 半導体集積回路
JP4630907B2 (ja) * 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
US8026968B2 (en) * 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel
JP2010206172A (ja) * 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
US8279328B2 (en) * 2009-07-15 2012-10-02 Tower Semiconductor Ltd. CMOS image sensor with wide (intra-scene) dynamic range
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP2011108684A (ja) * 2009-11-12 2011-06-02 Sumitomo Electric Ind Ltd 半導体装置
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5267497B2 (ja) * 2010-04-05 2013-08-21 ソニー株式会社 固体撮像装置
JP2012151369A (ja) * 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置
WO2012147302A1 (ja) 2011-04-28 2012-11-01 パナソニック株式会社 固体撮像装置及びそれを用いたカメラシステム
JP5971565B2 (ja) * 2011-06-22 2016-08-17 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6084922B2 (ja) * 2011-06-23 2017-02-22 パナソニック株式会社 固体撮像装置
JP6004652B2 (ja) * 2012-01-18 2016-10-12 キヤノン株式会社 揚像装置及びその駆動方法
EP2822270A1 (en) * 2012-02-27 2015-01-07 Sony Corporation Imaging element and electronic equipment
US9601538B2 (en) * 2012-05-03 2017-03-21 Semiconductor Components Industries, Llc Image sensors with photoelectric films
WO2014002390A1 (ja) * 2012-06-28 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
KR101679598B1 (ko) * 2016-01-04 2016-11-25 주식회사 동부하이텍 이미지 센서

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631086A1 (de) * 1995-08-04 1997-02-27 Nat Semiconductor Corp Pixelbildsensorzelle
JP2001196572A (ja) * 2000-01-13 2001-07-19 Canon Inc 光電変換装置
US20060275990A1 (en) * 2005-05-13 2006-12-07 Kazuichiro Itonaga Semiconductor device and method of producing same
CN101005091A (zh) * 2005-12-26 2007-07-25 三洋电机株式会社 固体摄像装置
CN101064279A (zh) * 2006-04-29 2007-10-31 联华电子股份有限公司 图像感测元件及其制作方法
JP2008166607A (ja) * 2006-12-28 2008-07-17 Sony Corp 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
CN102097305A (zh) * 2009-11-30 2011-06-15 索尼公司 半导体器件及其制造方法、固体摄像器件和固体摄像装置
JP2012209342A (ja) * 2011-03-29 2012-10-25 Fujifilm Corp 固体撮像素子及び撮像装置
CN103946982A (zh) * 2011-11-22 2014-07-23 松下电器产业株式会社 固体摄像装置
JP2014216469A (ja) * 2013-04-25 2014-11-17 パナソニック株式会社 固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071126A (zh) * 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置
CN110556391A (zh) * 2018-05-31 2019-12-10 松下知识产权经营株式会社 拍摄装置
CN110880520A (zh) * 2018-09-06 2020-03-13 松下知识产权经营株式会社 摄像装置

Also Published As

Publication number Publication date
JP2021073688A (ja) 2021-05-13
JP2017168823A (ja) 2017-09-21
US10931900B2 (en) 2021-02-23
JP7336709B2 (ja) 2023-09-01
US10341591B2 (en) 2019-07-02
US20170264840A1 (en) 2017-09-14
US20190273880A1 (en) 2019-09-05
CN107195645B (zh) 2023-10-03
JP6827238B2 (ja) 2021-02-10

Similar Documents

Publication Publication Date Title
CN107195645A (zh) 摄像装置
US11670652B2 (en) Imaging device including a photoelectric converter and a capacitive element having a dielectric film sandwiched between electrodes and a mode switching transistor
US10490591B2 (en) Imaging device comprising multilayer wiring structure and capacitance element capable of having relatively large capacitance value
JP6785433B2 (ja) 撮像装置
CN107124565A (zh) 摄像装置
CN108878462B (zh) 摄像装置及照相机***
CN103703760B (zh) 固体摄像装置以及开关电路
EP3896738B1 (en) Imaging device
US10497739B2 (en) Image capture device including photoelectric converter supported by semiconductor substrate
CN107845649A (zh) 摄像装置及其制造方法
US9117724B2 (en) Solid-state image sensing device
TWI750351B (zh) 拍攝裝置
CN108391045A (zh) 拍摄装置的控制方法以及拍摄装置
JP2023121769A (ja) 撮像装置
WO2020137188A1 (ja) 撮像装置
JP7454789B2 (ja) 撮像装置
JP5701336B2 (ja) 光電変換装置及びそれを用いた撮像システム
WO2023013366A1 (ja) 撮像装置
TWI762629B (zh) 拍攝裝置
TWI837648B (zh) 拍攝裝置
US20220208811A1 (en) Imaging device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant