CN110556390A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN110556390A
CN110556390A CN201910327467.XA CN201910327467A CN110556390A CN 110556390 A CN110556390 A CN 110556390A CN 201910327467 A CN201910327467 A CN 201910327467A CN 110556390 A CN110556390 A CN 110556390A
Authority
CN
China
Prior art keywords
impurity region
semiconductor layer
region
impurity
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910327467.XA
Other languages
English (en)
Inventor
平濑顺司
高见义则
佐藤好弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN110556390A publication Critical patent/CN110556390A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

降低成为噪声原因的漏电流的摄像装置。具备：光电转换部，对光进行光电转换而生成信号电荷；半导体基板，包含含有第一导电型的杂质的第一半导体层；电荷蓄积区域，是第一半导体层内的第二导电型的杂质区域，蓄积信号电荷；第一晶体管，包含第一半导体层内的第二导电型的第一杂质区域作为源极和漏极中的一个；以及阻断结构，位于电荷蓄积区域与第一晶体管之间，阻断结构具备：第一半导体层内的第一导电型的第二杂质区域；第一半导体层内的第二导电型的第三杂质区域；以及第一半导体层内的第一导电型的第四杂质区域，在第一半导体层的表面，沿着从第一杂质区域朝向电荷蓄积区域的第一方向，依次配置有第二杂质区域、第三杂质区域以及第四杂质区域。

Description

摄像装置
技术领域
本发明涉及摄像装置。
背景技术
CCD(电荷耦合器件)图像传感器和CMOS(互补金属氧化物半导体)图像传感器被广泛用作数字照相机等。如众所周知的那样，这些图像传感器具有形成在半导体基板上的光电二极管。
例如如下述的专利文献1和2所公开的那样，还提出了代替光电二极管而在半导体基板的上方配置光电转换层的结构。具有这样的结构的摄像装置有时被称为层叠型的摄像装置。在层叠型的摄像装置中，通过光电转换而生成的电荷作为信号电荷暂时蓄积在形成于半导体基板的扩散区域等中。通过形成在半导体基板上的CCD电路或CMOS电路读出与所蓄积的电荷量对应的信号。
专利文献1：国际公开第2014/002330号
专利文献2：国际公开第2012/147302号
发明内容
若与表现图像的信号电荷不同的电荷向暂时保持信号电荷的扩散区域流入，则可能成为噪声的原因。噪声使得到的图像劣化。如果能够抑制这样的不希望的电荷的移动，则是有益的。以下，有时将这样的不希望的电荷的移动表现为漏电流。
根据本发明的非限定性的例示性的实施方式，提供以下方案。
一种摄像装置，具备：光电转换部，对光进行光电转换而生成信号电荷；半导体基板，包含含有第一导电型的杂质的第一半导体层；电荷蓄积区域，是所述第一半导体层内的第二导电型的杂质区域，蓄积所述信号电荷；第一晶体管，包含所述第一半导体层内的第二导电型的第一杂质区域作为源极和漏极中的一个；以及阻断结构，位于所述电荷蓄积区域与所述第一晶体管之间，所述阻断结构包含：所述第一半导体层内的第一导电型的第二杂质区域；所述第一半导体层内的第二导电型的第三杂质区域；以及所述第一半导体层内的第一导电型的第四杂质区域，在所述第一半导体层的表面，沿着从所述第一杂质区域朝向所述电荷蓄积区域的第一方向，依次配置有所述第二杂质区域、所述第三杂质区域以及所述第四杂质区域。
通用或具体的方式也可以通过元件、器件、模块、***或方法来实现。另外，总括性或具体的方式也可以通过元件、器件、装置、模块、***以及方法的任意组合来实现。
根据说明书和附图可知所公开的实施方式的追加的效果以及优点。效果和/或优点通过说明书和附图中公开的各种实施方式或特征而分别被提供，为了得到这些效果和/或优点中的1个以上，不需要全部的上述各种实施方式或特征。
根据本发明，可以提供一种减少了漏电流的摄像装置。
附图说明
图1是示出根据本发明的第一实施方式的摄像装置的示例性结构的图。
图2是示出根据本发明的第一实施方式的摄像装置的示例性电路结构的示意图。
图3A是示意性地表示图2所示的像素10A的器件结构的一例的剖视图。
图3B是示意性地表示第一实施方式的第一变形例的摄像装置的器件结构的剖视图。
图4是示出根据第一实施方式的第二变形例的摄像装置的示例性结构的图。
图5是示意性地表示第一实施方式的第二变形例的摄像装置所具有的像素的器件结构的剖视图。
图6A是示意性地表示像素10B与电压供给电路48之间的电连接的例子的图。
图6B是示意性地表示像素10B与电压供给电路48之间的电连接的其他例子的图。
图7是示意性地表示对遮断结构28B的电连接的又一例的图。
图8是示出根据本发明的第一实施方式的摄像装置的第三变形例的电路结构的示意图。
图9是示意性地表示图8所示的像素10C的器件结构的一例的剖视图。
图10是表示像素10C中的各元件的布局的一例的示意性俯视图。
图11是表示图10所示的像素10C的二维排列的一例的示意性俯视图。
图12是表示像素10C的二维排列的另一例的示意性俯视图。
图13是示出根据本发明的第一实施方式的摄像装置的第四变形例的电路结构的示意图。
图14是表示图13所示的像素10X中的各元件的布局的一例的示意性俯视图。
图15是表示图13所示的像素10X的二维排列的一例的示意性俯视图。
图16A是示意性地示出根据本发明的第二实施方式的摄像装置具有的像素的示例性器件结构的截面图。
图16B是示意性地表示第二实施方式的第一变形例的摄像装置具有的像素的器件结构的剖视图。
图17是示意性地表示第二实施方式的第二变形例的摄像装置具有的像素的器件结构的剖视图。
图18是示意性地表示像素10F与电压供给电路48之间的电连接的例子的图。
图19是示出根据本发明的第三实施方式的摄像装置具有的像素10G中的各元件的布局的一例的示意性平面图。
图20是表示图19所示的像素10G的例示性的电路结构的图。
图21是用于说明模拟中使用的模型的示意图。
图22是表示与图5所示的像素10B基本相同的结构的与实施例1相关的模拟结果的图，表示与各部分的电位相关的计算结果。
图23是表示与图5所示的像素10B基本相同的结构的与实施例1相关的模拟结果的图，表示与各部分的电流密度有关的计算结果。
图24是表示与实施例2的样品的各部分的电位相关的计算结果的图。
图25是表示与实施例2的样品的各部分的电流密度有关的计算结果的图。
图26是表示与比较例1的样品的各部分的电位相关的计算结果的图。
图27是表示与比较例1的样品的各部分的电流密度有关的计算结果的图。
图28是表示在n型杂质区域68bn的附近产生的电荷中流入电荷蓄积区域的电荷的比例的计算结果的图。
图29是表示与实施例1的样品的各部分的电场有关的计算结果的图。
图30是表示与实施例2的样品的各部分的电场有关的计算结果的图。
具体实施方式
本发明的一个方式的概要如下所述。
[项目1]
一种摄像装置，具备：
光电转换部，对光进行光电转换而生成信号电荷；
半导体基板，包含含有第一导电型的杂质的第一半导体层；
电荷蓄积区域，是所述第一半导体层内的第二导电型的杂质区域，蓄积所述信号电荷；
第一晶体管，包含所述第一半导体层内的第二导电型的第一杂质区域作为源极和漏极中的一个；以及
阻断结构，位于所述电荷蓄积区域与所述第一晶体管之间，
所述阻断结构包含：
所述第一半导体层内的第一导电型的第二杂质区域；
所述第一半导体层内的第二导电型的第三杂质区域；以及
所述第一半导体层内的第一导电型的第四杂质区域，
在所述第一半导体层的表面，沿着从所述第一杂质区域朝向所述电荷蓄积区域的第一方向，依次配置有所述第二杂质区域、所述第三杂质区域以及所述第四杂质区域。
[项目2]
如项目1所述的摄像装置，其特征在于，
所述半导体基板包含：
支承基板，包含第一导电型的杂质；以及
第二半导体层，位于所述支承基板和所述第一半导体层之间，包含第二导电型的杂质。
[项目3]
如项目2所述的摄像装置，其特征在于，
所述半导体基板还包含含有第一导电型的杂质的第三半导体层，该第三半导体层位于所述第一半导体层与所述第二半导体层之间，
所述第三半导体层具有在俯视时与所述第三杂质区域重叠的开口，
位于所述开口内的部分的第一导电型的杂质浓度比所述第三半导体层的第一导电型的杂质浓度低。
[项目4]
如项目1～3中任一项所述的摄像装置，其特征在于，
还具备电压供给电路，
在所述信号电荷向所述电荷蓄积区域蓄积的期间，所述电压供给电路对所述第三杂质区域施加与所述第一半导体层成为反向偏压的第一电压、或者与所述第一半导体层成为等电位的第二电压。
[项目5]
根据项目4所述的摄像装置，其特征在于，
在所述期间，与所述第一电压不同的第三电压或作为0V的所述第二电压经由所述第一半导体层施加于所述第二杂质区域以及所述第四杂质区域。
[项目6]
根据项目5所述的摄像装置，其特征在于，
所述第三电压低于所述第一电压。
[项目7]
根据项目4～6中任一项所述的摄像装置，其特征在于，
在所述期间，对所述第三杂质区域和所述第二半导体层施加相同的电压。
[项目8]
根据项目1～7中任一项所述的摄像装置，其特征在于，
具备第二晶体管，该第二晶体管包含所述电荷蓄积区域作为源极和漏极中的一个，
对所述第三杂质区域以及所述第二晶体管的所述源极和所述漏极中的另一个施加相同的电压。
[项目9]
根据项目1至8中任一项所述的摄像装置，其特征在于，
所述第二杂质区域和所述第四杂质区域是包围所述第三杂质区域的连续的单一的杂质区域。
[项目10]
一种摄像装置，具备：
光电转换部，对光进行光电转换而生成信号电荷；
半导体基板，包含含有第一导电型的杂质的第一半导体层；
电荷蓄积区域，是所述第一半导体层内的第二导电型的杂质区域，蓄积所述信号电荷；
第一晶体管，包含所述第一半导体层内的第二导电型的第一杂质区域作为源极或漏极；以及
阻断结构，位于所述电荷蓄积区域与所述第一晶体管之间，
所述阻断结构包含：
所述第一半导体层内的第一导电型的第二杂质区域；以及
位于所述第二杂质区域内的第一导电型的第三杂质区域，其一部分位于所述第一半导体层的表面，该第三杂质区域的第一导电型的杂质浓度比所述第二杂质区域高。
[项目11]
如项目10所述的摄像装置，其特征在于，
所述半导体基板包含：
支承基板，包含第一导电型的杂质；以及
第二半导体层，位于所述支承基板与所述第一半导体层之间，包含第二导电型的杂质。
[项目12]
如项目11所述的摄像装置，其特征在于，
所述半导体基板还包含含有第一导电型的杂质的第四杂质区域，该第四杂质区域位于所述第一半导体层与所述第二半导体层之间，
所述第四杂质区域的第一导电型的杂质浓度高于所述第一半导体层的第一导电型的杂质浓度。
[项目13]
如项目12所述的摄像装置，其特征在于，
所述第四杂质区域在俯视时不与所述第一杂质区域重叠。
[项目14]
根据项目12或13所述的摄像装置，其特征在于，
具备第二晶体管，该第二晶体管包含所述电荷蓄积区域作为源极和漏极中的一个，
所述第四杂质区域在俯视时不与所述第二晶体管的所述源极和所述漏极中的另一个重叠。
[项目15]
根据项目10～14中任一项所述的摄像装置，其特征在于，
还具备电压供给电路，
在所述信号电荷向所述电荷蓄积区域蓄积的期间，所述电压供给电路将第一电压施加于所述第三杂质区域。
[项目16]
根据项目15所述的摄像装置，其特征在于，
在所述期间，与所述第一电压相同的电压经由所述支承基板施加于所述第二杂质区域。
[项目17]
一种摄像装置，具备一个以上的像素，
一个以上的像素分别包含：
光电转换部；
半导体基板，具有第二导电型的第一杂质区域、以及与光电转换部电连接的第二导电型的电荷蓄积区域；
第一晶体管，具有与光电转换部电连接的栅极，并包含第一杂质区域作为源极和漏极中的一个；以及
第二晶体管，具有电荷蓄积区域作为源极和漏极中的一个，
半导体基板还具有：
第一导电型的第二杂质区域及第四杂质区域，在第一杂质区域与电荷蓄积区域之间相互分离而配置于半导体基板中；以及
位于第二杂质区域与第四杂质区域之间的第二导电型的第三杂质区域，
第三杂质区域的至少一部分位于半导体基板的表面。
根据项目17的结构，在第二导电型的第一杂质区域与电荷蓄积区域之间设置第一导电型的第二、第四杂质区域，还在它们之间设置有第二导电型的第三杂质区域。因此，在第一杂质区域的pn结部产生并朝向电荷蓄积区域移动的电荷，能够在到达电荷蓄积区域之前由于电位梯度而在第三杂质区域被收集。即，能够抑制多余的电荷向电荷蓄积区域的混入，抑制漏电流引起的图像的劣化。
[项目18]
如项目17所述的摄像装置，其特征在于，
半导体基板具有：
支承基板，包含第一导电型的杂质；
第一半导体层，位于支承基板的上方，包含第一导电型的杂质；以及
第二半导体层，位于支承基板与第一半导体层之间，包含第二导电型的杂质，
电荷蓄积区域、第一杂质区域、第二杂质区域、第四杂质区域以及第三杂质区域位于第一半导体层中。
根据项目18的结构，在具有与光电转换部的电连接的接触插塞与半导体基板接触的部分的周围，能够配置杂质浓度相对较低的区域。由此，例如能够缓和形成于电荷蓄积区域与其周围之间的pn结的电场强度。
[项目19]
根据项目18所述的摄像装置，其特征在于，
半导体基板还具有包含第一导电型的杂质的第三半导体层，该第三半导体层位于第一半导体层和第二半导体层之间，
第三半导体层形成在第三杂质区域的正下方的区域以外的区域，
第一半导体层中位于第三杂质区域的正下方的部分的杂质浓度比第三半导体层低。
根据项目19的结构，在第三杂质区域的正下方，形成在第二半导体层与其周围之间的pn结的位置朝向第三杂质区域突出，因此从第一杂质区域朝向电荷蓄积区域的电荷的移动路径变窄。因此，即使产生了在第一杂质区域与其周围的pn结中产生并在半导体基板中移动的电荷，这样的电荷也按照电位梯度向第三杂质区域或第二半导体层行进，结果，更有效地抑制少数载流子向电荷蓄积区域的移动。
[项目20]
根据项目18或19所述的摄像装置，其特征在于，
还具备电压供给电路，至少在将由光电转换部产生的电荷向电荷蓄积区域蓄积的电荷蓄积期间，该电压供给电路对第三杂质区域施加与第一半导体层成为反向偏压的第一电压或与第一半导体层成为等电位的0V的第二电压的。
根据项目20的结构，能够从外部对第三杂质区域施加电压，因此能够更有效地通过第三杂质区域回收朝向电荷蓄积区域移动的多余的电荷。
[项目21]
根据项目20所述的摄像装置，其特征在于，
在电荷蓄积期间，第二杂质区域和第四杂质区域经由第一半导体层接受与第一电压不同的第三电压或0V的第二电压的供给。
[项目22]
根据项目21所述的摄像装置，其特征在于，
第三电压低于第一电压。
根据项目22的结构，能够更有效地抑制成为漏电流的原因的少数载流子向电荷蓄积区域的移动。
[项目23]
根据项目20～22中任一项所述的摄像装置，其特征在于，
在电荷蓄积期间，第二半导体层接受与第一电压或第二电压相同的电压的供给。
[项目24]
根据项目17～23中任一项所述的摄像装置，其特征在于，
向第三杂质区域和第二晶体管的源极和漏极中的另一个施加相同的电压。
根据项目24的结构，由于将向其一部分包含有第三杂质区域的阻断结构供给的电压和向第二晶体管供给的复位电压设为相同，所以不需要另外设置复位电压源，有利于摄像装置的小型化。
[项目25]
一种摄像装置，具备一个以上的像素，
一个以上的像素分别包含：
光电转换部；
半导体基板，具有第二导电型的第一杂质区域、以及与光电转换部电连接的第二导电型的电荷蓄积区域；
第一晶体管，具有与光电转换部电连接的栅极，并包含第一杂质区域作为源极和漏极中的一个；以及
第二晶体管，具有电荷蓄积区域作为源极和漏极中的一个，
半导体基板还具有：
第一导电型的第二杂质区域，位于第一杂质区域与电荷蓄积区域之间；以及
第一导电型的第三杂质区域，位于第二杂质区域中，具有比第二杂质区域高的杂质浓度，
第三杂质区域的至少一部分位于半导体基板的表面。
根据项目25的结构，能够得到与项目1同样的效果。而且，由于在第二杂质区域和第三杂质区域之间导电型是相同的，所以能够期待减少半导体基板中的pn结的数量，减少成为漏电流的原因的电荷的产生的效果。
[项目26]
根据项目25所述的摄像装置，其特征在于，
半导体基板具有：
支承基板，包含第一导电型的杂质；
第一半导体层，位于支承基板的上方，包含第一导电型的杂质；以及
第二半导体层，位于支承基板与第一半导体层之间，包含第二导电型的杂质，
电荷蓄积区域、第一杂质区域以及第二杂质区域位于第一半导体层中。
根据项目26的结构，能够得到与项目18同样的效果。
[项目27]
根据项目26所述的摄像装置，其特征在于，
半导体基板还具有第四杂质区域，该第四杂质区域位于第二半导体层上，包含第一导电型的杂质，
第四杂质区域的杂质浓度高于第一半导体层。
[项目28]
根据项目27所述的摄像装置，其特征在于，
第四杂质区域不位于第一杂质区域的正下方。
根据项目28的构成，由于杂质浓度相对较高的第四杂质区域朝向第一杂质区域扩大，因此在第一杂质区域与其周围之间的pn结产生的电荷容易向第四杂质区域移动。结果，从第一杂质区域向电荷蓄积区域移动的少数载流子减少，漏电流被抑制。
[项目29]
根据项目27或28所述的摄像装置，其特征在于，
第四杂质区域不位于第二晶体管的源极和漏极中的另一个的正下方。
根据项目29的构成，由于与项目10的结构同样的理由，在第二晶体管的源极以及漏极的另一个与其周围之间的pn结处产生的电荷容易向第四杂质区域移动，朝向电荷蓄积区域移动的少数载流子减少，其结果是，漏电流被抑制。
[项目30]
根据项目25至29中任一项所述的摄像装置，其特征在于，
还具备电压供给电路，至少在将由光电转换单元产生的电荷向电荷蓄积区域蓄积的电荷蓄积期间，该电压供给电路向第三杂质区域施加规定的电压。
根据项目30的结构，能够从外部对第三杂质区域施加电压，因此能够更有效地通过第三杂质区域回收朝向电荷蓄积区域移动的多余的电荷。
[项目31]
根据项目30所述的摄像装置，其特征在于，
在电荷蓄积期间，向第二杂质区域施加与对第三杂质区域的施加电压相同的电压。
根据项目31的结构，由于在电荷蓄积期间中第二杂质区域及第三杂质区域的电位被固定，因此能够更有效地抑制少数载流子向电荷蓄积区域的混入。
在下文中，将参考附图详细描述本发明的实施方式。另外，以下说明的实施方式均表示总括性或具体的例子。以下的实施方式所示的数值、形状、材料、结构要素、结构要素的配置以及连接方式、步骤、步骤的顺序等是一个例子，并非旨在限制本发明。在本说明书中说明的各种方式只要不产生矛盾，就能够相互组合。另外，对于以下的实施方式中的结构要素中的、表示最上位概念的独立权利要求中没有记载的结构要素，作为任意的结构要素进行说明。在以下的说明中，实质上具有相同功能的结构要素用共同的参照符号表示，有时省略说明。另外，为了避免附图过于复杂而进行说明，有时省略一部分要素的图示。
(第一实施方式)
图1示出了根据本发明的第一实施方式的摄像装置的示例性结构。图1所示的摄像装置100A具有形成于半导体基板60的多个像素10和周边电路。
各像素10包含光电转换单元12。光电转换部12接受光的入射而产生正和负的电荷，典型地产生空穴-电子对。光电转换部12可以是包含配置于半导体基板60的上方的光电转换层的光电转换结构、或形成于半导体基板60的光电二极管。另外，在图1中，图示为各像素10的光电变换部12在空间上相互分离，但这只不过是为了便于说明，也可能存在多个像素10的光电变换部12相互不隔开间隔而连续地配置在半导体基板60上的情况。
在图1所示的例子中，像素10被排列成m行n列的多个行和列。此处，m、n独立地表示1以上的整数。像素10例如通过二维地排列在半导体基板60上而形成摄像区域R1。各像素10在例如半导体基板60的上方具有光电转换结构作为光电转换部12的情况，摄像区域R1可以规定为半导体基板60中的被光电转换结构覆盖的区域。
像素10的数量和配置不限于图示的例子。例如，摄像装置100A中包含的像素10的数量也可以是一个。在该例子中，各像素10的中心位于正方晶格的格子点上，但例如也可以以各像素10的中心位于三角格子、六角格子等格子点上的方式配置多个像素10。例如，通过一维地排列像素10，成像设备100A可以用作线传感器。
在图1所例示的结构中，周边电路包含垂直扫描电路42和水平信号读出电路44。如图1所例示，周边电路可附加地包含控制电路46。另外，如后所述，周边电路可以进一步包含例如向像素10等提供预定电压的电压供给电路。周边电路还可以包含信号处理电路、输出电路等。
垂直扫描电路42也被称为行扫描电路，具有与对应于多个像素10的各行而设置的地址信号线34的连接。如下所述，与多个像素10的各行对应地设置的信号线不限定于地址信号线34，在垂直扫描电路42中，能够按照多个像素10的每行连接多个种类的信号线。水平信号读出电路44也被称为列扫描电路，具有与对应于多个像素10的各列而设置的垂直信号线35的连接。
控制电路46接收从摄像装置100A的例如外部提供的指令数据、时钟等，控制摄像装置100A整体。典型地，控制电路46具有定时发生器，垂直扫描电路42、水平信号读出电路44、后述的电压供给电路等供给驱动信号。在图1中，从控制电路46延伸的箭头示意性地表示来自控制电路46的输出信号的流动。例如，控制电路46可以由包含一个以上的处理器的微控制器实现。控制电路46的功能可以通过通用的处理电路与软件的组合来实现，也可以通过专用于这样的处理的硬件来实现。
如图1中示意性地示出的那样，构成周边电路的这些电路典型地配置在摄像区域R1的外侧的周边区域R2。在图1所示的例子中，周边电路中包含的各电路设置在半导体基板60上。其中，也可能存在周边电路的一部分配置在与形成有像素10的半导体基板60不同的其他基板上的情况。
图2示意性地示出了根据本发明的第一实施方式的摄像装置的示例性电路结构。在图2中，为了避免附图变得复杂而进行说明，以排列为2行2列的4个像素10A为代表进行表示。这些像素10A中的每一个是图1所示的像素10的示例。各个像素10A具有作为光电转换部12的光电转换结构12A，包含与光电转换结构12A电连接的信号检测电路14A。下面，参照附图进行详细说明，光电转换结构12A包含配置在半导体基板60上方的光电转换层。即，在此，作为摄像装置100A例示了层叠型的摄像装置。另外，在本说明书中，“上方”、“下方”、“上面”以及“下面”等用语只是为了指定部件间的相互的配置而使用的，并不意图限定摄像装置使用时的姿势。
各像素10A的光电转换结构12A具有与蓄积控制线31的连接。在摄像装置100A动作时，对蓄积控制线31施加规定的电压。例如，在通过光电转换产生的正电荷和负电荷中的正电荷被用作信号电荷的情况下，在摄像装置100A动作时，例如，可以向蓄积控制线31施加约10V的正电压。以下，例示利用空穴作为信号电荷的情况。
在图2所例示的结构中，信号检测电路14A包含信号检测晶体管22、地址晶体管24和复位晶体管26。下面，参照附图进行详细说明，典型地，信号检测晶体管22、地址晶体管24和复位晶体管26是形成在支承光电转换结构12A的半导体基板60上的场效应晶体管。以下，在没有特别说明的情况下，对使用N沟道MOS作为晶体管的例子进行说明。
如图2中示意性地示出的那样，信号检测晶体管22的栅极与光电转换结构12A电连接。在图示的例子中，将信号检测晶体管22的栅极与光电转换部12连接的电荷蓄积节点FD具有暂时保持由光电转换结构12A生成的电荷的功能。通过在动作时向蓄积控制线31施加规定的电压，能够在电荷蓄积节点FD例如蓄积空穴作为信号电荷。下面参照附图进行说明，电荷蓄积节点FD在其一部分中包含形成于半导体基板60的杂质区域。
信号检测晶体管22的漏极与电源布线32连接，该电源布线32在摄像装置100A动作时向各像素10A供给例如3.3V左右的电源电压VDD，源极通过地址晶体管24连接到垂直信号线35。信号检测晶体管22通过在漏极接受电源电压VDD的供给，输出与蓄积在电荷蓄积节点FD中的信号电荷的量对应的信号电压。
地址信号线34与连接在信号检测晶体管22和垂直信号线35之间的地址晶体管24的栅极连接。因此，垂直扫描电路42通过向地址信号线34施加控制地址晶体管24的导通和截止的行选择信号，可以将所选择的像素10A的信号检测晶体管22的输出读出到对应的垂直信号线35。另外，地址晶体管24的配置不限于图2所示的例子，也可以是在信号检测晶体管22的漏极与电源布线32之间。
在各个垂直信号线35上连接有负载电路45和列信号处理电路47。负载电路45与信号检测晶体管22一起形成源极跟随器电路。列信号处理电路47也被称为行信号蓄积电路，进行以相关双采样为代表的噪声抑制信号处理和模拟-数字转换等。水平信号读出电路44从多个列信号处理电路47向水平共用信号线49依次读出信号。负载电路45和列信号处理电路47可以是上述周边电路的一部分。
复位晶体管26的栅极连接到复位信号线36，该复位信号线36具有与垂直扫描电路42的连接。复位信号线36与地址信号线34同样地按多个像素10A的每行设置。垂直扫描电路42通过向地址信号线34施加行选择信号，能够以行单位选择成为复位的对象的像素10A，通过经由复位信号线36向复位晶体管26的栅极施加复位信号，能够切换所选择的行的复位晶体管26的导通及截止。通过复位晶体管26导通，电荷蓄积节点FD的电位被复位。
在该示例中，复位晶体管26的漏极和源极中的一方连接到电荷蓄积节点FD，漏极及源极中的另一方与针对多个像素10A的每列设置的反馈线53中的对应的一个连接。即，在该示例中，将反馈线53的电压作为用于初始化光电转换结构12A的电荷的复位电压提供给电荷蓄积节点FD。
在图2所例示的结构中，摄像装置100A具有在反馈路径的一部分中包含反转放大器50的反馈电路16A。如图2所示，对多个像素10A中的每一列设置反相放大器50，上述的反馈线53与多个反相放大器50中的对应的一个的输出端子连接。反相放大器50可以是上述周边电路的一部分。
如图所示，反相放大器50的反相输入端子与对应的列的垂直信号线35连接，在摄像装置100A动作时，向反转放大器50的非反转输入端子供给例如1V或1V附近的正电压即参照电压Vref。通过导通地址晶体管24以及复位晶体管26，能够形成使该像素10A的输出负反馈的反馈路径，通过反馈路径的形成，垂直信号线35的电压收敛于向反相放大器50的非反相输入端子的输入电压Vref。换言之，通过形成反馈路径，使电荷蓄积节点FD的电压复位为垂直信号线35的电压成为Vref的电压。作为电压Vref，可以使用电源电压以及接地的范围内的任意大小的电压。通过形成反馈路径，能够降低伴随复位晶体管26的截止而产生的复位噪声。在国际公开第二012/147302号中对利用了反馈的复位噪声的抑制的详细情况进行了说明。为了参考，在本说明书中引用了国际公开第二012/147302号的全部公开内容。
(像素10A的器件结构)
图3A示意性地示出像素10A的器件结构的示例。像素10A大致包含半导体基板60A、配置在半导体基板60A上方的光电转换结构12A和导电结构89。如图所示，光电转换结构12A由覆盖半导体基板60A的层间绝缘层90支承，导电结构89配置在层间绝缘层90的内部。在图示的例子中，层间绝缘层90包含多层绝缘层，导电结构89包含配置在层间绝缘层90的内部的多层布线层的各自的一部分。配置在层间绝缘层90中的多层布线层可以包含在其一部分具有地址信号线34和复位信号线36等的布线层、在其一部分具有垂直信号线35、电源布线32以及反馈线53等的布线层等。当然，层间绝缘层90中的绝缘层的数量以及布线层的数量并不限定于该例子，能够任意地设定。
光电转换结构12A包含形成在层间绝缘层90上的像素电极12a、配置在光的入射侧的对置电极12c、以及配置在这些电极之间的光电转换层12b。光电转换结构12A的光电转换层12b由诸如有机材料或非晶硅的无机材料形成，接受经由对置电极12c入射的光，通过光电转换生成正和负的电荷。典型地，在多个像素10A全体上连续地形成光电转换层12b。光电转换层12b可以包含由有机材料构成的层和由无机材料构成的层。
对置电极12c是由ITO等透明导电性材料形成的透光性的电极。本说明书中的“透光性”的用语意味着透过光电转换层12b可吸收的波长的光的至少一部分，在可见光的整个波长范围内透过光不是必须的。典型地，对置电极12c与光电转换层12b相同，遍及多个像素10A而形成。在图3A中省略了图示，对置电极12c具有与上述的蓄积控制线31的连接。在摄像装置100A动作时，控制蓄积控制线31的电位，使对置电极12c的电位例如比像素电极12a的电位高。由此，能够通过像素电极12a选择性地收集在光电转换中生成的正和负的电荷中的正的电荷。也可以遍及多个像素10A以连续的单一的层的形式形成对置电极12c。由此，在多个像素10A的对置电极12c上能够一并施加规定的电位。
像素电极12a是由铝、铜等金属、金属氮化物或通过掺杂杂质而被赋予了导电性的多晶硅等形成的电极。像素电极12a通过与相邻的其他像素10A的像素电极12a在空间上分离，而与其他像素10A的像素电极12a电分离。
典型地，导电结构89包含由铜或钨等金属、或金属氮化物或金属氧化物等金属化合物形成的多个布线以及插塞和多晶硅插塞。导电结构89的一端与像素电极12a连接。如下所述，通过使导电结构89的另一端与形成于半导体基板60A的电路元件连接，从而光电转换结构12A的像素电极12a与半导体基板60A上的电路相互电连接。
在此，关注半导体基板60A。如图3A示意性地示出的那样，半导体基板60A包含支承基板61和形成在支承基板61上的一个以上的半导体层。在此，作为支承基板61，例示p型硅基板。
在图3A所例示的结构中，半导体基板60A具有支承基板61上的p型半导体层61p、p型半导体层61p上的n型半导体层62n、n型半导体层62n上的p型半导体层63p、以及位于p型半导体层63p上的p型半导体层65p。在该例中，p型半导体层63p遍及支承基板61的大致整个面而形成。作为第一半导体层的p型半导体层65p、作为第二半导体层的n型半导体层62n、作为第三半导体层的p型半导体层63p、以及p型半导体层61p各自典型地通过向通过外延生长形成的半导体层的杂质的离子注入而形成。
p型半导体层63p和p型半导体层65p中的杂质浓度比p型半导体层61p的杂质浓度高。在此，p型半导体层63p的杂质浓度比p型半导体层65p高。p型半导体层61p的杂质浓度例如为1015cm-3左右，p型半导体层65p的杂质浓度例如为1017cm-3左右。p型半导体层63p的杂质浓度例如可以为1018cm-3左右。另外，上述杂质浓度的相互关系只不过是一个例子，也可以采用p型半导体层63p及p型半导体层65p中的杂质浓度相互为同等程度的构成。或者，也可能存在p型半导体层65p中的杂质浓度超过p型半导体层63p的杂质浓度的情况。
n型半导体层62n位于p型半导体层61p与p型半导体层63p之间。尽管在图3A中未示出，但是未示出的阱触点连接于n型半导体层62n。阱触点设置在摄像区域R1的外侧，在摄像装置100A动作时，经由阱触点控制n型半导体层62n的电位。通过设置n型半导体层62n，抑制少数载流子从支承基板61或周边电路向蓄积信号电荷的电荷蓄积区域流入。
而且，在该例子中，半导体基板60A具有p型区域64，该p型区域64以贯通p型半导体层61p和n型半导体层62n的方式设置在p型半导体层63p与支承基板61之间。p型区域64具有比p型半导体层63p及p型半导体层65p高的杂质浓度，具有将p型半导体层63p和支承基板61相互电连接的功能。
支承基板61在图3A中未图示，具有与设置在摄像区域R1的外侧的基板触点的连接。在摄像装置100A动作时，支承基板61以及p型半导体层63p的电位经由基板触点而被控制。另外，通过以与p型半导体层63p相接的方式配置p型半导体层65p，能够在摄像装置100A动作时经由p型半导体层63p控制p型半导体层65p的电位。在摄像装置100A动作时，例如，0V的电压可以经由基板触点施加到p型半导体层65p。
在图3A所例示的结构中，p型半导体层65p在其一部分具有杂质浓度更低的p型杂质区域66p，在p型杂质区域66p中形成有n型杂质区域67n。如图3A示意性地示出的那样，n型杂质区域67n形成在半导体基板60A的表面的附近，其至少一部分位于半导体基板60A的表面。在此，n型杂质区域67n包含第一区域67a和位于第一区域67a内且杂质浓度比第一区域67a高的第二区域67b。第一区域67a的杂质浓度例如为1017cm-3左右，第二区域67b的杂质浓度例如为3*1018cm-3左右。在此，“*”是指乘法。
在半导体基板60A的光电转换结构12A侧的主面上配置有绝缘层。在该示例中，半导体基板60A的光电转换结构12A侧的主面被第一绝缘层71、第二绝缘层72和第三绝缘层73覆盖。第一绝缘层71例如是硅的热氧化膜。第二绝缘层72例如是二氧化硅层，第三绝缘层73例如是硅氮化物层。第二绝缘层72可以具有包含多个绝缘层的层叠结构，同样地，第三绝缘层73也可以具有包含多个绝缘层的层叠结构。
第一绝缘层71、第二绝缘层72以及第三绝缘层73的层叠结构在n型杂质区域67n的第二区域67b上具有接触孔h1。在图3A所示的示例中，作为导电结构89的一部分的接触插塞Cp1经由接触孔h1连接到第二区域67b。由此，n型杂质区域67n经由导电结构89与光电转换结构12A的像素电极12a电连接。
通过作为p阱的p型杂质区域66p和n型杂质区域67n之间的pn结形成的结电容作为蓄积信号电荷的至少一部分的电容发挥功能。即，n型杂质区域67n具有作为暂时保持信号电荷的电荷蓄积区域的功能。可以说，导电结构89和n型杂质区域67n构成上述电荷蓄积节点FD的至少一部分。
如上述那样，通过与p型半导体层63p邻接地配置p型半导体层65p，能够在摄像装置100A动作时经由p型半导体层63p控制p型半导体层65p的电位。通过采用这样的结构，在具有与光电转换结构12A的电连接的接触插塞Cp1与半导体基板60A接触的部分的周围，能够配置杂质浓度相对较低的区域。即，如该例所示，在n型杂质区域67n的第二区域67b的周围，能够配置第一区域67a及p型杂质区域66p。通过将杂质浓度相对低的第一区域67a配置在第二区域67b的周围，能够缓和通过n型杂质区域67n与p型杂质区域66p之间的pn结形成的电场强度。通过缓和由pn结形成的电场强度，能够得到抑制由pn结形成的电场引起的漏电流的效果。
另外，n型杂质区域67n中的第二区域67b的形成不是必须的。但是，通过使作为接触插塞Cp1与半导体基板60A的连接部分的第二区域67b的杂质浓度较高，能够得到抑制接触插塞Cp1与半导体基板60A接触的部分的周围的耗尽层的扩展的效果。另外，在接触插塞Cp1与半导体基板60A的界面处的半导体基板60A的结晶缺陷，换言之，起因于界面态而产生的、向作为电荷蓄积区域的n型杂质区域67n的不希望的电荷流入以及/或者来自n型杂质区域67n的不希望的电荷的流出能够被抑制。并且，通过使接触栓塞Cp1与具有较高杂质浓度的第二区域67b连接，也能够得到降低接触电阻的效果。
在半导体基板60A上形成有上述的信号检测电路14A。像素10A中的信号检测电路14A通过在相互邻接的像素10A之间配置元件分离区域69，而与相邻的其他像素10A中的信号检测电路14A电分离。元件分离区域69例如是p型扩散区域。
在信号检测电路14A中，复位晶体管26包含n型杂质区域67n作为漏极区域和源极区域中的一方，并且包含n型杂质区域68an作为漏极区域和源极区域中的另一方。复位晶体管26还包含第一绝缘层71上的栅极电极26e，第一绝缘层71中的位于栅极26e与半导体基板60A之间的部分作为复位晶体管26的栅极绝缘膜而发挥功能。n型杂质区域68an形成于p型半导体层65p，经由接触孔h2与反馈线53连接。
在p型半导体层65p中还设置有n型杂质区域68bn、68cn及68dn。另外，n型杂质区域68an、68bn、68cn及68dn的杂质浓度比n型杂质区域67n的第一区域67a高。
信号检测晶体管22包含n型杂质区域68bn、n型杂质区域68cn和第一绝缘层71上的栅极电极22e。如图3A中以虚线示意性地表示，在该例子中，栅极电极22e在地址信号线34和复位信号线36等所在的层中，被连接到导电结构89中的、像素电极12a和接触插塞Cp1彼此连接的部分上。换言之，导电结构89还具有与栅极电极22e的电连接。
在作为漏极区域的n型杂质区域68bn，经由接触孔h3连接有接触插塞Cp3。作为源极跟随器电源的上述电源线32连接到接触插塞Cp3。另外，电源布线32在图3A中省略图示。
如图3A示意性地示出的那样，n型杂质区域68bn与作为电荷蓄积区域的n型杂质区域67n分离而配置在p型半导体层65p中。在该例子中，通过在n型杂质区域68bn与n型杂质区域67n之间夹设杂质区域69n和p型的杂质区域69pa以及69pb，从而使n型杂质区域68bn与n型杂质区域67n电分离。另外，在该例中，p型杂质区域66p延伸至n型杂质区域68bn的位置，上述的杂质区域69n、杂质区域69pa及69pb配置于p型半导体层65p中的杂质浓度相对较低的p型杂质区域66p中。如图3A示意性地示出的那样，在观察与半导体基板60A的主面垂直的截面时，杂质区域69pa及69pb在n型杂质区域68bn与n型杂质区域67n之间相互分离而配置于p型杂质区域66p中。杂质区域69pa及69pb分别是上述元件分离区域69的一部分，典型的是p型的扩散区域。杂质区域69pa及69pb中的杂质浓度例如为1018cm-3以上且5*1018cm-3以下程度的范围。
具有不同导电型的n型杂质区域69n位于这些p型杂质区域69pa和69pb之间。杂质区域69n典型地是n型的扩散区域。杂质区域69n具有与n型杂质区域67n的第一区域67a相比同等程度以上的杂质浓度。即，杂质区域69n可以具有例如大约1017cm-3以上的杂质浓度。下面参照实施例进行说明，通过在n型杂质区域68bn与n型杂质区域67n之间设置n型的杂质区域69n和p型的杂质区域69pa及69pb，能够使在n型杂质区域68bn的pn结部产生的朝向n型杂质区域67n移动的电荷，由于电位梯度而朝向杂质区域69n移动。
在图3A中示意性地表示，杂质区域69n的至少一部分位于半导体基板60A的表面。同样，杂质区域69pa的至少一部分及69pb的至少一部分也位于半导体基板60A的表面。因此，在p型半导体层65p的表面上，杂质区域69pa、杂质区域69n和杂质区域69pb沿着从杂质区域69pa朝向杂质区域69pb的方向依次配置。杂质区域69pa及69pb也可以具有在俯视时包围杂质区域69n的配置。换言之，在杂质区域69n的至少下方不配置浓度比较高的p型的区域。通过采用这样的配置，与在高浓度的p型的杂质区域中设置n型的杂质区域69n的结构相比，能够避免在p型的杂质区域与n型的杂质区域69n之间形成pn结所引起的漏电流的产生。
另外，在图3A所例示的结构中，进一步地，使p型杂质区域66p的一部分存在于杂质区域69pa与杂质区域69n之间、以及杂质区域69pb与杂质区域69n之间。如该例所示，通过与杂质区域69n隔开间隔地将杂质区域69pa及69pb配置在p型杂质区域66p中，能够避免因浓度较高的p型的区域与浓度较高的n型的区域相接而形成pn结，可以进一步抑制漏电流的产生。
如上述那样，在摄像装置100A动作时，对作为信号检测晶体管22的漏极区域发挥功能的n型杂质区域68bn施加3.3V左右的较高的电压。根据本发明人的研究，如果在被施加高电压的漏极区域与其周围之间形成的pn结处生成电子，则其一部分可能会由于经由元件分离区域的界面态以及硅基板表面的界面态的扩散而流入电荷蓄积区域。这样的起因于向电荷蓄积区域的多余电荷的流入的漏电流可能成为所得到的图像的劣化的原因。
然而，根据本发明的第一实施方式，杂质区域69pa和69pb和69n存在于n型杂质区域68bn和作为电荷蓄积区域的n型杂质区域67n之间。因此，在n型杂质区域68bn的pn结部产生的由于扩散而朝向n型杂质区域67n移动的电荷，能够在到达n型杂质区域67n之前由杂质区域69n收集。即，即使在n型杂质区域68bn的pn结部产生的朝向n型杂质区域67n移动的电荷生成的情况下，也能够抑制多余的电荷向蓄积信号电荷的n型杂质区域67n的混入，抑制漏电流引起的图像的劣化。
在这个意义上，可以将杂质区域69pa和69pb和69n统称为漏电流阻断结构。以下，为了方便，将包含杂质区域69pa和69pb和69n的结构统称为“阻断结构28A”。通过在像素中设置阻断结构28A，少数载流子向n型杂质区域67n的移动被阻断结构28A阻断，其结果，能够得到抑制少数载流子混入n型杂质区域67n而引起的漏电流的效果。
在半导体基板60A上还形成有地址晶体管24。地址晶体管24包含n型杂质区域68cn、n型杂质区域68dn和第一绝缘层71上的栅极电极24e。n型杂质区域68cn作为地址晶体管24的漏极区域发挥功能，n型杂质区域68dn作为地址晶体管24的源极区域发挥功能。第一绝缘层71中的位于栅极24e与半导体基板60A之间的部分作为地址晶体管24的栅极绝缘膜而发挥功能。在该例子中，通过在地址晶体管24与信号检测晶体管22之间共享n型杂质区域68cn，这些晶体管相互电连接。如图3A示意性地示出的那样，垂直信号线35经由接触孔h4与n型杂质区域68dn连接。
(第一变形例)
图3B示意性地表示第一实施方式的第一变形例的摄像装置的例示性的结构。图3B所示的像素10As与参照图3A说明的像素10A之间的主要不同点在于，在像素10As中，代替p型半导体层63p而在半导体基板60A中设置有p型半导体层63ps。
如图3B中示意性地示出的那样，p型半导体层63ps在n型半导体层62n上形成在杂质区域69n的正下方的区域以外的区域。换言之，p型半导体层63ps在位于杂质区域69n的正下方的部分具有开口。如图所示，作为p型杂质区域66p的一部分的p型杂质区域66pa位于该开口的内部。
如上述那样，p型杂质区域66p的杂质浓度比p型半导体层65p低。因此，p型杂质区域66pa具有比p型半导体层63p小的杂质浓度。p型杂质区域66pa中的杂质浓度例如可以为1016cm-3左右。下面根据实施例进行说明，p型半导体层63p的一部分、特别是通过在杂质区域69n的正下方的位置设置杂质浓度相对低的区域，能够使n型半导体层62n吸收向n型杂质区域67n移动的不需要的少数载流子。结果，进一步抑制了不需要的电流流入作为电荷蓄积区域的n型杂质区域67n中，能够期待抑制漏电流的效果。
(第二变形例)
图4示意性地表示第一实施方式的第二变形例的摄像装置的例示性的结构。与图1所示的摄像装置100A相比，图4所示的摄像装置100B还具有配置于周边区域R2的电压供给电路48。
如图4中示意性地示出的那样，电压供给电路48基于来自控制电路46的驱动信号，经由电压线38向各像素10供给规定的电压。电压供给电路48并不限定于特定的电源电路，也可以是将从电池等电源供给的电压转换为规定的电压的电路，也可以是生成规定的电压的电路。电压供给电路48可以是上述垂直扫描电路42的一部分。
图5示意性地表示图4所示的摄像装置100B具有的像素的器件结构。与图3A和图3B所示的例子同样，在图5所示的像素10B中，栅极电极22e在地址信号线34和复位信号线36等所处的层中与导电结构89电连接。
与参照图3B说明的像素10As相比，图5所示的像素10B具有阻断结构28B来代替阻断结构28A。除了杂质区域69pa、69pb和杂质区域69n之外，阻断结构28B还包含接触插塞Cp8。接触插塞Cp8经由设置于第一绝缘层71、第二绝缘层72以及第三绝缘层73的接触孔h8而与杂质区域69n连接。如图5中示意性地示出的那样，接触插塞Cp8将杂质区域69n和电压线38彼此电连接。在图5中，电压线38位于与地址信号线34及复位信号线36同层的位置，但电压线38在与地址信号线34、复位信号线36及导电结构89的任一个之间也不具有电连接。
如参照图4所说明的那样，电压线38具有与电压供给电路48的连接。即，在该例子中，阻断结构28B构成为能够经由电压线38对杂质区域69n施加电压。电压供给电路48在动作时，例如将关于p型半导体层65p成为反向偏压的电压供给至阻断结构28B的杂质区域69n。即，电压供给电路48将比p型半导体层65p高的电压供给至阻断结构28B的杂质区域69n。或者，电压供给电路48也可以在动作时经由电压线38将杂质区域69n成为与p型半导体层65p等电位的电压施加于杂质区域69n。作为杂质区域69n成为与p型半导体层65p等电位的电压，例如能够使用0V的电压。
电压供给电路48的电压施加不需要在摄像装置100B的动作时被恒常性地执行，只要至少在曝光期间、也可以说是在将由光电变换部12生成的电荷蓄积于n型杂质区域67n的电荷蓄积期间执行即可。通过向杂质区域69n施加电压，能够更有效地通过杂质区域69n回收朝向作为电荷蓄积区域的n型杂质区域67n移动的多余的电荷。施加到阻断结构28B的电压可以从垂直扫描电路42供给。
如上述那样，支承基板61以及p型半导体层63p的电位经由基板触点而被控制。即，通过控制施加于基板触点的电压，可以控制配置于p型半导体层63p上的p型半导体层65p的电位，进而控制配置于p型半导体层65p内的杂质区域69pa及69pb的电位。换言之，阻断结构28B中的杂质区域69n和阻断结构28B中的杂质区域69pa及69pb，例如，能够被单独地施加相互不同的电压。
图6A示意性地表示像素10B与电压供给电路48之间的电连接的例子。在图6A所例示的结构中，在基板触点61C上连接有第二电压供给电路48b。电压供给电路48b通过向基板触点61C提供电压，能够经由支承基板61、p型区域64、p型半导体层63p以及p型半导体层65p，控制阻断结构28B中的杂质区域69pa及69pb的电位。经由基板触点61C施加到杂质区域69pa和69pb的电压例如低于经由电压线38施加到杂质区域69n的电压。或者，杂质区域69pa及69pb、p型半导体层65p以及杂质区域69n成为等电位，也可以经由基板触点61C对杂质区域69pa及69pb施加相同的电压、例如0V的电压。从外部向杂质区域69pa和69pb施加电压与向阻断结构28B的杂质区域69n施加电压相同，至少在电荷蓄积期间选择性地执行即可。也可以不设置另外的两个电压供给电路，而通过单一的电压供给电路，对杂质区域69n和基板触点61C独立地供给电压。
图6B示意性地示出了像素10B与电压供给电路48之间的电连接的另一示例。在图6B所示的例子中，电压线38不仅与杂质区域69n连接，还与例如阱触点62C连接，由此也与n型半导体层62n连接。即，在图6B所例示的结构中，电压供给电路48例如在电荷蓄积期间，能够对杂质区域69n和n型半导体层62n双方施加共同的电压。经由阱触点62C向n型半导体层62n施加的电压也可以是关于p型半导体层65p杂质区域69n成为反向偏压的电压。即，经由阱触点62C向n型半导体层62n施加的电压也可以是比p型半导体层65p高的电压。或者，也可以是杂质区域69n与p型半导体层65p成为等电位的电压、例如0V的电压。当然，如参照图6A所说明的例子那样，阻断结构28B中的杂质区域69pa和69pb的电位可以经由基板触点61C进一步控制。
例如，向n型半导体层62n和杂质区域69n，能够施加相对于p型半导体层65p成为反向偏压的电压。即，向n型半导体层62n和杂质区域69n，能够施加比p型半导体层65p高的电压。通过这样的电压施加，能够通过阻断结构28B更高效地吸收成为漏电流的原因的少数载流子。即，通过向杂质区域69n和n型半导体层62n双方施加电压，能够更有效地利用杂质区域69n或n型半导体层62n回收朝向作为电荷蓄积区域的n型杂质区域67n移动的多余的电荷。
图7示意性地表示对遮断结构28B的电连接的又一例。如图7所示，也可以取代反馈线53而在复位晶体管26的n型杂质区域68an上连接电压线38。即，在该例子中，电压供给电路48还作为向各像素供给复位电压的复位电压源发挥功能。通过向复位晶体管26供给与阻断结构28B的杂质区域69n共同的电压，不需要另外配置复位电压源，因此有利于摄像装置的小型化。
(第三变形例)
图8示出了根据本发明的第一实施方式的摄像装置的第三变形例。图8以摄像装置的第三变形例具有的像素10C中的一个为代表进行取出，示出像素10C的例示性的电路结构。与图2所示的信号检测电路14A相比，图8所示的像素10C的信号检测电路14C除了具有信号检测晶体管22、地址晶体管24以及复位晶体管26以外，还具有频带控制晶体管56、第一电容元件51以及第二电容元件52。
频带控制晶体管56连接在复位晶体管26和反馈线53之间，在其栅极上连接有反馈控制线58。反馈控制线58例如与垂直扫描电路42连接，在摄像装置动作时，通过垂直扫描电路42控制频带控制晶体管56的栅极电压。
第一电容元件51具有比较小的电容值，与复位晶体管26并联连接。第二电容元件52具有比第一电容元件51大的电容值，在复位晶体管26和频带控制晶体管56之间的节点RD上连接一个电极，第二电容元件52的另一个电极与灵敏度调整线54连接。灵敏度调整线54例如与垂直扫描电路42连接，在摄像装置100动作时，其电位例如被设定为0V。
通过使频带控制晶体管56导通，能够形成在其路径中包含信号检测晶体管22和频带控制晶体管56的反馈路径。即，由图8所示的反馈电路16C形成的反馈路径除了包含反相放大器50以外，还包含频带控制晶体管56。第二电容元件52和频带控制晶体管56可以用作RC滤波电路。
通过形成使信号检测晶体管22的输出信号的一部分或全部电气反馈的反馈环路，能够降低伴随复位晶体管26和频带控制晶体管56的截止而产生的kTC噪声的影响。利用反馈的这种噪声消除的详细内容在日本特开2017-046333号公报中进行了说明。另外，根据图8所例示的电路结构，也能够使复位晶体管26作为增益切换用的晶体管发挥功能。这种模式切换的详细内容也在日本特开2017-046333号公报中进行了说明。为了参考，在本说明书中引用了日本特开2017-046333号公报的全部公开内容。
在如图8所示的在复位晶体管26和反馈线53之间连接了频带控制晶体管56的电路结构中，从降低噪声的观点出发，例如抑制从信号检测晶体管22的漏极区域向节点RD的多余的电荷的混入，能够抑制节点RD的漏电流是有益的。如以下说明的那样，通过将与电荷蓄积节点FD同样的连接结构应用于节点RD，能够抑制节点RD的漏电流。
(像素10C的器件结构)
图9示意性地表示图8所示的像素10C的器件结构的一例。在图9所例示的结构中，像素10C包含支承光电转换结构12A的半导体基板76。半导体基板76与图3B、图5所示的半导体基板60A相同，具有支承基板61和包含p型半导体层63ps的支承基板61上的多个半导体层。半导体基板76在p型半导体层63ps上具有p型半导体层75p。p型半导体层75p中的杂质浓度可以与上述的p型半导体层65p为同等程度。p型半导体层75p具有p型杂质区域66p及p型杂质区域76p。p型杂质区域76p中的杂质浓度可以与p型杂质区域66p为同等程度。在p型杂质区域76p中形成有n型杂质区域77n。n型杂质区域77n作为复位晶体管26的漏极区域及源极区域的一方发挥功能。
n型杂质区域77n与n型杂质区域67n同样地包含第一区域77a和配置在第一区域77a内的第二区域77b。第一区域77a具有与n型杂质区域67n的第一区域67a例如同等程度的杂质浓度。或者，第一区域77a的杂质浓度比第一区域67a大。这是因为，与电荷蓄积节点FD相比，节点RD能够较大地设定漏电流的容许值。通过使第一区域77a的杂质浓度大于第一区域67a的杂质浓度，能够降低复位晶体管26的例如源极侧的寄生电阻，能够提高复位晶体管26的电流驱动能力。
在图示的例子中，第一绝缘层71、第二绝缘层72以及第三绝缘层73的层叠结构具有设置于n型杂质区域77n上的区域的接触孔h5。通过该接触孔h5，接触插塞Cp5与n型杂质区域77n连接。在该示例中，接触插塞Cp5连接到n型杂质区域77n的第二区域77b。这里，第二区域77b具有比第一区域77a高的杂质浓度。虽然不是必须在n型杂质区域77n内形成高杂质浓度的第二区域77b，但通过在n型杂质区域77n内形成第二区域77b，能够得到降低接触电阻的效果。
接触插塞Cp5是与接触插塞Cp1等其他接触插塞相同的层，典型地，通过多晶硅膜的图案化来形成。接触插塞Cp5经由配置在层间绝缘层90内的金属插塞p5等与布线88连接。布线88是与第二电容元件52所具有的电极中的未与灵敏度调整线54连接的一侧的电极连接的布线。此外，在该例子中，也与参照图5说明的例子同样地，电压线38位于与地址信号线34以及复位信号线36相同的层。然而，电压线38不与地址信号线34、复位信号线36和导电结构89中的任一个电连接。在图9中，未示出的第一电容元件51和第二电容元件52可以以MIS(金属-绝缘体-半导体)结构的形式形成在像素10C中，也可以以MIM(金属-绝缘体-金属)的形式形成。采用MIM结构时，容易得到更大的电容值。
接触插塞Cp5的上面不具有金属硅化物层。因此，在该示例中，金属插塞p5直接连接到接触插塞Cp5的上面。通过不经由金属硅化物层而将金属插塞p5与接触插塞Cp5直接连接，能够防止金属向经由接触插塞Cp5的n型杂质区域77n的扩散、特别是镍的扩散。换言之，能够抑制多余的电荷向节点RD的混入，进一步抑制像素10C中的噪声。
在图示的例子中，频带控制晶体管56与复位晶体管26共享n型杂质区域77n。即，在图9所例示的结构中，n型杂质区域77n也作为频带控制晶体管56的源极区域以及漏极区域中的一方发挥功能。在此，n型杂质区域68an与n型杂质区域68bn～68dn同样地形成在p型半导体层75p中，作为频带控制晶体管56的源极区域及漏极区域的另一方而发挥功能。
此外，频带控制晶体管56还具有配置在第一绝缘层71上的栅极电极56e。栅极电极56e典型地为多晶硅电极，信号检测晶体管22的栅极电极22e、地址晶体管24的栅极电极24e和复位晶体管26的栅极电极26e位于同一层。典型地，这些晶体管的栅极电极是通过掺杂n型杂质而赋予导电性的多晶硅电极。
与图5所示的例子相同，像素10C也具有包含位于n型杂质区域68bn与n型杂质区域67n之间的杂质区域69n的阻断结构28B。与上述的阻断结构28A相比，阻断结构28B还包含与杂质区域69n连接的接触插塞Cp8。如图9中示意性地示出的那样，接触插塞Cp8经由设置于第一绝缘层71、第二绝缘层72以及第三绝缘层73的层叠结构的接触孔h8与杂质区域69n连接。另外，接触插塞Cp8具有与电压线38的连接，构成为能够从电压供给电路48施加规定的电压。
图10表示像素10C中的各元件的布局的一例。另外，在上述的图9中，以信号检测晶体管22、地址晶体管24、复位晶体管26以及频带控制晶体管56出现在一个截面上的方式示出了它们，但这只不过是为了便于说明。因此，可能产生沿着具有图10所示的元件布局的线阻断时得到的截面与图9所示的截面之间不一致的部分。
在图10所例示的结构中，复位晶体管26和频带控制晶体管56沿着纸面的上下方向配置成直线状。因此，在此，作为接触插塞Cp5与半导体基板76之间的连接部分的第二区域77b位于复位晶体管26的栅极电极26e与频带控制晶体管56的栅极电极56e之间。另外，在该例中，信号检测晶体管22以及地址晶体管24也沿着纸面的上下方向配置成直线状。如图所示，垂直信号线35也沿着纸面的上下方向延伸，因此，在此，纸面的上下方向与多个像素10C的列方向平行。
在形成有复位晶体管26和频带控制晶体管56的组、形成有信号检测晶体管22和地址晶体管24各自的区域的周围，配置有在其一部分中包含杂质区域69pa和69pb的元件分离区域69。由此，这些区域通过元件分离区域69而相互电分离。在该例中，阻断结构28B位于n型杂质区域68bn与n型杂质区域67n之间，在俯视时，沿着垂直信号线35从像素10C的一个端部延伸到另一个端部。构成阻断结构28B的杂质区域69n和杂质区域69pa、69pb也从像素10C的一个端部延伸至另一个端部。
通过阻断结构28B位于信号检测晶体管22的作为漏极区域的n型杂质区域68bn和作为电荷蓄积区域的n型杂质区域67n之间，能够通过阻断结构28B阻断在n型杂质区域68bn产生并向n型杂质区域67n移动的少数载流子。另外，在该例中，由于阻断结构28B的至少一部分也位于n型杂质区域68bn与n型杂质区域77n之间，因此在n型杂质区域68bn产生并向n型杂质区域77n移动的少数载流子也能够被阻断结构28B阻断。即，也能够抑制节点RD中的漏电流的产生。特别是在该例中，阻断结构28B中的杂质区域69pa及69pb具有夹着杂质区域69n的配置，并且，阻断结构28B在俯视时从像素10C的一个端部延伸至另一个端部。因此，不仅能够期待抑制少数载流子从n型杂质区域68bn向n型杂质区域67n或77n的移动引起的漏电流的产生，还能够期待抑制少数载流子从n型杂质区域68cn、68dn向n型杂质区域67n或77n的移动引起的漏电流的产生的效果。
而且，如图10所例示的那样，也可以在像素内进一步配置在n型杂质区域68bn与n型杂质区域67n或77n之间的区域以外的区域中延伸的阻断结构28Bb。在图10所示的例子中，在纸面中，在信号检测晶体管22以及地址晶体管24的右侧，沿着垂直信号线35配置从像素10C的一个端部延伸到另一个端部的遮断结构28Bb。阻断结构28Bb能够具有与上述的阻断结构28B同样的结构。
图11表示图10所示的像素10C的二维排列的一例。如参照图1说明的那样，例如，像素10C可以二维地排列在半导体基板60A上。由图11可知，当二维地铺满了图10所示的像素10C时，阻断结构28Bb位于设置有该阻断结构28Bb的像素10C的例如n型杂质区域68bn和与该像素10C相邻的像素10C的n型杂质区域67n以及77n之间。即，在行方向上，n型杂质区域68dn和与该n型杂质区域68dn最接近的n型杂质区域67n之间必然存在阻断结构28Bb。因此，能够有效地抑制多余的少数载流子从某像素10C的n型杂质区域68dn等向在行方向上与该像素10C相邻的像素10C的n型杂质区域67n的流入。
另外，在图11所示的例子中，阻断结构28B以及28Bb遍及沿列方向排列的多个像素10C而连续地延伸。但是，接触插塞Cp8选择性地设置于在列方向上排列的多个像素10C中位于两端的像素10C。这样，当阻断结构28B和28Bb遍及多个像素10C连续地延伸时，接触插塞Cp8可以设置在沿列方向排列的多个像素10C中的位于端部的像素10C中，在剩余的像素10C中省略接触插塞Cp8。
配置有接触插塞Cp8的像素也可以是配置于摄像区域R1的外侧的虚拟像素。通过设置不旨在获得图像信号的虚拟像素，并且将接触插塞Cp8选择性地配置在虚拟像素中，能够避免在其他像素中由于在半导体基板76上连接接触插塞Cp8而从接触插塞Cp8向半导体基板76扩散杂质。因此，对于省略了接触插塞Cp8的像素，能够抑制在接触件的周边产生不需要的载流子。结果，抑制了n型杂质区域67n中的漏电流。
上述阱触点62C和基板触点61C中的一方或双方都可以形成在配置有虚设像素的区域中。如图11所示，通过遍及多个像素而连续地形成杂质区域69pa及杂质区域69pb，从而能够通过向配置于虚设像素的基板触点61C施加电压，对属于同一列的多个像素的杂质区域69pa及杂质区域69pb一并施加共同的电压。
图12表示像素10C的二维排列的另一例。在该例子中，在多个像素的行方向上交替排列像素10Ca和像素10Cb，像素10Ca具有与图10所示的例子相同的元件布局，像素10Cb具有关于穿过像素10Ca的中心且与多个像素的列方向平行地延伸的虚拟轴将像素10Ca折回后的结构。即，在多个像素的列方向、即纸面的上下方向上，像素10Ca与像素10Ca相邻，像素10Cb与像素10Cb相邻。
例如若着眼于n型杂质区域68bn，则通过采用这样的像素的排列，在行方向上，在n型杂质区域68bn与最接近该n型杂质区域68bn的n型杂质区域67n之间必然存在阻断结构28B。换言之，在相互邻接的像素10Ca与像素10Cb之间，避免了在行方向上不存在阻断结构28B而n型杂质区域68bn与n型杂质区域67n相邻的情况。因此，能够省略阻断结构28Bb。代替行方向，或者除了行方向以外，也可以采用在列方向上交替地重复像素10Ca以及像素10Cb那样的排列。
(第四变形例)
图13示出了根据本发明的第一实施方式的摄像装置的第四变形例。图13所示的像素10X包含光电转换结构12Aa和光电转换结构12Ab。
如图13所示，光电转换结构12Aa与信号检测电路14Xa连接，光电转换结构12Ab与信号检测电路14Xb连接。例如，在光电转换结构12Aa和光电转换结构12Ab中，对置电极和光电转换层12b是共用的，而像素电极以彼此电气独立的方式设置。光电转换结构12Aa的像素电极与电荷蓄积节点FDa电连接，信号检测电路14Xa将与由光电转换结构12Aa生成并保持于电荷蓄积节点FDa的信号电荷对应的信号读出至垂直信号线35a。另一方面，光电转换结构12Ab的像素电极与电荷蓄积节点FDb电连接，信号检测电路14Xb将与由光电转换结构12Ab生成并保持于电荷蓄积节点FDb的信号电荷对应的信号读出至垂直信号线35b。即，像素10X构成为能够根据经由信号检测电路14Xa及信号检测电路14Xb中的哪一个执行信号的读出，而独立地读出两种信号。
在图13所示的例子中，信号检测电路14Xa具有与图8所示的像素10C的信号检测电路14C相似的电路结构，包含信号检测晶体管22、地址晶体管24、复位晶体管26、频带控制晶体管56、第一电容元件51和第二电容元件52。在该例中，信号检测电路14Xa还包含其一个电极与电荷蓄积节点FDa连接的第三电容元件51a。第三电容元件51a可以具有与第一电容元件51同等程度的电容值。
另外，信号检测电路14Xa具有使信号检测晶体管22的输出信号的一部分或全部反馈的反馈电路16Xa。其中，这里，与频带控制晶体管56的源极和漏极中的一个连接的反馈线53a连接到信号检测晶体管22的源极。即，在反馈电路16Xa中，将信号检测晶体管22的输出本身用作复位中的基准电压。
通过这样的电路结构，也能够形成使信号检测晶体管22的输出信号的一部分或者全部电气反馈的反馈环路，能够降低伴随复位晶体管26以及频带控制晶体管56的截止而产生的kTC噪声的影响。而且，与图8的例子相比，省略了反相放大器50，能够以像素10X的单位执行利用了反馈的噪声消除。关于以像素为单位的噪声消除的详细内容，例如在日本特开2016-127593号公报中进行了说明。为了参考，在本说明书中引用日本特开2016-127593号公报的全部公开内容。
在该例中，信号检测电路14Xa还具有保护晶体管55。保护晶体管55的漏极或源极与栅极，连接于信号检测晶体管22的栅极与光电转换结构12Aa之间的电荷蓄积节点FDa。保护晶体管55的漏极和源极中的未与光电转换结构12Aa连接的一侧与未图示的电源连接，由此与在摄像装置100A动作时接受规定的电源的供给的电源线57连接。
另一方面，当关注具有与光电转换结构12Ab的电连接的信号检测电路14Xb时，信号检测电路14Xb包含具有的栅极连接在光电转换结构12Ab上的第二信号检测晶体管22b、连接在信号检测晶体管22b及垂直信号线35b之间的第二地址晶体管24b、连接在光电转换结构12Ab和反馈线53b之间的第二复位晶体管26b、和第二保护晶体管55b。复位信号线36b连接到复位晶体管26b的栅极，例如，垂直扫描电路42通过控制复位信号线36b的电位来控制复位晶体管26b的导通和截止。保护晶体管55b的漏极或源极与栅极连接于信号检测晶体管22b的栅极与光电转换结构12Ab之间的电荷蓄积节点FDb，保护晶体管55b的漏极和源极中的未与光电转换结构12Ab连接的一侧与上述保护晶体管55同样地与电源线57连接。
地址信号线34b与信号检测电路14Xb的地址晶体管24b的栅极连接。地址信号线34b例如与垂直扫描电路42连接，垂直扫描电路42通过地址信号线34b的电位的控制，控制地址晶体管24b的导通和截止。即，根据图13所例示的电路，能够选择信号检测电路14Xa及14Xb中的任一个，选择性地读出与蓄积于电荷蓄积节点FDa的电荷量对应的信号或与蓄积于电荷蓄积节点FDb的电荷量对应的信号。
信号检测电路14Xb包含反馈电路16Xb。因此，与信号检测电路14Xa相同，通过形成使信号检测晶体管22b的输出信号的一部分或全部电气反馈的反馈环路，能够缩小伴随复位晶体管26b的截止而产生的kTC噪声。
信号检测电路14Xb例如以MIM结构的形式设置在像素10X中，由此在其一部分中包含具有比较大的电容值的电容元件52b。如图所示，电容元件52b的一个电极与电荷蓄积节点FDb连接，另一个电极例如与灵敏度调整线54连接。与电荷蓄积节点FDb连接的电容元件52b具有使蓄积信号电荷的电荷蓄积区域整体的电容值增大的功能。
如上述那样，根据图13所示的电路，能够选择性地读出与蓄积于电荷蓄积节点FDa的电荷量对应的信号或与蓄积于电荷蓄积节点FDb的电荷量对应的信号。在信号检测电路14Xb中，具有比较大的电容值的电容元件52b与电荷蓄积节点FDb连接，因此，能够保持更多的信号电荷，例如有利于高照度下的摄影。另一方面，信号检测电路14Xa在其一部分中包含与复位晶体管26并联连接的第一电容元件51，在抑制电荷蓄积区域整体的电容值的增大的同时，能够更有效地执行噪声消除。即，对高灵敏度的摄影特别有利。这样，也可以在一个像素内设置两个信号检测电路，经由它们之中适于拍摄场景的信号检测电路来执行信号的读出。本说明书中的“像素”例如是指构成摄像区域R1中的重复结构的单位，并不限定于包含单一的信号检测电路的结构，也可以包含两个以上的信号检测电路。
图14表示图13所示的像素10X中的各元件的布局的一例，图15表示图13所示的像素10X的二维排列的一例。在图14和图15中，用虚线表示杂质区域69pa和杂质区域69pb的大致位置。
在图15中所示的四个像素中，位于右下方的像素10Xa具有如下结构，该结构是关于穿过像素10X的中心且与多个像素的列方向平行地延伸的虚拟轴将像素10X折回后的结构。在图15中所示的四个像素中，位于右上方的像素10Xb和位于左上方的像素10Xc分别具有如下结构，该结构是关于穿过像素10X的中心且与多个像素的行方向平行地延伸的虚拟轴将像素10X和像素10Xa折回后的结构。在第四变形例中，摄像区域R1可以由将这4个像素10X、10Xa～10Xc的组作为单位的重复结构而形成。
在图14所示的例子中，在像素10X的大致中央配置有阻断结构28B，信号检测电路14Xa及14Xb以包围阻断结构28B的方式配置于像素10X中。在该例中，包含n型杂质区域68bn等的多个n型杂质区域位于阻断结构28B中的杂质区域69n的周围。因此，在此，阻断结构28B的杂质区域69pa及杂质区域69pb以包围杂质区域69n的形式设置于像素10X中。另外，在图14中，以在杂质区域69pa与杂质区域69pb之间存在边界的方式示出这两个区域，但如已经说明的那样，杂质区域69pa和杂质区域69pb是元件分离区域69的一部分，在它们之间不存在明确的边界。
如图14中示意性地示出的那样，在该例子中，阻断结构28B的杂质区域69pa及杂质区域69pb位于n型杂质区域68bn与信号检测电路14Xa侧的作为电荷蓄积区域的n型杂质区域67n之间。因此，能够通过阻断结构28B抑制多余的电荷从n型杂质区域68bn向信号检测电路14Xa的n型杂质区域67n的流入。通过以夹在对噪声抑制的要求相对严格的高灵敏度侧的信号检测电路14Xa的n型杂质区域67n和n型杂质区域68bn之间的方式配置阻断结构28B或阻断结构28A，能够有效地抑制漏电流引起的画质的劣化。另外，如从图14理解的那样，在图13中，以布线的形式图示了反馈线53a以及53b，但将信号检测晶体管22的源极与频带控制晶体管56电连接的结构以及将信号检测晶体管22b的源极与复位晶体管26b电连接的结构并不限定于布线的方式。
(第二实施方式)
图16A示意性地示出了根据本发明的第二实施方式的摄像装置具有的像素10E的示例性器件结构。参照图3A说明的像素10A与图16A所示的像素10E之间的主要不同点在于，像素10E具有阻断结构28E来代替阻断结构28A。另外，与像素10A相比，在该例子中，像素10E具有半导体基板60B来代替半导体基板60A。
与图3A所示的阻断结构28A相比，图16A所示的阻断结构28E中，取代杂质区域69n、杂质区域69pa及杂质区域69pb，在n型杂质区域68bn与n型杂质区域67n之间具有杂质区域69p和位于杂质区域69p中的p型的杂质区域69b。在此，杂质区域69p是元件分离区域69的一部分，典型地，以p型的扩散区域的形式设置在p型半导体层65p中。如图所示，在该例中，n型杂质区域68bn以及n型杂质区域67n也位于p型半导体层65p中。
位于杂质区域69p中的杂质区域69b在此是p型的扩散区域，具有比杂质区域69p高一位数左右的杂质浓度。杂质区域69b的杂质浓度例如可以为3*1019cm-3左右。与阻断结构28A中的杂质区域69n同样，阻断结构28E中的杂质区域69b的至少一部分也位于半导体基板60B的表面。
从半导体基板60B的法线方向观察像素10E时的元件布局可以与在图10例示的元件布局中将阻断结构28B置换为阻断结构28E的布局相同。即，p型的杂质浓度相对较高的杂质区域69b的至少一部分位于信号检测晶体管22的作为漏极区域的n型杂质区域68bn和作为电荷蓄积区域的n型杂质区域67n之间。
在上述第一实施方式中，由具有与构成信号检测电路的晶体管的栅极电极的导电型相同的导电型的杂质区域69n形成阻断结构。与此相对，在此，由具有与晶体管的栅极电极相反极性的导电型的杂质区域69b形成阻断结构28E。如该例所示，通过在n型杂质区域68bn和作为电荷蓄积区域的n型杂质区域67n之间设置例如p型的杂质区域69p，在杂质区域69p中形成具有更高的杂质浓度的杂质区域69b，也能够得到与第一实施方式的阻断结构28A相同的效果。
另外，在第一实施方式的阻断结构28A中，与杂质区域69n导电型不同的杂质区域69pa及杂质区域69pb夹着杂质区域69n地配置在半导体基板60A中。即，在杂质区域69n的下方未配置浓度比较高的p型的杂质区域。与此相对，在图16A所示的阻断结构28E中，杂质区域69b被杂质浓度相对较高的杂质区域69p包围。通过采用这样的配置，与以夹着杂质区域69b的方式配置n型的杂质区域的情况相比，能够抑制少数载流子从杂质区域69b的下方绕过去(日文：回り込み)，抑制少数载流子到达作为电荷蓄积区域的n型杂质区域67n。
在n型杂质区域68bn与n型杂质区域67n之间，通过形成相对较高的杂质浓度的杂质区域69b，能够使在n型杂质区域68bn产生并朝向n型杂质区域67n的电子在杂质区域69b的位置通过与多数载流子的再结合而消失。即，能够得到抑制多余的电荷从n型杂质区域68bn向n型杂质区域67n的混入而抑制漏电流的效果。在分离地配置的两个p型的杂质区域之间，代替通过配置杂质浓度较高的n型的杂质区域来形成阻断结构，通过在p型的杂质区域69p中形成导电型相同且杂质浓度相对较高的区域的配置来形成阻断结构。由此，能够减少半导体基板60B中的pn结的数量。因此，能够期待减少成为漏电流的原因的电荷的产生的效果。
(变形例)
图16B示意性地示出了根据第二实施方式的第一变形例的摄像装置具有的像素的器件结构。在图16B所例示的像素10Es中，半导体基板60B在n型半导体层62n上具有p型杂质区域63pr。p型杂质区域63pr的杂质浓度比p型半导体层65p高，例如可以为大约3*1018cm-3以上。在该例子中，p型杂质区域63pr选择性地形成于半导体基板60B内的俯视时与阻断结构28E以及作为电荷蓄积区域的n型杂质区域67n重叠的区域。
如图16B示意性地示出的那样，p型杂质区域63pr典型地不存在于n型杂质区域68bn的正下方。根据本发明人的研究，当在半导体基板60B中避开俯视时与n型杂质区域68bn重叠的区域而配置p型杂质区域63pr时，存在在n型杂质区域68bn的正下方n型半导体层62n朝向n型杂质区域68bn扩展的倾向。当n型半导体层62n与p型半导体层65p的边界接近n型杂质区域68bn时，在n型杂质区域68bn与其周围之间的pn结产生的电子容易向n型半导体层62n移动。结果，从n型杂质区域68bn向n型杂质区域67n移动的少数载流子减少，产生漏电流抑制的效果。
在图16B所例示的结构中，p型杂质区域63pr也不存在于n型杂质区域68an的正下方。通过避开在俯视时与n型杂质区域68an重叠的区域而配置p型杂质区域63pr，能够在n型杂质区域68an的正下方使n型半导体层62n朝向n型杂质区域68an扩大。因此，与避开n型杂质区域68bn的正下方而形成p型杂质区域63pr的情况相同，得到抑制在n型杂质区域68an与其周围之间的pn结产生的电子向n型杂质区域67n混入的效果。另外，p型杂质区域63pr例示第三杂质区域。
图17示意性地表示第二实施方式的第二变形例的摄像装置所具有的像素的器件结构。与图16B所示的像素10Es相比，图17所示的像素10F具有阻断结构28F来代替阻断结构28E。如图所示，阻断结构28F还包含与杂质区域69b连接的接触插塞Cp8。在此，接触插塞Cp8是通过p型杂质的掺杂而被赋予了导电性的多晶硅插塞。与参照图5说明的例子同样，接触插塞Cp8连接至电压线38。电压线38与图5、图9所示的例子相同，不与地址信号线34、复位信号线36以及导电结构89中的任一个电连接。
图18示意性地表示像素10F与电压供给电路48之间的电连接的例子。阻断结构28F具有能够经由电压线38对杂质区域69b施加规定的电压的结构。此外，在该示例中，通过将第二电压供给电路48b连接到阱触点62C，可以将期望的电压施加到n型半导体层62n。
在摄像装置100A动作时，电压供给电路48向杂质区域69b供给例如0V的电压。与此相对，从电压供给电路48b向n型半导体层62n施加例如0.5V的电压。即，杂质区域69b的电位及n型半导体层62n的电位可以被独立地控制。在图18所例示的结构中，通过在杂质区域69b连接电压线38，对杂质区域69b直接施加例如0V的规定的电压，但也可以将电压线38与上述的基板触点61C连接，经由支承基板61、p型区域64、p型半导体层65p以及杂质区域69p向杂质区域69b施加电压。但是，如图18所示，在不经由p型半导体层65p等而将电压线38与杂质区域69b连接的情况下，能够在去除从基板触点61C直至杂质区域69b的电阻成分的影响的同时对杂质区域69b供给电压，因此是有益的。
进而，也可以经由基板触点61C对杂质区域69p供给与施加于杂质区域69b的电压相同的电压。通过从像素10F的外部施加电压来固定杂质区域69p和69b的电位，从而能够更有效地抑制少数载流子向n型杂质区域67n的混入。向杂质区域69p和69b的电压的施加也可以通过单一的电压供给电路、例如电压供给电路48来执行。电压的施加不需要被恒常性地执行，只要在电荷蓄积期间内选择性地执行即可。
另外，在图17所例示的结构中，经由接触插塞Cp8从电压线38对杂质区域69b施加规定的电压，但也可以省略接触插塞Cp8而将金属布线与杂质区域69b连接。在该情况下，杂质区域69b具有大约3*1019cm-3以上的杂质浓度是有益的。
(第三实施方式)
图19和图20示出了根据本发明的第三实施方式的摄像装置。图19表示第三实施方式的摄像装置所具有的像素10G中的各元件的布局的一例，图20示出了图19所示的像素10G的示例性电路结构。
图19和图20所示的像素10G具有作为光电转换部12的光电二极管12B。在取代光电转换结构12A而应用光电二极管12B的情况下，省略图2所示的蓄积控制线31。复位晶体管26的漏极和源极中的一个与电荷蓄积节点FD连接，这一点与图2所示的结构相同。但是，这里，电源布线32连接到复位晶体管26的漏极和源极中的另一个。
像素10G包含与光电二极管12B连接的信号检测电路14G。与上述像素10A的信号检测电路14A相比，信号检测电路14G还具有连接在信号检测晶体管22的栅极与光电二极管12B之间的传输晶体管29。传输信号线39连接到传输晶体管29的栅极电极29e。传输信号线39例如具有与垂直扫描电路42的连接，通过垂直扫描电路42控制其电位。通过控制转移晶体管29的导通和截止，垂直扫描电路42可以控制由光电二极管12B产生的信号电荷向电荷蓄积节点FD转移的定时。
在该示例中，电荷蓄积节点FD是将信号检测晶体管22的栅极电极22e连接到光电二极管12B的节点。电荷蓄积节点FD与之前说明的例子相同，在其一部分中包含形成于半导体基板60A的n型杂质区域67n。在图19所例示的结构中，在俯视时，杂质浓度相对较低的p型杂质区域66p位于栅极电极26e以及29e之间。n型杂质区域67n位于p型杂质区域66p中。
在图19所示的例子中，也在n型杂质区域67n与n型杂质区域68bn之间配置有阻断结构28A。因此，能够通过阻断结构28A抑制朝向n型杂质区域67n移动的不需要的少数载流子向n型杂质区域67n的混入。在该例子中，与参照图14和图15说明的例子相同，阻断结构28A的杂质区域69pa及杂质区域69pb以包围杂质区域69n的形式设置于像素10G中。当然，上述的阻断结构28B、28E以及28F中的任一个都能够被应用以代替阻断结构28A。
【实施例】
通过模拟，验证了通过在像素中设置阻断结构而抑制漏电流的效果。在模拟中，使用市售的一般的器件模拟器。
图21示意性地示出模拟中使用的模型。在图21中，还示出了n型杂质的浓度分布。这里，假设与图5所示的像素10B相同的结构，设为在图21中以黑点GR所示的位置产生电子，通过求出其中的多少比例到达n型杂质区域67n，来评价漏电流的大小。在图21中，粗虚线表示pn结的位置，用双箭头s1表示的距离、用双箭头s2表示的距离、以及用双箭头s3表示的距离分别设定为90nm、390nm和50nm。在此，将n型杂质区域67n及n型杂质区域68bn的电位分别固定为0.5V及3.3V。另外，假设在阻断结构28B及n型半导体层62n上施加了0.5V的电压的状态而进行解析。
(实施例1)
图22和图23示出了与图5所示的像素10B基本上具有相同结构的实施例1相关的模拟结果。图22表示与各部分的电位相关的计算结果，图23表示与各部分的电流密度有关的计算结果。在以后的附图中，粗实线表示pn结的位置，矩形Ct表示基板触点的位置。
(实施例2)
接着，进行说明，如参照图3A说明的例子那样，作为实施例2的样品，假定p型半导体层63p覆盖n型半导体层62n的大致整个面的结构，换言之，代替在杂质区域69n的正下方的位置具有开口的p型半导体层63ps而配置p型半导体层63p的结构来进行分析。图24表示与实施例2的样品的各部分的电位相关的计算结果，图25表示与实施例2的样品的各部分的电流密度有关的计算结果。
(比较例1)
接着，进行说明，将从实施例2的样品去除了阻断结构28B后的结构设想为比较例1的样品来进行分析。图26表示与比较例1的样品的各部分的电位相关的计算结果，图27表示与比较例1的样品的各部分的电流密度有关的计算结果。
图28表示在n型杂质区域68bn的附近产生的电荷中流入n型杂质区域67n的电荷的比例的计算结果。在图28中，最右侧的定标表示与实施例1相关的计算结果，中央的定标表示与实施例2相关的计算结果。在图28中，最左侧的定标表示与比较例1相关的计算结果。
图28中，根据与实施例1、2相关的计算结果和与比较例1相关的计算结果，可知通过在像素中设置阻断结构，能够将漏电流降低5位数左右。另外，从与实施例1相关的计算结果和与实施例2相关的计算结果的比较出发，特别优选，如图5所示的像素10B所示，通过在p型半导体层63ps设置开口，在开口中配置杂质浓度相对较低的p型杂质区域66p，能够进一步降低漏电流2位数左右。
接着，进行说明，对于实施例1和实施例2的样品，通过计算各部分的电场的大小，验证了通过在构成阻断结构28B的杂质区域69n的正下方的位置配置p型杂质区域66p而引起的漏电流降低的效果。图29表示与实施例1的样品的各部分的电场有关的计算结果，图30表示与实施例2的样品的各部分的电场有关的计算结果。
关注杂质区域69n与n型半导体层62n中的位于杂质区域69n的正下方的部分之间的区域。由图29和图30的比较可知，在实施例2的样品中，作为n型半导体层62n与其上层之间的边界的pn结大致平坦，与此相对，在实施例1的样品中，n型半导体层62n与其上层之间的pn结在杂质区域69n的正下方朝向杂质区域69n***。因此，在实施例2的样品中，如图中粗点线所示，在杂质区域69n的正下方，电场小的区域比较大地存在，相对于此，在实施例1的样品中，这些粗点线的间隔变窄。
这启示了从n型杂质区域68bn朝向n型杂质区域67n的电荷的移动路径在杂质区域69n的正下方变窄。即，通过选择性地降低p型半导体层63ps中的位于杂质区域69n的正下方的部分的杂质浓度，从而n型杂质区域bn与n型杂质区域67n之间的电荷的移动路径变窄。因此，在n型杂质区域68bn及其周围产生并在半导体基板中移动的电荷按照电位梯度向杂质区域69n或n型半导体层62n行进，并被杂质区域69n或n型半导体层62n吸收。即，不需要的少数载流子向n型杂质区域67n的流入在杂质区域69n的位置被阻断，不需要的电流难以流入作为电荷蓄积区域的n型杂质区域67n，能够得到抑制漏电流的效果。
如以上说明的那样，根据本发明的实施例，提供了一种摄像设备，该摄像设备能够抑制漏电流的影响，从而能够以高画质进行摄像。另外，半导体基板中的杂质区域的导电型并不限定于上述各例所示的配置，也可以是将n型和p型相互替换的结构。另外，上述的信号检测晶体管22、地址晶体管24、复位晶体管26等各晶体管也可以是N沟道MOS，也可以是P沟道MOS。不需要将所有这些晶体管统一为N沟道MOS或P沟道MOS中的任一个。像素中的每个晶体管是N沟道MOS，在使用电子作为信号电荷的情况下，只要将这些晶体管各自的源极和漏极的配置互换即可。
工业实用性：
根据本发明的实施方式，提供一种能够抑制漏电流的影响来进行高画质的摄影的摄像装置。本发明的摄像装置例如对图像传感器、数码相机等有用。本发明的摄像装置能够用于医疗用照相机、机器人用照相机、安全照相机、搭载于车辆上使用的照相机等。
符号说明：
10、10A、10As 像素
10B、10C、10Ca、10Cb 像素
10E～10G、10Es 像素
10X、10Xa～10Xc 像素
12 光电转换部
12A、12Aa、12Ab 光电转换结构
12B 光电二极管
14A、14C、14G、14Xa、14Xb 信号检测电路
16A、16C、16Xa、16Xb 反馈电路
22、22b 信号检测晶体管
24、24b 地址晶体管
26、26b 复位晶体管
2828A、28B、28Bb、28E、28F 阻断结构
29 传输晶体管
31 蓄积控制线
32 电源布线
34、34b 地址信号线
35、35a、35b 垂直信号线
36、36b 复位信号线
38 电压线
42 垂直扫描电路
46 控制电路
48、48b 电压供给电路
50 反相放大器
51、51a、52、52b、53 电容元件
53、53a、53b 反馈线
55、55b 保护晶体管
56 频带控制晶体管
57 电源线
60、60A、60B、76 半导体基板
61 支承基板
61p、63p、63ps、65p、75p p型半导体层
62n n型半导体层
63pr、66p、66pa、76p p型杂质区域
64 p型区域
67n、77n n型杂质区域
68an～68dn n型杂质区域
69 元件分离区域
69n 杂质区域
69p、69pa、69pb、69b 杂质区域
89 导电结构
100、100A、100B 摄像装置
Cp8 接触插塞
FD、FDa、FDb 电荷蓄积节点

Claims (16)

1.一种摄像装置，具备：
光电转换部，对光进行光电转换而生成信号电荷；
半导体基板，包含含有第一导电型的杂质的第一半导体层；
电荷蓄积区域，是所述第一半导体层内的第二导电型的杂质区域，蓄积所述信号电荷；
第一晶体管，包含所述第一半导体层内的第二导电型的第一杂质区域作为源极和漏极中的一个；以及
阻断结构，位于所述电荷蓄积区域与所述第一晶体管之间，
所述阻断结构包含：
所述第一半导体层内的第一导电型的第二杂质区域；
所述第一半导体层内的第二导电型的第三杂质区域；以及
所述第一半导体层内的第一导电型的第四杂质区域，
在所述第一半导体层的表面，沿着从所述第一杂质区域朝向所述电荷蓄积区域的第一方向，依次配置有所述第二杂质区域、所述第三杂质区域以及所述第四杂质区域。
2.如权利要求1所述的摄像装置，其特征在于，
所述半导体基板包含：
支承基板，包含第一导电型的杂质；以及
第二半导体层，位于所述支承基板和所述第一半导体层之间，包含第二导电型的杂质。
3.如权利要求2所述的摄像装置，其特征在于，
所述半导体基板还包含含有第一导电型的杂质的第三半导体层，该第三半导体层位于所述第一半导体层与所述第二半导体层之间，
所述第三半导体层具有在俯视时与所述第三杂质区域重叠的开口，
位于所述开口内的部分的第一导电型的杂质浓度比所述第三半导体层的第一导电型的杂质浓度低。
4.如权利要求1～3中任一项所述的摄像装置，其特征在于，
还具备电压供给电路，
在所述信号电荷向所述电荷蓄积区域蓄积的期间，所述电压供给电路对所述第三杂质区域施加与所述第一半导体层成为反向偏压的第一电压、或者与所述第一半导体层成为等电位的第二电压。
5.根据权利要求4所述的摄像装置，其特征在于，
在所述期间，与所述第一电压不同的第三电压或作为0V的所述第二电压经由所述第一半导体层施加于所述第二杂质区域以及所述第四杂质区域。
6.根据权利要求5所述的摄像装置，其特征在于，
所述第三电压低于所述第一电压。
7.根据权利要求4所述的摄像装置，其特征在于，
在所述期间，对所述第三杂质区域和所述第二半导体层施加相同的电压。
8.根据权利要求1所述的摄像装置，其特征在于，
具备第二晶体管，该第二晶体管包含所述电荷蓄积区域作为源极和漏极中的一个，
对所述第三杂质区域以及所述第二晶体管的所述源极和所述漏极中的另一个施加相同的电压。
9.根据权利要求1所述的摄像装置，其特征在于，
所述第二杂质区域和所述第四杂质区域是包围所述第三杂质区域的连续的单一的杂质区域。
10.一种摄像装置，具备：
光电转换部，对光进行光电转换而生成信号电荷；
半导体基板，包含含有第一导电型的杂质的第一半导体层；
电荷蓄积区域，是所述第一半导体层内的第二导电型的杂质区域，蓄积所述信号电荷；
第一晶体管，包含所述第一半导体层内的第二导电型的第一杂质区域作为源极或漏极；以及
阻断结构，位于所述电荷蓄积区域与所述第一晶体管之间，
所述阻断结构包含：
所述第一半导体层内的第一导电型的第二杂质区域；以及
位于所述第二杂质区域内的第一导电型的第三杂质区域，其一部分位于所述第一半导体层的表面，该第三杂质区域的第一导电型的杂质浓度比所述第二杂质区域高。
11.如权利要求10所述的摄像装置，其特征在于，
所述半导体基板包含：
支承基板，包含第一导电型的杂质；以及
第二半导体层，位于所述支承基板与所述第一半导体层之间，包含第二导电型的杂质。
12.如权利要求11所述的摄像装置，其特征在于，
所述半导体基板还包含含有第一导电型的杂质的第四杂质区域，该第四杂质区域位于所述第一半导体层与所述第二半导体层之间，
所述第四杂质区域的第一导电型的杂质浓度高于所述第一半导体层的第一导电型的杂质浓度。
13.如权利要求12所述的摄像装置，其特征在于，
所述第四杂质区域在俯视时不与所述第一杂质区域重叠。
14.根据权利要求12所述的摄像装置，其特征在于，
具备第二晶体管，该第二晶体管包含所述电荷蓄积区域作为源极和漏极中的一个，
所述第四杂质区域在俯视时不与所述第二晶体管的所述源极和所述漏极中的另一个重叠。
15.根据权利要求10～14中任一项所述的摄像装置，其特征在于，
还具备电压供给电路，
在所述信号电荷向所述电荷蓄积区域蓄积的期间，所述电压供给电路将第一电压施加于所述第三杂质区域。
16.根据权利要求15所述的摄像装置，其特征在于，
在所述期间，与所述第一电压相同的电压经由所述支承基板施加于所述第二杂质区域。
CN201910327467.XA 2018-05-31 2019-04-23 摄像装置 Pending CN110556390A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018104989 2018-05-31
JP2018-104989 2018-05-31

Publications (1)

Publication Number Publication Date
CN110556390A true CN110556390A (zh) 2019-12-10

Family

ID=66589393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910327467.XA Pending CN110556390A (zh) 2018-05-31 2019-04-23 摄像装置

Country Status (4)

Country Link
US (3) US10615199B2 (zh)
EP (1) EP3576153A3 (zh)
JP (1) JP7262078B2 (zh)
CN (1) CN110556390A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022266991A1 (zh) * 2021-06-25 2022-12-29 京东方科技集团股份有限公司 光电传感器、图像传感器和电子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019212900A (ja) * 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
CN111048536A (zh) 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
FR3087982B1 (fr) * 2018-10-31 2020-12-04 Commissariat Energie Atomique Procede et circuit de multiplexage temporel d'acces concurrents a une ressource informatique
KR20210074654A (ko) * 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 이미지 센싱 장치
WO2022118617A1 (ja) * 2020-12-02 2022-06-09 パナソニックＩｐマネジメント株式会社 撮像装置
WO2022176491A1 (ja) * 2021-02-17 2022-08-25 パナソニックＩｐマネジメント株式会社 撮像装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019487A (ja) * 2004-07-01 2006-01-19 Nikon Corp 増幅型固体撮像素子
JP2006261411A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP2007299806A (ja) * 2006-04-27 2007-11-15 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
CN101106149A (zh) * 2006-07-10 2008-01-16 佳能株式会社 光电转换器件和具有光电转换器件的摄像***
US20110019052A1 (en) * 2009-07-27 2011-01-27 Canon Kabushiki Kaisha Photoelectric conversion device and image capturing system
US20110127592A1 (en) * 2009-11-30 2011-06-02 Sony Corporation Method of manufacturing semiconductor device, semiconductor device, solid-state imaging device, and solid-state imaging apparatus
US20160079297A1 (en) * 2014-09-12 2016-03-17 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP2016063216A (ja) * 2014-09-12 2016-04-25 パナソニックＩｐマネジメント株式会社 撮像装置
CN107845649A (zh) * 2016-09-20 2018-03-27 松下知识产权经营株式会社 摄像装置及其制造方法
US20180114811A1 (en) * 2012-06-26 2018-04-26 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method of manufacturing the device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234496A (ja) 2002-02-12 2003-08-22 Sony Corp 固体撮像装置およびその製造方法
JP5241759B2 (ja) 2002-06-27 2013-07-17 キヤノン株式会社 固体撮像装置
WO2012147302A1 (ja) 2011-04-28 2012-11-01 パナソニック株式会社 固体撮像装置及びそれを用いたカメラシステム
JP5971565B2 (ja) 2011-06-22 2016-08-17 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6108280B2 (ja) 2012-06-27 2017-04-05 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR102115619B1 (ko) * 2013-09-06 2020-05-27 에스케이하이닉스 시스템아이씨 주식회사 반도체 장치 및 그 제조방법
JP6152060B2 (ja) 2014-02-14 2017-06-21 キヤノン株式会社 固体撮像装置及びカメラ
JP2016115815A (ja) * 2014-12-15 2016-06-23 キヤノン株式会社 撮像装置および撮像システム
JP6390856B2 (ja) 2014-12-26 2018-09-19 パナソニックＩｐマネジメント株式会社 撮像装置
JP6323813B2 (ja) 2014-12-26 2018-05-16 パナソニックＩｐマネジメント株式会社 撮像装置
CN111968998A (zh) 2014-12-26 2020-11-20 松下知识产权经营株式会社 摄像装置
JP6307771B2 (ja) 2014-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 撮像装置
JP6696647B2 (ja) * 2015-03-31 2020-05-20 国立大学法人静岡大学 測長素子及び固体撮像装置
KR102456530B1 (ko) * 2015-09-09 2022-10-20 삼성전자주식회사 이미지 센서
JP2017152669A (ja) 2016-02-25 2017-08-31 パナソニックＩｐマネジメント株式会社 撮像装置
CN107195645B (zh) 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019487A (ja) * 2004-07-01 2006-01-19 Nikon Corp 増幅型固体撮像素子
JP2006261411A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP2007299806A (ja) * 2006-04-27 2007-11-15 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
CN101106149A (zh) * 2006-07-10 2008-01-16 佳能株式会社 光电转换器件和具有光电转换器件的摄像***
US20110019052A1 (en) * 2009-07-27 2011-01-27 Canon Kabushiki Kaisha Photoelectric conversion device and image capturing system
US20110127592A1 (en) * 2009-11-30 2011-06-02 Sony Corporation Method of manufacturing semiconductor device, semiconductor device, solid-state imaging device, and solid-state imaging apparatus
US20180114811A1 (en) * 2012-06-26 2018-04-26 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method of manufacturing the device
US20160079297A1 (en) * 2014-09-12 2016-03-17 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP2016063216A (ja) * 2014-09-12 2016-04-25 パナソニックＩｐマネジメント株式会社 撮像装置
CN107845649A (zh) * 2016-09-20 2018-03-27 松下知识产权经营株式会社 摄像装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022266991A1 (zh) * 2021-06-25 2022-12-29 京东方科技集团股份有限公司 光电传感器、图像传感器和电子装置

Also Published As

Publication number Publication date
US20220059584A1 (en) 2022-02-24
US20200194477A1 (en) 2020-06-18
US11532653B2 (en) 2022-12-20
US10615199B2 (en) 2020-04-07
JP2019212901A (ja) 2019-12-12
JP2023073519A (ja) 2023-05-25
US20190371840A1 (en) 2019-12-05
EP3576153A3 (en) 2020-02-26
US11195865B2 (en) 2021-12-07
EP3576153A2 (en) 2019-12-04
JP7262078B2 (ja) 2023-04-21

Similar Documents

Publication Publication Date Title
JP7262078B2 (ja) 撮像装置
CN107124565B (zh) 摄像装置
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
US11631707B2 (en) Imaging device
US8284283B2 (en) Amplification type solid state imaging device
EP3896738B1 (en) Imaging device
KR100820520B1 (ko) 고체촬상장치
JP2018195803A (ja) 撮像装置、および、カメラシステム
CN109300924B (zh) 摄像装置
CN109326618B (zh) 摄像装置
WO2020137188A1 (ja) 撮像装置
JP6689936B2 (ja) 撮像装置の製造方法
CN110970453A (zh) 摄像装置
JP6813971B2 (ja) 光電変換装置及び撮像システム
JP7511193B2 (ja) 撮像装置
WO2020170658A1 (ja) 撮像装置
US20230290793A1 (en) Imaging device
JP7511187B2 (ja) 撮像装置
WO2022196155A1 (ja) 撮像装置及びその駆動方法
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置
CN111095560A (zh) 摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination