JP6079502B2 - 固体撮像素子および電子機器 - Google Patents

固体撮像素子および電子機器 Download PDF

Info

Publication number
JP6079502B2
JP6079502B2 JP2013169553A JP2013169553A JP6079502B2 JP 6079502 B2 JP6079502 B2 JP 6079502B2 JP 2013169553 A JP2013169553 A JP 2013169553A JP 2013169553 A JP2013169553 A JP 2013169553A JP 6079502 B2 JP6079502 B2 JP 6079502B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
solid
electrode
separation groove
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013169553A
Other languages
English (en)
Other versions
JP2015038931A (ja
Inventor
秀晃 富樫
秀晃 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013169553A priority Critical patent/JP6079502B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201480042659.1A priority patent/CN105409002B/zh
Priority to KR1020237030007A priority patent/KR20230132617A/ko
Priority to CN201910141140.3A priority patent/CN110047856B/zh
Priority to KR1020167000612A priority patent/KR102349538B1/ko
Priority to CN202310685454.6A priority patent/CN116705815A/zh
Priority to KR1020217042853A priority patent/KR102482051B1/ko
Priority to CN201910141497.1A priority patent/CN110010549B/zh
Priority to CN202310681441.1A priority patent/CN116705814A/zh
Priority to KR1020227044398A priority patent/KR102576328B1/ko
Priority to US14/911,538 priority patent/US9698188B2/en
Priority to PCT/JP2014/070842 priority patent/WO2015025723A1/ja
Priority to CN201910141174.2A priority patent/CN110047857B/zh
Publication of JP2015038931A publication Critical patent/JP2015038931A/ja
Application granted granted Critical
Publication of JP6079502B2 publication Critical patent/JP6079502B2/ja
Priority to US15/619,077 priority patent/US10529765B2/en
Priority to US16/698,756 priority patent/US11094730B2/en
Priority to US17/374,586 priority patent/US11862655B2/en
Priority to US18/517,263 priority patent/US20240096922A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、いわゆる縦方向分光型に好適な固体撮像素子およびこの固体撮像素子を備えた電子機器に関する。
デジタルビデオカメラ、デジタルスチルカメラ、携帯電話やスマートフォン等に搭載される固体撮像装置として、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor ）イメージセンサが挙げられる。ＣＭＯＳイメージセンサでは、光電変換素子であるフォトダイオードのｐｎ接合容量に蓄積した光電荷が、ＭＯＳトランジスタを介して読み出される。
既存の固体撮像装置では、赤、緑および青の画素を平面上に並べた画素配列が広く用いられているが、この構成では、画素間の補間処理を行って色信号を生成することに伴い、偽色が発生する。そのため、同一画素の縦方向に赤、緑および青の光電変換領域を積層した縦方向分光型の固体撮像素子が検討されている。例えば特許文献１には、半導体基板内に青および赤のフォトダイオードを積層し、半導体基板の受光面側（裏面側、第１面側）に有機光電変換膜を用いた緑の光電変換素子を設けた固体撮像素子が記載されている。
特開２０１１−２９３３７号公報
特許文献１では、緑の光電変換素子で生じた電荷は、半導体基板を貫通する導電性プラグを通じて半導体基板の配線層側（表面側、第２面側）のｎ型半導体領域に蓄積されると説明されている。導電性プラグは、半導体基板の第１面側の光電変換素子からの電荷を半導体基板の第２面側に良好に転送し、変換効率などの特性を高めるために重要であるが、導電性プラグの構成については未だ検討の余地が残されていた。
本開示はかかる問題点に鑑みてなされたもので、その目的は、特性を高めることが可能な固体撮像素子およびこの固体撮像素子を備えた電子機器を提供することにある。
本開示に係る第１の固体撮像素子は、半導体基板の第１面側に設けられた光電変換素子と、光電変換素子に接続され、半導体基板の第１面と第２面との間に設けられた貫通電極と、分離溝を充填し、絶縁性を有する誘電体層と、貫通電極と半導体基板との間に設けられた分離溝と、分離溝の外側面、内側面および底面と、半導体基板の第１面とに設けられた固定電荷を有する膜とを備えたものである。
本開示の第１の固体撮像素子では、貫通電極と半導体基板とが、分離溝および誘電体層で充填で分離されているので、貫通電極と半導体基板との間に生じる静電容量が低減され、変換効率などの特性が向上する。また、分離溝の外側面、内側面および底面と、半導体基板の第１面とに固定電荷を有する膜を設けることにより、暗電流の発生が低減される。
本開示に係る第２の固体撮像素子は、半導体基板の第１面側に設けられた光電変換素子と、光電変換素子に接続され、半導体基板の第１面と第２面との間に設けられた貫通電極と、貫通電極と半導体基板との間に設けられた分離溝と、分離溝の外側面を被覆する外側誘電体層と、分離溝の内側面を被覆する内側誘電体層と、外側誘電体層と内側誘電体層との間に設けられた空洞とを備えたものである。
本開示の第２の固体撮像素子では、貫通電極と半導体基板とが、分離溝、外側誘電体層、内側誘電体層および空洞で分離されているので、貫通電極と半導体基板との間に生じる静電容量が低減され、変換効率などの特性が向上する。
本開示に係る第３の固体撮像素子は、半導体基板の第１面側に設けられた光電変換素子と、光電変換素子に接続され、半導体基板の第１面と第２面との間に設けられた貫通電極と、貫通電極と半導体基板との間に設けられた分離溝と、分離溝の外側面、内側面および底面と、半導体基板の第１面とに設けられた固定電荷を有する膜と、半導体基板の第２面に設けられたアンプトランジスタおよびフローティングディフュージョンとを有するものであり、光電変換素子は、貫通電極を介して、アンプトランジスタのゲートとフローティングディフュージョンとに接続されている。
本開示の第３の固体撮像素子では、半導体基板の第１面側の光電変換素子で生じた電荷は、貫通電極を介して半導体基板の第２面側に転送され、フローティングディフュージョンに蓄積される。アンプトランジスタは、光電変換素子で生じた電荷量を電圧に変調する。
本開示に係る第１の電子機器は、上記本開示に係る第１の固体撮像素子を有するものである。
本開示に係る第２の電子機器は、上記本開示に係る第２の固体撮像素子を有するものである。
本開示に係る第３の電子機器は、上記本開示に係る第３の固体撮像素子を有するものである。
本開示の第１ないし第３の電子機器では、上記本開示の第１ないし第３の固体撮像素子により撮像がなされる。
本開示の第１の固体撮像素子、または本開示の第１の電子機器によれば、貫通電極と半導体基板とを、分離溝および誘電体層で分離するようにしている。よって、貫通電極と半導体基板との間に生じる静電容量を低減させ、変換効率などの特性を高めることが可能となる。また、分離溝の外側面、内側面および底面と、半導体基板の第１面とに固定電荷を有する膜を設けるようにしたので、暗電流を低減することが可能となる。
本開示の第２の固体撮像素子、または本開示の第２の電子機器によれば、貫通電極と半導体基板とを、分離溝、外側誘電体層、内側誘電体層および空洞で分離するようにしている。よって、貫通電極と半導体基板との間に生じる静電容量を低減させ、変換効率などの特性を高めることが可能となる。
本開示の第３の固体撮像素子、または本開示の第３の電子機器によれば、貫通電極と半導体基板とを、分離溝および誘電体層で分離して分離溝の外側面、内側面および底面と、半導体基板の第１面とに固定電荷を有する膜を設け、さらに、光電変換素子を、貫通電極を介して、アンプトランジスタのゲートとフローティングディフュージョンとに接続するようにしている。よって、半導体基板の第１面側の光電変換素子で生じた電荷を、貫通電極を介して半導体基板の第２面側に良好に転送し、特性を高めることが可能となる。
本開示の第１の実施の形態に係る固体撮像素子の構成を表す断面図である。 図１に示した固体撮像素子を四つ並べた構成を表す平面図である。 図１に示した固体撮像素子の製造方法を工程順に表す断面図である。 図３に続く工程を表す断面図である。 図４に続く工程を表す断面図である。 図５に続く工程を表す断面図である。 図６続く工程を表す断面図である。 図７に続く工程を表す断面図である。 本開示の第２の実施の形態に係る固体撮像素子の構成を表す断面図である。 図９に示した固体撮像素子の製造方法を工程順に表す断面図である。 図１０に続く工程を表す断面図である。 図１１に続く工程を表す断面図である。 図１２に続く工程を表す断面図である。 図１３に続く工程を表す断面図である。 図１４に続く工程を表す断面図である。 図１５に続く工程を表す断面図である。 図１６に続く工程を表す断面図である。 図１７に続く工程を表す断面図である。 変形例１に係る固体撮像素子の構成を表す断面図である。 本開示の第３の実施の形態に係る固体撮像素子の構成を表す断面図である。 図２０に示した固体撮像素子の製造方法を工程順に表す断面図である。 図２１に続く工程を表す断面図である。 本開示の第４の実施の形態に係る固体撮像素子の構成を表す断面図である。 図２０に示した固体撮像素子の製造方法の一工程を表す断面図である。 変形例２に係る固体撮像素子の構成を表す断面図である。 固体撮像装置の機能ブロック図である。 適用例に係る電子機器の機能ブロック図である。
以下、本開示における実施形態について、図面を参照して詳細に説明する。尚、説明する順序は、下記の通りである。
１．第１の実施の形態（固体撮像素子；貫通電極を半導体により構成し、貫通電極の周囲の分離溝内に空洞を設ける例）
２．第２の実施の形態（固体撮像素子；貫通電極を金属により構成し、貫通電極の周囲の分離溝内に空洞を設ける例）
３．変形例１（分離溝の外側面に熱酸化膜を設ける例）
４．第３の実施の形態（固体撮像素子；貫通電極を半導体により構成し、貫通電極の周囲の分離溝を誘電体層で充填する例）
５．第４の実施の形態（固体撮像素子；貫通電極を金属により構成し、貫通電極の周囲の分離溝を誘電体層で充填する例）
６．変形例２（分離溝の外側面に熱酸化膜を設ける例）
７．固体撮像装置の全体構成例
８．適用例（電子機器の例）
（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る固体撮像素子１０の断面構成を表したものである。この固体撮像素子１０は、例えばデジタルスチルカメラ，ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサなどの固体撮像装置（後述）において一つの画素を構成するものである。
この固体撮像素子１０は、例えば、一つの光電変換素子２０と、二つのフォトダイオードＰＤ１，ＰＤ２とを半導体基板３０の厚み方向に積層した、いわゆる縦方向分光型のものである。光電変換素子２０は、半導体基板３０の第１面（裏面）３０Ａ側に設けられている。フォトダイオードＰＤ１，ＰＤ２は、半導体基板３０内に設けられ、半導体基板３０の厚み方向に積層されている。
光電変換素子２０と、フォトダイオードＰＤ１，ＰＤ２とは、互いに異なる波長域の光を選択的に検出して光電変換を行う。具体的には、光電変換素子２０は、緑（Ｇ）の色信号を取得する。フォトダイオードＰＤ１，ＰＤ２は、吸収係数の違いにより、それぞれ、青（Ｂ）および赤（Ｒ）の色信号を取得する。これにより、この固体撮像素子１０では、カラーフィルタを用いることなく一つの画素において複数種類の色信号を取得可能となっている。
なお、本実施の形態では、光電変換によって生じる電子およびホールの対のうち、電子を信号電荷として読み出す場合（Ｎ型半導体領域を光電変換層とする場合）について説明する。また、図中において、「Ｐ」「Ｎ」に付した「＋（プラス）」は、Ｐ型またはＮ型の不純物濃度が高いことを表し、「＋＋」はＰ型またはＮ型の不純物濃度が「＋」よりも更に高いことを表している。
半導体基板３０の第２面（表面）３０Ｂには、例えば、フローティングディフュージョン（浮遊拡散層）ＦＤ１，ＦＤ２，ＦＤ３と、縦型トランジスタ（転送トランジスタ）Ｔｒ１と、転送トランジスタＴｒ２と、アンプトランジスタ（変調素子）ＡＭＰと、リセットトランジスタＲＳＴと、多層配線４０とが設けられている。多層配線４０は、例えば、配線層４１，４２，４３を絶縁膜４４内に積層した構成を有している。
なお、図面では、半導体基板３０の第１面３０Ａ側を光入射側Ｓ１、第２面３０Ｂ側を配線層側Ｓ２と表している。
光電変換素子２０は、例えば、下部の透明電極２１と、光電変換膜２２と、上部の透明電極２３とを、半導体基板３０の第１面３０Ａの側からこの順に積層した構成を有している。透明電極２１は、一つ一つの固体撮像素子１０ごとに分離されている。光電変換膜２２および透明電極２３は、複数の固体撮像素子１０に共通した連続層として設けられている。半導体基板３０の第１面３０Ａと透明電極２１との間には、例えば、固定電荷を有する膜２４と、絶縁性を有する誘電体層２５と、層間絶縁膜２６とが設けられている。透明電極２３の上には、保護膜２７が設けられている。保護膜２７の上方には、平坦膜等の光学部材およびオンチップレンズ（いずれも図示せず）が配設されている。
半導体基板３０の第１面３０Ａと第２面３０Ｂとの間には、貫通電極５０が設けられている。光電変換素子２０は、貫通電極５０を介して、アンプトランジスタＡＭＰのゲートＧａｍｐと、フローティングディフュージョンＦＤ３とに接続されている。これにより、この固体撮像素子１０では、半導体基板３０の第１面３０Ａ側の光電変換素子２０で生じた電荷を、貫通電極５０を介して半導体基板３０の第２面３０Ｂ側に良好に転送し、特性を高めることが可能となっている。
貫通電極５０は、光電変換素子２０とアンプトランジスタＡＭＰのゲートＧａｍｐおよびフローティングディフュージョンＦＤ３とのコネクタとしての機能を有すると共に、光電変換素子２０において生じた電荷（ここでは電子）の伝送経路となるものである。貫通電極５０の下端は、例えば、下部第１コンタクト５１を介して、多層配線４０の配線層４１内の接続部４１Ａに接続されている。接続部４１Ａと、アンプトランジスタＡＭＰのゲートＧａｍｐとは、下部第２コンタクト５２により接続されている。接続部４１Ａと、フローティングディフュージョンＦＤ３とは、下部第３コンタクト５３により接続されている。貫通電極５０の上端は、例えば、上部コンタクト５４を介して下部透明電極２１に接続されている。
図２は、固体撮像素子１０を、半導体基板３０の第２面３０Ｂの側から見た平面構成を表したものであり、四つの固体撮像素子１０を二行×二列に配置した例を表している。貫通電極５０は、固体撮像素子１０の各々に、光電変換素子２０ごとに設けられていることが好ましい。すなわち、光電変換素子２０の下部の透明電極２１が固体撮像素子１０ごとに分離されていることに伴い、貫通電極５０も光電変換素子２０ごとに設けられることになる。
図１および図２に示したように、フローティングディフュージョンＦＤ３の隣には、リセットトランジスタＲＳＴのリセットゲートＧｒｓｔが配置されていることが好ましい。これにより、フローティングディフュージョンＦＤ３に蓄積された電荷を、リセットトランジスタＲＳＴによりリセットすることが可能となる。
なお、図２には、光電変換素子２０からの電荷を扱うアンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴのみを表している。フォトダイオードＰＤ１，ＰＤ２に関する転送トランジスタＴｒ１，Ｔｒ２は、図２には図示しないが、空いている領域に適宜設置されている。
図１に示した貫通電極５０は、半導体基板３０を貫通すると共に、分離溝６０により半導体基板３０とは分離されている。貫通電極５０は、例えば、半導体基板３０と同じ半導体、例えばシリコン（Ｓｉ）により構成され、Ｎ型またはＰ型の不純物が注入される（図１では例えばＰ＋）ことにより抵抗値が低減されていることが好ましい。また、貫通電極５０の上端部および下端部には、高濃度不純物領域（図１では例えばＰ＋＋）が設けられ、上部コンタクト５４との接続抵抗および下部第１コンタクト５１との接続抵抗が更に低減されていることが好ましい。
図１に示したように、分離溝６０の外側面６１、内側面６２および底面６３は、絶縁性を有する誘電体層２５により被覆されている。誘電体層２５は、例えば、分離溝６０の外側面６１を被覆する外側誘電体層２５Ａと、分離溝６０の内側面６２を被覆する内側誘電体層２５Ｂとを有している。外側誘電体層２５Ａと内側誘電体層２５Ｂとの間には、空洞７０が設けられていることが好ましい。つまり、分離溝６０は環状または輪状であり、空洞７０は分離溝６０と同心円をなす環状または輪状である。これにより、貫通電極５０と半導体基板３０との間に生じる静電容量を低減させ、変換効率を高めると共に遅延（残像）を抑えることが可能となる。
以下、このことについて説明する。上述したように、貫通電極５０はＰ＋シリコンなどの導電性材料により構成され、貫通電極５０と半導体基板３０との間には誘電体層２５が設けられている。貫通電極５０は半導体基板３０を貫通し、アンプトランジスタＡＭＰおよびフローティングディフュージョンＦＤ３に接続されているので、貫通電極５０と半導体基板３０との間に生じる静電容量を低減することが望ましい。静電容量を低減させるためには、以下の三つの対応が考えられる。一つ目は、貫通電極５０の側壁の面積を減らすことである。二つ目は、貫通電極５０と半導体基板３０との距離ｄを増大させることである。三つ目は、貫通電極５０と半導体基板３０との間の絶縁体の誘電率を下げることである。
一つ目の貫通電極５０の側壁の面積の縮小は、半導体基板３０の厚さを薄くしたり、貫通電極５０の径を小さくしたりすることで可能となる。しかしながら、フォトダイオードＰＤ１，ＰＤ２の領域が小さくなったり、半導体基板３０の加工プロセスの難易度が上がる可能性がある。二つ目の貫通電極５０と半導体基板３０との距離ｄの増大は、比較的容易な対応であるが、素子面積の拡大につながる。
本実施の形態では、分離溝６０内に空洞７０を設けることにより、上記の三つ目の対応、つまり貫通電極５０と半導体基板３０との間の絶縁体の誘電率を下げるようにしたものである。空洞７０内には水素や窒素等の気体が存在しているが、例えばＴＥＯＳ（Tetraethyl orthosilicate）膜等の固体の誘電体に比べてその誘電率は低く、真空の誘電率に近い。そのため、貫通電極５０と半導体基板３０との間の容量を劇的に低減することが可能となる。
なお、空洞７０のサイズばらつきは、固体撮像素子１０が集合した固体撮像装置（後述）内またはウェハ内においてできるだけ小さいことが好ましく、例えばプラスマイナス１０％以下であることが好ましい。貫通電極５０と半導体基板３０との間の容量は、空洞７０のサイズに敏感であるからである。
また、この固体撮像素子１０では、図１に示したように、分離溝６０の外側面６１の半導体基板３０内には、貫通電極５０と同じ導電型（Ｎ型またはＰ型）の不純物領域（図１ではＰ＋）が設けられていることが好ましい。更に、分離溝６０の外側面６１、内側面６２および底面６３と、半導体基板３０の第１面３０Ａとに、固定電荷を有する膜２４が設けられていることが好ましい。具体的には、例えば、分離溝６０の外側面６１の半導体基板３０内にＰ型の不純物領域（図１のＰ＋）を設けると共に、固定電荷を有する膜２４として負の固定電荷を有する膜を設けることが好ましい。これにより、暗電流を低減することが可能となる。
以下、このことについて説明する。すなわち、縦方向分光の固体撮像素子１０では、貫通電極５０および分離溝６０を、半導体基板３０内のフォトダイオードＰＤ１，ＰＤ２に近接させた状態で、光電変換素子２０ごとに設ける。貫通電極５０および分離溝６０の表面は、半導体基板３０の表面と異なり、ドライエッチング等で加工した表面となるので、一般的に欠陥準位が多い。そのため、貫通電極５０および分離溝６０に隣接するフォトダイオードＰＤ１，ＰＤ２の暗電流や白点が増加するおそれがある。
ここでは、暗電流や白点を低減させるため、分離溝６０の外側面６１の半導体基板３０内にＰ型の不純物領域（図１のＰ＋）を設け、更に、固定電荷を有する膜２４として負の固定電荷を有する膜を設けるようにしている。負の固定電荷を有する膜２４が誘起する電界により、分離溝６０の外側面６１にホール蓄積（ホールアキュミュレーション）層が形成される。このホール蓄積層によって、分離溝６０の外側面６１からの電子の発生が抑制される。また、分離溝６０の外側面６１から電荷（電子）が発生した場合でも、発生した電子は拡散する途中のホール蓄積層で消滅するので、暗電流が低減される。
以下、各部の構成や材料等について説明する。
光電変換素子２０は、例えば４９５ｎｍ〜５７０ｎｍの波長域の一部または全部の波長域に対応する緑色光を光電変換するものである。透明電極２１，２３は、例えば、光透過性を有する導電膜により構成され、例えばＩＴＯ（インジウムスズ酸化物）により構成されている。光電変換膜２２は、選択的な波長域の光を光電変換する一方、他の波長域の光を透過させる有機光電変換材料よりなる有機膜である。光電変換膜２２は、例えば、ローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料により構成されている。なお、光電変換素子２０には、透明電極２１，２３および光電変換膜２２以外にも、下地層，電子ブロック層，バッファ層などの図示しない他の層が設けられていてもよい。
固定電荷を有する膜２４は、正の固定電荷を有する膜でもよいし、負の固定電荷を有する膜でもよい。負の固定電荷を有する膜の材料としては、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタンなどが挙げられる。また上記以外の材料としては酸化ランタン、酸化プラセオジム、酸化セリウム、酸化ネオジム、酸化プロメチウム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロシウム、酸化ホルミウム、酸化ツリウム、酸化イッテルビウム、酸化ルテチウム、酸化イットリウム、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜なども可能である。
固定電荷を有する膜２４は、２種類以上の膜を積層した構成を有していてもよい。それにより、例えば負の固定電荷を有する膜の場合にはホール蓄積層としての機能を更に高めることが可能である。
誘電体層２５の材料は特に限定されないが、例えば、シリコン酸化膜、ＴＥＯＳ、シリコン窒化膜、シリコン酸窒化膜を含む。
層間絶縁膜２６は、例えば、シリコン酸化膜により構成されている。保護膜２７は、例えば、シリコン窒化膜により構成されている。
半導体基板３０は、例えば、ｎ型のシリコン（Ｓｉ）基板により構成され、所定領域にｐウェル３１を有している。ｐウェル３１の第２面３０Ｂには、上述した縦型トランジスタＴｒ１，転送トランジスタＴｒ２，アンプトランジスタＡＭＰ，リセットトランジスタＲＳＴ等が設けられている。また、半導体基板３０の周辺部には、ロジック回路等からなる周辺回路（図示せず）が設けられている。
フォトダイオードＰＤ１，ＰＤ２は、それぞれ、半導体基板３０の所定領域にＰＮ接合を有する。フォトダイオードＰＤ１，ＰＤ２は、シリコン基板において光の入射深さに応じて吸収される光の波長が異なることを利用して縦方向に光を分光することを可能としたものである。フォトダイオードＰＤ１は、青色光を選択的に検出して青色に対応する信号電荷を蓄積させるものであり、青色光を効率的に光電変換可能な深さに設置されている。フォトダイオードＰＤ２は、赤色光を選択的に検出して赤色に対応する信号電荷を蓄積させるものであり、赤色光を効率的に光電変換可能な深さに設置されている。なお、青（Ｂ）は、例えば４５０ｎｍ〜４９５ｎｍの波長域、赤（Ｒ）は、例えば６２０ｎｍ〜７５０ｎｍの波長域にそれぞれ対応する色であり、フォトダイオードＰＤ１，ＰＤ２はそれぞれ、各波長域のうちの一部または全部の波長域の光を検出可能となっていればよい。
フォトダイオードＰＤ１は、例えば、ホール蓄積層となるＰ＋領域と、電子蓄積層となるＮ領域とを含んで構成されている。フォトダイオードＰＤ２は、例えば、ホール蓄積層となるＰ＋領域と、電子蓄積層となるＮ領域とを有する（Ｐ−Ｎ−Ｐの積層構造を有する）。フォトダイオードＰＤ１のＮ領域は、縦型トランジスタＴｒ１に接続されている。フォトダイオードＰＤ１のＰ＋領域は、縦型トランジスタＴｒ１に沿って屈曲し、フォトダイオードＰＤ２のＰ＋領域につながっている。
縦型トランジスタＴｒ１は、フォトダイオードＰＤ１において発生し、蓄積された、青色に対応する信号電荷（本実施の形態では電子）を、フローティングディフュージョンＦＤ１に転送する転送トランジスタである。フォトダイオードＰＤ１は半導体基板３０の第２面３０Ｂから深い位置に形成されているので、フォトダイオードＰＤ１の転送トランジスタは縦型トランジスタＴｒ１により構成されていることが好ましい。
転送トランジスタＴｒ２は、フォトダイオードＰＤ２において発生し、蓄積された、赤色に対応する信号電荷（本実施の形態では電子）を、フローティングディフュージョンＦＤ２に転送するものであり、例えばＭＯＳトランジスタにより構成されている。
アンプトランジスタＡＭＰは、光電変換素子２０で生じた電荷量を電圧に変調する変調素子であり、例えばＭＯＳトランジスタにより構成されている。
リセットトランジスタＲＳＴは、光電変換素子２０からフローティングディフュージョンＦＤ３に転送された電荷をリセットするものであり、例えばＭＯＳトランジスタにより構成されている。
下部第１〜第３コンタクト５１〜５３および上部コンタクト５４は、例えば、ＰＤＡＳ（Phosphorus Doped Amorphous Silicon）等のドープされたシリコン材料、または、アルミニウム、タングステン、チタン、コバルト、ハフニウム、タンタル等の金属材料により構成されている。
この固体撮像素子１０は、例えば、次のようにして製造することができる。
図３ないし図８は、この固体撮像素子１０の製造方法を工程順に表したものである。まず、図３に示したように、半導体基板３０内に、第１の導電型のウェルとして例えばｐウェル３１を形成し、このｐウェル３１内に第２の導電型（例えばＮ型）のフォトダイオードＰＤ１，ＰＤ２を形成する。半導体基板３０の第１面３０Ａ近傍にはＰ＋領域を形成する。
また、同じく図３に示したように、貫通電極５０および分離溝６０の形成予定領域に、半導体基板３０の第１面３０Ａから第２面３０Ｂまで貫通する不純物領域（Ｐ＋領域）を形成する。更に、貫通電極５０の上端部および下端部の形成予定領域には高濃度不純物領域（Ｐ＋＋領域）を形成する。
半導体基板３０の第２面３０Ｂには、同じく図３に示したように、フローティングディフュージョンＦＤ１〜ＦＤ３となるＮ＋領域を形成したのち、ゲート絶縁膜３２と、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴの各ゲートを含むゲート配線３３とを形成する。これにより、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴを形成する。更に、半導体基板３０の第２面３０Ｂ上に、下部第１〜第３コンタクト５１〜５３、接続部４１Ａを含む配線層４１〜４３、絶縁膜４４からなる多層配線４０を形成する。
半導体基板３０の基体としては、例えば、半導体基板３０と、埋込み酸化膜（図示せず）と、保持基板（図示せず）とを積層したＳＯＩ（Silicon on Insulator）基板を用いる。埋込み酸化膜および保持基板は、図３には図示しないが、半導体基板３０の第１面３０Ａに接合されている。イオン注入後、アニール処理を行う。
次いで、図４に示したように、半導体基板３０の第２面３０Ｂ側（多層配線４０）に支持基板（図示せず）または他の半導体基体等を接合して、上下反転する。続いて、半導体基板３０をＳＯＩ基板の埋込み酸化膜および保持基板から分離し、半導体基板３０の第１面３０Ａを露出させる。以上の工程は、イオン注入およびＣＶＤ（Chemical Vapor Deposition）等、通常のＣＭＯＳプロセスで使用されている技術にて行うことが可能である。
そののち、図５に示したように、例えばドライエッチングにより半導体基板３０を第１面３０Ａ側から加工し、輪状あるいは環状の分離溝６０を形成する。
分離溝６０の深さは、図５の矢印Ｄ６０Ａに示したように、半導体基板３０を第１面３０Ａから第２面３０Ｂまで貫通してゲート絶縁膜３２に達することが好ましい。更に、分離溝６０の底面６３での絶縁効果をより高めるためには、分離溝６０は、図５の矢印Ｄ６０Ｂに示したように、半導体基板３０およびゲート絶縁膜３２を貫通して多層配線４０の絶縁膜４４に達することが好ましい。図５には、分離溝６０が半導体基板３０およびゲート絶縁膜３２を貫通している場合を表している。
分離溝６０を形成したのち、図６に示したように、分離溝６０の外側面６１、内側面６２および底面６３と、半導体基板３０の第１面３０Ａとに、例えば負の固定電荷を有する膜２４を形成する。負の固定電荷を有する膜２４として、２種類以上の膜を積層してもよい。それにより、ホール蓄積層としての機能をより高めることが可能となる。
負の固定電荷を有する膜２４を形成したのち、図７に示したように、外側誘電体層２５Ａおよび内側誘電体層２５Ｂを有する誘電体層２５を形成する。このとき、誘電体層２５の膜厚および成膜条件を適切に調節することで、分離溝６０内において、外側誘電体層２５Ａと内側誘電体層２５Ｂとの間に空洞７０を形成する。
誘電体層２５および空洞７０を形成したのち、図８に示したように、層間絶縁膜２６および上部コンタクト５４を形成し、上部コンタクト５４を貫通電極５０の上端に接続する。そののち、図１に示したように、下部透明電極２１，光電変換膜２２および上部透明電極２３、保護膜２７を形成する。最後に、平坦膜等の光学部材およびオンチップレンズ（図示せず）を配設する。以上により、図１に示した固体撮像素子１０が完成する。
この固体撮像素子１０では、光電変換素子２０に、オンチップレンズ（図示せず）を介して光が入射すると、この光は、光電変換素子２０、フォトダイオードＰＤ１，ＰＤ２の順に通過し、その通過過程において緑、青、赤の色光毎に光電変換される。以下、各色の信号取得動作について説明する。
（光電変換素子２０による緑色信号の取得）
光電変換素子１０へ入射した光のうち、まず、緑色光が、光電変換素子２０において選択的に検出（吸収）され、光電変換される。
光電変換素子２０は、貫通電極５０を介して、アンプトランジスタＡＭＰのゲートＧａｍｐとフローティングディフュージョンＦＤ３とに接続されている。よって、光電変換素子２０で発生した電子・ホール対のうちの電子が、透明電極２１側から取り出され、貫通電極５０を介して半導体基板３０の第２面３０Ｂ側へ転送され、フローティングディフュージョンＦＤ３に蓄積される。これと同時に、アンプトランジスタＡＭＰにより、光電変換素子２０で生じた電荷量が電圧に変調される。
また、フローティングディフュージョンＦＤ３の隣には、リセットトランジスタＲＳＴのリセットゲートＧｒｓｔが配置されている。これにより、フローティングディフュージョンＦＤ３に蓄積された電荷は、リセットトランジスタＲＳＴによりリセットされる。
ここでは、光電変換素子２０が、貫通電極５０を介して、アンプトランジスタＡＭＰだけでなくフローティングディフュージョンＦＤ３にも接続されているので、フローティングディフュージョンＦＤ３に蓄積された電荷をリセットトランジスタＲＳＴにより容易にリセットすることが可能となる。
これに対して、貫通電極５０とフローティングディフュージョンＦＤ３とが接続されていない場合には、フローティングディフュージョンＦＤ３に蓄積された電荷をリセットすることが困難となり、大きな電圧をかけて透明電極２３側へ引き抜くことになる。そのため、光電変換膜２２がダメージを受けるおそれがある。また、短時間でのリセットを可能とする構造は暗時ノイズの増大を招き、トレードオフとなるため、この構造は困難である。
（フォトダイオードＰＤ１，ＰＤ２による青色信号，赤色信号の取得）
続いて、光電変換素子２０を透過した光のうち、青色光はフォトダイオードＰＤ１、赤色光はフォトダイオードＰＤ２において、それぞれ順に吸収され、光電変換される。フォトダイオードＰＤ１では、入射した青色光に対応した電子がフォトダイオードＰＤ１のＮ領域に蓄積され、蓄積された電子は、縦型トランジスタＴｒ１によりフローティングディフュージョンＦＤ１へと転送される。同様に、フォトダイオードＰＤ２では、入射した赤色光に対応した電子がフォトダイオードＰＤ２のＮ領域に蓄積され、蓄積された電子は、転送トランジスタＴｒ２によりフローティングディフュージョンＦＤ２へと転送される。
このように本実施の形態では、光電変換素子２０を、貫通電極５０を介して、アンプトランジスタＡＭＰのゲートＧａｍｐとフローティングディフュージョンＦＤ３とに接続するようにしたので、半導体基板３０の第１面３０Ａ側の光電変換素子２０で生じた電荷を、貫通電極５０を介して半導体基板３０の第２面３０Ｂ側に良好に転送し、特性を高めることが可能となる。
また、貫通電極５０と半導体基板３０とを、分離溝６０、外側誘電体層２５Ａ、内側誘電体層２５Ｂおよび空洞７０で分離するようにしたので、貫通電極５０と半導体基板３０との間に生じる静電容量を低減し、変換効率などの特性を更に向上させることが可能となる。
更に、フローティングディフュージョンＦＤ３の隣に、リセットトランジスタＲＳＴのリセットゲートＧｒｓｔを配置するようにしたので、フローティングディフュージョンＦＤ３に蓄積された電荷を、リセットトランジスタＲＳＴにより容易にリセットすることが可能となる。よって、光電変換膜２２のダメージを抑え、信頼性を向上させることが可能となる。また、暗時ノイズを増大させることなく短時間でのリセットが可能となる。
（第２の実施の形態）
図９は、本開示の第２の実施の形態に係る固体撮像素子１０Ａの断面構成を表したものである。この固体撮像素子１０Ａは、貫通電極５０を金属または導電性材料により構成したことを除いては、上記第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
この固体撮像素子１０Ａは、第１の実施の形態と同様に、例えば、一つの光電変換素子２０と、二つのフォトダイオードＰＤ１，ＰＤ２とを半導体基板３０の厚み方向に積層した、いわゆる縦方向分光型のものである。光電変換素子２０は、半導体基板３０の第１面（裏面）３０Ａ側に設けられている。フォトダイオードＰＤ１，ＰＤ２は、半導体基板３０内に設けられ、半導体基板３０の厚み方向に積層されている。
光電変換素子２０、フォトダイオードＰＤ１，ＰＤ２および半導体基板３０は、第１の実施の形態と同様に構成されている。フローティングディフュージョンＦＤ１〜ＦＤ３、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰと、リセットトランジスタＲＳＴおよび多層配線４０は、第１の実施の形態と同様に構成されている。
半導体基板３０の第１面３０Ａと第２面３０Ｂとの間には、第１の実施の形態と同様に、貫通電極５０が設けられている。光電変換素子２０は、貫通電極５０を介して、アンプトランジスタＡＭＰのゲートＧａｍｐと、フローティングディフュージョンＦＤ３とに接続されている。これにより、この固体撮像素子１０Ａでは、第１の実施の形態と同様に、半導体基板３０の第１面３０Ａ側の光電変換素子２０で生じた電荷を、貫通電極５０を介して半導体基板３０の第２面３０Ｂ側に良好に転送し、特性を向上させることが可能となっている。
貫通電極５０の近傍には、第１の実施の形態と同様に、フローティングディフュージョンＦＤ３が配置されている。フローティングディフュージョンＦＤ３の隣には、リセットトランジスタＲＳＴのリセットゲートＧｒｓｔが配置されていることが好ましい。これにより、フローティングディフュージョンＦＤ３に蓄積された電荷を、リセットトランジスタＲＳＴによりリセットすることが可能となる。
本実施の形態では、貫通電極５０は、上述したように、金属または導電性材料により構成されている。これにより、貫通電極５０の抵抗値を更に低減すると共に、貫通電極５０と下部第１〜第３コンタクト５１〜５３および上部コンタクト５４との接続抵抗を更に低減することが可能となる。よって、半導体基板３０の第１面３０Ａ側の光電変換素子２０で生じた電荷を、貫通電極５０を介して半導体基板３０の第２面３０Ｂ側に更に良好に転送し、特性を更に向上させることが可能となる。貫通電極５０を構成する金属または導電性材料としては、アルミニウム、タングステン、チタン、コバルト、ハフニウム、タンタルなどが挙げられる。
貫通電極５０と半導体基板３０との間には、第１の実施の形態と同様に、分離溝６０が設けられていることが好ましい。分離溝６０の外側面６１、内側面６２および底面６３は、絶縁性を有する誘電体層２５により被覆されていることが好ましい。分離溝６０の外側面６１を被覆する外側誘電体層２５Ａと、分離溝６０の内側面６２を被覆する内側誘電体層２５Ｂとの間には、空洞７０が設けられていることが好ましい。これにより、貫通電極５０と半導体基板３０との間に生じる静電容量を低減させ、変換効率を高めると共に遅延（残像）を抑えることが可能となる。
また、この固体撮像素子１０Ａでは、第１の実施の形態と同様に、分離溝６０の外側面６１の半導体基板３０内には、不純物領域（図９ではＰ＋）が設けられていることが好ましい。更に、分離溝６０の外側面６１、内側面６２および底面６３と、半導体基板３０の第１面３０Ａとに、固定電荷を有する膜２４が設けられていることが好ましい。具体的には、例えば、分離溝６０の外側面６１の半導体基板３０内にＰ型の不純物領域（図９のＰ＋）を設けると共に、固定電荷を有する膜２４として負の固定電荷を有する膜を設けることが好ましい。これにより、暗電流を低減することが可能となる。
固定電荷を有する膜２４は、第１の実施の形態と同様に、正の固定電荷を有する膜でもよいし、負の固定電荷を有する膜でもよい。負の固定電荷を有する膜の材料としては、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタンなどが挙げられる。また上記以外の材料としては酸化ランタン、酸化プラセオジム、酸化セリウム、酸化ネオジム、酸化プロメチウム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロシウム、酸化ホルミウム、酸化ツリウム、酸化イッテルビウム、酸化ルテチウム、酸化イットリウム、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜なども可能である。
固定電荷を有する膜２４は、第１の実施の形態と同様に、２種類以上の膜を積層した構成を有していてもよい。それにより、例えば負の固定電荷を有する膜の場合にはホール蓄積層としての機能を更に高めることが可能である。
誘電体層２５の材料は特に限定されないが、第１の実施の形態と同様に、例えば、シリコン酸化膜、ＴＥＯＳ、シリコン窒化膜、シリコン酸窒化膜を含む。
下部第１〜第３コンタクト５１〜５３および上部コンタクト５４は、第１の実施の形態と同様に、例えば、ＰＤＡＳ等のドープされたシリコン材料、または、アルミニウム、タングステン、チタン、コバルト、ハフニウム、タンタル等の金属材料により構成されている。
この固体撮像素子１０Ａは、例えば、次のようにして製造することができる。
図１０ないし図１８は、この固体撮像素子１０Ａの製造方法を工程順に表したものである。まず、第１の実施の形態と同様にして、図３に示した工程により、半導体基板３０内に、第１の導電型のウェルとして例えばｐウェル３１を形成し、このｐウェル３１内に第２の導電型（例えばＮ型）のフォトダイオードＰＤ１，ＰＤ２を形成する。半導体基板３０の第１面３０Ａ近傍にはＰ＋領域を形成する。
また、第１の実施の形態と同様に、同じく図３に示した工程により、貫通電極５０および分離溝６０の形成予定領域に、半導体基板３０の第１面３０Ａから第２面３０Ｂまで貫通する不純物領域（Ｐ＋領域）を形成する。なお、本実施の形態では、貫通電極５０を金属または導電性材料により構成するので、貫通電極５０の上端部および下端部の高濃度不純物領域（Ｐ＋＋領域）は不要である。
半導体基板３０の第２面３０Ｂには、第１の実施の形態と同様に、同じく図３に示し工程により、フローティングディフュージョンＦＤ１〜ＦＤ３となるＮ＋領域を形成したのち、ゲート絶縁膜３２と、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴの各ゲートを含むゲート配線３３とを形成する。これにより、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴを形成する。更に、半導体基板３０の第２面３０Ｂ上に、下部第１〜第３コンタクト５１〜５３、接続部４１Ａを含む配線層４１〜４３、絶縁膜４４からなる多層配線４０を形成する。
半導体基板３０の基体としては、第１の実施の形態と同様に、例えばＳＯＩ基板を用いる。イオン注入後、アニール処理を行う。
次いで、図１０に示したように、半導体基板３０の第２面３０Ｂ側（多層配線４０）に支持基板（図示せず）または他の半導体基体等を接合して、上下反転する。続いて、半導体基板３０をＳＯＩ基板の埋込み酸化膜および保持基板から分離し、半導体基板３０の第１面３０Ａを露出させる。以上の工程は、イオン注入およびＣＶＤ等、通常のＣＭＯＳプロセスで使用されている技術にて行うことが可能である。
そののち、図１１に示したように、例えばドライエッチングにより半導体基板３０を第１面３０Ａ側から加工し、半導体基板３０を貫通する環状または輪状の分離溝６０を形成する。
分離溝６０を形成したのち、図１２に示したように、分離溝６０の外側面６１および底面６３と、半導体基板３０の第１面３０Ａとに、絶縁膜８０を成膜する。絶縁膜８０の材料としては、ＴＥＯＳ，ＡＬＤ法により成膜されたＳｉＯ膜またはＳｉＮ膜等を用いることが可能である。
続いて、図１３に示したように、ドライエッチング等により絶縁膜８０を後退させる。
そののち、図１４に示したように、分離溝６０に金属材料膜５０Ａを埋め込む。
金属材料膜５０Ａを埋め込んだのち、図１５に示したように、ドライエッチングまたはＣＭＰ（Chemical Mechanical Polishing）により、金属材料膜５０Ａを後退もしくは平坦化させて、貫通電極５０を形成する。その際、分離溝６０の入口付近ではエッチバックにより絶縁膜８０の厚みが薄くなっているので、絶縁膜８０の厚みが確保されているところまで金属材料膜５０Ａを後退させることが好ましい。これにより、貫通電極５０と半導体基板３０とのショートを抑えることが可能となる。
貫通電極５０を形成したのち、図１６に示したように、絶縁膜８０を剥離する。
絶縁膜８０を剥離したのち、図１７に示したように、分離溝６０の外側面６１、内側面６２および底面６３と、半導体基板３０の第１面３０Ａとに、例えば負の固定電荷を有する膜２４を形成する。負の固定電荷を有する膜２４としては、２種類以上の膜を積層してもよい。それにより、ホール蓄積層としての機能をより高めることが可能となる。
負の固定電荷を有する膜２４を形成したのち、同じく図１７に示したように、誘電体層２５を形成する。このとき、誘電体層２５の膜厚および成膜条件を適切に調節することで、分離溝６０内に空洞７０を形成する。なお、誘電体層２５の表面をＣＭＰ等で平坦化してもよい。
誘電体層２５および空洞７０を形成したのち、図１８に示したように、層間絶縁膜２６および上部コンタクト５４を形成し、上部コンタクト５４を貫通電極５０の上端に接続する。そののち、図９に示したように、下部透明電極２１，光電変換膜２２および上部透明電極２３、保護膜２７を形成する。最後に、平坦膜等の光学部材およびオンチップレンズ（図示せず）を配設する。以上により、図９に示した固体撮像素子１０Ａが完成する。
この固体撮像素子１０Ａでは、光電変換素子２０に、オンチップレンズ（図示せず）を介して光が入射すると、この光は、光電変換素子２０、フォトダイオードＰＤ１，ＰＤ２の順に通過し、その通過過程において緑、青、赤の色光毎に光電変換され、第１の実施の形態と同様にして各色の信号が取得される。
ここでは、貫通電極５０が金属または導電性材料により構成されているので、貫通電極５０の抵抗値が低減され、特性がより向上する。
このように本実施の形態では、貫通電極５０を金属または導電性材料により構成するようにしたので、貫通電極５０の抵抗値を低減し、特性をより高めることが可能となる。
（変形例１）
図１９は、変形例１に係る固体撮像素子１０Ｂの断面構成を表したものである。この固体撮像素子１０Ｂは、誘電体層２５と貫通電極５０との間、および誘電体層２５と半導体基板３０との間に、熱酸化膜３４を設けたものである。熱酸化膜３４は、半導体基板３０のシリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン、高誘電体絶縁膜などにより構成することが可能である。このことを除いては、この固体撮像素子１０Ｂは、上記第１の実施の形態と同様の構成、作用および効果を有している。また、この固体撮像素子１０Ｂは、分離溝６０の外側面６１および内側面６２に熱酸化膜３４を設けることを除いては、第１の実施の形態と同様にして製造することができる。
（第３の実施の形態）
図２０は、本開示の第３の実施の形態に係る固体撮像素子１０Ｃの断面構成を表したものである。この固体撮像素子１０Ｃは、分離溝６０を、絶縁性を有する誘電体層２５で充填することにより、貫通電極５０と半導体基板３０との間に生じる静電容量を低減し、変換効率などの特性を更に向上させるようにしたものである。このことを除いては、この固体撮像素子１０Ｃは、上記第１の実施の形態と同様の構成、作用および効果を有している。
この固体撮像素子１０Ｃは、例えば次のようにして製造することができる。
図２１および図２２は、この固体撮像素子１０Ｃの製造方法を工程順に表したものである。なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。
まず、第１の実施の形態と同様にして、図３に示した工程により、半導体基板３０内に、第１の導電型のウェルとして例えばｐウェル３１を形成し、このｐウェル３１内に第２の導電型（例えばＮ型）のフォトダイオードＰＤ１，ＰＤ２を形成する。半導体基板３０の第１面３０Ａ近傍にはＰ＋領域を形成する。
また、第１の実施の形態と同様にして、同じく図３に示した工程により、貫通電極５０および分離溝６０の形成予定領域に、半導体基板３０の第１面３０Ａから第２面３０Ｂまで貫通する不純物領域（Ｐ＋領域）を形成する。更に、貫通電極５０の上端部および下端部の形成予定領域には高濃度不純物領域（Ｐ＋＋領域）を形成する。
半導体基板３０の第２面３０Ｂには、第１の実施の形態と同様に、同じく図３に示した工程により、フローティングディフュージョンＦＤ１〜ＦＤ３となるＮ＋領域を形成したのち、ゲート絶縁膜３２と、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴの各ゲートを含むゲート配線３３とを形成する。これにより、縦型トランジスタＴｒ１、転送トランジスタＴｒ２、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴを形成する。更に、半導体基板３０の第２面３０Ｂ上に、下部第１〜第３コンタクト５１〜５３、接続部４１Ａを含む配線層４１〜４３、絶縁膜４４からなる多層配線４０を形成する。
半導体基板３０の基体としては、第１の実施の形態と同様に、例えばＳＯＩ基板を用いる。イオン注入後、アニール処理を行う。
次いで、第１の実施の形態と同様に、図４に示した工程により、半導体基板３０の第２面３０Ｂ側（多層配線４０）に支持基板（図示せず）または他の半導体基体等を接合して、上下反転する。続いて、半導体基板３０をＳＯＩ基板の埋込み酸化膜および保持基板から分離し、半導体基板３０の第１面３０Ａを露出させる。以上の工程は、イオン注入およびＣＶＤ等、通常のＣＭＯＳプロセスで使用されている技術にて行うことが可能である。
そののち、第１の実施の形態と同様に、図５に示した工程により、例えばドライエッチングにより半導体基板３０を第１面３０Ａ側から加工し、環状または輪状の分離溝６０を形成する。
分離溝６０を形成したのち、第１の実施の形態と同様に、図６に示した工程により、分離溝６０の外側面６１、内側面６２および底面６３と、半導体基板３０の第１面３０Ａとに、例えば負の固定電荷を有する膜２４を形成する。負の固定電荷を有する膜２４としては、２種類以上の膜を積層してもよい。それにより、ホール蓄積層としての機能をより高めることが可能となる。
負の固定電荷を有する膜２４を形成したのち、図２１に示したように、分離溝６０を誘電体層２５で充填する。
誘電体層２５を形成したのち、図２２に示したように、層間絶縁膜２６および上部コンタクト５４を形成し、上部コンタクト５４を貫通電極５０の上端に接続する。そののち、図２０に示したように、下部透明電極２１，光電変換膜２２および上部透明電極２３、保護膜２７を形成する。最後に、平坦膜等の光学部材およびオンチップレンズ（図示せず）を配設する。以上により、図２０に示した固体撮像素子１０Ｃが完成する。
（第４の実施の形態）
図２３は、本開示の第４の実施の形態に係る固体撮像素子１０Ｄの断面構成を表したものである。この固体撮像素子１０Ｄは、分離溝６０を、絶縁性を有する誘電体層２５で充填することにより、貫通電極５０と半導体基板３０との間に生じる静電容量を低減し、変換効率などの特性を更に向上させるようにしたものである。このことを除いては、この固体撮像素子１０Ｄは、上記第２の実施の形態と同様の構成、作用および効果を有している。
この固体撮像素子１０Ｄは、図２４に示したように、誘電体層２５で分離溝６０を埋め込むことを除いては、第２の実施の形態と同様にして製造することができる。
（変形例２）
図２５は、変形例２に係る固体撮像素子１０Ｅの断面構成を表したものである。この固体撮像素子１０Ｅは、誘電体層２５と貫通電極５０との間、および誘電体層２５と半導体基板３０との間に、変形例１と同様の熱酸化膜３４を設けたものである。熱酸化膜３４は、変形例１と同様に、半導体基板３０のシリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン、高誘電体絶縁膜などにより構成することが可能である。このことを除いては、この固体撮像素子１０Ｅは、上記第３の実施の形態と同様の構成、作用および効果を有している。また、この固体撮像素子１０Ｅは、分離溝６０の外側面６１および内側面６２に熱酸化膜３４を設けることを除いては、第３の実施の形態と同様にして製造することができる。
（固体撮像装置の全体構成）
図２６は、上記実施の形態において説明した固体撮像素子１０，１０Ａ〜１０Ｅを画素ＰＸＬとして備えた固体撮像装置の全体構成を表したものである。この固体撮像装置１は、例えばＣＭＯＳイメージセンサであり、撮像画素領域としての画素部１１０を有すると共に、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる回路部１３０を有している。回路部１３０は、画素部１１０の周辺領域に設けられていてもよいし、画素部１１０と積層されて（画素部１１０に対向する領域に）設けられていてもよい。
画素部１１０は、例えば行列状に２次元配置された複数の画素ＰＸＬを有している。この画素ＰＸＬには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsig が配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１１０の各画素ＰＸＬを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素ＰＸＬから出力される信号は、垂直信号線Ｌsig の各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsig ごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsig の各々を通して伝送される各画素ＰＸＬの信号が順番に水平信号線１３５に伝送され、当該水平信号線１３５を通して出力される。
システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、固体撮像装置１の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの駆動制御を行う。
（適用例）
上記実施の形態等の固体撮像装置は、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図２７に、その一例として、電子機器２（カメラ）の概略構成を示す。この電子機器２は、例えば静止画または動画を撮影可能なビデオカメラであり、例えば、固体撮像装置１と、光学系（撮像レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１およびシャッタ装置３１１を駆動する駆動部３１３（上記回路部１３０を含む）と、信号処理部３１２と、ユーザインターフェイス３１４と、モニタ３１５とを有する。
光学系３１０は、被写体からの像光（入射光）を固体撮像装置１の画素部１１０へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄout は、モニタ３１５に出力される。あるいは、映像信号Ｄout は、メモリーなどの記憶媒体に記憶されてもよい。ユーザインターフェイス３１４では、撮影シーンの指定（ダイナミックレンジの指定、波長（テラヘルツ、可視、赤外、紫外、Ｘ線等）の指定など）が可能であり、この指定（ユーザインターフェイス３１４からの入力信号）は、駆動部３１３に送られ、これに基づいて固体撮像装置１において所望の撮像がなされる。
以上、実施の形態を挙げて説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、固体撮像素子１０の画素回路は、転送トランジスタ、アンプトランジスタおよびリセットトランジスタからなる、計三つのトランジスタを含む３トランジスタ構成でもよいし、これらに選択トランジスタを加えた４トランジスタ構成でもよい。
また、上記実施の形態では、固体撮像装置がカメラに適用される場合を例示したが、これ以外にも、例えば内視鏡、ビジョンチップ（人工網膜）、生体センサなど、光（電磁波）をイメージングする電子機器全般に用いることができる。
また上記実施の形態では、裏面照射型の固体撮像素子１０を例に挙げて説明したが、表面照射型のものにも本開示は適用可能である。
また、上記実施の形態の固体撮像素子１０および固体撮像装置１は、上記実施の形態で説明した各構成要素を全て備えている必要はなく、また逆に他の構成要素を備えていてもよい。
なお、本技術は、以下のような構成をとることも可能である。
（１）
半導体基板の第１面側に設けられた光電変換素子と、
前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
前記半導体基板の前記第２面に設けられたアンプトランジスタおよびフローティングディフュージョンと
を有し、
前記光電変換素子は、前記貫通電極を介して、前記アンプトランジスタのゲートと前記フローティングディフュージョンとに接続されている
固体撮像素子。
（２）
前記半導体基板の前記第２面に、リセットゲートを含むリセットトランジスタを有し、
前記リセットゲートは、前記フローティングディフュージョンの隣に設けられている
前記（１）記載の固体撮像素子。
（３）
前記貫通電極は、前記光電変換素子ごとに設けられている
前記（１）または（２）記載の固体撮像素子。
（４）
前記貫通電極は、前記半導体基板を貫通すると共に、分離溝により前記半導体基板と分離されている
前記（１）ないし（３）のいずれかに記載の固体撮像素子。
（５）
前記貫通電極は、Ｎ型またはＰ型の不純物が注入された半導体により構成され、
前記分離溝の外側面の前記半導体基板内に、前記貫通電極と同じ導電型の不純物領域が設けられている
前記（４）記載の固体撮像素子。
（６）
前記貫通電極は、金属または導電性材料により構成されている
前記（４）記載の固体撮像素子。
（７）
前記分離溝は、絶縁性を有する誘電体層により充填されている
前記（４）ないし（６）のいずれかに記載の固体撮像素子。
（８）
前記分離溝の外側面は、外側誘電体層により被覆され、
前記分離溝の内側面は、内側誘電体層により被覆され、
前記外側誘電体層と前記内側誘電体層との間に、空洞が設けられている
前記（４）ないし（６）のいずれかに記載の固体撮像素子。
（９）
前記分離溝の外側面、内側面および底面と、前記半導体基板の前記第１面に、固定電荷を有する膜が設けられている
前記（４）ないし（８）のいずれかに記載の固体撮像素子。
（１０）
前記半導体基板内に設けられた１または複数のフォトダイオードを有する
前記（１）ないし（９）のいずれかに記載の固体撮像素子。
（１１）
半導体基板の第１面側に設けられた光電変換素子と、
前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
前記貫通電極と前記半導体基板との間に設けられた分離溝と、
前記分離溝を充填し、絶縁性を有する誘電体層と
を備えた固体撮像素子。
（１２）
半導体基板の第１面側に設けられた光電変換素子と、
前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
前記貫通電極と前記半導体基板との間に設けられた分離溝と、
前記分離溝の外側面を被覆する外側誘電体層と、
前記分離溝の内側面を被覆する内側誘電体層と、
前記外側誘電体層と前記内側誘電体層との間に設けられた空洞と
を備えた固体撮像素子。
（１３）
固体撮像素子を有し、
前記固体撮像素子は、
半導体基板の第１面側に設けられた光電変換素子と、
前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
前記半導体基板の前記第２面に設けられたアンプトランジスタおよびフローティングディフュージョンと
を有し、
前記光電変換素子は、前記貫通電極を介して、前記アンプトランジスタのゲートと前記フローティングディフュージョンとに接続されている
電子機器。
（１４）
固体撮像素子を有し、
前記固体撮像素子は、
半導体基板の第１面側に設けられた光電変換素子と、
前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
前記貫通電極と前記半導体基板との間に設けられた分離溝と、
前記分離溝を充填し、絶縁性を有する誘電体層と
を備えた電子機器。
（１５）
固体撮像素子を有し、
前記固体撮像素子は、
半導体基板の第１面側に設けられた光電変換素子と、
前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
前記貫通電極と前記半導体基板との間に設けられた分離溝と、
前記分離溝の外側面を被覆する外側誘電体層と、
前記分離溝の内側面を被覆する内側誘電体層と、
前記外側誘電体層と前記内側誘電体層との間に設けられた空洞と
を備えた電子機器。
１０，１０Ａ〜１０Ｅ…固体撮像素子、２０…光電変換素子、２１，２３…透明電極、２２…光電変換膜、２４…固定電荷を有する膜、２５…誘電体層、２５Ａ…外側誘電体層、２５Ｂ…内側誘電体層、３０…半導体基板、３０Ａ…第１面、３０Ｂ…第２面、４０…多層配線、４１Ａ…接続部、５０…貫通電極、５１〜５３…下部第１〜第３コンタクト、５４…上部コンタクト、６０…分離溝、６１…外側面、６２…内側面、６３…底面、７０…空洞、ＡＭＰ…アンプトランジスタ、ＰＤ１，ＰＤ２…フォトダイオード、ＲＳＴ…リセットトランジスタ、Ｔｒ１…縦型トランジスタ、Ｔｒ２…転送トランジスタ、１…固体撮像装置、２…電子機器。

Claims (16)

  1. 半導体基板の第１面側に設けられた光電変換素子と、
    前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられた分離溝と、
    前記分離溝を充填し、絶縁性を有する誘電体層と、
    前記分離溝の外側面、内側面および底面と、前記半導体基板の前記第１面とに設けられた固定電荷を有する膜と
    を備えた固体撮像素子。
  2. 前記半導体基板の前記第２面に、アンプトランジスタと、フローティングディフュージョンと、リセットゲートを含むリセットトランジスタとを有し、
    前記リセットゲートは、前記フローティングディフュージョンの隣に設けられている
    請求項１記載の固体撮像素子。
  3. 前記貫通電極は、前記光電変換素子ごとに設けられている
    請求項１記載の固体撮像素子。
  4. 前記貫通電極は、前記半導体基板を貫通すると共に、前記分離溝により前記半導体基板と分離されている
    請求項１記載の固体撮像素子。
  5. 前記貫通電極は、Ｎ型またはＰ型の不純物が注入された半導体により構成され、
    前記分離溝の外側面の前記半導体基板内に、前記貫通電極と同じ導電型の不純物領域が設けられている
    請求項１記載の固体撮像素子。
  6. 前記貫通電極は、金属または導電性材料により構成されている
    請求項１記載の固体撮像素子。
  7. 前記半導体基板内に設けられた１または複数のフォトダイオードを有する
    請求項１記載の固体撮像素子。
  8. 半導体基板の第１面側に設けられた光電変換素子と、
    前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられた分離溝と、
    前記分離溝の外側面を被覆する外側誘電体層と、
    前記分離溝の内側面を被覆する内側誘電体層と、
    前記外側誘電体層と前記内側誘電体層との間に設けられた空洞と
    を備えた固体撮像素子。
  9. 前記分離溝の外側面、内側面および底面と、前記半導体基板の前記第１面に、固定電荷を有する膜が設けられている
    請求項８記載の固体撮像素子。
  10. 半導体基板の第１面側に設けられた光電変換素子と、
    前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられた分離溝と、
    前記分離溝の外側面、内側面および底面と、前記半導体基板の前記第１面とに設けられた固定電荷を有する膜と、
    前記半導体基板の前記第２面に設けられたアンプトランジスタおよびフローティングディフュージョンと
    を有し、
    前記光電変換素子は、前記貫通電極を介して、前記アンプトランジスタのゲートと前記フローティングディフュージョンとに接続されている
    固体撮像素子。
  11. 前記分離溝は、絶縁性を有する誘電体層により充填されている
    請求項１０記載の固体撮像素子。
  12. 前記分離溝の外側面は、外側誘電体層により被覆され、
    前記分離溝の内側面は、内側誘電体層により被覆され、
    前記外側誘電体層と前記内側誘電体層との間に、空洞が設けられている
    請求項１０記載の固体撮像素子。
  13. 前記貫通電極は、Ｎ型またはＰ型の不純物が注入された半導体により構成されている
    請求項１０記載の固体撮像素子。
  14. 固体撮像素子を有し、
    前記固体撮像素子は、
    半導体基板の第１面側に設けられた光電変換素子と、
    前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられた分離溝と、
    前記分離溝を充填し、絶縁性を有する誘電体層と、
    前記分離溝の外側面、内側面および底面と、前記半導体基板の前記第１面とに設けられた固定電荷を有する膜と
    を備えた電子機器。
  15. 固体撮像素子を有し、
    前記固体撮像素子は、
    半導体基板の第１面側に設けられた光電変換素子と、
    前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられた分離溝と、
    前記分離溝の外側面を被覆する外側誘電体層と、
    前記分離溝の内側面を被覆する内側誘電体層と、
    前記外側誘電体層と前記内側誘電体層との間に設けられた空洞と
    を備えた電子機器。
  16. 固体撮像素子を有し、
    前記固体撮像素子は、
    半導体基板の第１面側に設けられた光電変換素子と、
    前記光電変換素子に接続され、前記半導体基板の前記第１面と第２面との間に設けられた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられた分離溝と、
    前記分離溝の外側面、内側面および底面と、前記半導体基板の前記第１面とに設けられた固定電荷を有する膜と、
    前記半導体基板の前記第２面に設けられたアンプトランジスタおよびフローティングディフュージョンと
    を有し、
    前記光電変換素子は、前記貫通電極を介して、前記アンプトランジスタのゲートと前記フローティングディフュージョンとに接続されている
    を備えた電子機器。
JP2013169553A 2013-08-19 2013-08-19 固体撮像素子および電子機器 Active JP6079502B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2013169553A JP6079502B2 (ja) 2013-08-19 2013-08-19 固体撮像素子および電子機器
CN201910141174.2A CN110047857B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN201910141140.3A CN110047856B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
KR1020167000612A KR102349538B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
CN202310685454.6A CN116705815A (zh) 2013-08-19 2014-08-07 成像元件
KR1020217042853A KR102482051B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
CN201910141497.1A CN110010549B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN202310681441.1A CN116705814A (zh) 2013-08-19 2014-08-07 成像元件
CN201480042659.1A CN105409002B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
US14/911,538 US9698188B2 (en) 2013-08-19 2014-08-07 Solid-state imaging device and electronic apparatus
PCT/JP2014/070842 WO2015025723A1 (ja) 2013-08-19 2014-08-07 固体撮像素子および電子機器
KR1020237030007A KR20230132617A (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
KR1020227044398A KR102576328B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
US15/619,077 US10529765B2 (en) 2013-08-19 2017-06-09 Solid-state imaging device having through electrode provided therein and electronic apparatus including the solid-state imaging device
US16/698,756 US11094730B2 (en) 2013-08-19 2019-11-27 Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
US17/374,586 US11862655B2 (en) 2013-08-19 2021-07-13 Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
US18/517,263 US20240096922A1 (en) 2013-08-19 2023-11-22 Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013169553A JP6079502B2 (ja) 2013-08-19 2013-08-19 固体撮像素子および電子機器

Publications (2)

Publication Number Publication Date
JP2015038931A JP2015038931A (ja) 2015-02-26
JP6079502B2 true JP6079502B2 (ja) 2017-02-15

Family

ID=52483503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169553A Active JP6079502B2 (ja) 2013-08-19 2013-08-19 固体撮像素子および電子機器

Country Status (5)

Country Link
US (5) US9698188B2 (ja)
JP (1) JP6079502B2 (ja)
KR (4) KR102576328B1 (ja)
CN (6) CN110010549B (ja)
WO (1) WO2015025723A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6800839B2 (ja) * 2015-03-09 2020-12-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及びその製造方法、並びに電子機器
CN114759051A (zh) 2015-03-31 2022-07-15 索尼半导体解决方案公司 光检测装置
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US10529767B2 (en) 2015-07-16 2020-01-07 Sony Semiconductor Solutions Corporation Solid state image sensor, fabrication method, and electronic apparatus
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
JP6879919B2 (ja) * 2015-09-17 2021-06-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
CN108140662B (zh) * 2015-10-27 2023-01-17 索尼半导体解决方案公司 固体摄像元件、固体摄像元件制造方法和电子设备
US9875989B2 (en) * 2016-01-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
US9947700B2 (en) * 2016-02-03 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11961865B2 (en) 2016-02-09 2024-04-16 Sony Group Corporation Semiconductor device, method of manufacturing a semiconductor device, solid-state imaging device, and electronic apparatus
CN107195645B (zh) 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
WO2017159025A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 光電変換素子および固体撮像装置
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
WO2017183170A1 (ja) * 2016-04-22 2017-10-26 オリンパス株式会社 半導体デバイス、撮像モジュールおよび内視鏡装置
KR102582122B1 (ko) 2016-07-11 2023-09-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
US10658415B2 (en) 2016-07-27 2020-05-19 Hamamatsu Photonics K.K. Light detection device
DE112017004206T5 (de) * 2016-08-25 2019-05-29 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung
KR102589016B1 (ko) 2016-08-25 2023-10-16 삼성전자주식회사 반도체 소자
JP2018037611A (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP7013209B2 (ja) 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11282884B2 (en) 2016-12-14 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
JP2018107227A (ja) * 2016-12-26 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、固体撮像素子
KR102635858B1 (ko) * 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
CN110199392B (zh) * 2017-01-24 2023-05-12 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
CN110431667B (zh) * 2017-03-31 2024-03-22 索尼半导体解决方案公司 固态成像元件、电子设备和制造方法
KR102412617B1 (ko) 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
JP2019075515A (ja) * 2017-10-19 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、製造装置
US20200274077A1 (en) * 2017-11-08 2020-08-27 Sony Corporation Photoelectric conversion element and imaging apparatus
US11271027B2 (en) 2018-01-05 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor device
KR20200132845A (ko) * 2018-03-19 2020-11-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치
CN112119500A (zh) * 2018-05-21 2020-12-22 索尼公司 固态摄像元件及其制造方法
US11101311B2 (en) 2018-06-22 2021-08-24 Ningbo Semiconductor International Corporation Photodetector and fabrication method, and imaging sensor
CN110634892B (zh) * 2018-06-22 2022-02-15 中芯集成电路（宁波）有限公司 光电探测器及其制造方法、图像传感器
JP2020038910A (ja) 2018-09-04 2020-03-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子装置
KR102582669B1 (ko) 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
TWI831883B (zh) * 2019-01-28 2024-02-11 日商索尼股份有限公司 固體攝像元件、電子機器及固體攝像元件之製造方法
JP7022174B2 (ja) * 2020-06-25 2022-02-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP2022092244A (ja) * 2020-12-10 2022-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022104749A (ja) * 2020-12-29 2022-07-11 株式会社ジャパンディスプレイ 移動端末装置
WO2023106308A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 受光装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318143A (ja) 2006-05-22 2007-12-06 Samsung Electronics Co Ltd 半導体構造体及びその製造方法
JP4961185B2 (ja) * 2006-09-28 2012-06-27 株式会社日立製作所 半導体装置の製造方法
JP5326507B2 (ja) * 2008-11-06 2013-10-30 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5531580B2 (ja) * 2009-11-25 2014-06-25 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5534927B2 (ja) * 2010-05-06 2014-07-02 株式会社東芝 固体撮像装置
WO2011148574A1 (ja) * 2010-05-28 2011-12-01 パナソニック株式会社 固体撮像装置
US8647920B2 (en) * 2010-07-16 2014-02-11 Imec Vzw Method for forming 3D-interconnect structures with airgaps
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
US8314498B2 (en) * 2010-09-10 2012-11-20 Aptina Imaging Corporation Isolated bond pad with conductive via interconnect
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
EP2463896B1 (en) * 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
JP2013026332A (ja) * 2011-07-19 2013-02-04 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013055252A (ja) 2011-09-05 2013-03-21 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JPWO2013164948A1 (ja) * 2012-05-01 2015-12-24 ソニー株式会社 固体撮像装置及びその製造方法、電子機器
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器

Also Published As

Publication number Publication date
KR20230132617A (ko) 2023-09-15
CN110010549A (zh) 2019-07-12
US11862655B2 (en) 2024-01-02
US20160204156A1 (en) 2016-07-14
KR102482051B1 (ko) 2022-12-28
JP2015038931A (ja) 2015-02-26
US20200176501A1 (en) 2020-06-04
US20180006073A1 (en) 2018-01-04
US11094730B2 (en) 2021-08-17
CN105409002A (zh) 2016-03-16
CN116705815A (zh) 2023-09-05
CN110047856A (zh) 2019-07-23
CN116705814A (zh) 2023-09-05
WO2015025723A1 (ja) 2015-02-26
CN110047856B (zh) 2022-11-18
US20210408098A1 (en) 2021-12-30
CN110047857A (zh) 2019-07-23
KR102349538B1 (ko) 2022-01-12
US10529765B2 (en) 2020-01-07
US20240096922A1 (en) 2024-03-21
US9698188B2 (en) 2017-07-04
CN105409002B (zh) 2019-03-08
KR102576328B1 (ko) 2023-09-08
CN110010549B (zh) 2023-06-20
KR20160045054A (ko) 2016-04-26
CN110047857B (zh) 2022-11-18
KR20230003400A (ko) 2023-01-05
KR20220005597A (ko) 2022-01-13

Similar Documents

Publication Publication Date Title
JP6079502B2 (ja) 固体撮像素子および電子機器
US11721715B2 (en) Image pickup device, method of manufacturing image pickup device, and electronic apparatus
US10257454B2 (en) Solid-state imaging device, method of driving solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102462912B1 (ko) 수직 전송 게이트를 갖는 이미지 센서
US20150155328A1 (en) Image sensor
JP2014011304A (ja) 固体撮像装置
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
KR102591008B1 (ko) 이미지 센서
US10084007B2 (en) Image sensor having pickup region
WO2015198878A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20200258922A1 (en) Image sensing device and method for forming the same
JP2014053431A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R151 Written notification of patent or utility model registration

Ref document number: 6079502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250