CN103531621A - 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 - Google Patents
一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 Download PDFInfo
- Publication number
- CN103531621A CN103531621A CN201310528583.0A CN201310528583A CN103531621A CN 103531621 A CN103531621 A CN 103531621A CN 201310528583 A CN201310528583 A CN 201310528583A CN 103531621 A CN103531621 A CN 103531621A
- Authority
- CN
- China
- Prior art keywords
- type
- electrode
- bipolar transistor
- trench
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 67
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 33
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 33
- 238000001465 metallisation Methods 0.000 claims description 37
- 230000005684 electric field Effects 0.000 abstract description 22
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 210000000746 body region Anatomy 0.000 abstract 2
- 238000000034 method Methods 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管，涉及双极晶体管。设有金属化集电极、P型集电极区、N-型漂移区、二氧化硅侧边多晶硅氧化层、侧边多晶硅电极、金属化侧边多晶硅电极、P+体区、金属化发射极、N+型源区、P型基区、金属化栅极、多晶硅栅电极和二氧化硅栅氧化层。在传统的沟槽非穿通型绝缘栅双极晶体管中引入侧边多晶硅电极技术。不需增加掩膜版，同时把原有P+体区的结深扩展到与N-型漂移区相接。这样在Side-poly加上正电压，就可形成反向电场，解决了传统Trench-NPT-IGBT由于沟槽底部曲面率小而电场累积的缺点，有效降低沟槽栅极底部的峰值电场。具有更高的击穿电压和更低的阈值电压。
Description
技术领域
本发明涉及双极晶体管，特别是涉及一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管。
背景技术
绝缘栅双极晶体管（IGBT）既有MOSFET的输入阻抗高，驱动功率小，开关损耗低，又有双极型功率晶体管的电流密度大，饱和压降低等优点。作为新型的电力半导体器件被广泛应用于电力电子领域。然而，由于采用沟槽栅技术设计IGBT，在沟槽的底部曲面率小的原因，电场在沟槽栅底部容易集中，使得限制了沟槽栅型绝缘栅场效应晶体管的击穿电压。
文献[1]“Dual-Material-Gate Technique for Enhanced Transconductance andBreakdown Voltage of Trench Power MOSFETs”（作者：Raghvendra S.Saxena,M.JagadenshKumar;出处：IEEE Transactions on Electron Devices，2009年，第56卷，第517页～第522页）提出了一种新型的双金属栅极沟道思想，对原来的沟槽栅极进行化学机械抛光减薄工艺，然后淀积P+型多晶硅，接着进行栅槽的内部深刻槽，淀积小功函数的金属。该文献的做法提高了击穿电压和降低了跨导。
文献[2]“The Super-junction Insulated Gate Bipolar Transistor Optimization andModeling”（作者：Marina Antoniou,Florin Udrea,Friedhelm Bauer;出处：IEEETransactions on Electron Devices,2010年，第57卷，第594页～第600页）提出了利用电荷补偿原理，在P型基区下方引入直接延伸到N型缓冲层的P-pillar，使得在器件阻断状态下N-pillar和P-pillar完全耗尽。该文献的做法提高N型基区的掺杂浓度，降低静态损耗，同时提高器件击穿耐压。
文献[3]“Trench gate IGBT structure with floating P region,”（作者：MengliangQian,Zehong Li,Bo Zhang and Zhaoji Li;出处：Journal of Semiconductors，2012年，第31期，第024003-1页～第024003-3页）提出了沟槽底部引入一个P+空穴收集区，避免了空穴进入P型体区，起到了空穴旁路的作用，从而削弱了寄生晶闸管效应，器件的安全工作区得到增大，也获得了优越的高温特性。
但是文献[1]这种做法需要增加多个掩膜版，同时也增加了多道工艺程序，对栅槽进行化学机械抛光技术还不成熟，其中二次刻槽的精度要求高，难度大，还加大了开启电压。文献[2]由于需要精确的要精确的控制P-pillar和N-pillar的掺杂浓度和宽长比来实现电荷补偿，这对工艺要求高，且需要更多的热过程。此种结构工艺难度和成本高，且动态雪崩能力差。文献[3]实现P region的工艺需要多步离子注入，而且在提高击穿电压方面效果不好。
非穿通型绝缘栅双极晶体管（Trench-NPT-IGBT）器件结构，是在传统的Trench-NPT-IGBT器件中引入侧边多晶硅电极（Side-poly），可以提高该器件的击穿电压，降低其开启的阈值电压。
发明内容
本发明的目的在于提供一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管。
本发明设有金属化集电极、P型集电极区、N-型漂移区、二氧化硅侧边多晶硅氧化层、侧边多晶硅电极、金属化侧边多晶硅电极、P+体区、金属化发射极、N+型源区、P型基区、金属化栅极、多晶硅栅电极和二氧化硅栅氧化层；
所述金属化集电极位于P型集电极区的背面，N-型漂移区位于P型集电极区的正面；N+型源区和P+体区并排位于金属化发射极下方，N+型源区和P+体区与金属化发射极相连，其中，P+体区下方直接与N-型漂移区相连，N+型源区与N-型漂移区之间隔着P型基区；多晶硅栅电极设在器件顶部并位于金属化发射极的一侧，多晶硅栅电极侧面被二氧化硅栅氧化层所包围；二氧化硅栅氧化层的侧壁分别与N+型源区、P型基区和N-型漂移区接触，二氧化硅栅氧化层底部与N-型漂移区接触；侧边多晶硅电极设在器件顶部并位于金属化发射极的另一侧，侧边多晶硅电极侧边被二氧化硅侧边多晶硅氧化层所包围；二氧化硅侧边多晶硅氧化层的侧壁分别与P+体区、N-型漂移区接触，二氧化硅侧边多晶硅氧化层底部与N-型漂移区接触。
本发明的侧边多晶硅电极是通过刻槽、氧化、多晶硅淀积工艺实现的。P+体区结深的延伸是通过增加注入离子量、注入时间和退火时间实现的。在做侧边多晶硅工艺时，采用和制造多晶硅栅电极共用一块掩膜版。
在生长氧化层过程中离子注入时，硅片表面的原子被撞击成非晶态，先生成缓冲氧化膜减少这种破坏，生长缓冲氧化膜采用了干氧－湿氧－干氧三步法。
在离子注入时，很容易出现沟道效应，为了避免沟道效应，使用了偏离轴注入，倾斜角是7°，为了降低离子注入方向恰巧与晶向排列一致的概率，注入转动一个30°左右的角度。
在做N+型源区时，用两步注入法，由于砷的扩散系数小，推进扩散的速度慢，形成的结也就较浅，而磷的扩散系数大，两种离子的混合注入，既能达到表面高浓度做发射极的欧姆接触，也能达到足够的结深。
硅片的背面进行反向离子注入时，注入硼离子以形成浅薄的P型集电极区，由于表面已经做完了器件结构，淀积了铝层，因此背面加工时，不能采用高温退火，而采用400°低温退火。
本发明在传统的沟槽非穿通型绝缘栅双极晶体管Trench-NPT-IGBT中引入侧边多晶硅电极Side-poly技术。本发明的Trench-NPT-IGBT是通过在制造栅极(Gate)工艺过程中增加一道制造Side-poly的工艺，该工艺过程不需要增加掩膜版，同时把原有P+体区的结深扩展到与N-型漂移区相接。这样在Side-poly加上正电压，就可以形成反向电场，解决了传统Trench-NPT-IGBT由于沟槽底部曲面率小而电场累积的缺点，有效地降低沟槽栅极底部的峰值电场。本发明的Trench-NPT-IGBT具有更高的击穿电压和更低的阈值电压的优点。
附图说明
图1为本发明实施例的结构示意图。
图2为本发明带有侧边多晶硅电极槽和栅极槽的刻蚀工艺图。
图3为本发明和传统沟槽非穿通型绝缘栅双极晶体管在临界击穿时靠近导通沟道的电场分布比较图。在图3中，横坐标为N-漂移区厚度（μm），纵坐标为电场强度（V/cm）；曲线a为传统沟槽非穿通型绝缘栅双极晶体管电场分布曲线；曲线b为本发明器件的电场分布曲线。
具体实施方式
以下实施例将结合附图对本发明作进一步的说明。
参见图1和2，本发明实施例设有金属化集电极1、P型集电极区2、N-型漂移区3、二氧化硅侧边多晶硅氧化层4、侧边多晶硅电极5、金属化侧边多晶硅电极6、P+体区7、金属化发射极8、N+型源区9、P型基区10、金属化栅极11、多晶硅栅电极12和二氧化硅栅氧化层13。
所述金属化集电极1位于P型集电极区2的背面，N-型漂移区3位于P型集电极区2的正面；N+型源区9和P+体区7并排位于金属化发射极8下方，N+型源区9和P+体区7与金属化发射极8相连，其中，P+体区7下方直接与N-型漂移区3相连，N+型源区9与N-型漂移区3之间隔着P型基区10；多晶硅栅电极12设在器件顶部并位于金属化发射极8的一侧，多晶硅栅电极12侧面被二氧化硅栅氧化层13所包围；二氧化硅栅氧化层13的侧壁分别与N+型源区9、P型基区10和N-型漂移区3接触，二氧化硅栅氧化层13底部与N-型漂移区3接触；侧边多晶硅电极5设在器件顶部并位于金属化发射极8的另一侧，侧边多晶硅电极5侧边被二氧化硅侧边多晶硅氧化层4所包围；二氧化硅侧边多晶硅氧化层4的侧壁分别与P+体区7、N-型漂移区3接触，二氧化硅侧边多晶硅氧化层4底部与N-型漂移区3接触。
本发明的侧边多晶硅电极5是通过刻槽、氧化、多晶硅淀积工艺实现的。P+体区7结深的延伸是通过增加注入离子量、注入时间和退火时间实现的。在做侧边多晶硅工艺时，采用和制造多晶硅栅电极12共用一块掩膜版。
在生长氧化层过程中离子注入时，硅片表面的原子被撞击成非晶态，先生成缓冲氧化膜减少这种破坏，生长缓冲氧化膜采用了干氧－湿氧－干氧三步法。
在离子注入时，很容易出现沟道效应，为了避免沟道效应，使用了偏离轴注入，倾斜角是7°，为了降低离子注入方向恰巧与晶向排列一致的概率，注入转动一个30°左右的角度。
在做N+型源区9时，用两步注入法，由于砷的扩散系数小，推进扩散的速度慢，形成的结也就较浅，而磷的扩散系数大，两种离子的混合注入，既能达到表面高浓度做发射极的欧姆接触，也能达到足够的结深。
硅片的背面进行反向离子注入时，注入硼离子以形成浅薄的P型集电极区2，由于表面已经做完了器件结构，淀积了铝层，因此背面加工时，不能采用高温退火，而采用400°低温退火。
所述侧边多晶硅电极采用沟槽型结构，其电极材料只为多晶硅，所述的二氧化硅侧边多晶硅氧化层厚度与二氧化硅栅极氧化层厚度一样。
本发明以1200V沟槽非穿通型绝缘栅双极晶体管举例说明，本发明带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管具体实施时，采用薄片工艺，则主要步骤为：
步骤1）衬底制备：采用<100>区熔N-单晶衬底，其掺杂浓度为根据耐压要求计算，厚度本例为300μm。
步骤2）生长氧化膜：采用干氧－湿氧－干氧三步法，加入HCl引入氯元素，提高了氧化层的抗击穿能力，降低了界面态密度和表面固定电荷密度。
步骤3）P型基区10形成：注入硼离子，推阱退火，形成需要的P基区结深。
步骤4）P+体区7形成：淀积光刻胶，掩膜版，曝光光刻胶，注入硼离子，形成高参杂欧姆接触，去除光刻胶，退火，去除氧化膜。
步骤5）侧边多晶硅电极5和多晶硅栅电极12的形成：在同一模板上刻蚀侧边多晶硅槽和栅极槽，如图2所示。生长二氧化硅侧边多晶硅氧化层4和二氧化硅栅氧化层13，淀积多晶硅，化学机械平坦化，去除沟槽以外多余多晶硅，使整个硅片表面获得平坦化，接着氧化层刻蚀。
步骤6）N+型源区9形成：淀积光刻胶，掩膜版，曝光光刻胶，两步注入砷和磷，先注入砷离子，在注入磷离子，退火去胶。
步骤7）正面隔离层形成，淀积二氧化硅氧化层，掩膜版，刻蚀二氧化硅，淀积硼磷硅玻璃BPSG，掩膜版，刻蚀BPSG，淀积表面金属，刻蚀金属形成金属化侧边多晶硅电极6、金属化发射极8、金属化栅极11。
步骤8）背面P型集电极区2形成：翻转硅片，背面减薄，减薄厚度可以根据耐压要求进行调整；厚度为160μm，淀积氧化层，反向离子注入硼和退火，形成器件的集电极。
步骤9）背面金属化集电极1形成：移除背面作为硼离子注入缓冲的氧化膜，溅射背面铝层，刻蚀铝。
在实施过程中，可以根据具体情况，在符合本发明的基本结构不变的情况下，进行一定的变通设计。
根据上述工艺流程和结构设计，当金属化侧边多晶硅电极电压6为5V，金属化栅极11和金属化发射极8的电压为0V的情况，器件处于阻断状态。本发明提供的带有侧边多晶硅电极的沟槽非穿通型绝缘栅双极晶体管和传统的沟槽非穿通型绝缘栅双极晶体管靠近导通沟道处的电场分布的比较如图3。可以看出本发明的新IGBT把原来沟槽底部的尖峰电场值削平了，变成平缓的电场上升。
本发明在传统的绝缘栅双极晶体管的基础上引入一个沟槽侧边多晶硅电极，沟槽侧边多晶硅电极为多晶硅材料，被薄二氧化层所包围。当金属化集电极1上加正电位，金属化栅极11和金属化发射极8短路接零电位时，器件处于截止状态，无沟道形成，P型基区10与N-型漂移区3形成的PN结，耗尽层向N-型漂移区3中扩展。电场方向由下向上，但是由于在沟槽底部曲面率小的原因，电场会在沟槽多晶硅栅电极底部集中，这就增加了此处的峰值电场，使击穿提前在这里发生。通过在沟槽侧边多晶硅电极上施加一个正向电压，会形成一个指向从上向下的反向电场，从而抵消沟槽多晶硅栅电极底部的峰值电场，使该峰值电场与沟槽侧边多晶硅电极底部的电场折中。其次，栅极上施加上一定的偏压，沟道形成，电流会从集电极流向发射极，器件处于导通状态。此时，通过在沟槽侧边多晶硅电极上加一定的电压，会在二氧化硅侧边多晶硅氧化层外侧形成多子积累层，降低导通电阻，从而降低正向导通时的通态损耗。本发明提出沟槽侧边多晶硅电极可以很好的解决沟槽底部由于曲率过小电场累积的缺点，提高Trench-NPT-IGBT器件的耐压强度和降低开启电压。
Claims (1)
1.一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管，其特征在于设有金属化集电极、P型集电极区、N-型漂移区、二氧化硅侧边多晶硅氧化层、侧边多晶硅电极、金属化侧边多晶硅电极、P+体区、金属化发射极、N+型源区、P型基区、金属化栅极、多晶硅栅电极和二氧化硅栅氧化层；
所述金属化集电极位于P型集电极区的背面，N-型漂移区位于P型集电极区的正面；N+型源区和P+体区并排位于金属化发射极下方，N+型源区和P+体区与金属化发射极相连，其中，P+体区下方直接与N-型漂移区相连，N+型源区与N-型漂移区之间隔着P型基区；多晶硅栅电极设在器件顶部并位于金属化发射极的一侧，多晶硅栅电极侧面被二氧化硅栅氧化层所包围；二氧化硅栅氧化层的侧壁分别与N+型源区、P型基区和N-型漂移区接触，二氧化硅栅氧化层底部与N-型漂移区接触；侧边多晶硅电极设在器件顶部并位于金属化发射极的另一侧，侧边多晶硅电极侧边被二氧化硅侧边多晶硅氧化层所包围；二氧化硅侧边多晶硅氧化层的侧壁分别与P+体区、N-型漂移区接触，二氧化硅侧边多晶硅氧化层底部与N-型漂移区接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310528583.0A CN103531621A (zh) | 2013-10-31 | 2013-10-31 | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310528583.0A CN103531621A (zh) | 2013-10-31 | 2013-10-31 | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103531621A true CN103531621A (zh) | 2014-01-22 |
Family
ID=49933485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310528583.0A Pending CN103531621A (zh) | 2013-10-31 | 2013-10-31 | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531621A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762077A (zh) * | 2016-05-12 | 2016-07-13 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管的制造方法 |
| CN105789294A (zh) * | 2016-05-12 | 2016-07-20 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管结构 |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190595A (ja) * | 2000-12-21 | 2002-07-05 | Denso Corp | 半導体装置及びその製造方法 |
| US20050029557A1 (en) * | 2002-03-25 | 2005-02-10 | Tetsuo Hatakeyama | High-breakdown-voltage semiconductor device |
| CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
-
2013
- 2013-10-31 CN CN201310528583.0A patent/CN103531621A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190595A (ja) * | 2000-12-21 | 2002-07-05 | Denso Corp | 半導体装置及びその製造方法 |
| US20050029557A1 (en) * | 2002-03-25 | 2005-02-10 | Tetsuo Hatakeyama | High-breakdown-voltage semiconductor device |
| CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
Non-Patent Citations (1)
| Title |
|---|
| LINGFENG JIANG ET AL: ""Side-poly technique for enhanced breakdown voltage of Trench-NPT-IGBT"", 《ANTI-COUNTERFEITING, SECURITY AND IDENTIFICATION (ASID), 2013 IEEE INTERNATIONAL CONFERENCE ON》, 27 October 2013 (2013-10-27) * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762077A (zh) * | 2016-05-12 | 2016-07-13 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管的制造方法 |
| CN105789294A (zh) * | 2016-05-12 | 2016-07-20 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管结构 |
| CN105762077B (zh) * | 2016-05-12 | 2018-09-07 | 中山汉臣电子科技有限公司 | 绝缘栅双极晶体管的制造方法 |
| CN105789294B (zh) * | 2016-05-12 | 2019-01-01 | 中山汉臣电子科技有限公司 | 绝缘栅双极晶体管结构 |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN107799582B (zh) * | 2017-10-20 | 2021-03-16 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11728421B2 (en) | Split trench gate super junction power device | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN106098777A (zh) | 一种***栅积累型dmos器件 | |
| CN113838922A (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN101694851A (zh) | 一种具有p型浮空层的槽栅igbt | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN110534576B (zh) | 一种***栅4H-SiC VDMOS器件 | |
| CN105789291A (zh) | 一种双***沟槽栅电荷存储型igbt及其制造方法 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN103594377A (zh) | 一种集成肖特基***栅型功率mos器件的制造方法 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN103531621A (zh) | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN102832134B (zh) | 具有超薄源区的槽栅vdmos器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140122 |
|
| RJ01 | Rejection of invention patent application after publication |