CN105702294B - 移位寄存单元及驱动方法、栅极驱动电路和触控显示装置 - Google Patents

Abstract

本发明提供一种移位寄存单元，包括所述移位寄存单元包括第一信号输入端、第二信号输入端、输入及复位模块、上拉模块、下拉模块、下拉控制模块、时钟信号输入端、第一电平输入端、第二电平输入端、第一电压端、第二电压端、信号输出端、放电模块和漏电抑制模块。本发明还提一种移位寄存器、一种栅极驱动电路、一种触控显示装置和一种移位寄存单元的驱动方法。所述触控显示装置在进行显示时不会出现暗线现象。

Description

移位寄存单元及驱动方法、栅极驱动电路和触控显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及一种移位寄存单元、该移位寄存单元的驱动方法、一种栅极驱动电路和一种包括该栅极驱动电路的触控显示装置。

背景技术

目前，触控显示面板已经成为主流显示终端配置，电容式触摸屏占绝对优势。为减小盒厚，电容式触摸屏通过采用嵌入式(In Cell)，使得触控面板与显示面板一体化。

通常，利用分时驱动的方法驱动所述触控显示装置进行显示。分时驱动是指在一帧画面时间内，显示阶段和触控扫描阶段交替扫描的方法。在使用栅极驱动电路的阵列基板制作内嵌式触摸屏时，为提高触控效果，将显示装置的一帧时间分为多个交替进行的显示时间段和触控时间段，提高触控的报点率。在触控扫描阶段中，显示驱动暂停，暂停的那一级移位寄存单元的第一节点，在前一级预充电后一直处于高电平，由于与第一节点相连的放电模块存在固有的漏电流Ioff，在触控扫描阶段，第一节点会通过放电模块漏电，无法保持高电平状态。在其恢复显示阶段时，此级移位寄存单元的第一节点(例如，上拉节点)电压比其他级的第一节点电压要低，会导致该级栅极驱动电路输出的信号电压比其他级要低，在显示时会产生一条暗线。在整个触控显示过程中有多次显示阶段与触控扫描阶段交替暂停的时间，在显示屏上会出现多条暗线，造成显示效果的下降甚至显示故障。

因此，如何避免显示时出现暗线成为本领域亟待解决的技术问题。

发明内容

本发明的目的在于提供一种移位寄存单元、一种栅极驱动电路、一种包括该栅极驱动电路的触控显示装置和一种移位寄存单元的驱动方法。所述触控显示装置在显示时不会出现暗线。

为了实现上述目的，作为本发明的一个方面，提供一种移位寄存单元，所述移位寄存单元用于触控显示装置中，其中，所述移位寄存单元包括第一信号输入端、第二信号输入端、输入及复位模块、上拉模块、下拉模块、下拉控制模块、时钟信号输入端、第一电平输入端、第二电平输入端、第一电压端、第二电压端、信号输出端、放电模块和漏电抑制模块，

所述输入及复位模块的第一控制端与所述第一信号输入端相连，所述输入及复位模块的第二控制端与所述第二信号输入端相连，所述输入及复位模块的第一输入端与所述第一电压端相连，所述输入及复位模块的第二输入端与所述第二电压端相连，所述输入及复位模块的输出端与第一节点电连接，所述第一信号输入端接收到有效电压信号且所述第二信号输入端接收到无效电压信号时，所述第一电压端与所述输入及复位模块的输出端导通，所述第一信号输入端接收到无效电压信号且所述第二信号输入端接收到有效电压信号时，所述第二电压端与所述输入及复位模块的输出端导通；

所述上拉模块的输入端与所述时钟信号输入端相连，所述上拉模块的输出端与所述信号输出端相连，所述上拉模块的控制端与所述第一节点相连，当所述上拉模块的控制端接收到所述第一节点的有效电压信号时，所述上拉模块的输入端与所述信号输出端导通；

所述下拉模块的输入端与所述第二电平输入端相连，所述下拉模块的输出端与所述信号输出端相连，所述下拉模块的控制端与第二节点相连，当所述下拉模块的控制端接收到所述第二节点的有效电压信号时，所述下拉模块的输入端与所述下模块的输出端导通；

所述下拉控制模块的控制端与所述第一节点相连，所述下拉控制模块的输出端与所述第二节点相连，所述下拉控制模块的第一输入端与所述第一电平输入端相连，所述下拉控制模块的第二输入端与所述第二电平输入端相连，当所述下拉控制模块的控制端接收到有效电压信号时，将所述第二电平输入端与所述下拉控制模块的输出端导通，当所述下拉控制模块的控制端接收到无效电压信号时，将所述第一电平输入端与所述下拉控制模块的输出端导通；

所述放电模块的输出端与所述第一节点相连，所述放电模块的控制端与所述第二节点相连，所述放电模块的输入端与所述漏电抑制模块的输出端相连，当所述放电模块的控制端接收到有效电压信号时，所述放电模块的输入端与所述放电模块的输出端导通；

所述漏电抑制模块能够在所述放电模块的控制端接收到无效电压信号时，向所述放电模块的输入端提供有效电压信号，并且所述漏电抑制模块能够在所述放电模块的控制端接收到有效电压信号时向所述放电模块的输入端提供无效电压信号。

优选地，所述放电模块包括放电晶体管，所述放电晶体管的栅极形成为所述放电模块的控制端，所述放电晶体管的第二极形成为所述放电模块的输入端，所述放电晶体管的第一极形成为所述放电模块的输入端。

优选地，所述漏电抑制模块包括第一漏电抑制晶体管，所述第一漏电抑制晶体管的栅极与所述第一电压端相连，所述第一漏电抑制晶体管的第一极形成为所述漏电抑制模块的输出端，所述第一漏电抑制晶体管的第二极与所述第二电压端相连。

优选地，所述漏电抑制模块还包括第二漏电抑制晶体管，所述第二漏电抑制晶体管的栅极与所述第二电压端相连，所述第二漏抑制电晶体管的第一极与所述放电模块的输入端相连，所述第二漏电抑制晶体管的第二极与所述第一电压端相连。

优选地，所述上拉模块包括上拉晶体管和存储电容，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端，所述存储电容的第一端与所述第一节点相连，所述存储电容的第二端与所述上拉模块的输出端相连。

优选地，所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极形成为所述下拉模块的控制端，所述下拉晶体管的第一极形成为所述下拉模块的输出端，所述下拉晶体管的第二极形成为所述下拉模块的输入端。

优选地，所述下拉控制模块包括第一控制晶体管、第二控制晶体管、第三控制晶体管和第四控制晶体管，所述第一控制晶体管的栅极和第一极与所述第一电平输入端相连，所述第一控制晶体管的第二极与所述第二控制晶体管的栅极相连，所述第二控制晶体管的第一极与所述第一电平输入端相连，所述第二控制晶体管的第二极形成为所述下拉控制模块的输出端，所述第三控制晶体管的栅极形成为所述下拉控制模块的控制端，所述第三控制晶体管的第一极与所述第一控制晶体管的第二极相连，所述第三控制晶体管的第二极与所述第二电平输入端相连，所述第四控制晶体管的栅极与所述第一节点相连，所述第四控制晶体管的第一极与所述第二节点相连，所述第四控制晶体管的第二极与所述第二电平输入端相连。

优选地，所述复位及输入模块包括第一复位及输入晶体管和第二复位及输入晶体管，所述第一复位及输入晶体管的栅极与所述第一电压端相连，所述第一复位及输入晶体管的第一极与所述第一电平输入端相连，所述第一复位及输入晶体管的第二极与所述第一节点相连，所述第二复位及输入晶体管的栅极与所述第二信号输入端相连，所述第二复位及输入晶体管的第一极与所述第一节点相连，所述第二复位及输入晶体管的第二极与所述第二电压端相连。

作为本发明的还一个方面，提供一种栅极驱动电路，所述栅极驱动电路包括级联的多级移位寄存单元，所述栅极驱动电路的工作周期包括交替进行的显示阶段和触控阶段，多级所述移位寄存单元被划分为多组，每组所述移位寄存单元包括N个移位寄存单元，每组所述移位寄存单元对应一个所述显示阶段，N为自然数，其中，至少从第二组所述移位寄存单元开始，每组所述移位寄存单元中的至少第一级移位寄存单元为本发明所提供的上述移位寄存单元。

作为本发明的再一个方面，提供一种触控显示装置，所述触控显示装置包括栅极驱动电路和触控驱动电路，所述触控驱动电路包括多个输出端，其中，所述栅极驱动电路为本发明所提供的上述栅极驱动电路，所述触控驱动电路的多个输出端被划分为多组，每组所述触控驱动电路包括M个输出端，M为自然数，每组所述输出端对应一个所述触控阶段。

作为本发明的又一个方面，提供一种移位寄存单元的驱动方法，其中，所述移位寄存单元包括本发明所提供的上述移位寄存单元，在执行正向扫描，所述驱动方法的每个周期都包括：

充电阶段：向所述第一信号输入端提供有效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供无效电压信号；

在触控阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在输出阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供有效电压信号；

在输出拉低阶段：向所述第二信号输入端提供有效电压信号，向所述第一信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供无效电压信号；或者

在执行反向扫描时，所述驱动方法的每个周期都包括：

充电阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供有效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在触控阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在输出阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供有效电压信号；

在输出拉低阶段：向所述第二信号输入端提供有效电压信号，向所述第一信号输入端提供无效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号。

在本发明中，漏电抑制模块在触控阶段向放电模块提供有效信号，且该有效信号被传递至第一节点，因此，在触控阶段，第一节点不会通过放电模块漏电，从而可以确保在触控阶段结束后的输出阶段能够将第一节点保持高电平，并进一步确保输出阶段可以正常的输出，从而可以避免在包括所述移位寄存单元的显示装置进行显示时出现暗线等缺陷。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明所提供的移位寄存单元的模块示意图；

图2是本发明所提供的移位寄存单元的优选实施方式的示意图；

图3是图2中所述提供的移位寄存单元正向扫描时的信号时序图；

图4是图2中所提供的移位寄存单元反向扫描时的信号时序图；

图5是本发明所提供的栅极驱动电路的示意图；

图6是本发明所提供的栅极驱动电路的正向扫描时序图；

图7是本发明所提供的栅极驱动电路的反向扫描时序图。

附图标记说明

100：上拉模块 200：下拉模块

300：下拉控制模块 400：放电模块

500：漏电抑制模块 600：输入及复位模块

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

作为本发明的一个方面，提供一种移位寄存单元，所述移位寄存单元用于触控显示装置中，所述移位寄存单元的每个工作周期包括充电阶段、触控阶段、输出阶段和输出拉低阶段，如图1所示，所述移位寄存单元包括第一信号输入端OUT_N-1、第二信号输入端OUT_N+1、输入及复位模块600、上拉模块100、下拉模块200、时钟信号输入端CK、第一电平输入端Vdd、第二电平输入端Vss、第一电压端CN、第二电压端CNB、信号输出端OUT、放电模块400和漏电抑制模块500。

如图1中所示，输入及复位模块600的第一控制端与第一信号输入端OUT_N-1相连，输入及复位模块600的第二控制端与第二信号输入端OUT_N+1相连，输入及复位模块600的第一输入端与第一电压端CN相连，输入及复位模块600的第二输入端与第二电压端CNB相连，输入及复位模块600的输出端与第一节点PU相连，第一信号输入端OUT_N-1接收到有效电压信号且所述第二信号输入端OUT_N+1接收到无效电压信号时，所述第一电压端CN与所述输入及复位模块600的输出端导通，第一信号输入端OUT_N-1接收到无效电压信号且第二信号输入端OUT_N+1接收到有效电压信号时，第二电压端CNB与输入及复位模块600的输出端导通。

第一电压端CN和第二电压端CNB按照需求提供有效电压信号或无效电压信号，下文中将结合本发明的移位寄存单元的工作原理对如何选择第一电压端CN和第二电压端CNB提供的电压信号，这里先不赘述。

上拉模块100的输入端与时钟信号输入端CK相连，上拉模块100的输出端与信号输出端OUT相连，上拉模块100的控制端与第一节点PU相连，当上拉模块100的控制端接收到第一节点PU的有效电压信号时，上拉模块100的输入端与信号输出端OUT导通。

下拉模块200的输入端与第二电平输入端Vss相连，下拉模块200的输出端与信号输出端OUT相连，下拉模块200的控制端与第二节点PD相连，当下拉模块的控制端接收到第二节点的有效电压信号时，下拉模块200的输入端与该下拉模块200的输出端导通。

下拉控制模块300的控制端与第一节点PU相连，下拉控制模块300的输出端与第二节点PD相连，下拉控制模块300的第一输入端与第一电平输入端Vdd相连，下拉控制模块300的第二输入端与第二电平输入端Vss相连。当下拉控制模块300的控制端接收到有效电压信号时，将第二电平输入端Vss与下拉控制模块300的输出端导通，当下拉控制模块的控制端接收到无效电压信号时，将第一电平输入端Vdd与下拉控制模块300的输出端导通。

放电模块400的输出端与第一节点PU相连，放电模块400的控制端与第二节点PD相连，放电模块400的输入端与漏电抑制模块500的输出端相连，连接点为NET1，当放电模块400的控制端接收到有效电压信号时，放电模块400的输入端与该放电模块400的输出端导通。

漏电抑制模块500能够在放电模块400的控制端接收到无效电压信号时向放电模块的输入端提供有效电压信号，并且，漏电抑制模块500能够在放电模块400的控制端接收到有效电压信号时向该放电模块400的输入端提供无效电压信号。

通过漏电抑制模块的设置，从而可以确保输出阶段中，第一节点保持高电平，并进一步确保输出阶段可以正常的输出，从而可以避免在包括所述移位寄存单元的显示装置进行显示时出现暗线等缺陷。

本发明所提供的移位寄存单元是用于栅极驱动电路中的，而所述栅极驱动电路用于触控显示装置中。利用包括所述移位寄存单元的栅极驱动电路为触控显示装置提供扫描信号。

在本发明所提供的移位寄存单元中，第一信号输入端OUT_N-1和第二信号输入端OUT_N+1中的一者用作移位寄存单元的控制信号输入端，另一者用作该移位寄存单元的复位信号输入端。

当所述显示装置只能执行正向扫描时，第一信号输入端OUT_N-1为控制信号输入端，第二信号输入端OUT_N+1为复位信号输入端。此时，第一电压端CN提供有效电压信号，第二电压端CNB在充电阶段、输出阶段和输出拉低阶段提供无效电压信号。

当所述显示装置只能执行反向扫描时，第一信号输入端OUT_N-1为复位信号输入端，第二信号输入端OUT_N+1为控制信号输入端。此时，第一电压端CN在充电阶段、输出阶段和输出拉低阶段提供无效电压信号，第二电压端CNB提供有效电压信号。第一电平输入端Vdd至少在显示阶段的各个子阶段提供有效电压信号，第二电平输入端Vss始终提供无效电压信号。

当所述显示装置能够执行双向扫描时，在正向扫描时，第一信号输入端OUT_N-1为控制信号输入端，第二信号输入端OUT_N+1为复位信号输入端，第一电压端CN提供有效电压信号，第二电压端CNB在充电阶段、输出阶段和输出拉低阶段提供无效电压信号；在反向扫描时，第一信号输入端OUT_N-1为复位信号输入端，第二信号输入端OUT_N+1为控制信号输入端，第一电压端CN在充电阶段、输出阶段和输出拉低阶段提供无效电压信号，第二电压端CNB提供有效电压信号。

由于上拉模块100的输入端与时钟信号输入端CK相连，因此，移位寄存单元在输出阶段输出的有效电压信号是由时钟信号输入端CK输入的。

下面本发明所提供的显示装置的驱动方法对本发明所提供的移位寄存单元的工作原理进行解释。

如上文中所述，本发明所提供的移位寄存单元用于触控显示装置中。显示装置的一帧时间包括显示阶段和触控阶段。其中，充电阶段、输出阶段和输出拉低阶段属于显示阶段的子阶段。由此可知，在本发明所使用的显示装置中，触控阶段是穿插在显示阶段的各个子阶段中的。在触控阶段，向显示装置提供触控驱动信号和触控感应信号，此触控阶段，移位寄存单元的输出端无输出。

下面结合本发明所提供的显示装置的驱动方法对所述移位寄存单元的工作原理进行说明。

图3中所述的是执行正向扫描时，各个信号的时序图。所述驱动方法的每个工作周期都包括：

充电阶段t1：向所述第一信号输入端OUT_N-1提供有效电压信号，向第二信号输入端OUT_N+1提供无效电压信号，向第一电压端CN提供有效电压信号，向第二电压端CNB提供无效电压信号，向时钟信号输入端CK提供无效电压信号。在此阶段，第一电压端CN与输入及复位模块600的输出端导通，从而利用第一电压端CN提供的有效电压信号向第一节点PU充电。由于第一节点PU此时接收到了有效电压信号，下拉控制模块300向第二节点输出无效电压信号。由于时钟信号输入端CK输入的是无效电压信号，因此，在充电阶段t1，信号输出端OUT输出无效电压信号。与此同时，放电模块400的控制端收到的是第二节点PD的无效电压信号，因此，放电模块400的输入端与输出端之间是断开的，因此，不会对第一节点PU的电位造成影响。鉴于此时放电模块400的控制端接收到无效电压信号，因此，漏电抑制模块500向放电模块的输入端提供有效电压信号。如果放电模块400的输入端与输出端之间出现漏电现象，那么漏电抑制模块500提供的有效电压信号被传输至放电模块400的输出端(即，第一节点PU)，从而不会对第一节点PU的电位造成影响。

在触控阶段t2：向所述第一信号输入端OUT_N-1提供无效电压信号，向第二信号输入端OUT_N+1提供无效电压信号，向第一电压端CN提供有效电压信号，向时钟信号输入端CK提供无效电压信号。在移位寄存单元中，第一节点PU的电位被保持在输入阶段t1的水平。因此，下拉控制模块300向第二节点PD输出无效电压信号。由于时钟信号输入端CK输入的是无效电压信号，因此，在充电阶段t1，信号输出端OUT输出无效电压信号。与此同时，放电模块400的控制端收到的是第二节点PD的无效电压信号，因此，放电模块400的输入端与输出端之间是断开的，因此，不会对第一节点PU的电位造成影响。鉴于此时放电模块400的控制端接收到无效电压信号，因此，漏电抑制模块500向放电模块的输入端提供有效电压信号。如果放电模块400的输入端与输出端之间出现漏电现象，那么漏电抑制模块500提供的有效电压信号被传输至放电模块400的输出端(即，第一节点PU)，从而不会对第一节点PU的电位造成影响。在触控阶段，通过触控驱动电路对触控驱动信号线进行扫描，在图3中所示的实施方式中，示出了触控驱动信号线Tx1、Tx2、Tx3、Tx4。

在输出阶段t3：向所述第一信号输入端OUT_N-1提供无效电压信号，向第二信号输入端OUT_N+1提供无效电压信号，向第一电压端CN提供有效电压信号，向时钟信号输入端CK提供有效电压信号。在移位寄存单元中，在输出阶段t3中，第一节点PU可以保持有效电压信号，从而可以将上拉模块100的输入端与信号输出端OUT导通，以输出通过时钟信号输入端CK输入的有效电压信号。在此阶段，下拉控制模块300的控制端接收到无效电压信号，因此，所述第一电平输入端与所述下拉控制模块的输出端导通，维持第二节点PD的无效电平状态，因此，下拉模块200的输入端与输出端断开，从而不会影响到移位寄存单元的正常输出。

在输出拉低阶段t4，向第二信号输入端OUT_N+1提供有效电压信号，向第一信号输入端OUT_N-1提供无效电压信号，向第一电压端CN提供有效电压信号，向第二电压端CNB提供无效电压信号，向时钟信号输入端CK提供无效电压信号。在此阶段，由于第二信号输入端OUT_N+1提供有效电压信号，因此，输入及复位模块600的输出端与第二电压端CNB导通，相应地，导致下拉控制模块300的输出端与第一电平输入端Vdd导通。由于第一电平输入端Vdd提供有效电压信号，因此，第二节点PD接收到有效电压信号，从而可以控制下拉模块200的输入端与输出端导通，使得信号输出端OUT输出无效电压信号。同时，由于第二节点PD为有效电压信号，因此，放电模块400的输入端与输出端导通。在此阶段，漏电抑制模块500向放电模块400的输入端提供无效电压信号，从而对第一节点PU放电。

反向扫描时的工作原理与正向扫描时的工作原理类似，这里不再赘述。

如上文中所述，在把包括本发明所提供的移位寄存单元的工作过程中，触控阶段位于输出阶段之前，在触控阶段中，漏电抑制模块500向放电模块400的输入端提供有效电压信号。因此，即便在触控阶段放电模块400漏电也不会影响到第一节点PU的电位，从而可以确保输出阶段中，第一节点PU仍然保持高电平，并进一步确保输出阶段可以正常的输出，从而可以避免在包括所述移位寄存单元的显示装置进行显示时出现暗线等缺陷。

在本发明中，“有效电压信号”是指，能够控制接收该有效电压信号的模块开启的电压信号，而“无效电压信号”则是指能够控制接收该无效电压信号的模块关闭的电压信号。

例如，对于N型晶体管而言，高电平信号为有效电压信号，低电平信号为无效电压信号；对于P型晶体管而言，低电平信号为有效电压信号，高电平信号为有效电压信号。

在本发发明所提供的一种具体实施方式中，移位寄存单元中所有的晶体管均为N型晶体管，因此，有效电压信号是指高电平信号，无效电压信号是指低电平信号。

本领域技术人员应当理解的是，在本发明中，在触控阶段之外的其他阶段，时钟信号输入端CK输入的时钟信号为脉冲信号，应当确保时钟信号输入端CK在移位寄存单元的输出阶段输出一个有效的时钟信号(该有效时钟信号能够开启与所述移位寄存单元的输出端相连的栅线上的薄膜晶体管)，而上拉模块100的作用则是在输出阶段将有效的时钟信号作为输出信号输出至信号输出端OUT。在触控阶段，时钟信号输入端CK输入的信号始终为无效电压信号，从而不会对信号输出端OUT的电位造成影响。

为了简化所述移位寄存单元的结构，优选地，放电模块400可以包括放电晶体管T3，该放电晶体管T3的栅极形成为放电模块400的控制端，并且与第二节点PD相连；放电晶体管T3的第一极形成为放电模块400的输出端，并与第一节点PU相连；放电晶体管T3的第二极形成为放电模块400的输入端，并与漏电抑制模块500的输出端相连。相应地，漏电抑制模块500能够在所述触控阶段之外的其他阶段提供无效电压信号。

如上文中所述，在输出下拉阶段t4，第二节点PD为有效电压信号的电平，因此，放电晶体管T3导通，因此，漏电抑制模块500输出的无效电压信号可以通过放电晶体管T3传递至第一节点PU，从而可以在输出下拉阶段将第一节点PU的电位下拉为无效电平。

在本发明中，对漏电抑制模块500的具体结构并没有特殊的限制，只要能够实现在触控阶段向放电模块400提供有效电压信号、且不影响所述移位寄存单元的其他工作阶段即可。

作为本发明的一种优选实施方式，如图2所示，漏电抑制模块500可以包括第一漏电抑制晶体管T1，该第一漏电抑制晶体管T1的栅极与第一电压端CN相连，第一漏电抑制晶体管T1的第一极形成为漏电抑制模块500的输出端，并与放电模块400的输入端(即，放电晶体管T3的第二极)电连接，第一漏电抑制晶体管T1的第二极与第二电压端CNB相连。

本实施例所提供的漏电抑制模块500适用于仅执行正向扫描的移位寄存单元。始终向第一电压端CN提供有效电压信号，在触控阶段向第二电压端CNB提供有效电压信号，在其他阶段向第二电压端CNB提供无效电压信号。由于第一电压端CN提供有效电压信号，因此，在正向扫描时，第一漏电抑制晶体管T1是始终导通的。在显示阶段的各个子阶段中，可以向放电模块400的输入端提供无效电压信号，以确保移位寄存单元在显示阶段正常工作。在触控阶段，可以向放电模块400的输入端提供有效电压信号，防止第一节点PU漏电。

为了使得所述移位寄存单元适用于反向扫描，优选地，漏电抑制模块500还可以包括第二漏电抑制晶体管T2。如图2中所示，第二漏电抑制晶体管T2的栅极与第二电压端CNB相连，第二漏电抑制晶体管T2的第一极与放电模块400的输入端相连，第二漏电抑制晶体管T2的第二极与第一电压端CN相连。

需要指出的是，正向扫描时向第一电压端CN提供的电压信号不同于反向扫描时向第一电压端CN提供的电压信号；正向扫描时向第二电压端CNB提供的电压信号不同于反向扫描时向第二电压端CNB提供的电压信号。

具体地，在正向扫描时，始终向第一电压端CN提供有效电压信号，在触控阶段向第二电压端CNB提供有效电压信号，其余阶段向第二电压端CNB提供无效电压信号。在反向扫描时，始终向第二电压端CNB提供有效电压信号，在触控阶段向第一电压端CN提供有效电压信号，其余阶段向第一电压端CN提供无效电压信号。

因此，在正向扫描阶段，第一漏电抑制晶体管T1始终导通，第二漏电抑制晶体管T2始终截止。在反向扫描阶段，第一漏电抑制晶体管T1始终截止，第二漏电抑制晶体管T1始终导通。下文中将详细介绍图2中所示结构的漏电抑制模块的工作原理，这里先不赘述。

在本发明中对上拉模块100的具体结构也没有特殊的要求，为了简化移位寄存单元的结构，优选地，上拉模块100包括上拉晶体管T4和存储电容C，该上拉晶体管T4的栅极形成为上拉模块100的控制端，并与第一节点PU相连，上拉晶体管T4的第一极形成为上拉模块100的输入端，上拉晶体管T4的第二极形成为上拉模块100的输出端。存储电容C的第一端与第一节点PU相连，存储电容C的第二端与上拉模块100的输出端相连。

当向第一节点PU提供有效电压信号时，上拉晶体管T4导通，从时钟信号输入端CK输入的时钟信号为信号输出端OUT的输出信号。当向上拉PU提供无效电压信号时，上拉晶体管T4截止。在充电阶段，可以向存储电容C充电，在触控阶段，存储电容可以维持第一节点PU处于有效电平状态。

同样地，在本发明中对下拉模块200的具体结构也没有特殊的限定，为了简化移位寄存单元的结构，优选地，下拉模块200包括下拉晶体管T11，该下拉晶体管T11的栅极形成为下拉模块200的控制端，并与第二节点PD相连，下拉晶体管T11的第一极形成为下拉模块200的输出端，下拉晶体管T11的第二极形成为下拉模块200的输入端。

当向第二节点PD提供有效电压信号时，下拉晶体管T11导通，并将通过第二电平输入端Vss输入的低电平信号输出至信号输出端OUT，从而可以使得信号输出端OUT输出无效电压信号。

在本公开中，对下拉控制模块300的具体结构也没有特殊的限制。例如，图2中示出了下拉控制模块300的一种优选实施方式。如图中所示，下拉控制模块300包括第一控制晶体管T7、第二控制晶体管T8、第三控制晶体管T9和第四控制晶体管T10。具体地，第一控制晶体管T7的栅极和第一极与第一电平输入端Vdd相连，第一控制晶体管T7的第二极与第二控制晶体管T8的栅极相连，第二控制晶体管T8的第一极与第一电平输入端Vdd相连，第二控制晶体管T8的第二极形成为下拉控制模块400的输出端，并与第二节点PD相连，第三控制晶体管T9的栅极形成为下拉控制模块400的控制端，并与第一节点PU相连，第三控制晶体管T9的第一极与第一控制晶体管T7的第二极相连，第三控制晶体管T9的第二极与第二电平输入端Vss相连，第四控制晶体管T10的栅极与第一节点PU相连，第四控制晶体管T10的第一极与下拉模块200的第二节点PD相连，第四控制晶体管T10的第二极与第二电平输入端Vss相连。

在本公开中，对复位及输入模块600的具体结构也不做限制，只要能够起到在输入阶段向第一节点PU充电、在输出下拉阶段对第一节点PU进行放电即可。在图2所示的优选实施方式中，复位及输入模块600包括第一复位及输入晶体管T5和第二复位及输入晶体管T6。如图中所示，第一复位及输入晶体管T5的栅极与第一信号输入端OUT_N-1相连，第一复位及输入晶体管T5的第一极与第一电压端CN相连，第一复位及输入晶体管T5的第二极与第一节点PU相连。第二复位及输入晶体管T6的栅极与第二信号输入端OUT_N+1相连，第二复位及输入晶体管T6的第一极与第一节点PU相连，第二复位及输入晶体管T6的第二极与第二电压端相连CNB。

此处，对第一电压端CN和第二电压端CNB的限定与上文中相同，即：

当包括所述移位寄存单元的栅极驱动电路进行正向扫描时，通过第一电压端CN输入的信号始终为有效电压信号，通过所述第二电压端CNB输入的号在触控阶段为有效电压信号，其余阶段为无效电压信号；

当包括所述移位寄存单元的栅极驱动电路反向扫描时，通过第一电压端CN输入的信号在触控阶段为有效电压信号，其余阶段为无效电压信号，通过第二电压端输入的信号始终为有效电压信号。

第一信号输入端OUT_N-1与上一级移位寄存单元的输出端相连，第二信号输入端OUT_N+1与下一级移位寄存单元的输出端相连。当正向扫描时，第一信号输入端OUT_N-1输入的信号为高电平信号时，第二信号输入端OUT_N+1输入的信号为低电平信号，第一复位及输入晶体管T5导通，第一电压端CN输入的高电平信号通过第一复位及输入晶体管T5输送至第一节点PU。

当反向扫描时，第一信号输入端OUT_N-1输入的信号为低电平信号时，第二信号输入端OUT_N+1输入的信号为高电平信号，第二复位及输入晶体管T6导通，第二电压端CNB输入的高电平信号通过第二复位及输入晶体管T6输送至第一节点PU。

下面结合图3和图4描述图2中所述提供的移位寄存单元的工作过程。在图2中所示的实施方式中，各个晶体管均是N型晶体管，因此，高电平信号为有效电压信号，低电平信号为无效电压信号。

图3中所示的是正向扫描时各个输入信号的时序图。如图中可以看出，一个移位寄存单元的一个工作周期包括充电阶段t1、触控阶段t2、输出阶段t3和输出下拉阶段t4。

在充电阶段t1，高电平的输入信号通过第一信号输入端OUT_N-1输入，通过时钟信号输入端CK输入的时钟信号为低电平信号，通过第二信号输入端OUT_N+1输入的信号为低电平信号，第一电压端CN输入高电平信号，第二电压端CNB输入低电平信号，因此，第一复位及输入晶体管T5导通、第二复位及输入晶体管T6截止，通过第一电压端CN输入的高电平信号将对存储电容C进行充电。同时，在此阶段，第一漏电抑制晶体管T1导通，第二漏电抑制晶体管T2截止，以将低电平信号输送至放电晶体管T3的第二极。下拉控制模块300的第一控制晶体管T7导通、第三控制晶体管T9导通、第四控制晶体管T10导通，由于第一控制晶体管T7和第三控制晶体管T9的分压，导致第二控制晶体管T8截止。第一节点PU为高电平，导致上拉晶体管T4导通，由于时钟信号为低电平信号，因此输出端OUT输出低电平信号。第四控制晶体管T10的导通将第二电平输入端Vss输入的低电平信号传输至第二节点PD，使得下拉晶体管T11截止。

在触控阶段t2，通过时钟信号输入端CK输入的时钟信号仍然为低电平信号，通过第一信号输入端OUT_N-1输入的信号为低电平，通过第二信号输入端OUT_N+1输入的信号也为低电平，第一复位及输入晶体管T5、第二复位及输入晶体管T6均截止，第一控制晶体管T7导通。由于在触控阶段第二电压端CNB输入的信号为高电平信号，因此，第一漏电抑制晶体管T1和第二漏电抑制晶体管T2均导通，并将高电平信号输送至放电晶体管T3，从而可以确保第一节点PU不会通过放电晶体管T3漏电。由于第一节点PU为高电平信号，因此，第三控制晶体管T9导通。第一控制晶体管T7和第三控制晶体管T9的分压作用导致第二控制晶体管T8截止，第四控制晶体管T10的导通使得第二节点PD持续保持低电平状态。在触控阶段，时钟信号为低电平信号，因此，OUT输出低电平信号。在触控阶段，通过触控驱动电路对触控驱动信号线进行扫描，在图3中所示的实施方式中，示出了触控驱动信号线Tx1、Tx2、Tx3、Tx4。

在输出阶段t3，时钟信号跳变为高电平信号，通过第一电压端CN输入的信号为高电平信号，通过第二电压端CNB输入的信号为低电平信号，通过第一信号输入端OUT_N-1输入的信号为低电平，通过第二信号输入端OUT_N+1输入的信号也为低电平，第一复位及输入晶体管T5、第二复位及输入晶体管T6均截止，第一控制晶体管T7导通。因此，第一节点PU的电位在存储电容C的自举作用下跳变为更高的电位，使得上拉晶体管T4导通，以使得输出端OUT输出高电平信号。在此阶段，第一漏电抑制晶体管T1导通，第二漏电抑制晶体管T2截止，因此，放电晶体管T3的第二极为低电平电压。同样，第三控制晶体管T9的导通使得第三控制晶体管T9与第一控制晶体管T7形成分压作用，使得第二控制晶体管T8截止。第四控制晶体管T10导通，维持第二节点PD的低电平状态，从而确保下拉晶体管T11的截止。

在输出拉低阶段t4，时钟信号跳变为低电平信号，通过第一电压端CN输入的信号为高电平信号，通过第二电压端CNB输入的信号为低电平信号，通过第一信号输入端OUT_N-1输入的信号为低电平，通过第二信号输入端OUT_N+1输入的信号为高电平信号。因此，第二复位及输入晶体管T6导通，通过第二电压端CNB输入的低电平信号将第一节点PU电位拉低。第一漏电抑制晶体管T1导通，第二漏电抑制晶体管T2截止，使得放电晶体管T3的第二极为低电平电压。由于第一节点PU电位被拉低，因此，第三控制晶体管T9和第四控制晶体管T10均截止。第一控制晶体管T7的导通使得第二控制晶体管T8也导通，从而将第二节点PD电位上拉至高电平。放电晶体管T3的导通使得第一节点PU进一步被下拉，下拉晶体管T11导通使得信号输出端OUT被下拉至低电平。至此，一个移位寄存单元的一个工作周期结束。

图4中所示的是反向扫描时各个输入信号的时序图。如图中可以看出，一个移位寄存单元的一个工作周期包括充电阶段t1、触控阶段t2、输出阶段t3和输出下拉阶段t4。

在充电阶段t1，高电平的输入信号通过第二信号输入端OUT_N+1输入，通过时钟信号输入端CK输入的时钟信号为低电平信号，通过第一信号输入端OUT_N-1输入的信号为低电平信号，第一电压端CN输入低电平信号，第二电压端CNB输入高电平信号，因此，第一复位及输入晶体管T5截止、第二复位及输入晶体管T6导通，通过第二电压端CNB输入的高电平信号将对存储电容C进行充电。同时，在此阶段，第二漏电抑制晶体管T2导通，第一漏电抑制晶体管T1截止，以将低电平信号输送至放电晶体管T3的第二极。下拉控制模块300的第一控制晶体管T7导通、第三控制晶体管T9导通、第四控制晶体管T10导通，有由于第一控制晶体管T7和第三控制晶体管T9的分压，导致第二控制晶体管T8截止。第一节点PU为高电平，导致上拉晶体管T4导通，由于时钟信号为低电平信号，因此输出端OUT输出低电平信号。第四控制晶体管T10的导通将第二电平输入端Vss输入的低电平信号传输至第二节点PD，使得下拉晶体管T11截止。

在触控阶段t2，通过时钟信号输入端CK输入的时钟信号仍然为低电平信号，通过第一信号输入端OUT_N-1输入的信号为低电平，通过第二信号输入端OUT_N+1输入的信号也为低电平，第一复位及输入晶体管T5、第二复位及输入晶体管T6均截止，第一控制晶体管T7导通。由于在触控阶段第一电压端CN输入的信号为高电平信号，因此，第一漏电抑制晶体管T1和第二漏电抑制晶体管T2均导通，并将高电平信号输送至放电晶体管T3的第二极，从而可以确保第一节点PU不会通过放电晶体管T3漏电。由于第一节点PU为高电平信号，因此，第三控制晶体管T9导通。第一控制晶体管T7和第三控制晶体管T9的分压作用导致第二控制晶体管T8截止，第四控制晶体管T10的导通使得第二节点PD持续保持低电平状态。在触控阶段，时钟信号为低电平信号，因此，OUT输出低电平信号。在触控阶段，通过触控驱动电路对触控驱动信号线进行扫描，在图3中所示的实施方式中，示出了触控驱动信号线Tx1、Tx2、Tx3、Tx4。

在输出阶段t3，时钟信号跳变为高电平信号，通过第一电压端CN输入的信号为低电平信号，通过第二电压端CNB输入的信号为高电平信号，通过第一信号输入端OUT_N-1输入的信号为低电平，通过第二信号输入端OUT_N+1输入的信号也为低电平，第一复位及输入晶体管T5、第二复位及输入晶体管T6均截止，第一控制晶体管T7导通。因此，第一节点PU的电位在存储电容C的自举作用下跳变为更高的电位，使得上拉晶体管T4导通，以使得输出端OUT输出高电平信号。在此阶段，第一漏电抑制晶体管T1截止，第二漏电抑制晶体管T2导通，因此，放电晶体管T3的第二极为低电平电压。同样，第三控制晶体管T9的导通使得第三控制晶体管T9与第一控制晶体管T7形成分压作用，使得第二控制晶体管T8截止。第四控制晶体管T10导通，维持第二节点PD的低电平状态，从而确保下拉晶体管T11的截止。

在输出拉低阶段t4，时钟信号跳变为低电平信号，通过第一电压端CN输入的信号为低电平信号，通过第二电压端CNB输入的信号为高电平信号，通过第一信号输入端OUT_N-1输入的信号为高电平，通过第二信号输入端OUT_N+1输入的信号为低电平信号。因此，第一复位及输入晶体管T5导通，通过第一电压端CN输入的低电平信号将第一节点PU电位拉低。第一漏电抑制晶体管T1导通，第二漏电抑制晶体管T2截止，使得放电晶体管T3的第二极为低电平电压。由于第一节点PU电位被拉低，因此，第三控制晶体管T9和第四控制晶体管T10均截止。第一控制晶体管T7的导通使得第二控制晶体管T8也导通，从而将第二节点PD电位上拉至高电平。放电晶体管T3的导通使得第一节点PU进一步被下拉，下拉晶体管T11导通使得信号输出端OUT被下拉至低电平。至此，一个移位寄存单元的一个工作周期结束。

作为本发明的另一个方面，提供一种栅极驱动电路，所述栅极驱动电路包括级联的多级移位寄存单元，所述栅极驱动电路的工作周期包括交替进行的显示阶段和触控阶段，多级所述移位寄存单元被划分为多组，每组所述移位寄存单元包括N个移位寄存单元，每组所述移位寄存单元对应一个所述显示阶段，其中，至少从第二组所述移位寄存单元开始，每组所述移位寄存单元的至少第一级移位寄存单元为本发明所提供的上述移位寄存单元。

图5中所示的是本发明所提供的栅极驱动电路的一种优选实施方式。容易理解的是，当多级移位寄存单元级联时，上一级移位寄存单元的输出信号是下一级移位寄存单元的输入信号。

容易理解的是，所述栅极驱动电路还包括时钟信号线、高电平信号线、起始信号线STV、低电平信号线、第一电平信号线和第二电平信号线，所述时钟信号线与各级移位寄存单元的时钟信号输入端相连，所述高电平信号线与各级移位寄存单元的第一电平输入端相连，起始信号线STV选择性地与第一级移位寄存单元的正向信号输入端以及最后一级移位寄存单元的反向信号输入端相连(正向扫描时与第一级移位寄存单元的正向信号输入端相连，反向扫描时与最后一级移位寄存单元的第二信号输入端相连)，第一电平信号线与各级移位寄存单元的第一电平输入端相连，第二电平信号线与各级移位寄存单元的第二电平输入端相连，低电平信号线与各级移位寄存单元的第二电平输入端相连。

从第二组移位寄存单元开始，每组移位寄存单元的第一级移位寄存单元是在触控阶段开始之前进行充电、触控阶段结束之后才开始输出，由于第一级移位寄存单元包括漏电抑制模块，因此，在整个触控阶段中，第一级移位寄存单元的第一节点不会漏电，从而可以确保在触控阶段结束后输出稳定的扫描信号，避免显示暗线的出现。

在本发明中，对栅极驱动电路中设置的本发明所提供的上述移位寄存单元的个数并不做特殊的限定。例如，栅极驱动电路中设置的本发明所提供的上述移位寄存单元的个数为移位寄存单元的组数减一。

在本发明中，对N的具体数值么有特殊的规定，在本发明所提供的实施方式中，N为4。

例如，如果所述栅极驱动电路包括4组移位寄存单元，那么，该栅极驱动电路可以包括3个具有漏电抑制模块的移位寄存单元。这3个具有漏电抑制模块的移位寄存单元分别为第2组移位寄存单元的第一级移位寄存单元、第3组移位寄存单元的第一级移位寄存单元和第4组移位寄存单元的第一级移位寄存单元。

为了便于制造，优选地，所有所述移位寄存单元均为本发明所提供的上述移位寄存单元。

在图5中，示出了m级移位寄存单元，该m极移位寄存单元分别与显示装置的m条栅线相连。OUTPUT_1表示第一条栅线，OUTPUT_2表示第二条栅线，OUTPUT_n-1表示第n-1条栅线，OUTPUT_m-1表示第m-1条栅线，OUTPUT_m表示第m条栅线。

图6所示的是本发明所提供的栅极驱动电路在工作时各个信号的时序图。

图7所示的是本发明所提供的栅极驱动电路在工作时各个信号的时序图。

在图中，Gate1、Gate2、Gate3、Gate4、Gate5、Gate6、Gate7、Gate8分别代表第一条栅线、第二条栅线、第三条栅线、第四条栅线、第五条栅线、第六条栅线、第七条栅线、第八条栅线。Tx1、Tx2、Tx3、Tx4、Tx5、Tx6、Tx7、Tx8分别代表第一条触控扫描线、第二条触控扫描线、第三条触控扫描线、第四条触控扫描线、第五条触控扫描线、第六条触控扫描线、第七条触控扫描线、第八条触控扫描线。

在图6中，如图中所示，每组移位寄存单元包括四个移位寄存单元，第一条栅线Gate1、第二条栅线Gate2、第三条栅线Gate3、第四条栅线Gate4对应的移位寄存单元属于同一组，在显示阶段Display1依次输出扫描信号；第五条栅线Gate5、第六条栅线Gate6、第七条栅线Gate7、第八条栅线Gate8对应的移位寄存单元属于同一组，在显示阶段Display2依次输出扫描信号。至少第五条栅线Gate5对应的移位寄存单元为本发明所提供的包括漏电抑制模块的移位寄存单元。

与图6中相同的是，在图7中，每组移位寄存单元包括四个移位寄存单元，第一条栅线Gate1、第二条栅线Gate2、第三条栅线Gate3、第四条栅线Gate4对应的移位寄存单元属于同一组，在显示阶段Display2依次输出扫描信号；第五条栅线Gate5、第六条栅线Gate6、第七条栅线Gate7、第八条栅线Gate8对应的移位寄存单元属于同一组，在显示阶段Display1依次输出扫描信号。与图6中不同的是，至少第四条栅线Gate4对应的移位寄存单元为本发明所提供的包括漏电抑制模块的移位寄存单元。

作为本发明的有一个方面，提供一种触控显示装置，所述触控显示装置包括栅极驱动电路和触控驱动电路，其中，所述栅极驱动电路为本发明所提供的上述栅极驱动电路，所述触控驱动电路的多个输出端被划分为多组，每组所述触控驱动电路包括M个输出端，每个所述输出端对应一个所述触控阶段。

在本发明中，M和N的数值可以相同也可以不同。在图6和图7中所示的具体实施方式中，M和N均为4。

在图6和图7所示的实施方式中，分别代表第一条触控扫描线Tx1、第二条触控扫描线Tx2、第三条触控扫描线Tx3、第四条触控扫描线Tx4对应的四个输出端为一组，第五条触控扫描线Tx5、第六条触控扫描线Tx6、第七条触控扫描线Tx7、第八条触控扫描线Tx8对应的四个输出端为一组。在触控阶段Touch1，第一条触控扫描线Tx1、第二条触控扫描线Tx2、第三条触控扫描线Tx3、第四条触控扫描线Tx4对应的四个输出端分别输出四个触控扫描信号，在触控阶段Touch2，第五条触控扫描线Tx5、第六条触控扫描线Tx6、第七条触控扫描线Tx7、第八条触控扫描线Tx8对应的四个输出端分别输出四个触控扫描信号。

作为本发明的还一个方面，提供一种移位寄存单元的驱动方法，其中，所述移位寄存单元为本发明所提供的上述移位寄存单元。

当进行正向扫描时，所述驱动方法的每个周期都包括：

充电阶段：向所述第一信号输入端提供有效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供无效电压信号；

在触控阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在输出阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供有效电压信号；

在输出拉低阶段：向所述第二信号输入端提供有效电压信号，向所述第一信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供无效电压信号。

当进行反向扫描时，所述驱动方法的每个周期都包括：

充电阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供有效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在触控阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在输出阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供有效电压信号；

在输出拉低阶段：向所述第二信号输入端提供有效电压信号，向所述第一信号输入端提供无效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号。

上文中已经详细解释了利用所述驱动方法驱动所述显示装置的原理和有益效果，这里不再赘述。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种移位寄存单元，所述移位寄存单元用于触控显示装置中，其特征在于，所述移位寄存单元包括第一信号输入端、第二信号输入端、输入及复位模块、上拉模块、下拉模块、下拉控制模块、时钟信号输入端、第一电平输入端、第二电平输入端、第一电压端、第二电压端、信号输出端、放电模块和漏电抑制模块，

所述输入及复位模块的第一控制端与所述第一信号输入端相连，所述输入及复位模块的第二控制端与所述第二信号输入端相连，所述输入及复位模块的第一输入端与所述第一电压端相连，所述输入及复位模块的第二输入端与所述第二电压端相连，所述输入及复位模块的输出端与第一节点电连接，所述第一信号输入端接收到有效电压信号且所述第二信号输入端接收到无效电压信号时，所述第一电压端与所述输入及复位模块的输出端导通，所述第一信号输入端接收到无效电压信号且所述第二信号输入端接收到有效电压信号时，所述第二电压端与所述输入及复位模块的输出端导通；

所述上拉模块的输入端与所述时钟信号输入端相连，所述上拉模块的输出端与所述信号输出端相连，所述上拉模块的控制端与所述第一节点相连，当所述上拉模块的控制端接收到所述第一节点的有效电压信号时，所述上拉模块的输入端与所述信号输出端导通；

所述下拉模块的输入端与所述第二电平输入端相连，所述下拉模块的输出端与所述信号输出端相连，所述下拉模块的控制端与第二节点相连，当所述下拉模块的控制端接收到所述第二节点的有效电压信号时，所述下拉模块的输入端与所述下模块的输出端导通；

所述下拉控制模块的控制端与所述第一节点相连，所述下拉控制模块的输出端与所述第二节点相连，所述下拉控制模块的第一输入端与所述第一电平输入端相连，所述下拉控制模块的第二输入端与所述第二电平输入端相连，当所述下拉控制模块的控制端接收到有效电压信号时，将所述第二电平输入端与所述下拉控制模块的输出端导通，当所述下拉控制模块的控制端接收到无效电压信号时，将所述第一电平输入端与所述下拉控制模块的输出端导通；

所述放电模块的输出端与所述第一节点相连，所述放电模块的控制端与所述第二节点相连，所述放电模块的输入端与所述漏电抑制模块的输出端相连，当所述放电模块的控制端接收到有效电压信号时，所述放电模块的输入端与所述放电模块的输出端导通；

所述漏电抑制模块能够在所述放电模块的控制端接收到无效电压信号时，向所述放电模块的输入端提供有效电压信号，并且所述漏电抑制模块能够在所述放电模块的控制端接收到有效电压信号时向所述放电模块的输入端提供无效电压信号。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述放电模块包括放电晶体管，所述放电晶体管的栅极形成为所述放电模块的控制端，所述放电晶体管的第二极形成为所述放电模块的输入端，所述放电晶体管的第一极形成为所述放电模块的输入端。

3.根据权利要求1所述的移位寄存单元，其特征在于，所述漏电抑制模块包括第一漏电抑制晶体管，所述第一漏电抑制晶体管的栅极与所述第一电压端相连，所述第一漏电抑制晶体管的第一极形成为所述漏电抑制模块的输出端，所述第一漏电抑制晶体管的第二极与所述第二电压端相连。

4.根据权利要求3所述的移位寄存单元，其特征在于，所述漏电抑制模块还包括第二漏电抑制晶体管，所述第二漏电抑制晶体管的栅极与所述第二电压端相连，所述第二漏抑制电晶体管的第一极与所述放电模块的输入端相连，所述第二漏电抑制晶体管的第二极与所述第一电压端相连。

5.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述上拉模块包括上拉晶体管和存储电容，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端，所述存储电容的第一端与所述第一节点相连，所述存储电容的第二端与所述上拉模块的输出端相连。

6.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极形成为所述下拉模块的控制端，所述下拉晶体管的第一极形成为所述下拉模块的输出端，所述下拉晶体管的第二极形成为所述下拉模块的输入端。

7.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述下拉控制模块包括第一控制晶体管、第二控制晶体管、第三控制晶体管和第四控制晶体管，所述第一控制晶体管的栅极和第一极与所述第一电平输入端相连，所述第一控制晶体管的第二极与所述第二控制晶体管的栅极相连，所述第二控制晶体管的第一极与所述第一电平输入端相连，所述第二控制晶体管的第二极形成为所述下拉控制模块的输出端，所述第三控制晶体管的栅极形成为所述下拉控制模块的控制端，所述第三控制晶体管的第一极与所述第一控制晶体管的第二极相连，所述第三控制晶体管的第二极与所述第二电平输入端相连，所述第四控制晶体管的栅极与所述第一节点相连，所述第四控制晶体管的第一极与所述第二节点相连，所述第四控制晶体管的第二极与所述第二电平输入端相连。

8.根据权利要求7所述的移位寄存单元，其特征在于，所述复位及输入模块包括第一复位及输入晶体管和第二复位及输入晶体管，所述第一复位及输入晶体管的栅极与所述第一电压端相连，所述第一复位及输入晶体管的第一极与所述第一电平输入端相连，所述第一复位及输入晶体管的第二极与所述第一节点相连，所述第二复位及输入晶体管的栅极与所述第二信号输入端相连，所述第二复位及输入晶体管的第一极与所述第一节点相连，所述第二复位及输入晶体管的第二极与所述第二电压端相连。

9.一种栅极驱动电路，所述栅极驱动电路包括级联的多级移位寄存单元，所述栅极驱动电路的工作周期包括交替进行的显示阶段和触控阶段，多级所述移位寄存单元被划分为多组，每组所述移位寄存单元包括N个移位寄存单元，每组所述移位寄存单元对应一个所述显示阶段，N为自然数，其特征在于，至少从第二组所述移位寄存单元开始，每组所述移位寄存单元中的至少第一级移位寄存单元为权利要求1至8中任意一项所述的移位寄存单元。

10.一种触控显示装置，所述触控显示装置包括栅极驱动电路和触控驱动电路，所述触控驱动电路包括多个输出端，其特征在于，所述栅极驱动电路为权利要求9所述的栅极驱动电路，所述触控驱动电路的多个输出端被划分为多组，每组所述触控驱动电路包括M个输出端，M为自然数，每组所述输出端对应一个所述触控阶段。

11.一种如权利要求1所述移位寄存单元的驱动方法，其特征在于，

当执行正向扫描时，所述驱动方法的每个周期都包括：

充电阶段：向所述第一信号输入端提供有效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供无效电压信号；

在触控阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在输出阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供有效电压信号；

在输出拉低阶段：向所述第二信号输入端提供有效电压信号，向所述第一信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供无效电压信号，向所述时钟信号输入端提供无效电压信号；

当执行反向扫描时，所述驱动方法的每个周期都包括：

充电阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供有效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在触控阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供有效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号；

在输出阶段：向所述第一信号输入端提供无效电压信号，向所述第二信号输入端提供无效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供有效电压信号；

在输出拉低阶段：向所述第二信号输入端提供有效电压信号，向所述第一信号输入端提供无效电压信号，向所述第一电压端提供无效电压信号，向所述第二电压端提供有效电压信号，向所述时钟信号输入端提供无效电压信号。