CN114067719A - 一种显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本发明实施例公开了一种显示面板及其驱动方法、显示装置，显示面板中，移位寄存电路的同一移位寄存单元包括输出晶体管，输出晶体管分别与第三节点、第一时钟信号端和信号输出端电连接。由于第一时钟信号中高电平信号和低电平信号变换会将第三节点的电位抬升，造成输出晶体管不同程度的导通，第一时钟信号向信号输出端漏电。通过设置移位寄存单元包括第一漏流控制端和第一漏流抑制模块，第一漏流抑制模块用于在第一漏流控制信号的控制下，控制第二节点和第三节点导通，如此可以将第三节点的电位拉低，拉低后的第三节点控制输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗。

Description

一种显示面板及其驱动方法、显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。

背景技术

随着显示技术的发展，显示面板的集成度越来越高，成本越来越低，而阵列基板行驱动(Gate Driver on Array，GOA)技术，利用GOA技术将栅极驱动电路集成于阵列基板的周边区域，从而在实现窄边框设计的同时，有效提高显示装置的集成度，并降低其制造成本。

现有的显示面板存在漏电功耗，影响显示面板的性能。

发明内容

针对上述存在问题，本发明实施例提供一种显示面板及其驱动方法、显示装置，以消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

第一方面，本发明实施例提供了一种显示面板，包括非显示区；所述非显示区包括第一移位寄存电路，所述第一移位寄存电路包括多级级联设置的第一移位寄存单元；

所述第一移位寄存单元包括信号输出端、第一电平信号端、第一时钟信号端、第一漏流控制端、下拉模块、输出模块和第一漏流抑制模块；所述输出模块包括输出晶体管

同一所述第一移位寄存单元中，所述下拉模块分别与第一节点、第二节点、所述第一电平信号端以及所述信号输出端电连接；所述下拉模块用于在所述第一节点的电位的控制下，将所述第一电平信号端的第一电平信号传输至所述第二节点和所述信号输出端；

同一所述第一移位寄存单元中，所述输出晶体管分别与第三节点、所述第一时钟信号端和所述信号输出端电连接；所述输出晶体管用于在所述第三节点的电位的控制下，将所述第一时钟信号端的第一时钟信号传输至所述信号输出端；

同一所述第一移位寄存单元中，所述第一漏流抑制模块分别与所述第一漏流控制端、所述第二节点和所述第三节点电连接；所述第一漏流抑制模块用于在所述第一漏流控制端的第一漏流控制信号的控制下，在所述第一移位寄存单元的第一工作阶段，控制所述第二节点和所述第三节点导通。

第二方面，本发明实施例还提供了一种显示面板的驱动方法，用于驱动上述显示面板，所述显示面板的驱动方法包括：

在所述第一移位寄存单元的第一工作阶段，通过所述第一漏流控制端的第一漏流控制信号控制所述第二节点和所述第三节点之间的第一漏流抑制模块导通。

第三方面，本发明实施例还提供了一种显示装置，包括：驱动芯片和上述显示面板；

所述驱动芯片用于执行上述显示面板的驱动方法。

本发明实施例提供的显示面板，包括位于非显示区的第一移位寄存电路，第一移位寄存电路包括多级级联设置的第一移位寄存单元，第一移位寄存单元包括输出模块，输出模块包括输出晶体管，输出晶体管分别与第三节点、第一时钟信号端和信号输出端电连接，用于在第三节点的电位的控制下，将第一时钟信号端的第一时钟信号传输至信号输出端。由于第一时钟信号端的第一时钟信号包括交替设置的高电平信号和低电平信号，而输出模块包括输出晶体管，在第一移位寄存单元输出非使能信号阶段，第三节点的电位为低电位(Vgl)，信号输出端OUT输出的信号的低电位信号(Vgl)，第一时钟信号端的第一时钟信号包括交替变化的高电平信号和低电平信号，由于输出晶体管中寄生电容的存在，每次高电平信号和低电平信号变换总会将第三节点的电位偏移低电位，从而造成输出晶体管的栅源电压差大于阈值电压，造成输出晶体管不同程度的导通，如此第一时钟信号端就向信号输出端漏电，造成漏电功耗。本发明实施例中，通过在第一移位寄存单元中增设第一漏流控制端和第一漏流抑制模块，同时设置第一漏流抑制模块分别与第一漏流控制端、第二节点和第三节点电连接，第一漏流抑制模块用于在第一漏流控制端的第一漏流控制信号的控制下，在第一移位寄存单元的第一工作阶段，控制第二节点和第三节点导通，在第三节点的电位被耦合升高后，通过第一漏流释放模块向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

附图说明

图1是现有技术中一种移位寄存单元的结构示意图；

图2是本发明实施例提供的一种显示面板的结构示意图；

图3是本发明实施例提供的一种第一移位寄存单元的结构示意图；

图4是本发明实施例提供的一种第一移位寄存电路的驱动时序图；

图5是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图6是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图7是本发明实施例提供的另一种第一移位寄存电路的驱动时序图；

图8是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图9是本发明实施例提供的另一种第一移位寄存电路的驱动时序图；

图10是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图11是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图12是本发明实施例提供的另一种第一移位寄存电路的驱动时序图；

图13是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图14是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图15是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图16是本发明实施例提供的另一种第一移位寄存电路的驱动时序图；

图17是本发明实施例提供的另一种显示面板的结构示意图；

图18是本发明实施例提供的第一时钟信号和第二时钟信号的时序图；

图19是本发明实施例提供的另一种第一移位寄存单元的结构示意图；

图20是本发明实施例提供的另一种第一移位寄存电路的时序图；

图21是本发明实施例提供的一种显示面板的驱动方法的流程示意图；

图22是本发明实施例提供的另一种显示面板的驱动方法的流程示意图；

图23是本发明实施例提供的另一种显示面板的驱动方法的流程示意图；

图24是本发明实施例提供的另一种显示面板的驱动方法的流程示意图；

图25是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

GOA电路通常包括多级第一移位寄存单元，各级移位寄存单元的输出端与扫描信号线一一对应电连接，通过依次向各条扫描信号线输出扫描信号的使能电平，以实现逐行扫描功能，使得显示面板呈现出相应的显示画面。图1是现有技术中一种移位寄存单元的结构示意图，如图1所示，现有技术中，移位寄存单元包括输出模块1以及分别与输出模块1连接的第一时钟信号端CK’、第三节点P2’以及信号输出端OUT’，输出模块1包括输出晶体管M0’，输出晶体管M0’用于在第三节点P2’的电位的控制下，将第一时钟信号端CK’的第一时钟信号传输至所述信号输出端OUT’。由于第一时钟信号端的第一时钟信号包括交替设置的高电平信号和低电平信号，而输出模块包括输出晶体管，在第一移位寄存单元输出非使能信号节点，第三节点P2’的电位为低电位(Vgl)，信号输出端OUT’输出的信号的低电位信号(Vgl)，第一时钟信号端的第一时钟信号包括交替变化的高电平信号和低电平信号，由于输出晶体管中寄生电容的存在，每次高电平信号和低电平信号变换总会将第三节点P2’的电位偏移低电位，从而造成输出晶体管的栅源电压差大于阈值电压，造成输出晶体管不同程度的导通，如此第一时钟信号端就向信号输出端漏电，造成漏电功耗。

为解决上述技术问题，本发明实施例提供一种显示面板，该显示面板包括非显示区；非显示区包括第一移位寄存电路，第一移位寄存电路包括多级级联设置的第一移位寄存单元；第一移位寄存单元包括信号输出端、第一电平信号端、第一时钟信号端、第一漏流控制端、下拉模块、输出模块和第一漏流抑制模块；输出模块包括输出晶体管；同一第一移位寄存单元中，下拉模块分别与第一节点、第二节点、第一电平信号端以及信号输出端电连接；下拉模块用于在第一节点的电位的控制下，将第一电平信号端的第一电平信号传输至第二节点和信号输出端；同一第一移位寄存单元中，输出晶体管分别与第三节点、第一时钟信号端和信号输出端电连接；输出晶体管用于在第三节点的电位的控制下，将第一时钟信号端的第一时钟信号传输至信号输出端；同一第一移位寄存单元中，第一漏流抑制模块分别与第一漏流控制端、第二节点和第三节点电连接；第一漏流抑制模块用于在第一漏流控制端的第一漏流控制信号的控制下，在第一移位寄存单元的第一工作阶段，控制第二节点和第三节点导通。

采用上述技术方案，通过在移位寄存单元中增设第一漏流控制端和第一漏流抑制模块，同时设置第一漏流抑制模块分别与第一漏流控制端、第二节点和第三节点电连接，第一漏流抑制模块用于在第一漏流控制端的第一漏流控制信号的控制下，在第一移位寄存单元的第一工作阶段，控制第二节点和第三节点导通，在第三节点的电位被耦合升高后，通过第一漏流释放模块向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

图2是本发明实施例提供的一种显示面板的结构示意图，图3是本发明实施例提供的一种第一移位寄存单元的结构示意图，结合图2和图3所示，显示面板100包括非显示区102，非显示区102包括第一移位寄存电路20，第一移位寄存电路20包括多级级联设置的第一移位寄存单元21；第一移位寄存单元21包括信号输出端OUT、第一电平信号端VGL、第一时钟信号端CK1、第一漏流控制端CT1、下拉模块211、输出模块212和第一漏流抑制模块213；输出模块212包括输出晶体管M0；同一第一移位寄存单元21中，下拉模块211分别与第一节点Q、第二节点P1、第一电平信号端VGL以及信号输出端OUT电连接；下拉模块211用于在第一节点Q的电位的控制下，将第一电平信号端VGL的第一电平信号Vgl传输至第二节点P1和信号输出端OUT；同一第一移位寄存单元21中，输出晶体管M0分别与第三节点P2、第一时钟信号端CK1和信号输出端OUT电连接；输出晶体管M0用于在第三节点P2的电位的控制下，将第一时钟信号端CK1的第一时钟信号传输至信号输出端OUT；同一第一移位寄存单元21中，第一漏流抑制模块213分别与第一漏流控制端CT1、第二节点P1和第三节点P2电连接；第一漏流抑制模块213用于在第一漏流控制端CT1的第一漏流控制信号的控制下，在第一移位寄存单元21的第一工作阶段，控制第二节点P1和第三节点P2导通。

具体的，如图2和图3所示，显示面板100包括显示区101和非显示区102，显示区101包括多条扫描线10，非显示区102包括第一移位寄存电路20，第一移位寄存电路20包括多级级联设置的第一移位寄存单元21，第一移位寄存单元21与扫描线10一一对应且电连接。通常显示面板100所呈现的图像是由多帧显示画面组成，每显示一帧显示画面，第一移位寄存电路20完成一扫描周期，每个扫描周期可以包括扫描阶段和非扫描阶段。由于各级移位寄存单元21的信号输出端OUT与各条扫描信号线10一一对应电连接，因此在扫描周期的扫描阶段，各级移位寄存单元21能够依次输出扫描信号Gout的使能电平至各条扫描信号线10，以及在扫描周期的非扫描阶段，各级移位寄存单元21能够持续输出扫描信号Gout的非使能电平至各条扫描信号线10。进一步的，为了保证扫描显示正常输出，如图2所示，非显示区102还包括多条信号线，如高电平信号线55(VGH)、低电平信号线54(VGL)、第一时钟信号线53(Ck1)、第二时钟信号线52(Ck2)以及初始启动信号线51(STV)，高电平信号线55和低电平信号线54用于为每一级第一移位寄存单元提供高电平信号和低电平信号，第一时钟信号线53和第二时钟信号线52用于分别为级联设置的两级第一移位寄存单元提供第一时钟信号，初始启动信号线51用于为第一级第一移位寄存单元21提供启动开始指令，如此保证第一移位寄存电路正常工作。

示例性的，图4是本发明实施例提供的一种第一移位寄存电路的驱动时序图，结合参考图2、图3和图4，显示面板100的显示区101还可以包括多条数据信号线30和多个子像素40，位于同一行的至少部分子像素40共用扫描信号线10，位于同一列的至少部分子像素40共用数据信号线30，以在各条扫描信号线10依次传输各级移位寄存单元21输出的扫描信号Gout的使能电平时，各条数据信号线30传输的数据信号能够一一对应地写入至各子像素40中，以控制各子像素40显示出相应亮度和颜色的光，使得显示面板100能够呈现出丰富多彩的显示图像。在显示面板100的图像显示期间，其可显示多帧显示画面，即包括多个扫描周期，每个扫描周期包括扫描阶段Display和非扫描阶段Blanking；在扫描周期的扫描阶段Display，各级移位寄存单元21的下拉模块211和输出模块212等协同作用，依次向各条扫描信号线10提供扫描信号Gout(Gout1、Gout2、Gout3、…、Goutn-1、Goutn)的使能电平；而在扫描周期的非扫描阶段Blanking，各级移位寄存单元21的下拉模块211和输出模块212等协同作用，向各条扫描信号线10提供扫描信号Gout(Gout1、Gout2、Gout3、…、Goutn-1、Goutn)的非使能电平，此时显示面板100会保持相应显示画面。其中，扫描信号Gout的使能电平即为能够使显示区101的子像素40中相应薄膜晶体管导通的信号，而扫描信号Gout的非使能电平即为能够使显示区101的子像素40中相应薄膜晶体管关闭的信号。其中，当显示面板的各子像素中薄膜晶体管为N型晶体管时，扫描信号的使能电平为能够控制N型晶体管导通的高电平，扫描信号的非使能电平为能够控制N型晶体管关闭的低电平；而当显示面板的各子像素中薄膜晶体管为P型晶体管时，扫描信号的使能电平为能够控制P型晶体管导通的低电平，扫描信号的非使能电平为能够控制P型晶体管关闭的高电平。为便于描述，以下均以扫描信号Gout的使能电平为高电平，而非使能电平可以为低电平。

进一步的，由于第一时钟信号端CK1的第一时钟信号包括交替设置的高电平信号和低电平信号，而输出模块212包括输出晶体管M0，在第一移位寄存单元输出非使能信号节点，第三节点P2的电位为低电位(Vgl)，信号输出端OUT输出的信号的低电位信号(Vgl)，第一时钟信号端CK1的第一时钟信号包括交替变化的高电平信号和低电平信号，由于输出晶体管M0中寄生电容的存在，每次高电平信号和低电平信号变换总会将第三节点P2的电位偏移低电位(Vgl)，从而造成输出晶体管的栅源电压差大于阈值电压，造成输出晶体管不同程度的导通，如此第一时钟信号端CK1就向信号输出端OUT漏电，造成漏电功耗。并且，对于一些晶体管特性不佳的晶体管，在栅源电压差等于阈值电压时也会造成少量漏电，造成漏电功耗。本发明实施例中，创造性地在第一移位寄存单元21中增设第一漏流控制端CT1和第一漏流抑制模块213，第一漏流抑制模块213用于在第一漏流控制端CT1的第一漏流控制信号的控制下，在第一移位寄存单元21的第一工作阶段，控制第二节点P1和第三节点P2导通。由于下拉模块211用于在第一节点Q的电位的控制下，将第一电平信号端VGL的第一电平信号Vgl传输至第二节点P1，因此第二节点P1为低电位信号。第一漏流抑制模块213在第一漏流控制端CT1的第一漏流控制信号的控制下，控制第二节点P1和第三节点P2导通，即第三节点P2被第一时钟信号耦合升高后可以通过第一漏流抑制模块213向第二节点P1泄放电荷，降低第三节点P2的电位，如此控制输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

需要说明的是，第一移位寄存单元的第一工作阶段可以包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段，即第一移位寄存单元完成扫描输出之前的准备阶段(初始化阶段和充电阶段)、扫描输出阶段以及扫描输出之后的复位阶段。

综上所示，本发明实施例提供的显示面板，通过在移位寄存单元中增设第一漏流控制端和第一漏流抑制模块，同时设置第一漏流抑制模块分别与第一漏流控制端、第二节点和第三节点电连接，第一漏流抑制模块用于在第一漏流控制端的第一漏流控制信号的控制下，在第一移位寄存单元的第一工作阶段，控制第二节点和第三节点导通，在第三节点的电位被耦合升高后，通过第一漏流释放模块向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

图5是本发明实施例提供的另一种第一移位寄存单元的结构示意图，如图5所示，第一漏流抑制模块213包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4；第一漏流控制端CT1包括第一甲漏流控制端CT11、第一乙漏流控制端CT12、第一丙漏流控制端CT13和第一丁漏流控制端CT14；每一第一移位寄存单元21的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段；同一第一漏流抑制模块213中，第一晶体管M1分别与第一甲漏流控制端CT11、第二节点P1和第三节点P2电连接；第一晶体管M1用于在第一甲漏流控制端CT11的第一甲漏流控制信号的控制下，在初始化阶段控制第二节点P1和第三节点P2导通；同一第一漏流抑制模块213中，第二晶体管M2分别与第一乙漏流控制端CT12、第二节点P1和第三节点P2电连接；第二晶体管M2用于在第一乙漏流控制端CT12的第一乙漏流控制信号的控制下，在充电阶段控制第二节点P1和第三节点P2导通；同一第一漏流抑制模块213中，第三晶体管M3分别与第一丙漏流控制端CT13、第二节点P1和第三节点P2电连接；第三晶体管M3用于在第一丙漏流控制端CT13的第一丙漏流控制信号的控制下，在扫描输出阶段控制第二节点P1和第三节点P2导通；同一第一漏流抑制模块213中，第四晶体管M4分别与第一丁漏流控制端CT14、第二节点P1和第三节点P2电连接；第四晶体管M4用于在第一丁漏流控制端CT14的第一丁漏流控制信号的控制下，在复位阶段控制第二节点P1和第三节点P2导通。

示例性的，如图5所示，第一漏流抑制模块213包括四个晶体管，分别为第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，该四个晶体管分别与不同的控制端电连接，用于分别在不同的工作阶段控制第二节点P1与第三节点P2之间导通，保证在第一移位寄存单元21的整个第一工作阶段，第二节点P1与第三节点P2之间始终保持导通，在第三节点的电位被耦合升高后，通过第一漏流释放模块向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

具体的，每一第一移位寄存单元21的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段，与工作阶段相对应的，第一漏流抑制模块213包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，第一漏流控制端CT1包括第一甲漏流控制端CT11、第一乙漏流控制端CT12、第一丙漏流控制端CT13和第一丁漏流控制端CT14。第一晶体管M1分别与第一甲漏流控制端CT11、第二节点P1和第三节点P2电连接；用于在第一甲漏流控制端CT11的第一甲漏流控制信号的控制下，在初始化阶段控制第二节点P1和第三节点P2导通；第二晶体管M2分别与第一乙漏流控制端CT12、第二节点P1和第三节点P2电连接，用于在第一乙漏流控制端CT12的第一乙漏流控制信号的控制下，在充电阶段控制第二节点P1和第三节点P2导通；第三晶体管M3分别与第一丙漏流控制端CT13、第二节点P1和第三节点P2电连接，用于在第一丙漏流控制端CT13的第一丙漏流控制信号的控制下，在扫描输出阶段控制第二节点P1和第三节点P2导通；第四晶体管M4分别与第一丁漏流控制端CT14、第二节点P1和第三节点P2电连接，用于在第一丁漏流控制端CT14的第一丁漏流控制信号的控制下，在复位阶段控制第二节点P1和第三节点P2导通。如此第一漏流抑制模块213中的各个晶体管分时导通，保证第三节点P2可以通过不同晶体管向第二节点P1泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

需要说明的是，图5仅以第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为N型晶体管为例进行说明，当第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为N型晶体管均为N型晶体管时，各个晶体管对应的控制端的使能电平为高电平。可以理解的是，当晶体管为P型晶体管时，其对应的控制端的使能电平为低电平。本发明实施例仅以第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的类型相同且均为N型晶体管为例进行说明而非限定，晶体管的其他设置方式也在本发明实施例的保护范围内。

接下来，对第一甲漏流控制端CT11、第一乙漏流控制端CT12、第一丙漏流控制端CT13和第一丁漏流控制端CT14的具体设置方式进行说明。

首先对第一甲漏流控制端CT11的设置方式进行说明。

图6是本发明实施例提供的另一种第一移位寄存单元的结构示意图，7是本发明实施例提供的另一种第一移位寄存电路的驱动时序图，结合图6和图7所示，第一移位寄存单元21还包括清零控制端RESET和清零模块214；

同一第一移位寄存单元21中，清零模块214分别与清零控制端RESET、第一电平信号端VGL和第二节点P1电连接；清零模块214用于在清零控制端RESET的清零控制信号Reset的作用下，将第一电平信号Vgl传输至第二节点P1；第一甲漏流控制端CT11电连接至清零控制端RESET。

具体的，清零模块214分别与清零控制端RESET、第一电平信号端VGL和第二节点P1电连接，用于在初始化阶段(t1)在清零控制端RESET的清零控制信号Reset的作用下，将第一电平信号Vgl传输至第二节点P1，控制第二节点P1的电位保持低电位，以防因其它信号(例如触控信号)干扰，而影响第二节点P1的电位以及信号输出端OUT输出的信号，从而能够进一步提高显示面板的显示效果。

进一步的，由于第一晶体管M1用于在第一甲漏流控制端CT11的第一甲漏流控制信号的控制下，在初始化阶段控制第二节点P1和第三节点P2导通，因此第一甲漏流控制端CT11输出的第一甲漏流控制信号的使能阶段与清零控制端RESET输出的清零控制信号Reset的使能阶段相同，因此可以设置第一甲漏流控制端CT11电连接至清零控制端RESET，即清零控制信号Reset复用为第一甲漏流控制信号，保证第一甲漏流控制信号的实现方式简单。

进一步的，继续参考图6所示，清零模块214包括第五晶体管M5，第五晶体管M5的沟道类型与第一晶体管M1的沟道类型相同。

具体的，由于第一甲漏流控制端CT11电连接至清零控制端RESET，即清零控制信号Reset复用为第一甲漏流控制信号，因此设置第五晶体管M5的沟道类型与第一晶体管M1的沟道类型相同，可以保证清零控制信号Reset(第一甲漏流控制信号)可以驱动第一晶体管M1和第五晶体管M5同时导通或者关断，保证第一移位寄存单元正常工作。

进一步的，第五晶体管M5的沟道类型与第一晶体管M1的沟道类型相同，可以均为P型晶体管，也可以均为N型晶体管，图6仅以第五晶体管M5和第一晶体管M1均为N型晶体管为例进行说明，对应的，清零控制信号Reset(第一甲漏流控制信号)的使能信号为高电平信号。

接下来对第一乙漏流控制端CT12的设置方式进行说明。

图8是本发明实施例提供的另一种第一移位寄存单元的结构示意图，图9是本发明实施例提供的另一种第一移位寄存电路的驱动时序图，结合图8和图9所示，第一移位寄存单元21还包括第一启动信号线(图中未示出)、第一信号输入端IN1、扫描控制端FW和输入模块215；同一第一移位寄存单元21中，输入模块215分别与第一信号输入端IN1、扫描控制端FW和第二节点P1电连接；输入模块215用于在第一信号输入端IN1的第一输入信号In1的作用下，将扫描控制端FW的扫描控制信号Fw传输至第二节点P1；其中，第一级第一移位寄存单元21的第一信号输入端IN1与第一启动信号线51电连接，从第二级第一移位寄存单元21到最后一级第一移位寄存单元中21的各级第一移位寄存单元的第一信号输入端IN1与其上一级第一移位寄存单元21的信号输出端OUT电连接；第一乙漏流控制端CT12电连接至第一信号输入端IN1。

具体的，第一移位寄存单元还包括存储电容C，在每个扫描周期的扫描阶段开始时，第一启动信号线51会将启动信号的使能电平传输至第一级第一移位寄存单元，由于此阶段第一漏流抑制模块213中存在一个晶体管处于导通状态，因此第二节点P1和第三节点P2电位相同，使得第一极第一移位寄存单元的输入模块215在启动信号的控制下，将其扫描控制端FW的扫描控制信号Fw传输至其第二节点P1和第三节点P2，以对第二节点P1、第三节点P2和存储电容C进行充电；直至第二节点P1和第三节点P2为使能电平时，输出晶体管M0在第三节点P2的控制下，将第一时钟信号端CK1的第一时钟信号传输至信号输出端OUT，并经信号输出端OUT输出至对应的扫描信号线10的同时，传输至第二级第一移位寄存单元的信号输入端IN1，以控制第二级移位寄存单元进入对第二节点P1、第三节点P2和存储电容C进行充电的阶段；在第二级第一移位寄存单元完成对第二节点P1、第三节点P2和存储电容C的充电时，第二级第一移位寄存单元的输出晶体管M0会将其第一时钟信号端CK1的第一时钟信号传输至其信号输出端OUT，并经由其信号输出端OUT分别传输至其对应的扫描信号线10和第三级第一移位寄存单元的信号输入端IN1。

进一步的，第一移位寄存单元21还包括下拉控制模块216，同一第一移位寄存单元21中，下拉控制模块216分别与扫描控制端FW和第一节点Q电连接，用于控制扫描控制端FW的扫描控制信号Fw传输至第一节点Q，控制下拉模块211导通，分别将第一电平信号端VGL的第一电平信号Vgl传输至第二节点P1、第三节点P2和信号输出端OUT，并经信号输出端OUT将第一电平信号Vgl传输至其对应的扫描信号线10的同时，输入至第二级移位寄存单元的信号输入端IN1。如此，通过上一级移位寄存单元的信号输出端输出的信号控制下一级移位寄存单元的信号输入端输入的信号，能够使各级移位寄存单元依次输出扫描信号的使能电平。

具体来说，对于每一级第一移位寄存单元21来说，输入模块215用于充电阶段，在第一信号输入端IN1的第一输入信号的作用下，将扫描控制端FW的扫描控制信号Fw传输至第二节点P1，实现对第二节点P1、第三节点P2和存储电容C进行充电。由于第二晶体管M2用于在第一乙漏流控制端CT12的第一乙漏流控制信号的控制下，在充电阶段控制第二节点P1和第三节点P2导通，因此第一乙漏流控制端CT12输出的第一乙漏流控制信号的使能阶段与第一信号输入端IN1输出的第一输入信号的使能阶段相同，因此可以设置第一乙漏流控制端CT12电连接至第一信号输入端IN1，即第一输入信号复用为第一乙漏流控制信号，保证第一乙漏流控制信号的实现方式简单。

需要说明的是，对于当前级移位寄存单元来说，其第一信号输入端IN1与上一级移位寄存单元来的信号输出端OUT电连接，即第一信号输入端IN1连接Gout(n-1)信号。对于第一级第一移位寄存单元来说，由于不存在与其级联设置的上一级移位寄存单元，此时可以设置第一级第一移位寄存单元的第一信号输入端IN1与第一启动信号线电连接，通过第一启动信号线提供第一级第一移位寄存单元的第一输入信号。具体的，第一启动信号线可以与显示面板的驱动芯片电连接，为第一级第一移位寄存单元的第一信号输入端IN1提供第一输入信号；或者，还可以通过在第一级第一移位寄存单元之前增设虚拟第一移位寄存单元，该虚拟第一移位寄存单元实际上不参与扫描信号输出，即该虚拟第一移位寄存单元的信号输出端不与扫描信号线，仅与第一级第一移位寄存单元的第一信号输入端IN1电连接，且该虚拟第一移位寄存单元的扫描输出阶段位于第一级第一移位寄存单元的扫描输出阶段之前，为第一级第一移位寄存单元的第一信号输入端IN1提供第一输入信号，此时第一启动信号线可以为虚拟第一移位寄存单元的信号输出端与第一级第一移位寄存单元的第一信号输入端之间的连接线。通过上述两种方式保证第一级第一移位寄存单元正常接收第一输入信号，保证第一移位寄存单元正常工作。需要说明的是，这里仅以两种可行的实施方式进行说明，其他可行的实施方式也在本发明实施例的保护范围内。

进一步的，继续参考图8所示，输入模块215包括第六晶体管M6，第六晶体管M6的沟道类型与第二晶体管M2的沟道类型相同。

具体的，由于第一乙漏流控制端CT12电连接至第一信号输入端IN1，即第一输入信号复用为第一乙漏流控制信号，因此设置第六晶体管M6的沟道类型与第二晶体管M2的沟道类型相同，可以保证第一输入信号(第一乙漏流控制信号)可以驱动第二晶体管M2和第六晶体管M6同时导通或者关断，保证第一移位寄存单元正常工作。

进一步的，第六晶体管M6的沟道类型与第二晶体管M2的沟道类型相同，可以均为P型晶体管，也可以均为N型晶体管，图8仅以第六晶体管M6和第二晶体管M2均为N型晶体管为例进行说明，对应的，第一输入信号(第一乙漏流控制信号)的使能信号为高电平信号。

接下来对第一丙漏流控制端CT13的设置方式进行说明。

图10是本发明实施例提供的另一种第一移位寄存单元的结构示意图，如图10所示，第三晶体管M3包括N沟道晶体管，第一丙漏流控制端CT13电连接至第三节点P2。

具体的，在扫描输出阶段，输出晶体管M0在第三节点P2的电位的控制下，将第一时钟信号端CK1的第一时钟信号传输至信号输出端OUT，此时信号输出端OUT输出使能信号，此时第三节点P2的电位为高电位。

由于第三晶体管M3用于在第一丙漏流控制端CT13的第一丙漏流控制信号的控制下，在扫描输出阶段控制第二节点P1和第三节点P2导通，因此第一丙漏流控制端CT13输出的第一丙漏流控制信号的使能阶段与第三节点P2输出的控制信号的使能阶段相同，因此可以设置第一丙漏流控制端CT13电连接至在第三节点P2，即控制输出晶体管M0导通的信号复用为第一丙漏流控制信号，保证第一丙漏流控制信号的实现方式简单。进一步的，由于第三晶体管M3的第一极与第三节点P2电连接，设置第一丙漏流控制端CT13电连接至第三节点P2，即第三晶体管M3的栅极和第一极连接至同一节点位置，如此可以保证电荷仅可以从第三节点P2泄放至第二节点P1，而不会从第二节点P1泄放至第三节点P2，通过第二节点P1拉低第三节点P2的电位，而不会拉高第三节点P2的电位。如此第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

进一步的，第三晶体管M3可以包括N沟道晶体管，如此在扫描输出阶段，第三节点P2的电位可以控制第三晶体管M3导通，保证第一移位寄存单元可以正常工作。

接下来的对第一丁漏流控制端CT14的设置方式进行说明。

图11是本发明实施例提供的另一种第一移位寄存单元的结构示意图，图12是本发明实施例提供的另一种第一移位寄存电路的驱动时序图，结合图11和图12所示，第一移位寄存单元21还包括第二启动信号线(图中未示出)、第二信号输入端IN2、复位控制端BW和复位模块217；同一第一移位寄存单元21中，复位模块217分别与第二信号输入端IN2、复位控制端BW和第二节点P1电连接；复位模块217用于在第二信号输入端IN2的第二输入信号的作用下，将复位控制端BW的复位控制信号Bw传输至第二节点P1；其中，从第一级第一移位寄存单元到倒数第二级第一移位寄存单元中的各级第一移位寄存单元的第二信号输入端IN2与其下一级第一移位寄存单元的信号输出端OUT电连接，最后一级第一移位寄存单元中的第二信号输入端IN2与第二启动信号线电连接；第一丁漏流控制端电连接至第二信号输入端。

具体的，第一移位寄存单元21还可以包括复位模块217，复位模块217分别与第二信号输入端IN2、复位控制端BW和第二节点P1电连接；复位模块217用于在复位阶段，在第二信号输入端IN2的第二输入信号的作用下，将复位控制端BW的复位控制信号Bw传输至第二节点P1，对第二节点P1进行复位，避免上一帧显示信号对下一帧显示信号造成干扰。

进一步的，由于第四晶体管M4用于在第一丁漏流控制端CT14的第一丁漏流控制信号的控制下，在复位阶段控制第二节点P1和第三节点P2导通，因此第一丁漏流控制端CT14输出的第一丁漏流控制信号的使能阶段与第二信号输入端IN2输出的第二输入信号的使能阶段相同，因此可以设置第一丁漏流控制端CT14电连接至第二信号输入端IN2，即第二输入信号复用为第一丁漏流控制信号，保证第一丁漏流控制信号的实现方式简单。

需要说明的是，对于当前级移位寄存单元来说，其第二信号输入端IN2与下一级移位寄存单元来的信号输出端OUT电连接，即第二信号输入端IN2连接Gout(n+1)信号。对于最后以及第一移位寄存单元来说，由于不存在与其级联设置的下一级移位寄存单元，此时可以设置最后一级第一移位寄存单元的第二信号输入端IN2与第二启动信号线电连接，通过第二启动信号线提供最后一级第一移位寄存单元的第二输入信号。具体的，第二启动信号线可以与显示面板的驱动芯片电连接，为最后一级第一移位寄存单元的第二信号输入端IN2提供第二输入信号；或者，还可以通过在最后一级第一移位寄存单元之后增设虚拟第一移位寄存单元，该虚拟第一移位寄存单元实际上不参与扫描信号输出，即该虚拟第一移位寄存单元的信号输出端不与扫描信号线，仅与最后一级第一移位寄存单元的第二信号输入端IN2电连接，且该虚拟第一移位寄存单元的扫描输出阶段位于最后一级第一移位寄存单元的扫描输出阶段之后，为最后一级第一移位寄存单元的第二信号输入端IN2提供第二输入信号，此时第二启动信号线可以为虚拟第一移位寄存单元的信号输出端与最后一级第一移位寄存单元的第二信号输入端之间的连接线。通过上述两种方式保证最后一级第一移位寄存单元正常接收第二输入信号，保证第一移位寄存单元正常工作。需要说明的是，这里仅以两种可行的实施方式进行说明，其他可行的实施方式也在本发明实施例的保护范围内。

进一步的，继续参考图11所示，复位模块217包括第七晶体管M7，第七晶体管M7的沟道类型与第四晶体管M4的沟道类型相同。

具体的，由于第一丁漏流控制端CT14电连接至第二信号输入端IN2，即第二输入信号复用为第一丁漏流控制信号，因此设置第七晶体管M7的沟道类型与第四晶体管M4的沟道类型相同，可以保证第二输入信号(第一丁漏流控制信号)可以驱动第四晶体管M4和第七晶体管M7同时导通或者关断，保证第一移位寄存单元正常工作。

进一步的，第七晶体管M7的沟道类型与第四晶体管M4的沟道类型相同，可以均为P型晶体管，也可以均为N型晶体管，图11仅以第七晶体管M7和第四晶体管M4均为N型晶体管为例进行说明，对应的，第二输入信号(第一丁漏流控制信号)的使能信号为高电平信号。

综上所述，结合图6、图8、图10和图11所示，通过合理设置第一甲漏流控制端CT11与清零控制端RESET电连接、第一乙漏流控制端CT12与第一信号输入端IN1电连接、第一丙漏流控制端CT13与第三节点P2电连接以及第一丁漏流控制端CT14与第二信号输入端IN2电连接，在保证分别在初始化阶段、充电阶段、扫描输出阶段和复位阶段保证第二节点P1和第三节点P2之间导通的前提下，保证第一甲漏流控制端CT11、第一乙漏流控制端CT12、第一丙漏流控制端CT13以及第一丁漏流控制端CT14分别与第一移位寄存单元中原有的其他端点电连接，保证第一甲漏流控制端CT11、第一乙漏流控制端CT12、第一丙漏流控制端CT13以及第一丁漏流控制端CT14的设置方式简单，整个第一移位寄存单元的控制方式简单，显示面板的控制方式简单，驱动效率高。

在上述实施例的基础上，图13是本发明实施例提供的另一种第一移位寄存单元的结构示意图，接下来对第一移位寄存单元的其他模块的具体设置方式进行说明。如图13所示，第一移位寄存单元21还可以包括上拉模块218，同一移位寄存单元21中，上拉模块218分别与下拉控制模块216、第一节点Q、第二节点P1和第一电平信号端VGL电连接；该上拉模块218用于在第二节点P1的电位的控制下，将第一电平信号Vgl分别传输至第一节点Q和下拉控制模块216。如此，能够在第二节点P1处为能够控制输出晶体管M0将第一时钟信号端CK1的第一时钟信号(Ck1或Ck2)传输至信号输出端OUT的使能电平时，上拉模块218能够将第一电平信号Vgl分别传输至第一节点Q和下拉控制模块216，以阻止下拉控制模块216将扫描控制端FW的扫描控制信号Fw传输至第一节点Q，即能够使下拉模块211处于关闭状态，防止因下拉模块211导通而影响第二节点P1和信号输出端OUT的电位。

进一步的，下拉模块211可以包括第八晶体管M8和第九晶体管M9，第八晶体管M8和第九晶体管M9的栅极均与第一节点Q电连接，第八晶体管M8和第九晶体管M9的第一极均与第一电平信号端VGL电连接；第八晶体管M8的第二极电连接于第二节点P1，第九晶体管M9的第二极与信号输出端OUT电连接；并且，第八晶体管M8的沟道类型与第九晶体管M9的沟道类型相同，即能够控制第八晶体管M8导通的信号，同时也能够控制第九晶体管M9导通，而能够控制第八晶体管M8关闭的信号，同时也能够控制第九晶体管M9关闭。

进一步的，下拉控制模块216可以包括第十晶体管M10和第十一晶体管M11；同一移位寄存单元21中，第十晶体管M10的第一极、第十一晶体管M11的栅极以及第十一晶体管M11的第一极均与扫描控制端FW电连接；第十晶体管M10的第二极电连接于第一节点Q；第十晶体管M10的栅极分别与第十一晶体管M11的第二极和上拉模块218电连接。此时，当第十晶体管M10和第十一晶体管M11能够在扫描控制端FW的扫描控制信号Fw和上拉模块218的协同控制下导通或关闭，并在第十晶体管M10和第十一晶体管M11导通时，能够使扫描控制端FW的扫描控制信号Fw传输至第一节点Q，而在第十晶体管M10和第十一晶体管M11关闭时，能够阻止扫描控制端FW的扫描控制信号Fw传输至第一节点Q；相应的，第八晶体管M8和第九晶体管M9能够在上拉模块218和下拉控制模块216的协同控制下导通或关闭。

进一步的，上拉模块218可以包括第十二晶体管M12和第十三晶体管M13，第十二晶体管M12和第十三晶体管M13的栅极均与第二节点P1电连接，第十二晶体管M12和第十三晶体管M13的第一极均与第一电平信号端VGL电连接，第十二晶体管M12的第二极与第一节点Q电连接，第十三晶体管M13的第二极与第十晶体管M10的栅极以及第十一晶体管M11的第二极电连接。

进一步的，第一移位寄存单元21还可以包括第十四晶体管M14和关闭信号端GOFF，第十四晶体管M14的栅极与关闭信号端GOFF电连接，第十四晶体管M14的第一极与第一电平信号端VGL电连接，第十四晶体管M14的第二极与信号输出端OUT电连接；如此，关闭信号端GOFF可在非扫描阶段时为高电平，使得第十四晶体管M14导通，控制第三节点P2和信号输出端OUT保持为低电平，以防因其它信号(例如触控信号)干扰，而影响信号输出端OUT输出的信号，从而能够进一步提高显示面板的显示效果。

需要说明的是，本发明实施例提供的移位寄存单元21中各模块的结构可以依据实际需要进行设计；上述结构仅以移位寄存单元的典型示例进行示例性的说明。并且图13中仅以各晶体管均为N型晶体管为例进行说明，结合图12所示的第一移位寄存电路的时序图，接下来对移位寄存单元在一个第一工作阶段的工作过程说明如下：

在初始化阶段(t1)，清零信号端RESET输入高电平信号，第五晶体管M5和第一晶体管M1导通，第一电平信号端VGL的第一电平信号Vgl经第五晶体管M5写入第二节点P1，第二节点P1为低电平；同时第二节点P1的低电平信号经第一晶体管M1传输至第三节点P2，第三节点P2为低电平，第二节点P1和第三节点P2连通，第二节点P1和第三节点P2同步低电位，第三节点P2控制输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

在充电阶段(t2)，第一信号输入端IN1接收第一启动信号线或者上一级移位寄存单元的信号输出端OUT输出的扫描信号Gout(n-1)为高电平，第一时钟信号端CK1的第一时钟信号为低电平，此时第六晶体管M6和第二晶体管M2导通，扫描控制端FW的扫描控制信号Fw的高电平传输至第二节点P1，同时扫描控制端FW的扫描控制信号Fw的高电平经第二节点P1和第二晶体管M2传输至第三节点P2，使得第二节点P1和第三节点P2为高电平；第十二晶体管M12和第十三晶体管M13导通，第一电平信号端VGL的第一电平信号经由第十二晶体管M12传输到第一节点Q(此时第一节点Q的电位略大于第一电平信号端VGL的第一电平信号Vgl)以及经由第十三晶体管M13传输到第十晶体管M10的栅极，第十晶体管M10、第八晶体管M8和第九晶体管M9关闭，第八晶体管M8导通，第一时钟信号端CK1的第一时钟信号传输到信号输出端OUT，使得信号输出端OUT输出低电平的扫描信号Gout n。此时由于第二节点P1和第三节点P2均为高电平，输出晶体管M0导通，第一时钟信号端CK的第一时钟信号传输到信号输出端OUT，不存在第一时钟信号端CK1的第一时钟信号向信号输出端OUT漏电的问题。

在扫描输出阶段(t3)，第一信号输入端IN1接收到的上一级移位寄存单元的信号输出端OUT输出的扫描信号Gout(n-1)为低电平，第一时钟信号端CK1的第一时钟信号为高电平，第二节点P1和第三节点P2由于没有低电平信号输入，仍旧保持充电阶段的高电平，输出晶体管M0、第十二晶体管M12和第十三晶体管M13保持导通状态，在第十二晶体管M12的控制下，第一电平信号Vgl输入到第一节点Q，第一节点Q为低电平，第八晶体管M8和第九晶体管M9关闭；由于第一时钟信号为高电平，该高电平的时钟信号通过输出晶体管M0传输至信号输出端OUT，使得信号输出端OUT输出高电平的扫描信号Gout n；由于存储电容C的自举效应，第三节点P2的电位进一步升高，并通过第三晶体管M3向第二节点泄放电荷。此时第二节点P1和第三节点P2仍旧保持充电阶段的高电平，第一时钟信号端CK1的第一时钟信号传输到信号输出端OUT，信号输出端OUT输出高电平的扫描信号Gout n，不存在第一时钟信号端CK1的第一时钟信号向信号输出端OUT漏电的问题。

在复位阶段(t4)，第二信号输入端IN2接收到的下一级第一移位寄存单元的信号输出端OUT输出的扫描信号Gout(n+1)为高电平，第七晶体管M7导通，复位控制端BW的复位控制信号Bw的低电平写入至第二节点P1，使得第二节点P1变为低电平，由于第一丁漏流控制端CT14与第二信号输入端IN2电连接，因此第四晶体管M4导通，第二节点P1的低电平通过第四晶体管M4传输至第三节点P2，此时第二节点P1和第三节点P3均为低电平，输出晶体管M0、第十二晶体管M12和第十三晶体管M13关闭，第十晶体管M10在第十一晶体管M11传输的高电平的扫描控制信号Fw的控制下导通，使得高电平的扫描控制信号Fw通过第十晶体管M10传输至第一节点Q，从而控制第八晶体管M8和第九晶体管M9导通，以使第一电平信号Vgl传输至第二节点P1和信号输出端OUT，信号输出端OUT稳定输出低电平的扫描信号Gout n。此时第二节点P1和第三节点P2均为低电平且相互连通，第二节点P1和第三节点P2同步低电位，第三节点P2控制第八晶体管M8不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

综上，本发明实施例提供的显示面板，通过在第一移位寄存单元中增设第一漏流控制端和第一漏流抑制模块，同时设置第一漏流抑制模块的设置方式以及第一漏流控制端的连接方式，在保证第一移位寄存单元正常工作的同时，保证在第一移位寄存单元的第一工作阶段中第二节点和第三节点均保持导通，在第三节点的电位被耦合升高后，通过第一漏流释放模块向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

在上述实施例的基础上，图14是本发明实施例提供的另一种第一移位寄存单元的结构示意图，如图14所示，第一移位寄存单元21还包括第二漏流控制端CT2和第二漏流抑制模块219；同一第一移位寄存单元21中，第二漏流抑制模块219分别与第二漏流控制端CT2和第三节点P2电连接；第二漏流抑制模块219用于根据第二漏流控制端CT2的第二漏流控制信号在第一移位寄存单元的第二工作阶段调节第三节点P2的电位；第二工作阶段与第一工作阶段时序上不交叠。

示例性的，第一移位寄存单元的工作阶段还包括第一工作阶段之外的第二工作阶段，第二工作阶段与第一工作阶段时序上不交叠，后续对第二工作阶段的具体时序进行说明。进一步的，第一移位寄存单元21还包括第二漏流控制端CT2和第二漏流抑制模块219，第二漏流抑制模块219分别与第二漏流控制端CT2和第三节点P2电连接，用于根据第二漏流控制端CT2的第二漏流控制信号在第一移位寄存单元21的第二工作阶段调节第三节点P2的电位，以在第二工作节点拉低第三节点P2的电位，控制输出晶体管M0不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

接下来，对第二漏流控制端和第二漏流抑制模块的设置方式进行详细说明。

图15是本发明实施例提供的另一种第一移位寄存单元的结构示意图，图16是本发明实施例提供的另一种第一移位寄存单元的结构示意图，如图15和图16所示，第二漏流抑制模块219包括第一电容C1，第二漏流控制端CT2包括第二甲漏流控制端CT21；第一电容C1包括第一电容极板和第二电容极板，第一电容极板与第二甲漏流控制端CT21电连接，第二电容极板与第三节点P2电连接；每一第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段，每一第一移位寄存单元的第二工作阶段包括时序上位于复位阶段之后的其他阶段(t5)；第一电容C1用于根据第二甲漏流控制端CT21的第二甲漏流控制信号在其他阶段调节第三节点P2的电位。

示例性的，如图15所示，第二漏流抑制模块219包括第一电容C1，第一电容C1分别与第二甲漏流控制端CT21和第三节点P2电连接，在其他阶段(t5)，第二甲漏流控制端CT21的电位为低电平的Vgl电位，由于第一电容C1的耦合作用，第三节点P2将获得比Vgl更低的电位，如此第三节点P2控制输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

进一步的，图17是本发明实施例提供的另一种显示面板的结构示意图，图18是本发明实施例提供的第一时钟信号和第二时钟信号的时序图，结合图15、图16、图17和图18所示，非显示区还包括第二移位寄存电路60，第二移位寄存电路60包括多级级联设置的第二移位寄存单元61；显示面板还包括显示区，显示区包括多条扫描线40，第二移位寄存单元61和第一移位寄存单元21分别与不同的扫描线40电连接；第二移位寄存单元61包括第二时钟信号端CK2，第二时钟信号端CK2用于传输第二时钟信号CKB；第一时钟信号CKA包括多个依次交替设置的高电平时钟信号和低电平时钟信号，第二时钟信号CKB与第一时钟信号CKA波形相同，且第二时钟信号CKB与第一时钟信号CKA错开的时间T1小于高电平时钟信号的持续时间T2；第二移位寄存单元61与第一移位寄存单元61一一对应，第n级第一移位寄存单元21中的第二甲漏流控制端电连接至第(n+2)级第二移位寄存单元中61的信号输出端。

示例性的，为了提升显示面板的驱动能力以及驱动效率，可以在非显示区设置多个移位寄存电路，图17仅以显示面板包括两个移位寄存电路为例进行说明。如图17所示，第一移位寄存电路20包括多级级联设置的第一移位寄存单元21，例如可以包括第一级第一移位寄存单元21-1、第二级第一移位寄存单元21-2、……、第n级第一移位寄存单元21-n，每一级第一移位寄存单元21与偶数行扫描线40电连接，例如第一级第一移位寄存单元21-1与第二行扫描线40-2电连接，第二级第一移位寄存单元21-2与第四行扫描线40-4电连接，……，第n级第一移位寄存单元21-n与第(2n)行扫描线40-(2n)电连接。进一步的，第二移位寄存电路60包括多级级联设置的第二移位寄存单元61，例如可以包括第一级第二移位寄存单元61-1、第二级第二移位寄存单元61-2、……、第n级第二移位寄存单元61-n，每一级第二移位寄存单元61与奇数行扫描线40电连接，例如第一级第二移位寄存单元61-1与第一行扫描线40-1电连接，第二级第二移位寄存单元61-2与第三行扫描线40-3电连接，……，第n级第二移位寄存单元61-n与第(2n-1)行扫描线40-(2n-1)电连接。如此通过第一移位寄存电路20向偶数行扫描线提供扫描信号，第二移位寄存电路60向奇数行扫描线提供扫描信号，由于第一时钟信号信号端CK1传输的第一时钟信号CKA与第二时钟信号端CK2传输的第二时钟信号CKB与波形相同，均包括多个依次交替设置的高电平时钟信号和低电平时钟信号，且第二时钟信号CKB与第一时钟信号CKA错开的时间T1小于高电平时钟信号的持续时间T2，如此通过设置多个移位寄存电路可以提高显示面板的驱动效率。

需要说明的是，本发明实施例仅以显示面板包括两个移位寄存电路为例进行说明，可以理解的是，当显示面板包括多个移位寄存电路时，多个移位寄存电路配合完成整个扫描周期，且任意两个移位寄存电路中的移位寄存单元中的时钟信号在时序上的差值小于任意一个时钟信号中高电平时钟信号或者低电平时钟信号的持续时间，缩小扫描驱动时间，提升扫描驱动效率。

进一步的，如前所述，当第(n+1)级第一移位寄存单元21输出使能信号时(即前述的复位阶段)，此时第二节点P1和第三节点P2均为低电平且相互连通，第二节点P1和第三节点P2同步低电位，第三节点P2控制第八晶体管M8不导通。继续参考图16所示，第(n+2)级第二移位寄存单元61的输出信号Goutn+2/61的置高在第(n+1)级第一移位寄存单元21的输出信号Goutn+1/21置高之后，因此设置第n级第一移位寄存单元21中的第二甲漏流控制端电连接至第(n+2)级第二移位寄存单元中61的信号输出端时，此时第一电容C1的存在不会影响第二节点P1和第三节点P2之间正常连通。进一步的，第(n+2)级第二移位寄存单元61的输出信号Goutn+2/61的置低在第(n+1)级第一移位寄存单元21的输出信号Goutn+1/21置低之后，此时第四晶体管M4关闭，第二节点P1和第三节点P2之间不连通，第三节点P2被第一电容C1向下耦合，获得比Vgl更低的电压，保证第三节点P2可以控制输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。因此，通过设置第n级第一移位寄存单元21中的第二甲漏流控制端电连接至第(n+2)级第二移位寄存单元中61的信号输出端，可以保证在其他阶段(t5)第三节点P2保持较低的电位，保证输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，降低显示面板的漏电功耗。

在上述实施例的基础上，图19是本发明实施例提供的另一种第一移位寄存单元的结构示意图，图20是本发明实施例提供的另一种第一移位寄存电路的时序图，结合图19和图20所示，第二漏流抑制模块219还包括第二电容C2，第二漏流控制端CT2包括第二乙漏流控制端CT22；第二电容C2包括第三电容极板和第四电容极板，第三电容极板与第二乙漏流控制端CT22电连接，第四电容极板与第三节点P2电连接；每一第一移位寄存单元21的第二工作阶段还包括时序上位于初始化阶段和充电阶段之间的过渡阶段(t6)；第二电容C2用于根据第二乙漏流控制端CT22的第二乙漏流控制信号在过渡阶段(t6)调节第三节点P2的电位。

示例性的，第二漏流抑制模块219还可以包括第二电容C2，第二电容C2分别与第二乙漏流控制端CT22和第三节点P2电连接，在过渡阶段(t6)，第二漏流控制端CT22的电位为低电平的Vgl电位，由于第二电容C2的耦合作用，第三节点P2将获得比Vgl更低的电位，如此第三节点P2控制输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

进一步的，如前所示，第n级第一移位寄存单元21中的第二甲漏流控制端电连接至第(n+2)级第二移位寄存单元中61的信号输出端，因此对于第一移位寄存单元21来说，第三节点P2的拉低需要下下级第二移位寄存单元中的输出信号。对于初始几级第一移位寄存单元来说，由于第二移位寄存单元肯定包括其对应的下下级第二移位寄存单元61，因此初始几级第一移位寄存单元可以拥有几乎一整帧第三节点P2的超低电压。但是对于末尾几级第一移位寄存单元来说，其没有对应的下下级第二移位寄存单元，因此末尾几级第一移位寄存单元无法在整帧时间内保证第三节点P2均位于超低电位。随着信赖性实验的进行，这种电压上的差异会引起初始几级第一移位寄存单元与末尾几级第一移位寄存单元的特性曲线漂移差异，从而可能引起显示异常。本发明实施例中，通过设置第二电容C2，并设置第二乙漏流控制点CT22在初始化阶段(t1)置高，在Stv置高之前置低，即在初始阶段之后的阶段均置低，加入第二电容C2后，在一帧的初始化阶段，所有第一移位寄存单元的第三节点P2都处于超低电压，由此大大降低第一移位寄存单元的特性曲线漂移差异，提升第一移位寄存单元的稳定性。

综上所述，通过进一步增设第二漏流控制模块和第二漏流控制端，保证在第一工作阶段之外的第二工作阶段，第一移位寄存单元的第三节均可以保持第电位，如此第三节点P2控制输出晶体管M0不导通，阻断第一时钟信号端CK1与信号输出端OUT之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

基于同一发明构思，本发明实施例还提供一种显示面板的驱动方法，该显示面板的驱动方法用于驱动本发明实施例提供的显示面板，因此本发明实施例提供的显示面板的驱动方法具备上述对本发明实施例提供的显示面板的工作过程，以及能够达到本发明实施例提供的显示面板的有益效果，相同之处可参照上述对本发明实施例提供的显示面板的描述。

图21是本发明实施例提供的一种显示面板的驱动方法的流程图，如图21所示，本发明实施例提供的显示面板的驱动方法包括：

S110、在所述第一移位寄存单元的第一工作阶段，通过所述第一漏流控制端的第一漏流控制信号控制所述第二节点和所述第三节点之间的第一漏流抑制模块导通。

示例性的，结合图3所示，通过在第一移位寄存单元中增设第一漏流控制端和第一漏流抑制模块，同时设置第一漏流抑制模块分别与第一漏流控制端、第二节点和第三节点电连接，第一漏流抑制模块用于在第一漏流控制端的第一漏流控制信号的控制下，在第一移位寄存单元的第一工作阶段，控制第二节点和第三节点导通，在第三节点的电位被耦合升高后，通过第一漏流释放模块向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

在上述实施例的基础上，结合图5-图12所示，第一漏流抑制模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；第一漏流控制端包括第一甲漏流控制端、第一乙漏流控制端、第一丙漏流控制端和第一丁漏流控制端；每一第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段(t1)、充电阶段(t2)、扫描输出阶段(t3)和复位阶段(t4)。

基于此，图22是本发明实施例提供的另一种显示面板的驱动方法的流程示意图，如图22所示，该驱动方法包括：

S111、在初始化阶段，通过第一甲漏流控制端的第一甲漏流控制信号控制第二节点和第三节点之间的第一晶体管导通。

S112、在充电阶段，通过第一乙漏流控制端的第一乙漏流控制信号控制第二节点和第三节点之间的第二晶体管导通。

S113、在扫描输出阶段，通过第一丙漏流控制端的第一丙漏流控制信号控制第二节点和第三节点之间的第三晶体管导通。

S114、在复位阶段，通过第一丁漏流控制端的第一丁漏流控制信号控制第二节点和第三节点之间的第四晶体管导通。

如此第一漏流抑制模块中的各个晶体管分时导通，保证第三节点可以通过不同晶体管向第二节点泄放电荷，使得第三节点在第一时钟信号向下耦合后具有比Vgl更低的电位，并且第三节点在第一时钟信号向上耦合后具有不超过Vgl的电位，如此输出晶体管的栅源电压差不大于其阈值电压，输出晶体管不导通，阻断第一时钟信号端与信号输出端之间的漏电路径，消除或者降低显示面板工作的漏电功耗，提升显示面板性能。

在上述实施例的基础上，结合图14所示，第一移位寄存单元还包括第二漏流控制端和第二漏流抑制模块，同一第一移位寄存单元中，第二漏流抑制模块分别与第二漏流控制端和第三节点电连接。

基于此，图23是本发明实施例提供的另一种显示面板的驱动方法的流程示意图，如图23所示，该驱动方法包括：

S210、在所述第一移位寄存单元的第一工作阶段，通过所述第一漏流控制端的第一漏流控制信号控制所述第二节点和所述第三节点之间的第一漏流抑制模块导通。

S220、在所述第一移位寄存单元的第二工作阶段，根据所述第二漏流控制端的第二漏流控制信号调节所述述第三节点的电位；所述第二工作阶段与所述第一工作阶段时序上不交叠。

具体的，第一移位寄存单元的工作阶段包括第一工作阶段和第二工作阶段，第一工作阶段可以包括初始化阶段、充电阶段、扫描输出阶段和复位阶段，第二工作阶段包括时序上位于初始化阶段和充电阶段之间的过渡阶段以及位于复位阶段之后的其他阶段。在第一移位寄存单元的第一工作阶段，通过第一漏流控制端的第一漏流控制信号控制第二节点和第三节点之间的第一漏流抑制模块导通，如此第三节点可以向第二节点泄放电荷，保证第三节点的电位不会高于Vgl，保证输出晶体管的栅源电压差不会大于其阈值电压，保证输出晶体管不导通，降低或者消除漏电。在第一移位寄存单元的第一工作阶段，通过第二漏流控制端的第二漏流控制信号调节第三节点获得比Vgl更低的电压，保证输出晶体管的栅源电压差不会大于其阈值电压，保证输出晶体管不导通，降低或者消除漏电。如此保证整个第一移位寄存单元的工作阶段中，第三节点的电位均不会高于Vgl，保证输出晶体管的栅源电压差不会大于其阈值电压，保证输出晶体管不导通，降低或者消除漏电。

在上述实施例的基础上，结合图15-图20所示，第二漏流抑制模块包括第一电容，第二漏流控制端包括第二甲漏流控制端；第一电容包括第一电容极板和第二电容极板，第一电容极板与第二甲漏流控制端电连接，第二电容极板与第三节点电连接；每一第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段，每一第一移位寄存单元的第二工作阶段包括时序上位于复位阶段之后的其他阶段。进一步的，第二漏流抑制模块还包括第二电容，第二漏流控制端包括第二乙漏流控制端；第二电容包括第三电容极板和第四电容极板，第三电容极板与第二乙漏流控制端电连接，第四电容极板与第三节点电连接；每一第一移位寄存单元的第二工作阶段还包括时序上位于初始化阶段和充电阶段之间的过渡阶段。

基于此，图24是本发明实施例提供的另一种显示面板的驱动方法的流程示意图，如图24所示，该驱动方法包括：

S311、在初始化阶段，通过第一甲漏流控制端的第一甲漏流控制信号控制第二节点和第三节点之间的第一晶体管导通。

S312、在过渡阶段，根据所述第二乙漏流控制端的第二乙漏流控制信号调节所述第三节点的电位。

S313、在充电阶段，通过第一乙漏流控制端的第一乙漏流控制信号控制第二节点和第三节点之间的第二晶体管导通。

S314、在扫描输出阶段，通过第一丙漏流控制端的第一丙漏流控制信号控制第二节点和第三节点之间的第三晶体管导通。

S315、在复位阶段，通过第一丁漏流控制端的第一丁漏流控制信号控制第二节点和第三节点之间的第四晶体管导通。

S316、在所述其他阶段，根据所述第二甲漏流控制端的第二甲漏流控制信号调节所述述第三节点的电位。

具体的，通过在第一工作阶段和第二工作阶段的各个阶段对第三节点的电位进行调整，保证第三节点的电位均不会高于Vgl，保证输出晶体管的栅源电压差不会大于其阈值电压，保证输出晶体管不导通，降低或者消除漏电。

基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括驱动芯片和本发明实施例提供的显示面板；其中，驱动芯片用于执行本发明实施例提供的显示面板的驱动方法。因此，该显示装置具备本发明实施例提供的显示面板及其驱动方法的技术特征，能够达到本发明实施例提供的显示面板及其驱动方法的有益效果，相同之处可参照上述对本发明实施例提供的显示面板及其驱动方法的描述，在此不再赘述。

示例性的，图25是本发明实施例提供的一种显示装置的结构示意图，如图25所示，该显示装置300包括上述显示面板100和驱动芯片200。本发明实施例提供的显示装置300可以为任何具有显示功能的电子产品，包括但不限于以下类别：手机、电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (19)

1.一种显示面板，其特征在于，包括非显示区；所述非显示区包括第一移位寄存电路，所述第一移位寄存电路包括多级级联设置的第一移位寄存单元；

所述第一移位寄存单元包括信号输出端、第一电平信号端、第一时钟信号端、第一漏流控制端、下拉模块、输出模块和第一漏流抑制模块；所述输出模块包括输出晶体管；

同一所述第一移位寄存单元中，所述下拉模块分别与第一节点、第二节点、所述第一电平信号端以及所述信号输出端电连接；所述下拉模块用于在所述第一节点的电位的控制下，将所述第一电平信号端的第一电平信号传输至所述第二节点和所述信号输出端；

同一所述第一移位寄存单元中，所述输出晶体管分别与第三节点、所述第一时钟信号端和所述信号输出端电连接；所述输出晶体管用于在所述第三节点的电位的控制下，将所述第一时钟信号端的第一时钟信号传输至所述信号输出端；

同一所述第一移位寄存单元中，所述第一漏流抑制模块分别与所述第一漏流控制端、所述第二节点和所述第三节点电连接；所述第一漏流抑制模块用于在所述第一漏流控制端的第一漏流控制信号的控制下，在所述第一移位寄存单元的第一工作阶段，控制所述第二节点和所述第三节点导通。

2.根据权利要求1所述的显示面板，其特征在于，所述第一漏流抑制模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；

所述第一漏流控制端包括第一甲漏流控制端、第一乙漏流控制端、第一丙漏流控制端和第一丁漏流控制端；

每一所述第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段；

同一所述第一漏流抑制模块中，所述第一晶体管分别与所述第一甲漏流控制端、所述第二节点和所述第三节点电连接；所述第一晶体管用于在所述第一甲漏流控制端的第一甲漏流控制信号的控制下，在所述初始化阶段控制所述第二节点和所述第三节点导通；

同一所述第一漏流抑制模块中，所述第二晶体管分别与所述第一乙漏流控制端、所述第二节点和所述第三节点电连接；所述第二晶体管用于在所述第一乙漏流控制端的第一乙漏流控制信号的控制下，在所述充电阶段控制所述第二节点和所述第三节点导通；

同一所述第一漏流抑制模块中，所述第三晶体管分别与所述第一丙漏流控制端、所述第二节点和所述第三节点电连接；所述第三晶体管用于在所述第一丙漏流控制端的第一丙漏流控制信号的控制下，在所述扫描输出阶段控制所述第二节点和所述第三节点导通；

同一所述第一漏流抑制模块中，所述第四晶体管分别与所述第一丁漏流控制端、所述第二节点和所述第三节点电连接；所述第四晶体管用于在所述第一丁漏流控制端的第一丁漏流控制信号的控制下，在所述复位阶段控制所述第二节点和所述第三节点导通。

3.根据权利要求2所述的显示面板，其特征在于，所述第一移位寄存单元还包括清零控制端和清零模块；

同一所述第一移位寄存单元中，所述清零模块分别与所述清零控制端、所述第一电平信号端和所述第二节点电连接；所述清零模块用于在所述清零控制端的清零控制信号的作用下，将所述第一电平信号传输至所述第二节点；

所述第一甲漏流控制端电连接至所述清零控制端。

4.根据权利要求3所述的显示面板，其特征在于，所述清零模块包括第五晶体管，所述第五晶体管的沟道类型与所述第一晶体管的沟道类型相同。

5.根据权利要求2所述的显示面板，其特征在于，所述第一移位寄存单元还包括第一启动信号线、第一信号输入端、扫描控制端和输入模块；

同一所述第一移位寄存单元中，所述输入模块分别与所述第一信号输入端、所述扫描控制端和所述第二节点电连接；所述输入模块用于在所述第一信号输入端的第一输入信号的作用下，将所述扫描控制端的扫描控制信号传输至所述第二节点；

其中，第一级第一移位寄存单元的第一信号输入端与所述第一启动信号线电连接，从第二级第一移位寄存单元到最后一级第一移位寄存单元中的各级第一移位寄存单元的第一信号输入端与其上一级第一移位寄存单元的信号输出端电连接；

所述第一乙漏流控制端电连接至所述第一信号输入端。

6.根据权利要求5所述的显示面板，其特征在于，所述输入模块包括第六晶体管，所述第六晶体管的沟道类型与所述第二晶体管的沟道类型相同。

7.根据权利要求2所述的显示面板，其特征在于，所述第三晶体管包括N沟道晶体管，所述第一丙漏流控制端电连接至所述第三节点。

8.根据权利要求2所述的显示面板，其特征在于，所述第一移位寄存单元还包括第二启动信号、第二信号输入端、复位控制端和复位模块；

同一所述第一移位寄存单元中，所述复位模块分别与所述第二信号输入端、所述复位控制端和所述第二节点电连接；所述复位模块用于在所述第二信号输入端的第二输入信号的作用下，将所述复位控制端的复位控制信号传输至所述第二节点；

其中，从第一级第一移位寄存单元到倒数第二级第一移位寄存单元中的各级所述第一移位寄存单元的第二信号输入端与其下一级第一移位寄存单元的信号输出端电连接，最后一级所述第一移位寄存单元中的第二信号输入端与第二启动信号线电连接；

所述第一丁漏流控制端电连接至所述第二信号输入端。

9.根据权利要求8所述的显示面板，其特征在于，所述复位模块包括第七晶体管，所述第七晶体管的沟道类型与所述第四晶体管的沟道类型相同。

10.根据权利要求1所述的显示面板，其特征在于，所述第一移位寄存单元还包括第二漏流控制端和第二漏流抑制模块；

同一所述第一移位寄存单元中，所述第二漏流抑制模块分别与所述第二漏流控制端和所述第三节点电连接；所述第二漏流抑制模块用于根据所述第二漏流控制端的第二漏流控制信号在所述第一移位寄存单元的第二工作阶段调节所述第三节点的电位；所述第二工作阶段与所述第一工作阶段时序上不交叠。

11.根据权利要求10所述的显示面板，其特征在于，所述第二漏流抑制模块包括第一电容，所述第二漏流控制端包括第二甲漏流控制端；

所述第一电容包括第一电容极板和第二电容极板，所述第一电容极板与所述第二甲漏流控制端电连接，所述第二电容极板与所述第三节点电连接；

每一所述第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段，每一所述第一移位寄存单元的第二工作阶段包括时序上位于所述复位阶段之后的其他阶段；

所述第一电容用于根据所述第二甲漏流控制端的第二甲漏流控制信号在所述其他阶段调节所述第三节点的电位。

12.根据权利要求11所述的显示面板，其特征在于，所述非显示区还包括第二移位寄存电路，所述第二移位寄存电路包括多级级联设置的第二移位寄存单元；

所述显示面板还包括显示区，所述显示区包括多条扫描线，所述第二移位寄存单元和所述第一移位寄存单元分别与不同的扫描线电连接；

所述第二移位寄存单元包括第二时钟信号端，所述第二时钟信号端用于传输第二时钟信号；所述第一时钟信号包括多个依次交替设置的高电平时钟信号和低电平时钟信号，所述第二时钟信号与所述第一时钟信号波形相同，且所述第二时钟信号与所述第一时钟信号错开的时间小于所述高电平时钟信号的持续时间；

所述第二移位寄存单元与所述第一移位寄存单元一一对应，第n级所述第一移位寄存单元中的所述第二甲漏流控制端电连接至第(n+2)级所述第二移位寄存单元中的信号输出端。

13.根据权利要求11所述的显示面板，其特征在于，所述第二漏流抑制模块还包括第二电容，所述第二漏流控制端包括第二乙漏流控制端；

所述第二电容包括第三电容极板和第四电容极板，所述第三电容极板与所述第二乙漏流控制端电连接，所述第四电容极板与所述第三节点电连接；

每一所述第一移位寄存单元的第二工作阶段还包括时序上位于所述初始化阶段和所述充电阶段之间的过渡阶段；

所述第二电容用于根据所述第二乙漏流控制端的第二乙漏流控制信号在所述过渡阶段调节所述第三节点的电位。

14.一种显示面板的驱动方法，用于驱动权利要求1-13任一项所述的显示面板，其特征在于，所述驱动方法包括：

在所述第一移位寄存单元的第一工作阶段，通过所述第一漏流控制端的第一漏流控制信号控制所述第二节点和所述第三节点之间的第一漏流抑制模块导通。

15.根据权利要求14所述的驱动方法，其特征在于，所述第一漏流抑制模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；

所述第一漏流控制端包括第一甲漏流控制端、第一乙漏流控制端、第一丙漏流控制端和第一丁漏流控制端；

每一所述第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段；

在所述第一移位寄存单元的工作阶段，通过所述第一漏流控制端的第一漏流控制信号控制所述第二节点和所述第三节点导通，包括：

在所述初始化阶段，通过所述第一甲漏流控制端的第一甲漏流控制信号控制所述第二节点和所述第三节点之间的第一晶体管导通；

在所述充电阶段，通过所述第一乙漏流控制端的第一乙漏流控制信号控制所述第二节点和所述第三节点之间的第二晶体管导通；

在所述扫描输出阶段，通过所述第一丙漏流控制端的第一丙漏流控制信号控制所述第二节点和所述第三节点之间的第三晶体管导通；

在所述复位阶段，通过所述第一丁漏流控制端的第一丁漏流控制信号控制所述第二节点和所述第三节点之间的第四晶体管导通。

16.根据权利要求14所述的驱动方法，其特征在于，所述第一移位寄存单元还包括第二漏流控制端和第二漏流抑制模块，同一所述第一移位寄存单元中，所述第二漏流抑制模块分别与所述第二漏流控制端和所述第三节点电连接；

所述驱动方法还包括：

在所述第一移位寄存单元的第二工作阶段，根据所述第二漏流控制端的第二漏流控制信号调节所述述第三节点的电位；所述第二工作阶段与所述第一工作阶段时序上不交叠。

17.根据权利要求16所述的驱动方法，其特征在于，所述第二漏流抑制模块包括第一电容，所述第二漏流控制端包括第二甲漏流控制端；

所述第一电容包括第一电容极板和第二电容极板，所述第一电容极板与所述第二甲漏流控制端电连接，所述第二电容极板与所述第三节点电连接；

每一所述第一移位寄存单元的第一工作阶段包括时序上依次设置的初始化阶段、充电阶段、扫描输出阶段和复位阶段，每一所述第一移位寄存单元的第二工作阶段包括时序上位于复位阶段之后的其他阶段；

在所述第一移位寄存单元的第二工作阶段，根据所述第二漏流控制端的第二漏流控制信号调节所述第三节点的电位，包括：

在所述其他阶段，根据所述第二甲漏流控制端的第二甲漏流控制信号调节所述述第三节点的电位。

18.根据权利要求17所述的驱动方法，其特征在于，所述第二漏流抑制模块还包括第二电容，所述第二漏流控制端包括第二乙漏流控制端；

所述第二电容包括第三电容极板和第四电容极板，所述第三电容极板与所述第二乙漏流控制端电连接，所述第四电容极板与所述第三节点电连接；

每一所述第一移位寄存单元的第二工作阶段还包括时序上位于所述初始化阶段和所述充电阶段之间的过渡阶段；

在所述第一移位寄存单元的第二工作阶段，根据所述第二漏流控制端的第二漏流控制信号调节所述第三节点的电位，包括

在所述过渡阶段，根据所述第二乙漏流控制端的第二乙漏流控制信号调节所述第三节点的电位。

19.一种显示装置，其特征在于，包括驱动芯片和权利要求1-13任一项所述的显示面板；

所述驱动芯片用于执行权利要求14-18任一项所述的显示面板的驱动方法。

Images