CN105679932B - 电阻式随机存储器的形成方法 - Google Patents

电阻式随机存储器的形成方法 Download PDF

Info

Publication number
CN105679932B
CN105679932B CN201410674484.8A CN201410674484A CN105679932B CN 105679932 B CN105679932 B CN 105679932B CN 201410674484 A CN201410674484 A CN 201410674484A CN 105679932 B CN105679932 B CN 105679932B
Authority
CN
China
Prior art keywords
layer
etching
hard mask
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410674484.8A
Other languages
English (en)
Other versions
CN105679932A (zh
Inventor
张海洋
宋以斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410674484.8A priority Critical patent/CN105679932B/zh
Publication of CN105679932A publication Critical patent/CN105679932A/zh
Application granted granted Critical
Publication of CN105679932B publication Critical patent/CN105679932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种电阻式随机存储器的形成方法,包括:提供基底,所述基底内具有下电极层,所述下电极层顶部与基底表面齐平;在所述基底表面形成介电材料层;在所述介电材料层表面形成上电极层;在所述上电极层表面形成硬掩膜层;图形化所述硬掩膜层,在所述硬掩膜层内形成暴露出上电极层的开口;以所述具有开口的硬掩膜层为掩膜,采用干法刻蚀工艺,依次刻蚀所述上电极层以及介电材料层,直至暴露出基底表面,且所述干法刻蚀工艺的刻蚀气体为H2;去除所述具有开口的硬掩膜层。本发明避免刻蚀工艺对上电极层以及介电材料层造成刻蚀污染,使得刻蚀后的上电极层侧壁以及介电材料层侧壁清洁,进而提高形成的电阻式随机存储器的电学性能。

Description

电阻式随机存储器的形成方法
技术领域
本发明涉及半导体制造领域技术,特别涉及一种电阻式随机存储器的形成方法。
背景技术
非易发性存储器具有在无电源供应时仍能保持数据信息的优点,在信息存储领域具有非常重要的地位,也是当前信息存储技术的研究热点之一。然而,当今的主流非挥发存储器闪存(flash)存在操作电压高、速度慢、耐久力差等问题。电阻式随机存储器(RRAM,Resistance Random Access Memory)已经表现出工作速度快、存储密度高、数据保持时间长、耐久力强等优点,是下一代半导体存储器强有力的候选者。
电阻式随机存储器的基本存储单元包括一个金属-绝缘体-金属(MIM,Metal-insulation-Metal)结构单元。借由电压或电流脉冲,可以使MIM结构单元的电阻在高低电阻态之间转换,以实现数据的写入和擦除。RRAM工作的关键是某些材料的电阻转变和记忆效应,在电压或电流作用下这些材料的电阻可以发送可逆的、巨大的改变。
然而,现有技术形成的电阻式随机存储器的电学性能有待提高。
发明内容
本发明解决的问题是提供一种电阻式随机存储器的形成方法,解决刻蚀工艺对上电极层侧壁造成刻蚀污染的问题,从而提高电阻式随机存储器的电学性能。
为解决上述问题,本发明提供一种电阻式随机存储器的形成方法,包括:提供基底,所述基底内具有下电极层,所述下电极层顶部与基底表面齐平;在所述基底表面和下电极层表面形成介电材料层;在所述介电材料层表面形成上电极层;在所述上电极层表面形成硬掩膜层;图形化所述硬掩膜层,在所述硬掩膜层内形成暴露出上电极层的开口;以所述具有开口的硬掩膜层为掩膜,采用干法刻蚀工艺,依次刻蚀所述上电极层以及介电材料层,直至暴露出基底表面,且所述干法刻蚀工艺的刻蚀气体为H2;去除所述具有开口的硬掩膜层。
可选的,所述上电极层的材料为Ag、W、Pt或Au中的一种或几种;所述介电材料层的材料为非晶硅或多晶硅。
可选的,采用第一干法刻蚀工艺刻蚀所述上电极层;采用第二干法刻蚀工艺刻蚀所述介电材料层;其中,第二干法刻蚀工艺的刻蚀腔室温度大于第一干法刻蚀工艺的刻蚀腔室温度。
可选的,所述第一干法刻蚀工艺的刻蚀腔室温度为零下25摄氏度至25摄氏度;所述第二干法刻蚀工艺的刻蚀腔室温度25摄氏度至100摄氏度。
可选的,所述第一干法刻蚀工艺的工艺参数为:H2流量为5sccm至200sccm,刻蚀腔室压强为1毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为零下25摄氏度至25摄氏度。
可选的,所述第二干法刻蚀工艺的工艺参数为:H2流量为50sccm至500sccm,刻蚀腔室压强为5毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为25摄氏度至100摄氏度。
可选的,所述硬掩膜层包括金属硬掩膜层以及位于金属硬掩膜层表面的介质硬掩膜层。
可选的,所述金属硬掩膜层包括氮化钽层以及位于氮化钽层表面的氮化钛层。
可选的,采用第四干法刻蚀工艺刻蚀所述氮化钛层,其中,第四干法刻蚀工艺的刻蚀气体为Cl2和O2;采用第五干法刻蚀工艺刻蚀所述氮化钽层,其中,第五干法刻蚀工艺的刻蚀气体为H2。
可选的,所述第四干法刻蚀工艺的工艺参数为:Cl2流量为100sccm至250sccm,O2体积含量占刻蚀气体体积含量的0.4%至0.7%,刻蚀腔室压强为10毫托至100毫托,刻蚀功率为100瓦至1000瓦。
可选的,所述第五干法刻蚀工艺的工艺参数为:H2流量为50sccm至200sccm,刻蚀腔室压强为10毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为0摄氏度至50摄氏度。
可选的,所述介质硬掩膜层的材料为氧化硅。
可选的,采用第三干法刻蚀工艺刻蚀所述介质硬掩膜层,第三干法刻蚀工艺的工艺参数为:刻蚀气体为H2,还向刻蚀腔室内通入N2,其中,H2流量为20sccm至100sccm,N2流量为20sccm至50sccm,刻蚀腔室压强为10毫托至100毫托,刻蚀源功率为500瓦至1000瓦。
可选的,所述基底包括衬底以及位于衬底表面的刻蚀停止层,所述下电极层包括:位于衬底内的底层金属层以及位于底层金属层表面的金属阻挡层,其中,金属阻挡层位于刻蚀停止层内,且金属阻挡层顶部与刻蚀停止层表面齐平。
可选的,所述刻蚀停止层的材料为掺碳的氮化硅、氮化硅或碳化硅。
可选的,所述底层金属层的材料为Cu、Al或W;所述金属阻挡层的材料为Ta、Ti、TaN或TiN。
可选的,图形化所述硬掩膜层的工艺步骤包括:在所述硬掩膜层表面形成光刻胶膜;对所述光刻胶膜进行曝光处理以及显影处理,以在所述硬掩膜层表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述硬掩膜层,在所述硬掩膜层内形成暴露出上电极层的开口。
可选的,在所述硬掩膜层与光刻胶膜之间形成有底部抗反射涂层。
可选的,在所述光刻胶膜表面形成有顶部抗反射涂层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的电阻式随机存储器的形成方法的技术方案中,在基底表面和下电极层表面形成介电材料层、在介电材料层表面形成上电极层、在上电极层表面形成硬掩膜层后,图形化所述硬掩膜层,在所述硬掩膜层内形成暴露出上电极层的开口;以所述具有开口的硬掩膜层为掩膜,采用干法刻蚀工艺依次刻蚀上电极层以及介电材料层至暴露出基底表面,且所述干法刻蚀工艺的刻蚀气体为H2。在干法刻蚀工艺过程中,上电极层的材料与H2发生化学反应以形成反应副产物,所述反应副产物在流动性的气体(如H2、气态的反应副产物)带动下离开刻蚀腔室,避免所述反应副产物附着在刻蚀后的上电极层侧壁表面,使得刻蚀后的上电极层具有洁净侧壁表面,同时避免所述反应副产物附着在介电材料层表面。
同样的,在刻蚀介电材料层的过程中,介电材料层的材料与H2发生反应形成反应副产物,所述反应副产物也将离开刻蚀腔室内,避免反应副产物附着在刻蚀后的上电极层和介电材料层侧壁表面。为此,本发明避免对刻蚀后的上电极层以及介电材料层造成刻蚀污染,使得刻蚀后的上电极层和介电材料层具有洁净侧壁表面,从而提高形成的电阻式随机存储器的电学性能。
进一步,本发明中硬掩膜层包括金属硬掩膜层以及位于金属硬掩膜层表面的介质硬掩膜层,能够提高后续刻蚀工艺的刻蚀选择性;且金属硬掩膜层包括位于上电极层表面的氮化钽层以及位于氮化钽层表面的氮化钛层,所述氮化钽层能够阻挡刻蚀氮化钛层工艺过程中的O2与上电极层相接触,避免O2氧化上电极层材料,进一步提高刻蚀后上电极层的质量。
进一步,第一干法刻蚀工艺的刻蚀腔室温度较低,为零下25摄氏度至25摄氏度,避免第一干法刻蚀工艺对介电材料层造成刻蚀,从而提高第一干法刻蚀工艺对上电极层和介电材料层的材料之间的刻蚀选择比,从而使得刻蚀后的第一上电极层具有良好侧壁形貌。
更进一步,第二干法刻蚀工艺的刻蚀腔室温度较高,为25摄氏度至100摄氏度,使得第二干法刻蚀工艺的刻蚀时间较短,避免第二干法刻蚀工艺对刻蚀停止层造成不必要的刻蚀,进而防止下电极层被暴露出来。
附图说明
图1至图11为本发明一实施例提供的电阻式随机存储器形成过程的剖面结果示意图。
具体实施方式
由背景技术可知,现有技术形成的电阻式随机存储器的电学性能有待提高。
经研究发现,现有技术在形成覆盖于介电材料层表面的上电极层之后,通常采用物理溅射轰击的方法,以图形化所述上电极层以及介电材料层,所述物理溅射轰击的轰击源为Ar等离子体,在Ar等离子体轰击下上电极层以及介电材料层内形成开口。然而,由于在所述物理溅射轰击下,上电极层的金属离子或金属离子团脱离上电极层,介电材料层的介质离子或介质离子团脱离介电材料层;由于物理溅射轰击的刻蚀腔室内缺乏流动性的气体,所述金属离子、金属离子团、介质离子或介质离子团难以借助流动性气体离开刻蚀腔室,导致所述离子或离子团容易掉落在刻蚀后的上电极层和介电材料层侧壁表面。并且,由于通常金属离子或金属离子团具有相对较大的质量,在重力作用下,所述金属离子或金属离子团更难以离开刻蚀腔室,因此使得大量的金属离子或金属离子团掉落在刻蚀后的上电极层和介电材料层侧壁,对刻蚀后的上电极层和介电材料层侧壁造成污染。
同时,由于在刻蚀介电材料层的过程中,介电材料层表面容易聚集有金属离子或金属离子团,所述金属离子或金属离子团会影响对介电材料层的刻蚀,进一步对介电材料层造成污染,从而导致形成的电阻式随机存储器的电学性能低下。
为解决上述问题,本发明提供一种电阻式随机存储器的形成方法,以具体开口的硬掩膜层为掩膜,采用干法刻蚀工艺,依次刻蚀上电极层以及介电材料层直至暴露出基底表面,且所述干法刻蚀工艺的刻蚀气体为H2。在干法刻蚀工艺过程中,上电极层的材料与H2发生反应形成反应副产物,所述反应副产物随着刻蚀气体在刻蚀腔室内的流动而离开刻蚀腔室,避免对刻蚀后的上电极层侧壁造成污染,避免对介电材料层造成污染;同样的,介电材料层的材料与H2发生反应形成反应副产物,所述反应副产物也将随着刻蚀气体在刻蚀腔室内的流动而离开刻蚀腔室,避免对刻蚀后的介电材料层侧壁造成污染。为此,本发明中刻蚀后的上电极层以及介电材料层的侧壁污染少,使得刻蚀后的上电极层以及介电材料层保持较高的性能,从而提高形成的电阻式随机存储器的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图11为本发明一实施例提供的电阻式随机存储器形成过程的剖面结构示意图。
请参考图1,提供衬底100,在所述衬底100内形成有底层金属层101。
所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟;所述衬底100还可以为绝缘体上的硅衬底。
本实施例中,所述衬底100的材料为硅。
作为一个具体实施例,形成底层金属层101的工艺步骤包括:提供初始衬底;在所述初始衬底表面形成图形化的掩膜层;以所述图形化的掩膜层为掩膜,在所述初始衬底内形成大马士革开口,形成具有大马士革开口的衬底100;形成填充满所述大马士革开口的底层金属膜,所述底层金属膜还覆盖于衬底100表面;研磨去除位于衬底100表面的底层金属膜,形成填充满大马士革开口的底层金属层101,所述底层金属层101顶部与衬底100表面齐平。
所述大马士革开口为单大马士革开口或双大马士革开口;本实施例以所述大马士革开口为双大马士革开口为例做示范性说明。
所述底层金属层101的材料为Cu、Al或W。本实施例中所述底层金属层101的材料为Cu。
本实施例中,在形成所述底层金属层101的过程中,还可以在基底100内形成导电金属层121,所述导电金属层121与底层金属层101同时形成且材料相同。
请参考图2,在所述衬底100表面形成刻蚀停止层102,所述刻蚀停止层102内形成有金属阻挡层103,且所述金属阻挡层103顶部与刻蚀停止层102表面齐平。
所述刻蚀停止层102的材料为掺碳的氮化硅(NDC)、氮化硅或碳化硅;本实施例中刻蚀停止层102的材料为掺碳的氮化硅。
一方面,刻蚀停止层102能避免后续刻蚀工艺对导电金属层121造成不必要的刻蚀;另一方,所述刻蚀停止层102为形成金属阻挡层103提供工艺基础,形成与底层金属层101电连接的金属阻挡层103,所述底层金属层101和位于底层金属层101表面的金属阻挡层103作为下电极层。
所述金属阻挡层103的材料为Ti、Ta、TiN或TaN。所述金属阻挡层103起到防止底层金属层101内的金属离子扩散至后续形成的介电材料层内的作用,使得后续形成的介电材料层保持良好的性能,进而提高形成的电阻式随机存储器的的电学性能。
在一个实施例中,形成所述金属阻挡层103的工艺步骤包括:在形成覆盖于衬底100表面的刻蚀停止层102之后,在所述刻蚀停止层102表面形成图形化的掩膜层;以所述图形化的掩膜层为掩膜,刻蚀所述刻蚀停止层102一形成暴露出底层金属层101表面的凹槽;形成填充满所述凹槽的金属阻挡膜,所述金属阻挡膜还覆盖于刻蚀停止层102表面;平坦化去除位于刻蚀停止层102表面的金属阻挡膜,形成填充满凹槽的金属阻挡层103。
采用金属有机化学气相沉积或物理气相沉积工艺形成所述金属阻挡层103。本实施例中所述金属阻挡层103的材料为TiN。
本实施例中,提供基底,所述基底内具有下电极层,所述下电极层顶部与基底表面齐平,其中,基底包括衬底100以及位于衬底100表面的刻蚀停止层102,所述下电极层包括:位于衬底100内的底层金属层101以及位于底层金属层101表面的金属阻挡层103,其中,金属阻挡层103位于刻蚀停止层102内,且金属阻挡层103顶部与刻蚀停止层102表面齐平。在其他实施例中,下电极层也可以仅包括底层金属层,基底仅包括衬底。
请参考图3,在所述基底表面和下电极层表面形成介电材料层104;在所述介电材料层104表面形成上电极层105。
所述介电材料层104起到下电极层和后续形成的上电极层105之间的绝缘介质层的作用,所述介电材料层104的材料为具有电诱导阻变特性的材料,所谓的电诱导是指材料的电阻会在特定外加信号下发生变化,而且材料阻值变化后不会因电信号的撤除而恢复;并且材料的电阻是可逆的,施加一种形式的电信号能够使材料的电阻变小,施加另一种形式的电信号又能使阻值变大恢复到高阻。
所述介电材料层104的材料为非晶硅、多晶硅、氧化铜、氧化铝、氧化钛、五氧化二铌或氧化锆。本实施例中,所述介电材料层104的材料为非晶硅。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述介电材料层104。
所述上电极层105的材料为Ag、Au、W或Pt中的一种或几种,采用金属有机化学气相沉积或物理气相沉积工艺形成所述上电极层105。
本实施例中所述上电极层105的材料为Ag,采用金属有机化学气相沉积工艺形成所述上电极层105。
请参考图4,在所述上电极层105表面形成硬掩膜层。
所述硬掩膜层为单层结构或叠层结构。为了提高提高后续刻蚀后的上电极层以及介电材料层侧壁形貌,本实施例中硬掩膜层为叠层结构,所述硬掩膜层包括金属硬掩膜层以及位于金属硬掩膜层表面的介质硬掩膜层108。
所述介质硬掩膜层108的材料为氧化硅、氮化硅或氮氧化硅。本实施例中所述介质硬掩膜层108的材料为氧化硅。
所述金属硬掩膜层为单层结构或叠层结构,本实施例中所述金属硬掩膜层包括氮化钽层106以及位于氮化钽层106表面的氮化钛层107。这样设置的好处在于:
一方面,后续在刻蚀介质硬掩膜层108的工艺过程中,所述刻蚀工艺对氧化硅和氮化钛具有很高的刻蚀选择比,使得刻蚀后的介质硬掩膜层108具有良好的刻蚀形貌。
另一方面,由于通常在刻蚀氮化钛的工艺过程中,所述刻蚀工艺的刻蚀气体包括O2,而O2容易与上电极层105的材料发生氧化反应,若与氮化钛层107相接触的为上电极层105,那么上电极层105的材料将很容易被氧化;而本实施例在氮化钛层107与上电极层105之间具有氮化钽层106,所述氮化钽层106避免O2与上电极层105相接触;同时,由于后续在刻蚀氮化钽层106的刻蚀工艺过程中,所述刻蚀工艺的刻蚀气体为H2,H2不会对上电极层105造成氧化腐蚀。
在一个具体实施例中,所述氮化钛层107的厚度为100埃至500埃,所述氮化钽层106的厚度为50埃至250埃。
请参考图5,在所述硬掩膜层表面形成图形化的光刻胶层109。
具体的,在所述硬掩膜层表面形成光刻胶膜;对所述光刻胶膜进行曝光处理以及显影处理,以在所述硬掩膜层表面形成图形化的光刻胶层109。所述图形化的光刻胶层109位于后续待形成电阻式随机存储器的正上方,且暴露出位于底层导电层121上方的介质硬掩膜层108。
为了提高形成的图形化的光刻胶层109的形貌,在所述硬掩膜层与光刻胶膜之间还可以形成有底部抗反射图层,在所述光刻胶膜表面还可以形成有顶部抗反射图层。
请参考图6,以所述图形化的光刻胶层109(参考图5)为掩膜,采用第三干法刻蚀工艺刻蚀所述介质硬掩膜层108,在所述介质硬掩膜层108内形成暴露出金属硬掩膜层表面的第一开口110。
本实施例中所述第一开口110底部暴露出氮化钛层107表面,所述介质掩膜层108的材料为氧化硅。由于第三干法刻蚀工艺对氧化硅和氮化钛之间具有较高的刻蚀选择比,因此所述第三干法刻蚀工艺对氮化钛层107表面的刻蚀损伤非常小,且形成的第一开口110具有良好的形貌。
作为一个具体实施例,第三干法刻蚀工艺的工艺参数为:刻蚀气体包括H2,还向刻蚀腔室内通入N2,其中,H2流量为20sccm至100sccm,N2流量为20sccm至50sccm,刻蚀腔室压强为10毫托至100毫托,刻蚀源功率为500瓦至1000瓦。
请参考图7,以所述具有第一开口110(参考图6)的介质硬掩膜层108为掩膜,采用第四干法刻蚀工艺刻蚀所述氮化钛层107,在所述氮化钛层107内形成暴露出氮化钽层106表面的第二开口111。
本实施例中,第四干法刻蚀工艺的刻蚀气体为Cl2和O2,使得第四干法刻蚀工艺对氮化钛层107的刻蚀速率大于对氮化钽层106的刻蚀速率,避免第四干法刻蚀工艺对氮化钽层107造成过刻蚀,从而防止位于氮化钽层107下方的上电极层105被暴露出。
由于第二开口111的底部暴露出氮化钽层106表面,由于氮化钽层106的阻挡作用,防止O2与上电极层105的材料发生氧化反应,因此氮化钽层106除起到掩膜作用外,还起到保护上电极层105的作用。
在第四干法刻蚀工艺过程中,若O2体积含量占刻蚀气体体积含量过低,则第四干法刻蚀工艺对氮化钽层106和氮化钛层107的刻蚀速率之差很小,导致第四干法刻蚀工艺对氮化钽层106和氮化钛层107的材料的刻蚀选择性差;若O2体积含量占刻蚀气体体积含量过高,那么第四干法刻蚀工艺对氮化钛层107的刻蚀速率将变得非常的小。为此,本实施例中O2体积含量占刻蚀气体体积含量的0.4%至0.7%。
作为一个具体实施例,所述第四干法刻蚀工艺的工艺参数为:Cl2流量为100sccm至250sccm,O2体积含量占刻蚀气体体积含量的0.4%至0.7%,刻蚀腔室压强为10毫托至100毫托,刻蚀功率为100瓦至1000瓦。
还可以向刻蚀腔室内通入稀释气体,所述稀释气体可以为He,He流量为200sccm至1000sccm,那么O2占刻蚀气体和稀释气体的体积含量总和的0.4%至0.7%。
在第四干法刻蚀工艺过程中,刻蚀反应副产物将随着O2、Cl2以及稀释气体的流动而离开刻蚀腔室,防止反应副产物污染刻蚀腔室。
请参考图8,以所述具有第二开口111(参考图7)的氮化钛层107为掩膜,采用第五干法刻蚀工艺刻蚀所述氮化钽层106,在所述氮化钽层106内形成暴露出上电极层105表面的第三开口112。
所述第五干法刻蚀工艺的刻蚀气体为H2,在第五干法刻蚀工艺过程中还可以向刻蚀腔室内通入稀释气体,所述稀释气体为He或Ar。
作为一个具体实施例,所述第五干法刻蚀工艺的工艺参数为:H2流量为50sccm至200sccm,刻蚀腔室压强为10毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为0摄氏度至50摄氏度。
本实施例中,图形化硬掩膜层,在所述硬掩膜层内形成暴露出上电极层105的开口,所述开口包括第一开口110(参考图6)、第二开口111(参考图7)以及第三开口112。
请参考图9,以所述具有开口的硬掩膜层为掩膜,采用第一干法刻蚀工艺刻蚀所述上电极层105,在所述上电极层105内形成暴露出介电材料层104的第四开口113。
本实施例中,所述第一干法刻蚀工艺的刻蚀气体为H2,还可以向第一干法刻蚀工艺的刻蚀强室内通入稀释气体,所述稀释气体为Ar或He中的一种或两种。
在第一干法刻蚀工艺过程中,H2与刻蚀的上电极层105材料会生成反应形成反应副产物;而刻蚀工艺过程中流动的气体(如刻蚀气体、稀释气体、气态的反应副产物)能够将所述反应副产物带出刻蚀腔室,避免反应副产物掉落在刻蚀腔室内,从而避免刻蚀后的反应副产物附着在刻蚀后的上电极层105侧壁,从而提高刻蚀后的上电极层105的侧壁形貌,优化电阻式随机存储器的电学性能;并且能够避免反应副产物附着在介电材料层104表面,提高从而使得介电材料层104保持良好的性能,避免对介电材料层104造成污染。
若直接采用Ar对上电极层进行物理轰击的方法,在上电极层内形成第四开口时,受到物理轰击的上电极层的金属离子或金属离子团会从上电极层脱离;而由于金属离子或金属离子团的质量较大,金属离子或金属离子团多数为非气态,且在刻蚀腔室内不存在流动的气体,因此所述金属离子或金属离子团将很难从刻蚀腔室内逸出,最终在重力作用下,所述金属离子或金属离子团将掉落附着在刻蚀后的上电极层侧壁表面,对刻蚀后的上电极层造成污染。并且,由于金属离子或金属离子团也会附着在介电材料层表面,这些金属离子或金属离子团也会对介电材料层造成污染。
本实施例中,由于位于上电极层105下方的介电材料层104的材料为非晶硅,H2对非晶硅也会造成一定的刻蚀;若第一干法刻蚀工艺的刻蚀腔室温度过高,那么所述第一干法刻蚀工艺对介电材料层104的刻蚀速率也将比较大,使得第一干法刻蚀工艺对上电极层105和介电材料层104材料之间的刻蚀选择性比较差,容易造成刻蚀后的上电极层105的刻蚀形貌差。
为此本实施例中所述第一干法刻蚀工艺具有较低的刻蚀腔室温度,以使所述干法刻蚀工艺对上电极层105材料和介电材料层104材料之间具有较高的刻蚀选择比,使得第一干法刻蚀工艺对介电材料层104的刻蚀速率尽量的小,进一步提高刻蚀后的上电极层105的形貌。所述第一干法刻蚀工艺的刻蚀腔室温度为零下25摄氏度至25摄氏度。
在一个具体实施例中,所述第一干法刻蚀工艺的工艺参数为:H2流量为5sccm至200sccm,刻蚀腔室压强为1毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为零下25摄氏度至25摄氏度。
还可以向刻蚀腔室内通入稀释气体,稀释气体为He或Ar中的一种或两种。
请参考图10,继续以所述具有开口的硬掩膜层为掩膜,采用第二干法刻蚀工艺刻蚀所述介电材料层104,在所述介电材料层104内形成暴露出刻蚀停止层102的第五开口114。
本实施例第二干法刻蚀工艺的刻蚀气体为H2,还可以向第二干法刻蚀工艺的刻蚀腔室屋内通入稀释气体,所述稀释气体为Ar或He中的一种或两种。在第二干法刻蚀工艺过程中,H2与刻蚀的介电材料层104材料会发生反应形成反应副产物,所述反应副产物被带出刻蚀腔室内,避免反应副产物对介电材料层104造成污染,使得刻蚀后的介电材料层104仍具有良好的性能。
本实施例中,第二干法刻蚀工艺的刻蚀腔室温度大于第一干法刻蚀工艺的刻蚀腔室温度。这是由于:在刻蚀介电材料层104的工艺过程中,所述刻蚀工艺也会对刻蚀停止层102造成刻蚀;若第二干法刻蚀工艺的刻蚀腔室温度过低,那么所述刻蚀工艺刻蚀介电材料层104所需的时间将比较长,容易对刻蚀停止层102造成过刻蚀。并且,第二干法刻蚀工艺的刻蚀腔室温度较高时,所述刻蚀工艺对介电材料层104和刻蚀停止层102材料之间的刻蚀选择比也将比较大,也能够避免对刻蚀停止层102造成过刻蚀。
所述第二干法刻蚀工艺的刻蚀腔室温度为25摄氏度至100摄氏度。
作为一个具体实施例,所述第二干法刻蚀工艺的工艺参数为:H2流量为50sccm至500sccm,刻蚀腔室压强为5毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为25摄氏度至100摄氏度。
还可以向刻蚀腔室内通入稀释气体,所述稀释气体为He或Ar中的一种或两种。
请参考图11,在刻蚀所述上电极层105以及介电材料层104之后,去除所述介质掩膜层108(参考图10)、氮化钛层107(参考图10)以及氮化钽层106(参考图10)。
在一个实施例中,采用湿法刻蚀工艺刻蚀去除所述介质掩膜层108、氮化钛层107以及氮化钽层106。
由于本实施例避免物理溅射轰击对上电极层105以及介电材料层104造成的污染,使得刻蚀后的上电极层105和介电材料层104侧壁清洁度高,刻蚀后的上电极层105以及介电材料层104具有良好的形貌,从而使得形成的电阻式随机存储器的电学性能优良。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种电阻式随机存储器的形成方法,其特征在于,包括:
提供基底,所述基底内具有下电极层,所述下电极层顶部与基底表面齐平;
在所述基底表面和下电极层表面形成介电材料层;在所述介电材料层表面形成上电极层;在所述上电极层表面形成硬掩膜层,所述硬掩膜层包括金属硬掩膜层以及位于金属硬掩膜层表面的介质硬掩膜层,所述金属硬掩膜层包括氮化钽层以及位于氮化钽层表面的氮化钛层;
图形化所述硬掩膜层,在所述硬掩膜层内形成暴露出上电极层的开口;
以所述具有开口的硬掩膜层为掩膜,采用干法刻蚀工艺,依次刻蚀所述上电极层以及介电材料层,直至暴露出基底表面,且所述干法刻蚀工艺的刻蚀气体为H2
去除所述具有开口的硬掩膜层。
2.如权利要求1所述的电阻式随机存储器的形成方法,其特征在于,所述上电极层的材料为Ag、W、Pt或Au中的一种或几种;所述介电材料层的材料为非晶硅或多晶硅。
3.如权利要求2所述的电阻式随机存储器的形成方法,其特征在于,采用第一干法刻蚀工艺刻蚀所述上电极层;采用第二干法刻蚀工艺刻蚀所述介电材料层;其中,第二干法刻蚀工艺的刻蚀腔室温度大于第一干法刻蚀工艺的刻蚀腔室温度。
4.如权利要求3所述的电阻式随机存储器的形成方法,其特征在于,所述第一干法刻蚀工艺的刻蚀腔室温度为零下25摄氏度至25摄氏度;所述第二干法刻蚀工艺的刻蚀腔室温度25摄氏度至100摄氏度。
5.如权利要求3所述的电阻式随机存储器的形成方法,其特征在于,所述第一干法刻蚀工艺的工艺参数为:H2流量为5sccm至200sccm,刻蚀腔室压强为1毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为零下25摄氏度至25摄氏度。
6.如权利要求3所述的电阻式随机存储器的形成方法,其特征在于,所述第二干法刻蚀工艺的工艺参数为:H2流量为50sccm至500sccm,刻蚀腔室压强为5毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为25摄氏度至100摄氏度。
7.如权利要求1所述的电阻式随机存储器的形成方法,其特征在于,采用第四干法刻蚀工艺刻蚀所述氮化钛层,其中,第四干法刻蚀工艺的刻蚀气体为Cl2和O2;采用第五干法刻蚀工艺刻蚀所述氮化钽层,其中,第五干法刻蚀工艺的刻蚀气体为H2
8.如权利要求7所述的电阻式随机存储器的形成方法,其特征在于,所述第四干法刻蚀工艺的工艺参数为:Cl2流量为100sccm至250sccm,O2体积含量占刻蚀气体体积含量的0.4%至0.7%,刻蚀腔室压强为10毫托至100毫托,刻蚀功率为100瓦至1000瓦。
9.如权利要求7所述的电阻式随机存储器的形成方法,其特征在于,所述第五干法刻蚀工艺的工艺参数为:H2流量为50sccm至200sccm,刻蚀腔室压强为10毫托至100毫托,刻蚀功率为100瓦至1500瓦,刻蚀腔室温度为0摄氏度至50摄氏度。
10.如权利要求1所述的电阻式随机存储器的形成方法,其特征在于,所述介质硬掩膜层的材料为氧化硅。
11.如权利要求10所述的电阻式随机存储器的形成方法,其特征在于,采用第三干法刻蚀工艺刻蚀所述介质硬掩膜层,第三干法刻蚀工艺的工艺参数为:刻蚀气体为H2,还向刻蚀腔室内通入N2,其中,H2流量为20sccm至100sccm,N2流量为20sccm至50sccm,刻蚀腔室压强为10毫托至100毫托,刻蚀源功率为500瓦至1000瓦。
12.如权利要求1所述的电阻式随机存储器的形成方法,其特征在于,所述基底包括衬底以及位于衬底表面的刻蚀停止层,所述下电极层包括:位于衬底内的底层金属层以及位于底层金属层表面的金属阻挡层,其中,金属阻挡层位于刻蚀停止层内,且金属阻挡层顶部与刻蚀停止层表面齐平。
13.如权利要求12所述的电阻式随机存储器的形成方法,其特征在于,所述刻蚀停止层的材料为掺碳的氮化硅、氮化硅或碳化硅。
14.如权利要求12所述的电阻式随机存储器的形成方法,其特征在于,所述底层金属层的材料为Cu、Al或W;所述金属阻挡层的材料为Ta、Ti、TaN或TiN。
15.如权利要求1所述的电阻式随机存储器的形成方法,其特征在于,图形化所述硬掩膜层的工艺步骤包括:在所述硬掩膜层表面形成光刻胶膜;对所述光刻胶膜进行曝光处理以及显影处理,以在所述硬掩膜层表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述硬掩膜层,在所述硬掩膜层内形成暴露出上电极层的开口。
16.如权利要求15所述的电阻式随机存储器的形成方法,其特征在于,在所述硬掩膜层与光刻胶膜之间形成有底部抗反射涂层。
17.如权利要求15所述的电阻式随机存储器的形成方法,其特征在于,在所述光刻胶膜表面形成有顶部抗反射涂层。
CN201410674484.8A 2014-11-21 2014-11-21 电阻式随机存储器的形成方法 Active CN105679932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410674484.8A CN105679932B (zh) 2014-11-21 2014-11-21 电阻式随机存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410674484.8A CN105679932B (zh) 2014-11-21 2014-11-21 电阻式随机存储器的形成方法

Publications (2)

Publication Number Publication Date
CN105679932A CN105679932A (zh) 2016-06-15
CN105679932B true CN105679932B (zh) 2018-10-16

Family

ID=56958238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410674484.8A Active CN105679932B (zh) 2014-11-21 2014-11-21 电阻式随机存储器的形成方法

Country Status (1)

Country Link
CN (1) CN105679932B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707210A (zh) * 2019-09-26 2020-01-17 上海华力微电子有限公司 Rram阻变结构下电极的工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617345A (zh) * 2003-11-14 2005-05-18 松下电器产业株式会社 电极形成方法、电容元件及其制造方法
CN101276755A (zh) * 2007-03-27 2008-10-01 海力士半导体有限公司 形成快闪存储器件的栅极图案的方法
CN101901868A (zh) * 2009-05-27 2010-12-01 佳能安内华股份有限公司 制造磁性器件的方法和设备
CN102217067A (zh) * 2009-09-14 2011-10-12 松下电器产业株式会社 非易失性存储装置及其制造方法
CN102332531A (zh) * 2010-07-13 2012-01-25 科洛斯巴股份有限公司 两端子阻抗切换器件结构及其制造方法
CN103460383A (zh) * 2011-04-14 2013-12-18 松下电器产业株式会社 非易失性存储元件及其制造方法
CN104518082A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 磁阻存储器及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936027B2 (en) * 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
US8889478B2 (en) * 2010-11-19 2014-11-18 Panasonic Corporation Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617345A (zh) * 2003-11-14 2005-05-18 松下电器产业株式会社 电极形成方法、电容元件及其制造方法
CN101276755A (zh) * 2007-03-27 2008-10-01 海力士半导体有限公司 形成快闪存储器件的栅极图案的方法
CN101901868A (zh) * 2009-05-27 2010-12-01 佳能安内华股份有限公司 制造磁性器件的方法和设备
CN102217067A (zh) * 2009-09-14 2011-10-12 松下电器产业株式会社 非易失性存储装置及其制造方法
CN102332531A (zh) * 2010-07-13 2012-01-25 科洛斯巴股份有限公司 两端子阻抗切换器件结构及其制造方法
CN103460383A (zh) * 2011-04-14 2013-12-18 松下电器产业株式会社 非易失性存储元件及其制造方法
CN104518082A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 磁阻存储器及其形成方法

Also Published As

Publication number Publication date
CN105679932A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
CN105977378B (zh) Rram器件
CN106159086B (zh) Rram器件
JP5975121B2 (ja) 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US9577192B2 (en) Method for forming a metal cap in a semiconductor memory device
JP5236841B1 (ja) 半導体記憶素子の製造方法
CN105097657B (zh) 半导体结构的形成方法
CN103460383B (zh) 非易失性存储元件及其制造方法
CN108123031B (zh) 阻变式存储器及其制造方法
CN104067343B (zh) 制造器件的方法
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
CN105679932B (zh) 电阻式随机存储器的形成方法
CN106159082B (zh) 电阻式随机存储器的形成方法
WO2011158691A1 (ja) 抵抗変化素子及び抵抗変化素子の製造方法
TWI600150B (zh) 記憶體結構及其製造方法
JP5874905B2 (ja) アルミナ抵抗変化型メモリ素子の製造方法
JP2023550907A (ja) ピラーセルPCM用のin-situドリフト緩和ライナ
TWI536556B (zh) 電阻式記憶體及其製造方法
JP6040544B2 (ja) 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
JP2007067404A (ja) 上部電極/強誘電体積層膜のエッチング方法
CN113557613A (zh) 非易失性存储装置及其制造方法
CN105720191B (zh) 相变存储器及其形成方法
JP2015065240A (ja) 電流制御素子およびその製造方法
JP2018174227A (ja) 銅配線層内への抵抗変化素子の製造方法
US10541365B1 (en) Phase change memory and method of fabricating same
CN106920876B (zh) 存储器结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant