CN108123031B - 阻变式存储器及其制造方法 - Google Patents

阻变式存储器及其制造方法 Download PDF

Info

Publication number
CN108123031B
CN108123031B CN201611074755.1A CN201611074755A CN108123031B CN 108123031 B CN108123031 B CN 108123031B CN 201611074755 A CN201611074755 A CN 201611074755A CN 108123031 B CN108123031 B CN 108123031B
Authority
CN
China
Prior art keywords
layer
electrode
electrode layer
data storage
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611074755.1A
Other languages
English (en)
Other versions
CN108123031A (zh
Inventor
汪昌州
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611074755.1A priority Critical patent/CN108123031B/zh
Priority to US15/812,445 priority patent/US10700281B2/en
Priority to EP17204263.2A priority patent/EP3331038A1/en
Publication of CN108123031A publication Critical patent/CN108123031A/zh
Application granted granted Critical
Publication of CN108123031B publication Critical patent/CN108123031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种阻变式存储器及其制造方法。该制造方法包括：提供底部互连层；在所述底部互连层上形成底部电介质层，所述底部电介质层具有露出所述底部互连层的通孔；以及在所述通孔中形成底部电极层，所述底部电极层包括在所述底部互连层上选择性生长的第一电极。本发明中，底部电极层具有比较好的通孔填充能力。

Description

阻变式存储器及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种阻变式存储器及其制造方法。
背景技术
在NVM(Non-volatile Memory，非易失存储器)中，RRAM(Resistive RandomAccess Memory，阻变式随机存取存储器)越来越引起人们的兴趣，这种存储器具有结构简单、低功耗、运行快和高密度集成等优点。对于RRAM，为了有利于制造和电气运行，选择合适的电极是一个关键问题。
RRAM单元的底部电极(bottom electrode，简称为BE)处在后段制程(Back End OfLine，简称为BEOL)中，需要有比较好的间隙填充能力。通过PVD(Physical VaporDeposition，物理气相沉积)工艺形成的氮化钛(TiN)膜是在RRAM器件中使用的最常见且研究最多的电极，这是由于TiN膜具有优异的电气性能。然而，通过PVD工艺形成的TiN膜具有比较差的间隙填充能力。为了提高间隙填充能力，需要具有比较高的DC(直流)电源和AC(交流)偏压电源的沉积工艺。然而，具有比较好的间隙填充能力的改进的TiN膜却遭受晶片剥落问题(peeling issues)，即这样的TiN膜容易从晶片上剥落。当前的研究结果表明，底部电极TiN膜具有比较高的压应力，大约-3000至-7000MPa。剥落问题出现在后TiN沉积工艺并且随着时间的延长变得更差，尤其在晶片边缘处更加严重。因此需要在间隙填充能力和剥落问题之间权衡。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种阻变式存储器的制造方法，包括：提供底部互连层；在所述底部互连层上形成底部电介质层，所述底部电介质层具有露出所述底部互连层的通孔；以及在所述通孔中形成底部电极层，所述底部电极层包括在所述底部互连层上选择性生长的第一电极。
在一个实施例中，所述第一电极的材料包括：钴或钌。
在一个实施例中，利用化学气相沉积工艺在所述底部互连层上选择性生长所述第一电极。
在一个实施例中，所述化学气相沉积工艺以下列条件执行：在反应腔室中以10sccm至50sccm的气体流量通入反应气体C7H5CoO2，在100℃至300℃的温度范围内，在0.1托至100托的气压范围内执行。
在一个实施例中，所述底部电极层还包括：在所述第一电极上的第二电极。
在一个实施例中，所述第二电极的材料包括：氮化钛、氮化钽或氮化钨。
在一个实施例中，所述第二电极的厚度小于所述第一电极的厚度。
在一个实施例中，所述第二电极的厚度为
Figure BDA0001165994510000021
至
Figure BDA0001165994510000022
所述第一电极的厚度为
Figure BDA0001165994510000023
至
Figure BDA0001165994510000024
在一个实施例中，所述底部电极层的厚度为
Figure BDA0001165994510000025
至
Figure BDA0001165994510000026
在一个实施例中，在所述通孔中形成底部电极层的步骤包括：在所述底部互连层上形成选择性生长且填充所述通孔的一部分的第一电极；在所述底部电介质层上和在所述第一电极上形成第二电极；以及对所述第二电极执行平坦化以去除在所述底部电介质层上的所述第二电极的部分。
在一个实施例中，所述方法还包括：在所述底部电极层上形成数据存储层；以及在所述数据存储层上形成顶部电极层。
在一个实施例中，所述数据存储层包括：在所述底部电极层上的阻变功能层和在所述阻变功能层上的粘附层；其中，所述顶部电极层形成在所述粘附层上。
在一个实施例中，所述顶部电极层包括：在所述数据存储层上的金属电极层和在所述金属电极层上的顶部保护层。
在一个实施例中，所述金属电极层的材料包括：铝；所述顶部保护层的材料包括：氮化钛、氮化钽或氮化钨。
在一个实施例中，所述方法还包括：在所述顶部电极层上形成图案化的硬掩模层；以所述图案化的硬掩模层作为掩模，蚀刻所述顶部电极层和所述数据存储层以形成图案化的顶部电极层和图案化的数据存储层；去除所述硬掩模层；形成阻挡层以覆盖所述图案化的顶部电极层和所述图案化的数据存储层；以及形成穿过所述阻挡层并与所述顶部电极层连接的顶部互连层。
在本发明的制造方法中，底部电极层包括了选择性生长的第一电极，从而具有比较好的通孔填充能力。
进一步地，第二电极可以防止第一电极氧化。
进一步地，第二电极不容易出现剥落问题。
根据本发明的第二方面，提供了一种阻变式存储器，包括：底部互连层；在所述底部互连层上的底部电极层，所述底部电极层包括在所述底部互连层上选择性生长的第一电极；以及包围所述底部电极层的底部电介质层。
在一个实施例中，所述第一电极的材料包括：钴或钌。
在一个实施例中，所述底部电极层还包括：在所述第一电极上的第二电极。
在一个实施例中，所述第二电极的材料包括：氮化钛、氮化钽或氮化钨。
在一个实施例中，所述第二电极的厚度小于所述第一电极的厚度。
在一个实施例中，所述第二电极的厚度为
Figure BDA0001165994510000031
至
Figure BDA0001165994510000032
所述第一电极的厚度为
Figure BDA0001165994510000033
至
Figure BDA0001165994510000034
在一个实施例中，所述底部电极层的厚度为
Figure BDA0001165994510000035
至
Figure BDA0001165994510000036
在一个实施例中，所述阻变式存储器还包括：在所述底部电极层上的数据存储层；以及在所述数据存储层上的顶部电极层。
在一个实施例中，所述数据存储层包括：在所述底部电极层上的阻变功能层和在所述阻变功能层上的粘附层；其中，所述顶部电极层在所述粘附层上。
在一个实施例中，所述顶部电极层包括：在所述数据存储层上的金属电极层和在所述金属电极层上的顶部保护层。
在一个实施例中，所述金属电极层的材料包括：铝；所述顶部保护层的材料包括：氮化钛、氮化钽或氮化钨。
在一个实施例中，所述阻变式存储器还包括：在所述顶部电极层上的顶部互连层；以及包围所述顶部电极层、所述数据存储层和所述顶部互连层的阻挡层。
在本发明的阻变式存储器中，底部电极层包括了选择性生长的第一电极，从而具有比较好的通孔填充能力。
进一步地，第二电极可以防止第一电极氧化。
进一步地，第二电极不容易出现剥落问题。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的阻变式存储器的制造方法的流程图。
图2是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图3是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图4是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图6是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图7是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图8是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图9是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图10是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图11是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图12是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图13是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
图14是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中一个阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的阻变式存储器的制造方法的流程图。
在步骤S101，提供底部互连层。例如该底部互连层的材料可以包括铜等。
在步骤S102，在底部互连层上形成底部电介质层，该底部电介质层具有露出该底部互连层的通孔。例如该步骤S102可以包括：在底部互连层上形成底部电介质层；蚀刻该底部电介质层以形成露出底部互连层的通孔。
在步骤S103，在通孔中形成底部电极层，该底部电极层包括在底部互连层上选择性生长的第一电极。需要说明的是，这里的术语“选择性生长”是指第一电极形成在底部互连层上，而基本不形成在底部电介质层上。例如可以选择与底部互连层材料的晶格间距相匹配的导电材料作为第一电极。例如在底部互连层为铜的情况下，第一电极的材料可以包括：钴(Co)或钌(Ru)等。例如第一电极的厚度可以为
Figure BDA0001165994510000061
至
Figure BDA0001165994510000062
(例如
Figure BDA0001165994510000063
或
Figure BDA0001165994510000064
等)。
在一个实施例中，可以利用化学气相沉积(Chemical Vapor Deposition，简称为CVD)工艺在底部互连层上选择性生长第一电极。这可以保证第一电极生长在底部互连层上，因此可以获得比较好的通孔填充能力(也即间隙填充能力)。
以形成Co膜为例，该化学气相沉积工艺可以以下列条件执行：在反应腔室中以10sccm至50sccm的气体流量(例如气体流量可以为20sccm、30sccm或40sccm)通入反应气体C7H5CoO2(CyclopentadienylCobalt Dicarbonyl，二羰基环戊二烯基钴)，在100℃至300℃的温度范围内(例如可以在200℃或250℃的温度下)，在0.1托至100托的气压范围内(例如可以在10托、30托或者70托的气压下)执行。C7H5CoO2具有比较好的润湿性，可以改善间隙填充能力。
通过CVD工艺形成的Co膜具有比较低的电阻，并且能够确保比较好的填充特性。通过CVD形成的Co膜具有比较高的选择性生长特性。相对于周围的底部电介质层，Co膜更容易生长在底部互连层(例如铜)的表面上，因此具有比较好填充特性。
在上述实施例中，通过在底部互连层上形成选择性生长的第一电极，可以优化底部电极层的通孔填充能力。
在一个实施例中，底部电极层还可以包括：在第一电极上的第二电极。该第二电极可以用作氧化阻挡层来防止第一电极氧化。例如，该第二电极的材料可以包括：氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)等。采用这些导电材料作为第二电极，既可以起到防止第一电极氧化的效果，也可以起到电极的作用。优选地，第二电极的厚度小于第一电极的厚度。例如第二电极的厚度可以为
Figure BDA0001165994510000071
至
Figure BDA0001165994510000072
(例如
Figure BDA0001165994510000073
或
Figure BDA0001165994510000074
)。
由于在通孔中已经填充了第一电极，因此后续填充的第二电极的厚度比较薄，因此不容易出现剥落问题，从而可以提高器件的可靠性。
在一个实施例中，底部电极层的厚度(即第一电极和第二电极的厚度之和)可以为
Figure BDA0001165994510000075
至
Figure BDA0001165994510000076
(例如
Figure BDA0001165994510000077
)。
可选地，本发明的上述制造方法还可以包括：在底部电极层上形成数据存储层。例如，数据存储层可以形成在第二电极上。可选地，本发明的上述制造方法还可以包括：在数据存储层上形成顶部电极层。在一个实施例中，这里的数据存储层和顶部电极层可以是经过图案化后的数据存储层和顶部电极层。
图2至图14是示意性地示出根据本发明一个实施例的阻变式存储器的制造过程中若干阶段的结构的横截面图。下面结合图2至图14详细描述根据本发明一个实施例的阻变式存储器的制造过程。
首先，如图2所示，提供底部互连层210。例如该底部互连层的材料可以为铜。在一个实施例中，该底部互连层210可以被第一电介质层202包围。例如该第一电介质层202的材料可以包括二氧化硅。在一个实施例中，图2中还示出了逻辑单元部分的金属互连结构201。
接下来，如图3所示，在底部互连层210上形成底部电介质层220。例如该底部电介质层220还可以形成在第一电介质层202上。
在一个实施例中，该底部电介质层220的材料可以包括：NDC(Nitrogen dopedSiC，氮掺杂的SiC材料)、氮化硅和/或二氧化硅。例如，该底部电介质层220可以包括：位于底部互连层210上的NDC层、位于该NDC层上的氮化硅层和位于该氮化硅层上的二氧化硅层。该NDC层的厚度例如可以为
Figure BDA0001165994510000081
至
Figure BDA0001165994510000082
(例如
Figure BDA0001165994510000083
)。该氮化硅层的厚度例如可以为
Figure BDA0001165994510000084
至
Figure BDA0001165994510000085
(例如
Figure BDA0001165994510000086
)。该二氧化硅层的厚度例如可以为
Figure BDA0001165994510000087
至
Figure BDA0001165994510000088
(例如
Figure BDA0001165994510000089
)。
接下来，如图4所示，(例如通过光刻和蚀刻工艺)蚀刻底部电介质层220以形成露出底部互连层210的通孔230。
接下来，在通孔230中形成底部电极层。下面结合图5至图7详细描述在通孔中形成底部电极层的过程。
例如，如图5所示，在底部互连层210上形成选择性生长且填充通孔230的一部分的第一电极241。例如可以利用CVD工艺在底部互连层210上选择性生长第一电极241。如图5所示，该选择性生长的第一电极241形成在底部互连层210上，而基本没有形成在底部电介质层220上，从而可以实现比较好的通孔填充效果。
接下来，如图6所示，例如通过PVD或者ALD(Atomic Layer Deposition，原子层沉积)工艺在底部电介质层220上和在第一电极241上形成第二电极242。该第二电极242填充通孔230的另一部分。
接下来，如图7所示，对第二电极242执行平坦化(例如CMP(Chemical MechanicalPlanarization，化学机械平坦化))以去除在底部电介质层220上的第二电极242的部分。即通过平坦化工艺去除在通孔230外面的第二电极的部分。至此，形成了在通孔230中的底部电极层240，该底部电极层240可以包括第一电极241和第二电极242。
接下来，如图8所示，在底部电极层240上形成数据存储层260。在一个实施例中，如图8所示，该数据存储层260形成在第二电极242上。
在一个实施例中，该数据存储层260可以包括：在底部电极层240上的阻变功能层(Switch Layer，简称为SL)和在该阻变功能层上的粘附层(glue layer，简称为GL)(图中未示出)。其中，(后续步骤形成的)顶部电极层形成在该粘附层上。在另一实施例中，阻变功能层和粘附层也可以分别作为数据存储层。例如，阻变功能层的材料可以包括非晶硅(a-Si)，粘附层的材料可以包括氮化硅。
接下来，如图9所示，在数据存储层260上形成顶部电极层270。在一个实施例中，如图9所示，该顶部电极层270可以包括：在数据存储层260上的金属电极层271和在该金属电极层271上的顶部保护层272。例如该金属电极层271的材料可以包括：铝等。例如该顶部保护层272的材料可以包括：氮化钛、氮化钽或氮化钨等。该顶部保护层可以防止金属电极层氧化。
至此，提供了根据本发明一些实施例的阻变式存储器的制造方法。
在本发明的实施例中，阻变式存储器的制造方法还可以包括如下步骤：
例如，接下来，如图10所示，在顶部电极层270上(例如在顶部电极层270的顶部保护层272上)形成图案化的硬掩模层280。
接下来，如图11所示，以图案化的硬掩模层280作为掩模，蚀刻顶部电极层270和数据存储层260以形成图案化的顶部电极层270和图案化的数据存储层260。
接下来，如图12所示，去除硬掩模层280。
接下来，如图13所示，(例如通过沉积工艺)形成阻挡层310以覆盖图案化的顶部电极层270和图案化的数据存储层260。例如，如图13所示，该阻挡层形成在顶部电极层270的上方和两侧以及形成在数据存储层260的两侧。
在一个实施例中，该阻挡层310可以包括：在顶部电极层270的上方和两侧以及在数据存储层260的两侧的NDC层，以及在该NDC层上的BD层。这里BD层为黑金刚石SiOCH(Black Diamond SiOCH)，是一种低介电常数材料。例如，该NDC层的厚度可以为
Figure BDA0001165994510000101
至
Figure BDA0001165994510000102
(例如
Figure BDA0001165994510000103
)，该BD层的厚度可以为
Figure BDA0001165994510000104
至
Figure BDA0001165994510000105
(例如
Figure BDA0001165994510000106
)。
接下来，如图14所示，形成穿过阻挡层310并与顶部电极层270连接的顶部互连层320。例如该顶部互连层的材料可以包括铜。在一个实施例中，形成该顶部互连层的步骤可以包括：蚀刻阻挡层310以形成露出顶部电极层270上表面(例如顶部电极层270的顶部保护层272的上表面)的开口；然后在该开口中形成与顶部电极层270接触(例如与顶部电极层270的顶部保护层272接触)的顶部互连层320。
至此，提供了根据本发明另一实施例的阻变式存储器的制造方法。
本发明的制造方法既可以优化底部电极层的通孔填充能力，也不容易出现剥落问题，从而可以提高器件的可靠性。
由本发明的制造方法，形成了一种阻变式存储器。例如如图14所示，该阻变式存储器可以包括底部互连层210。例如该底部互连层210的材料可以包括铜。该阻变式存储器还可以包括在底部互连层210上的底部电极层240。该底部电极层240可以包括在底部互连层210上选择性生长的第一电极241。例如，该第一电极241的材料可以包括：钴或钌等。例如该第一电极241的厚度可以为
Figure BDA0001165994510000107
至
Figure BDA0001165994510000108
(例如
Figure BDA0001165994510000109
或
Figure BDA00011659945100001010
等)。该阻变式存储器还可以包括包围底部电极层240的底部电介质层220。该实施例中，选择性生长的第一电极具有比较好的通孔填充能力。
在一个实施例中，如图14所示，底部电极层240还可以包括：在第一电极241上的第二电极242。该第二电极可以防止第一电极氧化。例如，该第二电极242的材料可以包括：氮化钛、氮化钽或氮化钨等。优选地，第二电极242的厚度小于第一电极241的厚度。例如第二电极242的厚度可以为
Figure BDA0001165994510000111
至
Figure BDA0001165994510000112
(例如
Figure BDA0001165994510000113
或
Figure BDA0001165994510000114
)。由于第二电极比较薄，因此不容易出现剥落问题，可以提高器件的可靠性。
在一个实施例中，底部电极层的厚度(即第一电极和第二电极的厚度之和)可以为
Figure BDA0001165994510000115
至
Figure BDA0001165994510000116
(例如
Figure BDA0001165994510000117
)。
在一个实施例中，如图14所示，该阻变式存储器还可以包括在底部电极层240上的数据存储层260。例如，该数据存储层260可以在第二电极242上。在一个实施例中，如图14所示，该阻变式存储器还可以包括在数据存储层260上的顶部电极层270。
在一个实施例中，数据存储层260可以包括：在底部电极层240上的阻变功能层和在该阻变功能层上的粘附层(图中未示出)。其中，顶部电极层270在该粘附层上。在另一实施例中，阻变功能层和粘附层也可以分别作为数据存储层。
在一个实施例中，如图14所示，顶部电极层270可以包括：在数据存储层260上的金属电极层271和在该金属电极层271上的顶部保护层272。例如金属电极层271的材料可以包括铝等。例如顶部保护层272的材料可以包括：氮化钛、氮化钽或氮化钨等。该顶部保护层可以防止金属电极层氧化。
在一个实施例中，如图14所示，该阻变式存储器还可以包括：在顶部电极层270上的顶部互连层320。该顶部互连层320的材料例如可以包括铜等。
在一个实施例中，如图14所示，该阻变式存储器还可以包括：包围顶部电极层270、数据存储层260和顶部互连层320的阻挡层310。
本发明的阻变式存储器的底部电极层(包括第一电极和第二电极)具有比较好的通孔填充能力，而且不容易出现剥落问题，从而可以提高器件的可靠性。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (26)

1.一种阻变式存储器的制造方法，其特征在于，包括：
提供底部互连层；
在所述底部互连层上形成底部电介质层，所述底部电介质层具有露出所述底部互连层的通孔；以及
在所述通孔中形成底部电极层，所述底部电极层包括在所述底部互连层上选择性生长的第一电极，其中，利用化学气相沉积工艺在所述底部互连层上选择性生长所述第一电极，在所述选择性生长的过程中，所述第一电极形成在所述底部互连层上，而不形成在所述底部电介质层上。
2.根据权利要求1所述的方法，其特征在于，
所述第一电极的材料包括：钴或钌。
3.根据权利要求1所述的方法，其特征在于，所述化学气相沉积工艺以下列条件执行：
在反应腔室中以10sccm至50sccm的气体流量通入反应气体C7H5CoO2，在100℃至300℃的温度范围内，在0.1托至100托的气压范围内执行。
4.根据权利要求1所述的方法，其特征在于，
所述底部电极层还包括：在所述第一电极上的第二电极。
5.根据权利要求4所述的方法，其特征在于，
所述第二电极的材料包括：氮化钛、氮化钽或氮化钨。
6.根据权利要求4所述的方法，其特征在于，
所述第二电极的厚度小于所述第一电极的厚度。
7.根据权利要求6所述的方法，其特征在于，
所述第二电极的厚度为
Figure FDA0003197837250000021
至
Figure FDA0003197837250000022
所述第一电极的厚度为
Figure FDA0003197837250000024
至
Figure FDA0003197837250000023
8.根据权利要求1所述的方法，其特征在于，
所述底部电极层的厚度为
Figure FDA0003197837250000025
至
Figure FDA0003197837250000026
9.根据权利要求4所述的方法，其特征在于，
在所述通孔中形成底部电极层的步骤包括：
在所述底部互连层上形成选择性生长且填充所述通孔的一部分的第一电极；
在所述底部电介质层上和在所述第一电极上形成第二电极；以及
对所述第二电极执行平坦化以去除在所述底部电介质层上的所述第二电极的部分。
10.根据权利要求1所述的方法，其特征在于，还包括：
在所述底部电极层上形成数据存储层；以及
在所述数据存储层上形成顶部电极层。
11.根据权利要求10所述的方法，其特征在于，
所述数据存储层包括：在所述底部电极层上的阻变功能层和在所述阻变功能层上的粘附层；其中，所述顶部电极层形成在所述粘附层上。
12.根据权利要求10所述的方法，其特征在于，
所述顶部电极层包括：在所述数据存储层上的金属电极层和在所述金属电极层上的顶部保护层。
13.根据权利要求12所述的方法，其特征在于，
所述金属电极层的材料包括：铝；
所述顶部保护层的材料包括：氮化钛、氮化钽或氮化钨。
14.根据权利要求10所述的方法，其特征在于，还包括：
在所述顶部电极层上形成图案化的硬掩模层；
以所述图案化的硬掩模层作为掩模，蚀刻所述顶部电极层和所述数据存储层以形成图案化的顶部电极层和图案化的数据存储层；
去除所述硬掩模层；
形成阻挡层以覆盖所述图案化的顶部电极层和所述图案化的数据存储层；以及
形成穿过所述阻挡层并与所述顶部电极层连接的顶部互连层。
15.一种阻变式存储器，其特征在于，包括：
底部互连层；
在所述底部互连层上的底部电极层，所述底部电极层包括在所述底部互连层上选择性生长的第一电极；以及
包围所述底部电极层的底部电介质层；
其中，利用化学气相沉积工艺在所述底部互连层上选择性生长所述第一电极，在所述选择性生长的过程中，所述第一电极形成在所述底部互连层上，而不形成在所述底部电介质层上。
16.根据权利要求15所述的阻变式存储器，其特征在于，
所述第一电极的材料包括：钴或钌。
17.根据权利要求15所述的阻变式存储器，其特征在于，
所述底部电极层还包括：在所述第一电极上的第二电极。
18.根据权利要求17所述的阻变式存储器，其特征在于，
所述第二电极的材料包括：氮化钛、氮化钽或氮化钨。
19.根据权利要求17所述的阻变式存储器，其特征在于，
所述第二电极的厚度小于所述第一电极的厚度。
20.根据权利要求19所述的阻变式存储器，其特征在于，
所述第二电极的厚度为
Figure FDA0003197837250000041
至
Figure FDA0003197837250000042
所述第一电极的厚度为
Figure FDA0003197837250000044
至
Figure FDA0003197837250000043
21.根据权利要求15所述的阻变式存储器，其特征在于，
所述底部电极层的厚度为
Figure FDA0003197837250000046
至
Figure FDA0003197837250000045
22.根据权利要求15所述的阻变式存储器，其特征在于，还包括：
在所述底部电极层上的数据存储层；以及
在所述数据存储层上的顶部电极层。
23.根据权利要求22所述的阻变式存储器，其特征在于，
所述数据存储层包括：在所述底部电极层上的阻变功能层和在所述阻变功能层上的粘附层；其中，所述顶部电极层在所述粘附层上。
24.根据权利要求22所述的阻变式存储器，其特征在于，
所述顶部电极层包括：在所述数据存储层上的金属电极层和在所述金属电极层上的顶部保护层。
25.根据权利要求24所述的阻变式存储器，其特征在于，
所述金属电极层的材料包括：铝；
所述顶部保护层的材料包括：氮化钛、氮化钽或氮化钨。
26.根据权利要求22所述的阻变式存储器，其特征在于，还包括：
在所述顶部电极层上的顶部互连层；以及
包围所述顶部电极层、所述数据存储层和所述顶部互连层的阻挡层。
CN201611074755.1A 2016-11-30 2016-11-30 阻变式存储器及其制造方法 Active CN108123031B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611074755.1A CN108123031B (zh) 2016-11-30 2016-11-30 阻变式存储器及其制造方法
US15/812,445 US10700281B2 (en) 2016-11-30 2017-11-14 Semiconductor random access memory and manufacturing method thereof
EP17204263.2A EP3331038A1 (en) 2016-11-30 2017-11-29 Resistive random access memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611074755.1A CN108123031B (zh) 2016-11-30 2016-11-30 阻变式存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN108123031A CN108123031A (zh) 2018-06-05
CN108123031B true CN108123031B (zh) 2021-12-28

Family

ID=60515177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611074755.1A Active CN108123031B (zh) 2016-11-30 2016-11-30 阻变式存储器及其制造方法

Country Status (3)

Country Link
US (1) US10700281B2 (zh)
EP (1) EP3331038A1 (zh)
CN (1) CN108123031B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728163B (zh) * 2018-12-29 2023-05-23 中国科学院微电子研究所 一种阻变存储器及其制造方法
CN110707210A (zh) * 2019-09-26 2020-01-17 上海华力微电子有限公司 Rram阻变结构下电极的工艺方法
CN111081872A (zh) * 2019-12-30 2020-04-28 浙江省北大信息技术高等研究院 一种阻变存储器和制造方法
CN111640862B (zh) * 2020-05-14 2021-04-16 厦门半导体工业技术研发有限公司 一种集成电路器件和其形成方法及电子设备
US11856878B2 (en) 2021-11-06 2023-12-26 International Business Machines Corporation High-density resistive random-access memory array with self-aligned bottom electrode contact
US12004436B2 (en) 2022-07-28 2024-06-04 International Business Machines Corporation RRAM with high work function cap
CN116075212B (zh) * 2023-03-06 2023-07-14 昕原半导体(上海)有限公司 电阻式随机存取存储器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572291A (zh) * 2009-06-12 2009-11-04 中国科学院上海微***与信息技术研究所 一种实现多级存储的存储器单元结构及其制作方法
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN104779348A (zh) * 2014-01-13 2015-07-15 爱思开海力士有限公司 具有可变电阻层的半导体集成电路器件及其制造方法
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
CN105990518A (zh) * 2015-01-29 2016-10-05 旺宏电子股份有限公司 电阻式存储器元件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794705B2 (en) * 2000-12-28 2004-09-21 Infineon Technologies Ag Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials
US20050032365A1 (en) * 2003-08-08 2005-02-10 Marsh Eugene P. Atomic layer deposition of metal during the formation of a semiconductor device
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20100109085A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
KR20100090493A (ko) * 2009-02-06 2010-08-16 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8822265B2 (en) * 2011-10-06 2014-09-02 Intermolecular, Inc. Method for reducing forming voltage in resistive random access memory
JP5236841B1 (ja) * 2011-10-11 2013-07-17 パナソニック株式会社 半導体記憶素子の製造方法
CN102593353B (zh) * 2012-02-27 2017-08-22 上海集成电路研发中心有限公司 一种阻变存储器及其制造方法
US9053781B2 (en) * 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9178144B1 (en) * 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
KR102271003B1 (ko) * 2014-07-11 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
TWI681541B (zh) * 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572291A (zh) * 2009-06-12 2009-11-04 中国科学院上海微***与信息技术研究所 一种实现多级存储的存储器单元结构及其制作方法
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN104779348A (zh) * 2014-01-13 2015-07-15 爱思开海力士有限公司 具有可变电阻层的半导体集成电路器件及其制造方法
CN105990518A (zh) * 2015-01-29 2016-10-05 旺宏电子股份有限公司 电阻式存储器元件及其制造方法
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure

Also Published As

Publication number Publication date
US10700281B2 (en) 2020-06-30
CN108123031A (zh) 2018-06-05
US20180151801A1 (en) 2018-05-31
EP3331038A1 (en) 2018-06-06

Similar Documents

Publication Publication Date Title
CN108123031B (zh) 阻变式存储器及其制造方法
CN106159086B (zh) Rram器件
KR101625761B1 (ko) Ｒｒａｍ 셀 바닥 전극 형성
KR102486455B1 (ko) 비트 라인 저항 감소를 위한 캡 층
JP5360209B2 (ja) 半導体装置及びその製造方法
US8373149B2 (en) Resistance change element and manufacturing method thereof
JP6056868B2 (ja) 配線形成方法
CN102214789A (zh) 存储器件及其制造方法
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
US9985089B2 (en) Vertical MIM capacitor
CN116326238A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子***
US20210028107A1 (en) Interconnect and memory structures formed in the beol
US11069611B2 (en) Liner-free and partial liner-free contact/via structures
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
WO2022197381A2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN115398660A (zh) 包括碳化硅材料的电子装置以及相关方法及***
JP2014216386A (ja) 抵抗変化素子及びその形成方法
JP7470798B2 (ja) ビット線抵抗を低減するためのシリコン含有層
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant