CN105340064B - 半导体片制造方法、包括半导体片的电路板和成像设备 - Google Patents

半导体片制造方法、包括半导体片的电路板和成像设备 Download PDF

Info

Publication number
CN105340064B
CN105340064B CN201480034349.5A CN201480034349A CN105340064B CN 105340064 B CN105340064 B CN 105340064B CN 201480034349 A CN201480034349 A CN 201480034349A CN 105340064 B CN105340064 B CN 105340064B
Authority
CN
China
Prior art keywords
groove
surface side
width
adhesive phase
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480034349.5A
Other languages
English (en)
Other versions
CN105340064A (zh
Inventor
高桥睦也
山田秀
山田秀一
村田道昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN105340064A publication Critical patent/CN105340064A/zh
Application granted granted Critical
Publication of CN105340064B publication Critical patent/CN105340064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Electromagnetism (AREA)

Abstract

该半导体片制造方法具有：用于形成具有其宽度从半导体基底(W)的前表面至后表面逐渐减小的第一凹槽部分的前表面侧细微凹槽的步骤；在形成前表面侧细微凹槽之后粘附划片带的步骤，所述划片带在其前表面上具有粘合剂层；利用旋转划片刀从基底的后表面侧沿着前表面侧细微凹槽形成后表面侧凹槽的步骤，所述后表面侧凹槽的宽度大于前表面侧细微凹槽的宽度；以及在形成后表面侧上的凹槽之后从前表面剥离划片带的步骤。

Description

半导体片制造方法、包括半导体片的电路板和成像设备
技术领域
本发明涉及半导体片制造方法、包括半导体片的电路板和成像设备。
背景技术
已知一种利用厚划片机在半导体晶圆的后表面侧上形成凹槽以及利用薄划片机在半导体晶圆的前表面侧上形成凹槽以增加能够从单个半导体晶圆获得的芯片的数量的方法(PTL 1)。此外，已提出了一种通过化学蚀刻在晶圆的前表面上形成预定深度的凹槽和通过划片刀从晶圆的后表面形成与前表面上的凹槽相对应的凹槽以执行半导体芯片的切割的方法(PTL 2和PTL 3)。
引文列表
专利文献
[PTL 1]JP-A-4-10554
[PTL 2]JP-A-61-267343
[PTL 3]美国专利No.7897485
发明内容
技术问题
本发明的目的是提供一种用于抑制粘合剂层在半导体基底的前表面上的剩余的半导体片制造方法、包括半导体片的电路板和成像设备。
技术方案
[1]本发明的一方面提供了一种半导体片制造方法，该方法包括：在包括宽度从基底的前表面朝其后表面逐渐变窄的第一凹槽部分的前表面侧上形成凹槽的处理；在形成前表面侧上的凹槽之后将具有粘合剂层的保持构件附着至前表面上的处理；通过旋转切割构件从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面上的凹槽的宽度的后表面侧上的凹槽的处理；以及在形成后表面侧上的凹槽之后从前表面分离保持构件的处理。
[2]可为根据[1]所述的半导体片制造方法，其中，前表面侧上的凹槽包括从第一凹槽部分的最下部朝着基底的后表面延伸并且宽度不比最下部的宽度更窄的第二凹槽部分。
[3]可为根据[2]所述的半导体片制造方法，其中第一凹槽部分具有其中粘合剂层在当保持构件附着于前表面上时的时间点不进入第二凹槽部分的深度。
[4]可为根据[2]或[3]所述的半导体片制造方法，其中第一凹槽部分具有其中在通过旋转切割构件形成后表面侧上的凹槽之后粘合剂层不进入第二凹槽部分的深度。
[5]可为根据[2]至[4]中的任一项所述的半导体片制造方法，其中基底由于其前表面侧上的台式形状的元件而具有凸出部分和凹进部分，前表面侧上的凹槽的至少一部分设置在凹进部分中，粘合剂层具有跟随(follow)设置在凹进部分中的前表面侧上的凹槽的入口部分的厚度，并且被附着以跟随入口部分，并且第一凹槽部分具有其中被附着以跟随入口部分的粘合剂层不进入第二凹槽部分的深度。
[6]可为根据[2]至[5]中的任一项所述的半导体片制造方法，其中在其中假设整个第一凹槽部分形成有最下部的宽度的构造中，第一凹槽部分的最下部的宽度具有比粘合剂层进入的深度更窄的宽度。
[7]可为根据[1]至[6]中的任一项所述的半导体片制造方法，其中当执行该半导体片制造方法时，当粘合剂层在保持构件与前表面分离之后剩余时，并且当将制造方法应用于不同的基底时，形成在不同的基底上的第一凹槽部分的形状改变并且形成为其中粘合剂层不容易保留的形状。
[8]可为根据[2]所述的半导体片制造方法，其中当执行该半导体片制造方法时，当粘合剂层进入第二凹槽部分时，并且当将制造方法应用于不同的基底时，形成在不同的基底上的第一凹槽部分的形状改变并且形成为其中不容易剩余粘合剂层的形状。
[9]可为根据[7]或[8]所述的半导体片制造方法，其中当将制造方法应用于不同的基底时，改变和形成第一凹槽部分的深度、基底的前表面上的第一凹槽部分的开口宽度和其中第一凹槽部分的宽度逐渐变窄的角度中的至少一个。
[10]本发明的另一方面提供了一种半导体片制造方法，该方法包括：从基底的前表面在前表面侧上形成凹槽的处理；将具有粘合剂层的保持构件附着于其上形成有前表面侧上的凹槽的前表面上的处理；通过旋转切割构件从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面侧上的凹槽的宽度的后表面侧上的凹槽的处理；以及在形成后表面侧上的凹槽之后从前表面分离保持构件的处理，其中当执行制造方法时，当粘合剂层在基底上剩余时，以及当将制造方法应用于除所述基底之外的不同的基底时，形成在不同的基底上的第一凹槽部分的形状改变为其中粘合剂层不容易剩余的形状，以形成在不同的基底上。
[11]可为根据[1]所述的半导体片制造方法，其中通过各向异性干蚀刻形成前表面侧上的凹槽。
[12]可为根据[11]所述的半导体片制造方法，其中在形成前表面侧上的凹槽的同时，各向异性干蚀刻的强度从其中前表面侧上的凹槽的宽度从基底的前表面朝着其后表面逐渐变窄的第一强度改变为与第一强度相比沿着凹槽的侧壁方向或向下的方向具有强蚀刻强度的第二强度，以在前表面侧上形成凹槽。
[13]可为根据[11]或[12]所述的半导体片制造方法，其中在形成前表面侧上的凹槽的同时，包括在用于各向异性干蚀刻的蚀刻气体中的保护膜形成气体的流率从其中前表面侧上的凹槽的宽度从基底的前表面朝着其后表面逐渐变窄的第一流率改变为小于第一流率的第二流率，以在前表面侧上形成凹槽。
[14]可为根据[11]至[13]中的任一项所述的半导体片制造方法，其中在形成前表面侧上的凹槽的同时，包括在用于各向异性干蚀刻的蚀刻气体中的用于蚀刻的气体的流率从其中前表面侧上的凹槽的宽度从基底的前表面朝其后表面逐渐变窄的第一流率改变为大于第一流率的第二流率，以在前表面侧上形成凹槽。
[15]可为根据[11]至[14]中的任一项所述的半导体片制造方法，其中前表面侧上的凹槽包括从第一凹槽部分的最下部朝着基底的后表面侧延伸并且具有不比最下部的宽度更窄的宽度的第二凹槽部分。
[16]可为根据[15]所述的半导体片制造方法，其中第一凹槽部分具有其中在当保持构件附着于前表面上时的时间点粘合剂层不进入第二凹槽部分的深度。
[17]可为根据[15]或[16]所述的半导体片制造方法，其中第一凹槽部分具有其中粘合剂层在通过切割构件形成后表面侧上的凹槽之后不进入第二凹槽部分的深度。
[18]可为根据[11]至[17]中的任一项所述的半导体片制造方法，其中当执行该半导体片制造方法时，当粘合剂层在保持构件与前表面分离之后剩余时，以及当将制造方法应用于不同的基底时，各向异性干蚀刻的条件改变，以使得第一凹槽部分的形状变为其中与基底中的第一凹槽部分的形状相比粘合剂层不容易剩余的形状，以在不同的基底上形成第一凹槽部分。
本发明的另一方面提供了一种半导体片制造方法，该方法包括：通过各向异性干蚀刻从基底的前表面朝其后表面在前表面侧上形成凹槽的处理；将具有粘合剂层的保持构件附着于其上形成有前表面侧上的凹槽的前表面上的处理；从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面侧上的凹槽的宽度的后表面侧上的凹槽的处理；以及在形成后表面侧上的凹槽之后从前表面分离保持构件的处理，其中，当执行该制造方法时，当粘合剂层在基底上剩余时，并且当将制造方法应用于除所述基底之外的不同基底时，各向异性干蚀刻的条件改变，以使得第一凹槽部分的形状变成其中与基底中的第一凹槽部分的形状相比粘合剂层不容易剩余的形状，以在不同的基底上形成第一凹槽部分。
[20]本发明的另一方面提供了一种半导体片制造方法，该方法包括：在基底的前表面上形成具有其中其宽度从前表面沿着向上的方向逐渐扩大的形状的开口的蚀刻保护膜的处理；通过各向异性干蚀刻在包括具有从与开口对应的前表面朝着基底的后表面逐渐变窄的宽度的第一凹槽部分的前表面侧上形成凹槽的处理；将具有粘合剂层的保持构件附着于其上形成有前表面侧上的凹槽的前表面上的处理；从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面侧上的凹槽的宽度的后表面侧上的凹槽的处理；以及在形成后表面侧上的凹槽之后从前表面分离保持构件的处理。
[21]可为根据[20]所述的半导体片制造方法，其中蚀刻保护膜具有其中开口的宽度从前表面朝着蚀刻保护膜的上表面逐渐扩大的形状。
[22]可为根据[20]所述的半导体片制造方法，其中蚀刻保护膜具有其中开口的宽度从前表面沿着向上的方向逐渐扩大的第一膜部分和从第一膜部分的上端沿着向上的方向以小于其中开口的宽度在第一膜部分中增大的角度的角度延伸的第二膜部分。
[23]可为根据[22]所述的半导体片制造方法，其中前表面侧上的凹槽包括第二凹槽部分，其从第一凹槽部分的最下部朝着基底的后表面延伸，并且具有不比最下部的宽度更窄的宽度。
[24]可为根据[20]至[23]中的任一项所述的半导体片制造方法，其中通过旋转切割构件形成后表面侧上的凹槽。
[25]可为根据[20]至[24]中的任一项所述的半导体片制造方法，其中当执行该半导体片制造方法时，当粘合剂层在保持构件与前表面分离之后剩余时，并且当将制造方法应用于不同的基底时，蚀刻保护膜的形状改变，以使得第一凹槽部分的形状变成其中与基底中的第一凹槽部分的形状相比粘合剂层不容易剩余的形状，以在不同的基底上形成第一凹槽部分。
[26]本发明的另一方面提供了一种半导体片制造方法，该方法包括：在基底的前表面上形成具有开口的蚀刻保护膜的处理；在前表面侧上通过各向异性干蚀刻从与开口对应的前表面形成凹槽的处理；将具有粘合剂层的保持构件附着于其上形成有前表面侧上的凹槽的前表面上的处理；从基底的后表面侧朝着前表面侧上的凹槽在后表面侧上形成宽度大于前表面侧上的凹槽的宽度的凹槽的处理；以及在形成后表面侧上的凹槽之后从前表面分离保持构件的处理，其中当执行该制造方法时，当粘合剂层在基底上剩余时，并且当将制造方法应用于除所述基底之外的不同的基底时，形成蚀刻保护膜以具有这样的形状，在该形状中，形成第一凹槽部分以使得与基底中的第一凹槽部分的形状相比粘合剂层不容易剩余，并且开口的宽度从不同的基底的前表面沿着向上的方向逐渐扩大。
[27]本发明的另一方面提供了一种安装有通过根据[1]至[26]中的任一项所述的制造方法制造的至少一个半导体片的电路板。
[28]本发明的另一方面提供了一种安装有根据[27]所述的电路板的成像设备。
有益效果
根据[1]，[27]或[28]，与其中凹槽具有从基底的前表面朝其后表面的特定宽度的情况相比，可抑制粘合剂层的剩余。
根据[2]，与其中前表面侧上的凹槽仅形成在其宽度从基底的前表面朝基底的后表面逐渐变窄的凹槽部分上的情况相比，即使深度相同，也可减小基底的前表面上的开口的宽度。
根据[3]，与其中粘合剂层侵入第二凹槽部分的情况相比，可抑制粘合剂层的剩余。
根据[4]，与其中随着后表面侧上的凹槽通过旋转切割构件形成，粘合剂层侵入第二凹槽部分的情况相比，可抑制粘合剂层的剩余。
根据[5]，当粘合剂层容易剩余时，可抑制粘合剂层的剩余。
根据[6]，当粘合剂层容易剩余时，可抑制粘合剂层的剩余。
根据[7]，与其中第一凹槽部分的形状不改变的情况相比，当在不同的基底中制造半导体片时，可抑制粘合剂层的剩余。
根据[8]，与其中其中粘合剂层侵入第二凹槽部分的构造不改变的情况相比，可抑制粘合剂层的剩余。
根据[9]，与其中第一凹槽部分的形状不改变的情况相比，当在不同的基底中制造半导体片时，可抑制粘合剂层的剩余。
根据[10]，与其中第一凹槽部分的形状不改变的情况相比，可抑制粘合剂层的剩余。
根据[11]，与其中使用用于从基底的前表面形成具有特定宽度的前表面侧上的凹槽部分的各向异性干蚀刻的情况相比，可抑制粘合剂层的剩余。
根据[12]，与其中各向异性蚀刻的强度不改变的情况相比，即使前表面侧上的凹槽的开口宽度相同，也可形成更深的凹槽。
根据[13]，与其中保护膜形成气体的量不改变的情况相比，即使前表面侧上的凹槽的开口宽度相同，也容易形成更深的凹槽。
根据[14]，与其中蚀刻气体的量不改变的情况相比，即使前表面侧上的凹槽的开口宽度相同，也容易形成更深的凹槽。
根据[15]，与其中不形成第二凹槽部分的情况相比，当形成后表面侧上的凹槽时，可抑制基底的断裂。
根据[16]，与其中粘合剂层侵入第三凹槽部分的情况相比，可抑制粘合剂层的剩余。
根据[17]，与其中随着后表面侧上的凹槽形成，粘合剂层侵入第二凹槽部分的情况相比，可抑制粘合剂层的剩余。
根据[18]或[19]，与其中各向异性干蚀刻的条件不改变的情况相比，可抑制粘合剂层的剩余。
根据[20]或[21]，与其中使用用于从基底的前表面形成具有特定宽度的前表面侧上的凹槽部分的各向异性干蚀刻的情况相比，可抑制粘合剂层的剩余。
根据[22]或[23]，与其中蚀刻保护膜的开口的宽度从基底的前表面至蚀刻保护膜的上表面逐渐扩大的情况相比，可抑制前表面侧上的凹槽的宽度扩大。
根据[24]，当粘合剂层容易剩余时，可抑制粘合剂层的剩余。
根据[25]，与其中蚀刻保护膜的形状不改变的情况相比，可抑制粘合剂层的剩余。
根据[26]，与其中蚀刻保护膜的形状不改变的情况相比，可抑制粘合剂层的剩余。
附图说明
图1是示出根据本发明的实施例的半导体片制造工艺的示例的流程图。
图2是示意性地示出根据本发明的实施例的半导体片制造工艺中的半导体基底的剖视图。
图3是示意性地示出根据本发明的实施例的半导体片制造工艺中的半导体基底的剖视图。
图4是示意性地示出当完成电路形成时的半导体基底(晶圆)的平面图。
图5是示出利用划片刀的半划片的细节的剖视图。
图6是示出当划片带与基底表面分离时剩余的粘合剂层的剖视图。
图7示出了根据本发明的实施例的细微凹槽，其中，图7中的(A)和(B)是示出细微凹槽的第一优选形状的剖视图，图7中的(C)和(D)是示出细微凹槽的第二优选形状的剖视图。
图8示出了根据本发明的实施例的细微凹槽，其中，图8中的(A)和(B)是示出细微凹槽的第三优选形状的剖视图。
图9示出了根据比较例的细微凹槽，其中，图9中的(A)和(B)是示出倒锥形的细微凹槽的剖视图，图9中的(C)和(D)是示出竖直形状的细微凹槽的剖视图。
图10是示意性地示出根据本发明的实施例的第一细微凹槽制造方法的处理的剖视图。
图11是示意性地示出根据本发明的实施例的第二细微凹槽制造方法的处理的剖视图。
图12是示意性地示出根据本发明的实施例的第三细微凹槽制造方法的处理的剖视图。
图13中的(A)是示出形成在半导体芯片中的台阶部分的剖视图，图13中的(B)是示出在通过划片刀执行切割的过程中施加至台阶部分的负载的图，图13中的(C)是示出台阶部分的断裂的图。
图14是示出当通过划片刀切割其上形成有根据本发明的实施例的细微凹槽的基底时抑制台阶部分的断裂的图。
图15是示出根据本发明的实施例的细微凹槽的另一构造示例的剖视图。
图16是示出根据本发明的实施例的半导体片制造工艺的另一示例的流程图。
具体实施方式
本发明的半导体片制造方法应用于用于划分(单独化)其上形成有多个半导体器件的诸如半导体晶圆的类似基底的构件的方法，以制造例如单独的半导体片(半导体芯片)。不特别限制形成在基底上的半导体器件，并且其可包括发光器件、有源器件、无源器件等。在优选实施例中，本发明的制造方法应用于从基底提取包括发光器件的半导体片的方法，其中发光器件可为例如表面发射半导体激光器、发光二极管或发光晶闸管。单个半导体片可包括单个发光器件，或者可包括按照阵列形式排列的多个发光器件。此外，单个半导体片可包括驱动单个或多个发光器件的驱动电路。此外，基底可为由硅、SiC、化合物半导体、蓝宝石等形成的基底，但不限于此，并且可为由其它材料形成的基底，只要基底是至少包括半导体的基底(下文中，统称作半导体基底)即可。在优选实施例中，基底是其上形成有诸如表面发射半导体激光器或者发光二极管的发光器件的由GaAs等制成的III-V化合物半导体基底。
在以下描述中，将参照附图描述从其上形成有多个发光器件的半导体基底中提取单独的半导体片(半导体芯片)的方法。应该注意，图中的比例和形状重点在于便于理解本发明的特征，而不一定与实际设备的比例或形状相同。
实施例
图1是示出根据本发明的实施例的半导体片制造工艺的示例的流程图。如图1所示，当前实施例的半导体片制造方法包括形成发光器件的处理(S100)、形成抗蚀剂图案的处理(S102)、在半导体基底的前表面上形成细微凹槽的处理(S104)、分离抗蚀剂图案的处理(S106)、将划片带附着于半导体基底的前表面的处理(S108)、从半导体基底的后表面执行半划片的处理(S110)、用紫外线(UV)照射划片带和将膨胀带附着至半导体基底的后表面的处理(S112)、分离划片带和用紫外线照射膨胀带的处理(S114)以及拾取半导体片(半导体芯片)以在电路板等上执行裸晶安装的处理(S116)。图2中的(A)至(D)和图3中的(E)至(I)所示的半导体基底的剖视图分别对应于步骤S100至S116的对应的处理。
在形成发光器件的处理(S100)中，如图2中的(A)所示，多个发光器件100形成在由GaAs等制成的半导体基底W的前表面上。发光器件100是表面发射半导体激光器、发光二极管、发光晶闸管等。在图中，示出了一个区对应于发光器件100，但是一个发光器件100仅是包括在一个单独化的半导体片中的器件的示例。因此，应该注意，多个发光器件或另一电路元件以及一个发光器件可被包括在一个发光器件100的区中。
图4是示出当完成发光器件形成工艺时的半导体基底W的示例的平面图。在图中，为了易于描述，仅示出了其中心部分中的发光器件100。在半导体基底W的前表面上，多个发光器件100沿着行向和列向按照阵列形式排列。一个发光器件100的平面区通常具有矩形形状，并且对应的发光器件100通过由具有预定间隔S的划片槽等限定的切割区120按照栅格形状彼此间隔开。
如果发光器件的形成完成，则在半导体基底W的前表面上形成抗蚀剂图案(S102)。如图2中的(B)所示，处理抗蚀剂图案130以暴露出在半导体基底W的前表面上通过划片槽等限定的切割区120。通过光刻工艺执行抗蚀剂图案130的处理。
然后，在半导体基底W的前表面上形成细微凹槽(S104)。如图2中的(C)所示，利用抗蚀剂图案130作为掩模将具有预定深度的细微凹槽(下文中，为了易于描述，称作细微凹槽或前表面侧凹槽)140形成在半导体基底W的前表面上。可通过各向异性蚀刻形成这种凹槽，并且优选地，通过作为各向异性干蚀刻(反应离子蚀刻)的各向异性等离子体蚀刻形成这种凹槽。可通过薄划片刀、各向同性蚀刻等形成凹槽，但是优选地，由于与其中通过各向同性蚀刻形成前表面侧凹槽的情况相比可形成窄而深的凹槽，以及由于与其中使用划片刀的情况相比可抑制振动、应力等在细微凹槽附近对发光器件100的影响，因此使用各向异性干蚀刻。细微凹槽140的宽度Sa大约与形成在抗蚀剂图案130中的开口的宽度相同。细微凹槽140的宽度Sa为例如几微米至十几微米。此外，深度为例如约10μm至约100μm，该深度形成为至少大于形成诸如发光器件的功能性元件的深度的深度。当通过普通划片刀形成细微凹槽140时，切割区120的间隔S增至高达40μm至60μm，即划片刀的凹槽宽度和反映空刀量(pitching amount)的裕量宽度的总值。另一方面，当通过半导体工艺形成细微凹槽140时，凹槽宽度变窄，并且用于切割的裕量宽度也可变得比当使用划片刀时的裕量宽度更窄。换句话说，切割区120的间隔S可减小，因此，发光器件可高密度地设置在晶圆上，以增加获得的半导体片的数量。实施例中的“前表面侧”是指其上形成有诸如发光器件的功能性元件的表面侧，“后表面侧”是指与“前表面侧”相对的表面侧。
然后，分离抗蚀剂图案(S106)。如图2中的(D)所示，如果抗蚀剂图案130与半导体基底的前表面分离，则沿着切割区120形成的细微凹槽140在前表面上暴露出来。将稍后描述关于细微凹槽140的形状的细节。
然后，将紫外线固化划片带附着(S108)。如图3中的(E)所示，具有粘合剂层的划片带160附着于发光器件的侧部上。然后，从基底的后表面侧通过划片刀沿着细微凹槽140执行半划片(S 110)。划片刀的定位可使用将红外相机设置在基底的后表面侧上并允许基底传送红外线以间接地检测细微凹槽140的方法，将相机设置在基底的前表面侧上并直接检测细微凹槽140的位置的方法，或者其它已知的方法。通过这种定位，如图3中的(F)所示，通过划片刀执行半划片，从而在半导体基底的后表面侧上形成凹槽170。凹槽170的深度到达形成在半导体基底的前表面上的细微凹槽140。这里，细微凹槽140形成的宽度比通过划片刀形成的后表面侧上的凹槽170的宽度更窄。这是因为与其中仅用划片刀切割半导体基底的情况相比，当细微凹槽140形成的宽度比后表面侧上的凹槽170的宽度更窄时，能够从单个晶圆获取的半导体片的数量可增多。如果图2中的(C)所示的几微米至十几微米的细微凹槽可形成在从半导体基底的前表面至其后表面的范围内，则没有必要利用划片刀在后表面侧上形成凹槽，但是不容易形成具有这种深度的细微凹槽。因此，如图3中的(F)所示，结合利用划片刀从后表面半划片。
然后，用紫外线(UV)照射划片带，并且将膨胀带附着(S112)。如图3中的(G)所示，用紫外线180照射划片带160，从而使粘合剂层固化。然后，将膨胀带190附着于半导体基底的后表面。
然后，将划片带分离，并且用紫外线照射膨胀带(S114)。如图3中的(H)所示，划片带160与半导体基底的前表面分离。此外，用紫外线200照射基底的后表面上的膨胀带190，以使得粘合剂层固化。膨胀带190在其基本材料中具有弹性。使该带膨胀以增大发光器件之间的间隔，从而在划片之后容易地拾取单独化的半导体片。
然后，执行单独化的半导体片的拾取和裸晶安装(S116)。如图3中的(I)所示，通过诸如导电糊剂(诸如粘合剂或焊料)的固定构件220将从膨胀带190拾取的半导体片(半导体芯片)210安装在电路板230上。
接着，将描述关于利用划片刀的半划片的细节。图5示出了当通过图3中的(F)所示的划片刀执行半划片时放大的剖视图的倒置状态。在图3中，重点在于形成在基底的前表面上的发光器件100，而在图5中，未示出基底的前表面上的发光器件，但假设发光器件如图3中那样形成在基底的前表面上。
如图5所示，划片刀300从半导体基底W的后表面沿着细微凹槽140在旋转的同时切割半导体基底W，以在半导体基底W中形成凹槽170。例如，划片刀300是盘形的切割构件。这里，示出了其中末梢部分具有一致的厚度的示例，但是可使用其中末梢部分逐渐变细的划片刀。通过划片刀300形成的凹槽170(切口宽度)的宽度大约与划片刀300的宽度相同。将凹槽170处理为具有使得凹槽170与细微凹槽140连通的深度。划片刀300沿着平行于半导体基底W的后表面的方向位于半导体基底W以外。此外，通过沿着垂直于半导体基底W的后表面的方向Y将划片刀300移动预定距离，执行半导体基底W沿着厚度方向的定位，以使得通过形成在凹槽170与细微凹槽140的连接部分中的阶差形成的台阶部分800沿着Y方向具有期望的厚度T。此外，在其中划片刀300在半导体基底W以外定位之后旋转的状态下，划片刀300和半导体基底W中的至少一个沿着平行于半导体基底W的后表面的方向移动，从而在半导体基底W中形成凹槽170。台阶部分800是形成在凹槽170与细微凹槽140的连接部分中的阶差与半导体基底W之间的部分，也就是说，通过凹槽170的宽度与细微凹槽140的宽度之间的差形成的横梁形部分。
当通过划片刀300执行半划片时，划片带160附着于基底的前表面上。划片带160包括带基材料162和堆叠于其上的粘合剂层164。粘合剂层164由紫外线固化树脂制成，并且具有特定粘度或粘性在照射紫外线之前保持以及粘合剂特性通过紫外线的照射固化而损失的特性。因此，当附着划片带160时，粘合剂层164附着于包括细微凹槽140的基底的前表面上，以保持半导体片，从而在划片之后半导体片不分离。
在图5所示的切割线A2中，在半导体基底W被切割的同时，振动B和切割压力P通过划片刀300的旋转、划片刀300与半导体基底W的相对运动等经凹槽170的内壁施加至半导体基底W。如果通过切割压力P沿着Y方向按压半导体基底W，则粘性粘合剂层164进入细微凹槽140。此外，随着振动B转移至细微凹槽140的附近，促进了粘合剂层164的流动。此外，在利用划片刀300的切割中，将与芯片混合的切割水流(喷射水流)供应至凹槽170，并且沿着其中细微凹槽140通过切割水流膨胀的方向施加压强P1。因此，进一步促进了粘合剂层164的进入。结果，就不具有将在稍后描述的当前实施例的正锥形的细微凹槽而言，例如，粘合剂层164可以约10μm的进入深度进入宽度为约5μm的细微凹槽140。因此，在当前实施例中，甚至在其中例如前表面侧上的凹槽宽度比后表面侧上的凹槽宽度更窄的半导体片制造方法中，为了提高获得的半导体片的数量，当通过旋转切割构件形成后表面侧上的凹槽时，虽然稍微牺牲了获得的半导体片的数量，但是也形成具有将在稍后描述的正锥形的细微凹槽。
在其中完成划片的切割线A1中，由于在邻近的切割线A2的切割过程中施加压强以使得细微凹槽140沿着宽度方向变窄，因此认为进入细微凹槽140的粘合剂层164容易进入到更内部。在切割之前的相对侧上的切割线A3中，由于仅附着粘合剂层164，因此认为进入细微凹槽140中的粘合剂层164的量相对少。
如果利用划片刀300的半划片完成，则膨胀带190附着于基底的后表面上，然后，用紫外线180照射划片带160。用紫外线照射的粘合剂层164固化，并且粘度损失(见图3中的(G))。然后，划片带与基底的前表面分离。图6是示出当划片带分离时剩余的粘合剂层的剖视图。附着至基底的后表面的膨胀带190包括带基材料192和堆叠于其上的粘合剂层194，并且通过粘合剂层194保持切割的半导体片。
当划片带160与基底的前表面分离时，进入细微凹槽140的粘合剂层164a前进至深的位置，因此，其一部分可能无法被紫外线充分照射，从而未固化。由于未固化的粘合剂层164具有粘度，因此当粘合剂层164与基底的前表面分离时，会切割未固化的粘合剂层164a，从而粘合剂层164a会保持在细微凹槽140内部，或者可再附着至基底的前表面上，从而保留。此外，即使粘合剂层164a处于固化状态，由于粘合剂层164a较深地进入窄的细微凹槽中，粘合剂层164a也可由于在分离过程中的应力断裂，从而保留。如果残留的粘合剂层164b再附着于发光器件的前表面，则其导致发光器件的光强度减弱。因此，发光器件变成有缺陷的产品，其导致产率的减少。此外，即使在除发光器件以外的其它半导体芯片中，由于粘合剂层164b保留，因此预见到其它负面影响。例如，通过肉眼检查等可确定芯片是有缺陷的。因此，当划片带分离时，粘合剂层164a和164b保留在基底的前表面上不是优选的。在当前实施例中，通过将形成在基底的前表面上的细微凹槽的形状改变为如稍后描述的正锥形，当划片带分离时，抑制了粘合剂层剩余在基底的前表面等上的细微凹槽中。
当多个发光器件100按照台式形状形成时，各个发光器件100形成凸出部分，并且发光器件100之间的空间形成凹进部分。在许多情况下，细微凹槽140形成在该凹进部分中。在这种构造中，可以考虑这样的构造，其中通过除了凸出部分以外，还将粘合剂层164附着以跟随在凹进部分中形成的细微凹槽140的入口部分，与芯片混合的切割水流不进入基底的前表面侧。这里，为了允许粘合剂层164进入细微凹槽140的入口部分，需要具有足够厚度的粘合剂层164的划片带，因此，粘合剂层164容易和较深地进入细微凹槽140。因此，在粘合剂层164容易和较深地进入细微凹槽140的条件下，通过应用将在稍后描述的当前实施例的具有正锥形的细微凹槽，可实现高效地防止粘合剂层164的剩余。
此外，当从半导体基底的前表面形成竖直细微凹槽时，并且与细微凹槽的凹槽宽度的距离相比，当粘合剂层164更加深入地进入时，也就是说，当粘合剂层164的细微凹槽中的粘合剂层164a的形状沿纵向较长时，与其中形状沿着纵向不长的情况相比，认为当粘合剂层164分离时，粘合剂层164a由于施加至细微凹槽中的粘合剂层164a的根部的应力而容易断裂，从而容易保留在其中。因此，当不应用当前实施例的正锥形时，在诸如其中细微凹槽中的粘合剂层164a的形状沿纵向较长的细微凹槽的宽度或者粘合剂层164的厚度的制造条件下，通过应用具有将在稍后描述的当前实施例的正锥形的细微凹槽，可实现高效地防止粘合剂层164的剩余。
接着，将描述根据本发明的实施例的细微凹槽的优选形状。图7中的(A)是示出根据当前实施例的细微凹槽的第一优选形状的剖视图，图7中的(B)是示出针对进入图7中的(A)所示的细微凹槽的粘合剂层的紫外线照射的图。
如图7中的(A)所示，当前实施例的细微凹槽400包括彼此面对的侧壁402和404，其中基底的前表面上的开口宽度Sa1倾斜，以从开口宽度Sa1至在深度D的底部的宽度Sa2(Sa1＞Sa2)变窄(这种倾斜称作正锥形)。换句话说，细微凹槽400具有其中宽度从半导体基底W的前表面上的开口宽度Sa1至深度D逐渐变窄的形状。开口宽度Sa1例如为几微米至十几微米。此外，深度D是至少大于形成诸如发光器件的电路的深度的深度，即为当凹槽170形成在后表面侧上时通过凹槽170的宽度与细微凹槽400的宽度之间的差形成的台阶部分800未断裂的深度。当细微凹槽400过浅时，台阶部分800可由于当从后表面侧形成凹槽170时来自划片刀300的应力而断裂，因此，细微凹槽400必须形成为具有其中不发生断裂的深度。另一方面，当细微凹槽400过深时，半导体基底的强度由于深凹槽而变弱，因此，与其中细微凹槽140浅的情况相比，在形成细微凹槽140之后的处理中难以处理半导体基底W。优选地，不使细微凹槽140形成得比需要的更深。在具有一般厚度的半导体基底中，这种深度D为例如约10μm至约100μm。此外，优选地通过各向异性干蚀刻形成细微凹槽400，并且可通过改变光致抗蚀剂的形状、蚀刻条件等合适地选择侧壁402和404的倾角。
如图7中的(B)所示，通过利用划片刀300切割形成具有切口宽度Sb的凹槽170，从而凹槽170连接至细微凹槽400。凹槽170的宽度(切口宽度Sb)例如为约20μm至约60μm。由于基于来自划片刀300的压强或振动的应力，粘合剂层164的一部分进入具有正锥形的细微凹槽400，并且在附着膨胀带之后，用紫外线180从基底的前表面侧照射划片带160。这里，由于按照正锥形处理细微凹槽400，因此紫外线180在细微凹槽400内部充分照射粘合剂层164a而不被半导体基底W阻挡，从而细微凹槽400内部的粘合剂层164a容易固化。结果，与其中细微凹槽400具有竖直形状的情况相比，当划片带160与基底的前表面分离时，即使细微凹槽400的开口宽度相同，细微凹槽400内部的粘合剂层164a也失去粘度。因此，与基底的前表面和细微凹槽400的分离变得容易，并且抑制了将粘度再附着于基底的前表面。此外，在细微凹槽400的正锥形中，由于凹槽形状倾斜，因此即使进入细微凹槽400的粘合剂层164a不固化，也容易提取粘合剂层164a，从而促进粘合剂层164a的分离。
图7中的(C)是示出根据当前实施例的细微凹槽的第二优选形状的剖视图。第二优选的细微凹槽410包括：相对的侧壁412和414的凹槽部分，其沿着向前的方向从在基底的前表面上的开口宽度Sa1朝着位于深度D的中间宽度Sa2倾斜；以及相对的侧壁412a和414a的凹槽部分，其从宽度Sa2至其底部大约竖直。优选地，在当附着划片带160时的时间点，通过侧壁412和414倾斜的凹槽部分的深度D大于粘合剂层164进入的深度。由于比深度D更深的凹槽部分的宽度比正锥形的凹槽宽度更窄，因此凹槽宽度由于划片刀的振动或应力导致的改变率与正锥形的凹槽部分相比较大。因此，在当附着划片带160时的时间点，当粘合剂层164进入已经比深度D更深的凹槽部分时，粘合剂层164可由于划片刀的振动或应力而更深地进入凹槽中。因此，优选地，深度D大于粘合剂层164在其中附着划片带160的状态下进入的深度。
此外，优选地，深度D是这样的深度，其中在通过划片刀形成后表面侧上的凹槽之后保持粘合剂层164不比深度D更深地侵入凹槽部分的状态。这是因为，如果粘合剂层164比深度D更深地侵入凹槽部分，则粘合剂层164在分离过程中容易保留在其中。这里，诸如细微凹槽的整个深度的其它条件与图7中的(A)中的相同。
这里，当仅通过如图7中的(A)所示的正锥形较深地形成细微凹槽时，有必要扩大开口宽度Sa1。此外，当细微凹槽400在其中开口宽度Sa1窄的状态下仅通过正锥形较深地形成时，锥角变得尖锐，因此，粘合剂层164容易地保留在细微凹槽400中。另一方面，在图7中的(C)所示的形状中，容易形成具有期望的深度的细微凹槽，同时保持开口宽度Sa1为其中粘合剂层不容易在细微凹槽中保留的宽度。与其中细微凹槽的深度窄的情况相比，当可形成具有期望深度的细微凹槽时，抑制了当从后表面侧形成宽度大于细微凹槽410的宽度的凹槽170时台阶部分的断裂。
在图7中的(C)中，示出了从正锥形的最下部朝着基底的后表面大约竖直并且其宽度不改变的凹槽部分，但是形状不一定竖直，而是可为不比正锥形的最下部的宽度更窄并且指向半导体基底的后表面的形状。根据这种形状，即使细微凹槽的开口宽度与图7中的(A)所示的构造相比未扩大，也容易形成具有期望的深度的细微凹槽410。
此外，当形成竖直于半导体基底的前表面的细微凹槽时，并且当粘合剂层164与细微凹槽的凹槽宽度的距离相比更深地侵入时，也就是说，与其中粘合剂层164的细微凹槽中的粘合剂层164a的形状不是纵向细长的情况相比，当所述形状纵向细长时，粘合剂层164a容易由于当粘合剂层164分离时施加至细微凹槽中的粘合剂层164a的根部的应力而断裂，从而容易地保留在其中。因此，在诸如其中当形成细微凹槽的竖直形状时细微凹槽中的粘合剂层164a的形状纵向细长的细微凹槽的宽度或者粘合剂层164的厚度的制造条件中，优选地，细微凹槽的入口部分按照如图7中的(C)所示的正锥形形成。也就是说，假设整个细微凹槽410形成有该凹槽宽度，当位于具有正锥形的凹槽部分下方的凹槽部分的凹槽宽度是比其中粘合剂层进入的深度更窄的宽度时，如果凹槽的入口部分按照正锥形形成，则可实现高效地防止粘合剂层164的剩余。
参照图7中的(C)所示的细微凹槽，如果利用划片刀300切割形成切口宽度Sb的凹槽170，则获得其中凹槽170连接至细微凹槽410的形状，如图7中的(D)所示。与图7中的(B)所示的情况相似，作为粘合剂层164的一部分的粘合剂层164a进入细微凹槽410，但是如果细微凹槽410的具有正锥形的凹槽部分(侧壁412和414)的深度D形成为大于粘合剂层164a进入的深度，则用细微凹槽410内部的粘合剂层164a被紫外线充分地照射，并且容易固化。因此，在划片带分离的过程中抑制了粘合剂层残留在细微凹槽410中或基底的前表面上。此外，由于细微凹槽410的侧壁倾斜，因此即使进入细微凹槽410的粘合剂层164a未固化，也容易提取粘合剂层164a，因此促进了粘合剂层164a的分离。
图8中的(A)是示出根据当前实施例的细微凹槽的第三优选形状的剖视图。如图8中的(A)所示，第三优选的细微凹槽420具有其中第二优选的细微凹槽410的具有竖直形状的凹槽部分改变为具有倒锥形的凹槽部分的构造。也就是说，细微凹槽420包括从基底的前表面上的开口宽度Sa1朝着在深度D的中间宽度Sa2沿着向前的方向倾斜的相对的侧壁422和424的凹槽部分，以及从宽度Sa2朝着其底部的宽度Sa3反向倾斜的相对的侧壁422a和424a的凹槽部分。这里，建立了关系Sa1＞Sa2和Sa3＞Sa2。Sa1与Sa3之间的关系是随意的，但是优选地Sa3＞Sa1。此外，诸如细微凹槽的深度之类的条件与图7中的(A)至(D)中的相同。当通过划片刀300形成凹槽170时，为了可靠地连接细微凹槽420和凹槽170，如图8中的(A)所示，划片刀300的末梢部分执行切割，直至相对于细微凹槽420的最下部靠近半导体基底W的前表面的位置。在这种情况下，鉴于来自将在稍后描述的划片刀300的应力的关系，优选地，细微凹槽420与凹槽170之间的边界部分中的细微凹槽420的宽度大于在深度D的细微凹槽420的宽度。
如图8中的(B)所示，在利用划片刀300切割的过程中，作为粘合剂层164的一部分的粘合剂层164a进入细微凹槽420，但是，如果细微凹槽420形成为包括具有深度为D(大于粘合剂层164a进入细微凹槽420的深度)的正锥形的凹槽部分(侧壁422和424)，则细微凹槽420内部的粘合剂层164a被紫外线充分照射，并且容易固化。因此，在划片带的分离过程中抑制了粘合剂层残留在细微凹槽420中或基底的前表面上。此外，由于细微凹槽420的侧壁倾斜，因此，即使进入细微凹槽420的粘合剂层164a未固化，也容易提取粘合剂层164a，因此促进了粘合剂层164a的分离。
根据当前实施例，由于细微凹槽400、410和420形成为至少包括具有其中基底的前表面上的开口宽度朝着底部变窄的正锥形的凹槽部分，因此，即使划片带的粘合剂层进入细微凹槽，细微凹槽内部的整个粘合剂层也容易被紫外线照射以固化，从而与其中未提供正锥形的情况相比容易损失粘度。此外，由于正锥形，因此与其中未提供正锥形的情况相比，抑制了粘合剂层在划片带的分离过程中被切割，因此，粘合剂层容易完整地从细微凹槽或基底的前表面分离。
在图7中的(A)至(D)和图8中的(A)和(B)中，为了易于理解，示意性地示出了细微凹槽的特征，但是应该注意，实际形成的细微凹槽的侧表面等可包括台阶或不平部分，或者可按照弯曲形状形成。例如，示出了前表面侧上的细微凹槽具有其中宽度直线地和逐渐变窄的形状，但是直线形状不是必要的。只要形状是其中宽度逐渐变窄的形状即可，可使用具有曲线的形状等。此外，可使用例如其中宽度按照台阶形式逐渐变窄的形状。然而，从抑制粘合剂层的残留的观点来看，其中宽度按照连续方式逐渐变窄的形状比其中宽度按照台阶形式逐渐变窄的形状更加优选。
此外，在图7中的(A)至(D)和图8中的(A)和(B)的所有附图中，示出了其中基底的前表面的开口宽度Sa1比凹槽170的宽度更窄的构造。这是因为，当基底的前表面的开口宽度Sa1比凹槽170的宽度更窄时，与其中根据凹槽170的宽度执行全划片的情况相比获得的半导体片的数量可增加。这里，通常，为了增加获得的半导体片的数量，优选地，前表面侧上的凹槽不通过各向同性蚀刻或者划片刀形成，而是通过能够容易形成具有窄宽度和竖直形状的凹槽的各向异性干蚀刻形成。然而，如果仅利用各向异性干蚀刻形成具有窄宽度的竖直凹槽形状，则从粘合剂层的残留的观点来看，不是优选的。另一方面，当考虑粘合剂层的残留时，优选地，前表面侧上的凹槽不通过形成具有窄宽度和竖直形状的凹槽的各向异性干蚀刻形成，而是通过不形成竖直形状的细微凹槽的开口的各向同性蚀刻等形成。然而，在各向同性蚀刻中，不容易形成窄宽度的深凹槽。因此，在当前实施例中，通过甚至利用各向异性干蚀刻形成具有图7中的(A)至(D)和图8中的(A)和(B)所示的形状的细微凹槽，实现获得的半导体片的数量的增加和粘合剂层的残留的抑制二者。
图9中的(A)和(B)是示出其中细微凹槽按照倒锥形处理的比较例的图。如图9中的(A)所示，按照具有所谓的倒锥形的凹槽处理细微凹槽500，其包括倾斜的相对的侧壁502和504，以使得其底部的宽度Sa2大于开口宽度Sa1。如图9中的(B)所示，当作为粘合剂层164的一部分的粘合剂层164a进入具有倒锥形的细微凹槽500时，由于开口宽度Sa1的开口窄，紫外线180的一部分容易被半导体基底W阻挡。因此，在粘合剂层164a的周边部分中的粘合剂层165(图中的涂出的部分)未被紫外线充分照射，因此，未可靠地固化的粘合剂层165容易残留的可能性高。因此，与正锥形的情况相比，当分离粘合剂层164时，容易切割具有粘度的粘合剂层165，从而粘合剂层165在细微凹槽内部残留，或者再附着于基底的前表面上。此外，由于倒锥形，不容易提取进入细微凹槽500的固化的粘合剂层164。
图9中的(C)和(D)是示出其中按照大约竖直形状处理细微凹槽的比较例的图。如图9中的(C)所示，按照具有所谓的竖直形状的凹槽处理细微凹槽510，其包括其中基底的前表面上的开口宽度Sa1竖直的相对的侧壁512和514。如图9中的(D)所示，由于与细微凹槽的宽度Sa1相比，进入具有竖直形状的细微凹槽510的粘合剂层164a较深地进入内部，通过紫外线180不能充分地照射整个粘合剂层164a，因此，与正锥形的情况相比，其周边部分中的部分粘合剂层166容易未固化。虽然与图9中的(A)所示的倒锥形中的粘合剂层165相比，未固化的粘合剂层166的量少，但是在分离划片带的过程中，粘合剂层166可残留在细微凹槽510中或基底的前表面上，或者可再附着于其上。
接着，将描述当前实施例的细微凹槽的第一制造方法。图10是示出图7中的(A)所示的细微凹槽的制造方法的处理的剖视图。如图10中的(A)所示，在其上形成有多个发光器件的半导体基底W(GaAs基底)的前表面上涂布光致抗蚀剂600。光致抗蚀剂600是粘度为100cpi的i线抗蚀剂，并且形成为具有约几微米的厚度。利用已知的光刻工艺(例如利用i线步进光刻机和2.38％的TMAH的显影剂)在光致抗蚀剂600中形成开口610。开口610形成为暴露出如图2中的(A)所示的切割区120，并且开口610的宽度大约一致。也就是说，开口610具有大约竖直的侧壁。
接着，如图10中的(B)所示，在高温下烘烤光致抗蚀剂600，从而使光致抗蚀剂600软化，并且将其处理为具有正锥形的侧表面的开口610A。具体地说，调整烘烤温度和烘烤时间以形成光致抗蚀剂的开口的形状，以变成其中宽度从基底的前表面至光致抗蚀剂的上表面逐渐扩大的形状。也就是说，当从基底的前表面看时，开口按照倒锥形形成。作为条件，例如，烘烤温度为110℃，并且烘烤时间为2分钟。可使用能够形成具有其中宽度从基底的前表面至光致抗蚀剂的上表面逐渐扩大的形状的光致抗蚀剂的任何其它方法，诸如在曝光过程中利用灰度掩模的方法。
接着，如图10中的(C)所示，利用其中正锥形开口610A形成为蚀刻掩模的光致抗蚀剂600的抗蚀剂图案相对于半导体基底W执行各向异性干蚀刻。在优选实施例中，使用电感耦合等离子体(ICP)作为反应离子蚀刻(RIE)设备。作为蚀刻条件，例如，电感耦合等离子体(ICP)功率为500W，偏置功率为50W，并且压强为3Pa。作为蚀刻气体，Cl2为150sccm，BCl3为50sccm，并且C4F8为20sccm。此外，基底温度为20℃，并且蚀刻时间为40分钟。通过这种蚀刻，由于从具有倒锥形开口的抗蚀剂的厚度的薄部分朝着其厚度的厚部分逐渐蚀刻的区在基底的前表面上沿着横向方向扩大，形成具有开口610A的形状朝其转移的正锥形的细微凹槽620。然后，通过如图10中的(D)所示的氧灰化去除光致抗蚀剂600。
接着，将描述当前实施例的细微凹槽的第二制造方法。图11是示出图7中的(A)所示的细微凹槽的另一制造方法的处理的剖视图。如图11中的(A)所示，光致抗蚀剂700涂布在半导体基底W(GaAs基底)的前表面上，并且形成暴露出切割区的开口710。该处理与例如图10中的(A)的处理相同。
接着，如图11中的(B)所示，利用其中开口710形成为蚀刻掩模的光致抗蚀剂700的抗蚀剂图案相对于半导体基底W执行各向异性干蚀刻。因此，第一凹槽部分720形成在基底的前表面上。在优选实施例中，使用电感耦合等离子体(ICP)作为反应离子蚀刻(RIE)设备。作为蚀刻条件，例如，电感耦合等离子体(ICP)功率为500W，偏置功率为50W，并且压强为3Pa。作为蚀刻气体，Cl2为150sccm，BCl3为50sccm，并且C4F8为50sccm。如本领域中已知的，通过增加基于CF的气体，在蚀刻的同时，保护膜730形成在侧壁上。通过反应气体等离子体产生自由基和离子。第一凹槽部分720的侧壁仅受到自由基侵蚀，并且其底部受到自由基和离子的侵蚀，以容易蚀刻，从而实现各向异性蚀刻。
通过优化诸如蚀刻设备的输出、气体的流率和时间之类的蚀刻条件，调整形成在侧壁上的保护膜730以具有合适的厚度。如果将保护膜730调整得较薄，则形成具有竖直形状的凹槽或具有倒锥形的凹槽，而如果将保护膜730调整得较厚，则可形成具有如图11中的(C)所示的正锥形的细微凹槽740。作为示例，如果作为包括在蚀刻气体中的侧壁保护膜形成气体的基于CF的气体的流率增大，则保护膜730变厚，这样容易形成正锥形。
接着，将描述当前实施例的细微凹槽的第三制造方法。图12是示出图7中的(C)所示的细微凹槽的制造方法的处理的剖视图。在该制造方法中，如图12中的(A)所示，形成在半导体基底W(GaAs基底)上的光致抗蚀剂750的形状与图10或图11所示的光致抗蚀剂的形状不同。也就是说，光致抗蚀剂750的开口760包括：第一光致抗蚀剂部分752，其中宽度从半导体基底W的前表面沿着向上的方向逐渐扩大；和第二光致抗蚀剂部分754，其从第一光致抗蚀剂部分752的上端沿着向上的方向以小于第一光致抗蚀剂部分752中的开口的宽度增大的角度的角度延伸。这里，“向上的方向”表示当半导体基底的前表面朝上时的向上的方向。
利用例如灰度掩模形成具有这种形状的光致抗蚀剂750。首先，光致抗蚀剂涂布在半导体基底W(GaAs基底)上。然后，当形成暴露出切割区的开口时，利用灰度掩模将曝光量调整为在待敞开的区的中心部分和周边部分之间不同。具体地说，针对待敞开的区的中心部分中的曝光设置特定光强度，并且曝光量从中心部分的外周边朝着待敞开的区的外周边逐渐减小。此外，在其中未形成开口的周边部分以外的区中不执行曝光。当使用负性光致抗蚀剂时，曝光量可以相反。此外，可使用能够因此形成包括第一光致抗蚀剂部分752和第二光致抗蚀剂部分754的光致抗蚀剂的任何方法，在第一光致抗蚀剂部分752中，宽度从半导体基底W的前表面沿着向上的方向逐渐增大，并且第二光致抗蚀剂部分754相对于第一光致抗蚀剂部分752的角从第一光致抗蚀剂部分752的上端沿着向上的方向延伸，可使用诸如利用根据开口的形成或其它行为产生的应力的方法。在任何方法中，方法可不包括在形成光致抗蚀剂之后的烘烤，并且可在其中期望的形状不坍塌的范围内执行。
接着，如图12中的(B)所示，利用其中开口760形成为蚀刻掩模的光致抗蚀剂750的抗蚀剂图案相对于半导体基底W执行各向异性干蚀刻。作为蚀刻条件，例如，可应用与根据当前实施例的细微凹槽的第一制造方法或第二制造方法中的蚀刻条件相同的蚀刻条件。这里，由于光致抗蚀剂750的抗蚀剂图案包括具有从基底的前表面沿着向上的方向形成的倒锥形的开口的第一光致抗蚀剂部分752，因此从具有倒锥形的开口的抗蚀剂的厚度的薄部分朝着其厚度的厚部分逐渐蚀刻的区沿着横向方向扩大，并且如图12中的(B)所示，形成具有光致抗蚀剂的开口760的形状向其转移的正锥形的第一凹槽部分770(细微凹槽)。这里，在通过包括在蚀刻气体中的基于CF的气体进行蚀刻的同时，保护膜780形成在侧壁上，与图11中的(B)相似。
然后，进一步执行蚀刻。这里，由于仅保留从半导体基底W的上表面沿着竖直方向延伸的第二光致抗蚀剂部分754，具有图12中的(B)所示的正锥形的凹槽在保持角度的情况下不连续地形成，并且如图12中的(C)所示，在第一凹槽部分770的输入部分中保持正锥形的同时形成向下延伸的第二凹槽部分790。在根据实施例的细微凹槽的第一制造方法或第三制造方法中，由于使用了具有其中宽度从半导体基底W的前表面沿着向上的方向逐渐扩大的开口的光致抗蚀剂，因此即使不优化蚀刻条件以像细微凹槽的第二制造方法那样形成正锥形的凹槽，也容易地形成正锥形凹槽。
根据上述处理，如图12中的(C)所示，可形成细微凹槽，其包括其中宽度从半导体基底W的前表面朝着其后表面逐渐变窄的第一凹槽部分770和从第一凹槽部分770的最下部指向半导体基底W的后表面并且与最下部的宽度相比不变窄的第二凹槽部分790。第二光致抗蚀剂部分754可按照除沿着向上的方向竖直地延伸的形状以外的形状形成。例如，竖直形状不是必要的，只要所述形状是以小于第一光致抗蚀剂部分752中的开口的宽度扩大的角度的角度沿着向上的方向延伸的形状即可。根据这种形状，与仅具有如图7中的(A)所示的正锥形的细微凹槽的构造相比，在细微凹槽的输入部分保持正锥形的同时容易形成具有期望的深度的细微凹槽。
接着，将描述图8中的(A)所示的细微凹槽的第四制造方法作为当前实施例的细微凹槽的第四制造方法。当形成包括具有正锥形的凹槽部分和具有如图8中的(A)所示的倒锥形的凹槽部分的细微凹槽时，首先，利用根据当前实施例的细微凹槽的第一制造方法、第二制造方法或者第三制造方法形成正锥形的凹槽部分。然后，与用于形成具有正锥形的凹槽部分的蚀刻条件相比，蚀刻条件改变为能够较宽地形成凹槽宽度的蚀刻条件，也就是说，沿着凹槽的侧壁方向具有强蚀刻强度以继续蚀刻的蚀刻条件。通过将蚀刻条件改变为能够较宽地形成凹槽宽度的蚀刻条件，通过形成在侧壁上的保护膜抑制已经按照正锥形形成的凹槽部分的凹槽宽度扩大，并且具有较宽的宽度的凹槽部分形成在与具有正锥形的凹槽部分连通的下部中，以向下延伸。
这里，为了扩大凹槽宽度，作为包括在所述蚀刻气体中的蚀刻气体的Cl2的流率可增大，并且作为用于形成侧壁保护膜的气体的C4F8(基于CF的气体)的流率可减小。通过改变各流率中的至少一个来实现这一点。也就是说，通过改变至少一种蚀刻气体的流率，可改变凹槽宽度。换句话说，当形成具有正锥形的凹槽部分时和当形成具有倒锥形的凹槽部分时二者，在供应包括在所述蚀刻气体中的侧壁保护气体和蚀刻气体二者的同时，各个流率可改变。此外，通过在形成具有正锥形的凹槽部分之前预先设置这种流率，可通过一系列连续蚀刻工艺形成具有正锥形的凹槽部分和具有倒锥形的凹槽部分。此外，例如，通过改变蚀刻设备的输出，可优化蚀刻条件，以扩大凹槽宽度。
用于转移上述蚀刻剂形状的蚀刻方法和用于形成侧壁保护膜的蚀刻方法是根据当前实施例的制造方法的典型示例，并且根据当前实施例的细微凹槽的制造方法不限于图10至图12所示的制造工艺，并且可使用各种组合。例如，与根据当前实施例的细微凹槽的第四制造方法相似，在根据当前实施例的细微凹槽的第一制造方法至第三制造方法中，蚀刻条件可改变。在形成细微凹槽的同时，通过将蚀刻条件改变为沿着侧壁方向或凹槽的向下的方向具有比先前使用的蚀刻的蚀刻强度更强的蚀刻强度的蚀刻条件，正锥形的角度从细微凹槽的中间变窄，因此，凹槽的侧壁接近相对于基底表面竖直的形状。按照这种方式，通过改变蚀刻条件，细微凹槽包括具有图7中的(C)或图8中的(A)所示的形状(也就是说，正锥形)的凹槽部分和从具有正锥形的凹槽部分的最下部朝着半导体基底W的后表面延伸而与最下部的宽度相比不变窄的凹槽部分。此外，当形成图7中的(C)或图8中的(A)所示的形状时，蚀刻条件的改变不仅执行一次，而是可根据需要执行多次。
接着，将描述根据当前实施例的包括具有正锥形的凹槽部分和具有倒锥形的凹槽部分的细微凹槽420(图8)的额外效果。图13中的(A)是当通过图3中的(F)所示的划片刀执行半划片时的剖视图，图13中的(B)是图13中的(A)所示的台阶部分的放大图，图13中的(C)是示出台阶部分的断裂的图。
如上所述，多个发光器件100形成在半导体基底W的前表面上，并且对应的发光器件100通过由具有间隔S的划片槽等限定的切割区120分离。具有宽度Sa的细微凹槽140(图9中的(C)所示的竖直凹槽)通过各向异性干蚀刻形成在切割区120中。通过利用具有切口宽度Sb的旋转划片刀300从半导体基底W的后表面切割半导体基底W，宽度与切口宽度Sb大约相同的凹槽170形成在半导体基底W上。由于切口宽度Sb大于细微凹槽140的宽度Sa，因此当形成凹槽170时，具有厚度为T的悬臂梁形状的台阶部分800通过宽度Sb与宽度Sa之间的差异(换句话说，细微凹槽140与凹槽170的侧表面之间的位置差异)形成在切割区120中。如果划片刀300的中心和细微凹槽140的中心彼此完全匹配，则台阶部分800沿着横向方向的延伸长度为(Sb-Sa)/2。
当通过划片刀300执行切割时，随着划片刀300的末梢部分的平坦表面沿着Y方向按压半导体基底W，力F施加至台阶部分800，因此，应力集中于台阶部分800的拐角C上。当拐角C的应力超过晶圆的断裂应力时，如图13中的(C)所示，发生台阶部分800的断裂(碎裂、破裂、开裂等)。具体地说，由于由GaAs等制成的化合物半导体基底的强度比硅基底的强度更弱，因此在台阶部分800中容易发生断裂。如果在台阶部分800中发生断裂，则必须确保切割台阶部分800的裕量M。这意味着切割区120的间隔S应该等于或大于裕量M，因此，获取的半导体片的数量减少。因此，期望抑制台阶部分800的断裂。
作为对导致台阶部分800的断裂的应力具有大的影响的因素，可考虑以下三个因素。第一因素是划片刀的末梢部分的形状，第二因素是台阶部分800的厚度T，而第三因素是台阶部分800的阶差的大小，也就是说，当使用具有预定厚度的划片刀300时细微凹槽140与凹槽170之间的位置移位量。为了通过划片刀的末梢部分的形状减小台阶部分的应力，必须评价何种形状是优选的。此外，如果台阶部分800的厚度T可增大，则可增大台阶部分800的拐角的断裂强度。然而，当通过各向异性干蚀刻形成细微凹槽140时，限制了细微凹槽140的深度，因此，难以将台阶部分800的厚度T增大至预定大小或更大。此外，通过诸如划片刀的定位精度之类的制造设备的处理精度导致细微凹槽140的中心与凹槽170的中心之间的位置移位，其中，在批量生产中，位置移位发生预定变化量。
由于如图8中的(A)所示的当前实施例的细微凹槽420在具有正锥形的凹槽部分的下部中包括具有倒锥形的凹槽部分，换句话说，由于细微凹槽的底部的宽度沿着平行于基底的前表面的方向扩大，因此，即使由于制造设备的处理精度导致发生位置移位，也可减轻台阶部分800的应力，以及抑制台阶部分800发生断裂。
将描述当形成细微凹槽420时的台阶部分的应力减轻。图14中的(A)示出了当划片刀300的中心和细微凹槽420的中心彼此匹配并且未发生位置移位时的切割示例，图14中的(B)示出了当发生位置移位时的切割示例。此外，由于划片刀300导致的切口宽度Sb大于细微凹槽420的具有倒锥形的凹槽部分的宽度Sa3(见图8)(Sa3＜Sb)。
如图14中的(A)所示，当凹槽170通过划片刀300形成在基底的后表面上时，凹槽170连接至细微凹槽420。在优选实施例中，划片刀300沿着相对于半导体基底W竖直的方向布置，以使得其末梢部分位于细微凹槽420的宽度Sa3与宽度Sa2之间。换句话说，划片刀300的末梢部分布置为至少触及细微凹槽420，但不触及限定宽度Sa2的深度。当划片刀300的位置移位较小时，在凹槽170内部延伸的台阶810形成在凹槽170与细微凹槽420之间的边界处。由于与其中不形成具有倒锥形的凹槽部分的情况相比，台阶810的宽度减小，因此划片刀300的末梢部分与台阶810之间的接触面积较小，因此，从划片刀施加至台阶810的力F减小。结果，应力通过台阶810施加至台阶部分800时减小，因此，抑制了台阶部分800的断裂。此外，如图14中的(B)所示，当划片刀300发生位置移位时，可形成在细微凹槽420的一侧具有相对大的宽度的台阶部分820，但是在这种情况下，相似地，与其中未形成具有倒锥形的凹槽部分的情况相比，由于台阶820的宽度可较小，因此可抑制台阶部分800的断裂。
图14中的(C)和图14中的(D)示出了当细微凹槽420的宽度Sa3大于划片刀300的厚度(切口宽度Sb)时的切割示例。具有倒锥形的凹槽部分的至少一部分包括大于切口宽度Sb的宽度Sa3。图14中的(C)示出了其中在细微凹槽420(第二凹槽部分)与划片刀之间不发生位置移位的理想切割操作。在这种情况下，如果细微凹槽的宽度大于两个凹槽的连接位置的切口宽度Sb，则不形成在凹槽170内延伸的台阶部分，相反，在凹槽的连接位置形成在凹槽170外延伸的台阶部分830。因此，划片刀300的末梢部分不接触台阶部分830，因此，来自划片刀300的力不传递至台阶部分830，从而抑制了台阶部分800的断裂。
如图14中的(D)所示，即使在划片刀300中发生了位置移位，如果位置移位的量等于或小于预定范围，则也由于形成了在凹槽170外延伸的台阶部分840，应力不从划片刀300通过台阶部分840施加至台阶部分800。即使位置移位量大于预定范围，由于与其中未形成具有倒锥形的细微凹槽部分的情况相比，台阶部分的宽度较小，台阶部分800的应力也减小。
能够抑制台阶部分的断裂的细微凹槽的形状不限于倒锥形。可使用其中底部扩大的其它形状。图15示出了根据当前实施例的具有其它形状的细微凹槽的截面。图15中的(A)所示的细微凹槽430包括：凹槽部分430A，其具有包括从开口宽度Sa1至深度D1的宽度Sa2(Sa1＞Sa2)倾斜的直线相对的侧表面的正锥形；以及宽度扩大部分430B，其连接至凹槽部分430A的下部，并且具有深度D2的球形侧表面。宽度扩大部分430B的沿着平行于基底的前表面的方向彼此面对的侧壁之间的最大直径Sa3大于Sa2。此外，具有正锥形的凹槽部分430A的深度D1大于划片带的粘合剂层进入的深度。
图15中的(B)所示的细微凹槽部分440包括：具有正锥形的凹槽部分430A，其包括从开口宽度Sa1至深度D1的宽度Sa2(Sa1＞Sa2)倾斜的直线相对侧表面；以及矩形宽度扩大部分440B，其连接至凹槽部分440A的下部，并且具有深度D2的大约直线侧表面。通过将图15中的(A)所示的宽度扩大部分430B的球形侧表面改变为直线形状获得宽度扩大部分440B。在这种情况下，宽度扩大部分440B的宽度Sa3是沿着平行于基底的前表面的方向彼此面对的侧壁之间的距离，并且该距离大于Sa2。此外，具有正锥形的凹槽部分440A的深度D1大于划片带的粘合剂层进入的深度。本文所示的宽度扩大部分的形状是示例，并且可使用宽度大于在细微凹槽的中间的宽度Sa2的任何形状作为宽度扩大部分的形状。宽度扩大部分可按照椭圆形或细颈瓶形形成。可优选地利用各向异性蚀刻或各向同性蚀刻形成图15中的(A)和(B)所示的细微凹槽430和440。
图16是示出根据本发明的实施例的半导体片制造方法的另一示例的流程图。图16是示出在批量生产工艺中执行包括图1所示的一系列制造工艺之前的预备(设计方法)的整个制造工艺的流程图。首先，半导体基底在试产工艺中根据图1所示的流程单独化(S300)。这里，不必完全单独化半导体基底，并且可将该工序提前至检查粘合剂层的剩余程度为最小的处理。然后，通过检查粘合剂层的剩余程度确定是否有问题(S310)。这里，优选地，粘合剂层不完全保留，但即使粘合剂层保留，如果剩余量在批量生产工艺中是可允许的，则可确定没有问题。此外，优选地，多个基底单独化，并且基于大量的结果确定是不是有问题。此外，当确定没有问题时，将该制造条件用作批量生产工艺中的制造条件(S330)。如果确定有问题，则改变制造条件(S320)。这里，制造条件表示在制造中影响粘合剂层的剩余的制造条件。
在S320中，制造条件改变，以使得剩余的粘合剂层减少。例如，在半导体基底的前表面侧上形成细微凹槽的正锥形改变为其中粘合剂层不容易剩余的形状。具体地说，具有正锥形的角改变为沿着凹槽的深度方向的缓角，即使在相同角度，正锥形也改变为具有更深的深度，或者半导体基底的表面上的开口的宽度改变为扩大。通过单独地或组合地执行改变，获得其中粘合剂层不容易剩余的形状。这样，改变影响形状(诸如光致抗蚀剂的形状)或蚀刻条件的至少一个因素，以获得上述形状。将正锥形的角改变为沿着凹槽的深度方向的缓角意味着通过半导体基底的前表面和形成正锥形的凹槽的侧表面形成的角减小。
在制造条件在S320中改变之后，半导体基底再次在试产工艺中单独化(S300)。然后，通过检查粘合剂层的剩余程度确定是否有问题(S310)。当有问题时，重复步骤S300至S320直至没有问题为止。当在S310中确定没有问题时，将该制造条件用作批量生产工艺中的制造条件(S330)。
在S300的初始处理中，半导体基底的前表面侧上的细微凹槽可为正锥形，或者可为不具有正锥形的细微凹槽，例如，竖直细微凹槽。也就是说，在S300的初始处理中，光致抗蚀剂的形状、蚀刻条件等可设为使得不形成正锥形。此外，在不具有正锥形的细微凹槽中，当剩余的粘合剂层不会导致问题时，甚至在批量生产工艺中也可使用不具有正锥形的细微凹槽，并且当剩余的粘合剂层导致问题时，可在S320中改变制造条件，以形成正锥形。
当采用图7中的(C)所示的形状作为细微凹槽的形状时，可确定粘合剂层是否比图7中的(C)中的深度D更深入地侵入，而不在S310中确定粘合剂层的剩余。此外，当粘合剂层这样深地侵入时，在S320中，可改变制造条件以形成其中粘合剂层不这样深地侵入的正锥形。这样，不管粘合剂层如何剩余(也就是说，即使粘合剂层不剩余)，通过形成其中粘合剂层不容易剩余的形状，甚至在制造变化或制造条件的改变中，粘合剂层也不容易剩余。
上文中，已经描述了本发明的优选实施例，但是本发明不限于特定实施例，而是可包括在权利要求中公开的本发明的精神范围内的各种修改和改变。
例如，后表面侧上的凹槽170可形成为具有到达前表面侧上的细微凹槽附近的深度，但不与前表面侧上的细微凹槽连通。也就是说，在图3中的(F)所示的后表面侧上形成凹槽170的处理中，半导体基底的厚度的一部分可保留，以在后表面侧上形成凹槽170。在这种情况下，在后续工艺中，通过将诸如张应力或弯曲应力的应力施加至半导体基底，可划分其剩余部分以划分半导体基底。在该半导体片制造方法中，相似地，通过提供如图8中的(A)所示的倒锥形，当施加应力以划分剩余部分时，仅容易划分在前表面侧上的细微凹槽与后表面侧上的凹槽170之间剩余的厚度部分，并且抑制了裂纹的无意扩大。结果，抑制了半导体片的断裂。
此外，在本发明的优选实施例中，示出了其中基底的前表面上的开口宽度Sa1比后表面侧上的凹槽170的宽度更窄的示例。这是优选的实施例，这是由于获得的半导体片的数量相对于按原样使用凹槽170的宽度的全划片方法有所增加。另一方面，从抑制前表面侧上的细微凹槽中剩余的粘合剂层的观点来看，基底的前表面上的开口宽度Sa1的宽度与后表面侧上的凹槽170的宽度之间的关系是任意的。在这种情况下，宽度可相同，或者凹槽170的宽度可较窄。
此外，作为在后表面侧上形成凹槽170旋转切割构件的末梢形状，沿着旋转方向观看的末梢的横截面可为半圆形或锥形，而非矩形形状。此外，作为在后表面侧上形成凹槽170的切割构件，可使用除在旋转的同时与基底接触的切割构件以外的切割构件，诸如激光器设备。也就是说，可通过激光处理形成后表面侧上的凹槽170。
此外，作为本发明的前表面侧上的细微凹槽的应用示例，可通过从半导体基底的后表面执行研磨直至到达半导体基底的前表面侧上的细微凹槽来划分半导体基底，而非在后表面侧上形成凹槽170。此外，可通过以下步骤来划分半导体基底，所述步骤即：在到达半导体基底的前表面侧上的细微凹槽之前执行研磨直至中间部分；以及随后通过向半导体基底施加诸如张应力或弯曲应力的应力来划分剩余部分。此外，本发明的制造方法可应用于其中从不包括半导体的、由由玻璃、聚合物等制成的基底单独化对应的装置的情况。
工业应用
本发明的半导体片制造方法应用于用于划分(单独化)诸如其上形成有多个半导体器件的半导体晶圆的类似基底的构件的方法，以制造对应的半导体片(半导体芯片)。不特别限制形成在基底上的半导体器件，并且其可包括发光器件、有源器件、无源器件等。在优选实施例中，本发明的制造方法应用于从基底提取包括发光器件的半导体片的方法，其中发光器件可为例如表面发射半导体激光器、发光二极管或发光晶闸管。
已经参照特定实施例详细描述了本发明，但是本领域技术人员应该清楚，可在不脱离本发明的范围的情况下作出各种改变或修改。本发明基于于2013年7月1日提交的日本专利申请No.2013-137829、于2014年5月27日提交的日本专利申请No.2014-108981、于2014年5月27日提交的日本专利申请No.2014-108982以及于2014年5月27日提交的日本专利申请No.2014-108983，上述申请的内容以引用方式并入本文中。
参考标号列表：
100：发光器件
120：切割区(划片槽)
130：抗蚀剂图案
140：细微凹槽
160：划片带
162：带基材料
164：粘合剂层
170：凹槽
190：膨胀带
210：半导体片
300：划片刀
400、410、420、430、440：根据当前实施例的细微凹槽
402、404、412、414、412a、414a：侧表面
500、510：根据比较例的细微凹槽
502、504、512、514：侧表面
600、700、750：光致抗蚀剂
610、710、760：开口
620、740：细微凹槽
720、770：第一凹槽部分
730、780：保护膜
752：第一光致抗蚀剂部分
754：第二光致抗蚀剂部分
790：第二凹槽部分
800：台阶部分
810：台阶

Claims (13)

1.一种半导体片制造方法，包括：
在包括宽度从基底的前表面朝其后表面逐渐变窄的第一凹槽部分的前表面侧上形成凹槽的处理；
在形成前表面侧上的凹槽之后将具有粘合剂层的保持构件附着至前表面上的处理；
通过旋转切割构件从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面上的凹槽的宽度的后表面侧上的凹槽的处理；以及
在形成后表面侧上的凹槽之后从前表面分离保持构件的处理；
其中，前表面侧上的凹槽包括从第一凹槽部分的最下部朝着基底的后表面延伸并且宽度不比最下部的宽度更窄的第二凹槽部分；
其中，通过各向异性干蚀刻形成前表面侧上的凹槽；以及
其中，在形成前表面侧上的凹槽的同时，各向异性干蚀刻的强度从其中前表面侧上的凹槽的宽度从基底的前表面朝着其后表面逐渐变窄的第一强度改变为与第一强度相比沿着凹槽的侧壁方向或向下的方向具有强蚀刻强度的第二强度，以在前表面侧上形成凹槽。
2.根据权利要求1所述的半导体片制造方法，
其中，第一凹槽部分具有其中粘合剂层在当保持构件附着于前表面上时的时间点不进入第二凹槽部分的深度。
3.根据权利要求1或2所述的半导体片制造方法，
其中，第一凹槽部分具有其中在通过旋转切割构件形成后表面侧上的凹槽之后粘合剂层不进入第二凹槽部分的深度。
4.根据权利要求1或2所述的半导体片制造方法，
其中，基底由于其前表面侧上的台式形状的元件而具有凸出部分和凹进部分，
前表面侧上的凹槽的至少一部分设置在凹进部分中，
粘合剂层具有跟随设置在凹进部分中的前表面侧上的凹槽的入口部分的厚度，并且被附着以跟随入口部分，并且
第一凹槽部分具有其中被附着以跟随入口部分的粘合剂层不进入第二凹槽部分的深度。
5.根据权利要求1或2所述的半导体片制造方法，
其中，在假设整个第一凹槽部分形成有最下部的宽度的构造中，第一凹槽部分的最下部的宽度具有比粘合剂层进入的深度更窄的宽度。
6.根据权利要求2所述的半导体片制造方法，
其中，当执行该半导体片制造方法时，当粘合剂层在保持构件与前表面分离之后剩余时，并且当将制造方法应用于不同的基底时，形成在不同的基底上的第一凹槽部分的形状改变并且形成为其中粘合剂层不容易保留的形状。
7.根据权利要求1所述的半导体片制造方法，
其中，当执行该半导体片制造方法时，当粘合剂层进入第二凹槽部分时，并且当将制造方法应用于不同的基底时，形成在不同的基底上的第一凹槽部分的形状改变并且形成为其中不容易剩余粘合剂层的形状。
8.根据权利要求6所述的半导体片制造方法，
其中，当将制造方法应用于不同的基底时，改变和形成第一凹槽部分的深度、基底的前表面上的第一凹槽部分的开口宽度和其中第一凹槽部分的宽度逐渐变窄的角度中的至少一个。
9.根据权利要求1所述的半导体片制造方法，
其中，在形成前表面侧上的凹槽的同时，包括在用于各向异性干蚀刻的蚀刻气体中的保护膜形成气体的流率从其中前表面侧上的凹槽的宽度从基底的前表面朝着其后表面逐渐变窄的第一流率改变为小于第一流率的第二流率，以在前表面侧上形成凹槽。
10.根据权利要求1所述的半导体片制造方法，
其中，在形成前表面侧上的凹槽的同时，包括在用于各向异性干蚀刻的蚀刻气体中的用于蚀刻的气体的流率从其中前表面侧上的凹槽的宽度从基底的前表面朝其后表面逐渐变窄的第一流率改变为大于第一流率的第二流率，以在前表面侧上形成凹槽。
11.根据权利要求1所述的半导体片制造方法，
其中，当执行该半导体片制造方法时，当粘合剂层在保持构件与前表面分离之后剩余时，以及当将制造方法应用于不同的基底时，各向异性干蚀刻的条件改变，以使得第一凹槽部分的形状变为其中与基底中的第一凹槽部分的形状相比粘合剂层不容易剩余的形状，以在不同的基底上形成第一凹槽部分。
12.一种半导体片制造方法，包括：
从基底的前表面在前表面侧上形成凹槽的处理；
将具有粘合剂层的保持构件附着于其上形成有前表面侧上的凹槽的前表面上的处理；
通过旋转切割构件从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面侧上的凹槽的宽度的后表面侧上的凹槽的处理；以及
在形成后表面侧上的凹槽之后从前表面分离保持构件的处理，
其中，当执行该制造方法时，当粘合剂层在基底上剩余时，以及当将制造方法应用于除所述基底之外的不同的基底时，形成在不同的基底上的第一凹槽部分的形状改变为其中粘合剂层不容易剩余的形状，以形成在不同的基底上；
其中，前表面侧上的凹槽包括从第一凹槽部分的最下部朝着基底的后表面延伸并且宽度不比最下部的宽度更窄的第二凹槽部分；
其中，通过各向异性干蚀刻形成前表面侧上的凹槽；以及
其中，在形成前表面侧上的凹槽的同时，各向异性干蚀刻的强度从其中前表面侧上的凹槽的宽度从基底的前表面朝着其后表面逐渐变窄的第一强度改变为与第一强度相比沿着凹槽的侧壁方向或向下的方向具有强蚀刻强度的第二强度，以在前表面侧上形成凹槽。
13.一种半导体片制造方法，包括：
通过各向异性干蚀刻从基底的前表面朝其后表面在前表面侧上形成凹槽的处理；
将具有粘合剂层的保持构件附着于其上形成有前表面侧上的凹槽的前表面上的处理；
从基底的后表面侧沿着前表面侧上的凹槽形成宽度大于前表面侧上的凹槽的宽度的后表面侧上的凹槽的处理；以及
在形成后表面侧上的凹槽之后从前表面分离保持构件的处理，
其中，当执行该制造方法时，当粘合剂层在基底上剩余时，并且当将制造方法应用于除所述基底之外的不同基底时，各向异性干蚀刻的条件改变，以使得第一凹槽部分的形状变成其中与基底中的第一凹槽部分的形状相比粘合剂层不容易剩余的形状，以在不同的基底上形成第一凹槽部分；
其中，前表面侧上的凹槽包括从第一凹槽部分的最下部朝着基底的后表面延伸并且宽度不比最下部的宽度更窄的第二凹槽部分；
其中，通过各向异性干蚀刻形成前表面侧上的凹槽；以及
其中，在形成前表面侧上的凹槽的同时，各向异性干蚀刻的强度从其中前表面侧上的凹槽的宽度从基底的前表面朝着其后表面逐渐变窄的第一强度改变为与第一强度相比沿着凹槽的侧壁方向或向下的方向具有强蚀刻强度的第二强度，以在前表面侧上形成凹槽。
CN201480034349.5A 2013-07-01 2014-06-26 半导体片制造方法、包括半导体片的电路板和成像设备 Active CN105340064B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2013-137829 2013-07-01
JP2013137829 2013-07-01
JP2014108983A JP5637331B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014108981A JP5637329B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014-108983 2014-05-27
JP2014-108981 2014-05-27
JP2014-108982 2014-05-27
JP2014108982A JP5637330B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
PCT/JP2014/067015 WO2015002064A1 (ja) 2013-07-01 2014-06-26 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Publications (2)

Publication Number Publication Date
CN105340064A CN105340064A (zh) 2016-02-17
CN105340064B true CN105340064B (zh) 2018-04-03

Family

ID=52145626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480034349.5A Active CN105340064B (zh) 2013-07-01 2014-06-26 半导体片制造方法、包括半导体片的电路板和成像设备

Country Status (6)

Country Link
US (2) US9455173B2 (zh)
EP (1) EP3018702A4 (zh)
JP (4) JP5637330B1 (zh)
KR (1) KR20160026860A (zh)
CN (1) CN105340064B (zh)
WO (1) WO2015002064A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637333B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
JP6438791B2 (ja) * 2015-02-06 2018-12-19 リンテック株式会社 半導体装置の製造方法
KR102194727B1 (ko) 2015-04-29 2020-12-23 삼성전기주식회사 인덕터
JP6561651B2 (ja) * 2015-07-17 2019-08-21 富士ゼロックス株式会社 半導体素子、基板装置、露光装置、画像形成装置、半導体素子の製造方法、及び基板装置の製造方法
JP6579981B2 (ja) * 2016-03-11 2019-09-25 三菱電機株式会社 半導体ウエハおよびその製造方法
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP2018006591A (ja) * 2016-07-04 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
JP6862045B2 (ja) * 2017-01-13 2021-04-21 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6766758B2 (ja) 2017-06-15 2020-10-14 株式会社デンソー 半導体装置およびその製造方法
CN107393817A (zh) * 2017-07-25 2017-11-24 江苏长电科技股份有限公司 一种芯片结构及其制造方法
JP7157301B2 (ja) * 2017-11-06 2022-10-20 株式会社東京精密 ウェーハの加工方法
KR20210006565A (ko) 2019-07-08 2021-01-19 삼성전자주식회사 플라즈마 다이싱 방법
JP7382265B2 (ja) * 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法
US11728312B2 (en) * 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489186A (zh) * 2002-09-02 2004-04-14 �¹������ҵ��ʽ���� 半导体芯片及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199395A (ja) * 1984-10-22 1986-05-17 Toshiba Corp 半導体レ−ザの製造方法
JPS61267343A (ja) 1985-05-22 1986-11-26 Mitsubishi Electric Corp 半導体装置の製造方法
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
JPH0410554A (ja) 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5273615A (en) * 1992-04-06 1993-12-28 Motorola, Inc. Apparatus and method for handling fragile semiconductor wafers
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
SG67365A1 (en) * 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
JPH09320996A (ja) 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP4170165B2 (ja) * 2003-06-30 2008-10-22 Ｔｄｋ株式会社 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法
JP5010800B2 (ja) * 2004-03-26 2012-08-29 リンテック株式会社 半導体デバイスの製造方法及びダイシング用粘着テープ
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法
US7622365B2 (en) 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
JP5556657B2 (ja) * 2008-05-14 2014-07-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5033737B2 (ja) * 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
JP5640051B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2011018669A (ja) 2009-07-07 2011-01-27 Nitto Denko Corp 半導体ウェハダイシング用粘着シート及び該粘着シートを用いる半導体ウェハのダイシング方法
JP5471256B2 (ja) * 2009-09-30 2014-04-16 日本電気株式会社 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
JP5534896B2 (ja) * 2010-03-30 2014-07-02 古河電気工業株式会社 帯電防止性半導体加工用粘着テープ
JP5509057B2 (ja) * 2010-12-20 2014-06-04 パナソニック株式会社 半導体チップの製造方法
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489186A (zh) * 2002-09-02 2004-04-14 �¹������ҵ��ʽ���� 半导体芯片及其制造方法

Also Published As

Publication number Publication date
US20160211180A1 (en) 2016-07-21
JP2015029058A (ja) 2015-02-12
KR20160026860A (ko) 2016-03-09
US9673080B2 (en) 2017-06-06
JP2015029059A (ja) 2015-02-12
JP2015039015A (ja) 2015-02-26
US20160042997A1 (en) 2016-02-11
WO2015002064A1 (ja) 2015-01-08
JP5637331B1 (ja) 2014-12-10
JP2015029060A (ja) 2015-02-12
US9455173B2 (en) 2016-09-27
CN105340064A (zh) 2016-02-17
EP3018702A4 (en) 2017-06-21
JP5664820B1 (ja) 2015-02-04
JP5637329B1 (ja) 2014-12-10
JP5637330B1 (ja) 2014-12-10
EP3018702A1 (en) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105340064B (zh) 半导体片制造方法、包括半导体片的电路板和成像设备
CN105340065B (zh) 半导体件制造方法、含有半导体件的电路板和电子设备、基板切割方法
JP5862733B1 (ja) 半導体片の製造方法
KR102024697B1 (ko) 반도체편의 제조 방법
WO2006019180A1 (en) Method for fabrication of semiconductor light-emitting device and the device fabricated by the method
JP6217529B2 (ja) 半導体片の製造方法
KR101088392B1 (ko) 발광소자 칩 및 이의 제조방법
JP5884935B1 (ja) 半導体片の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo

Patentee before: Fuji Xerox Co.,Ltd.

CP01 Change in the name or title of a patent holder