KR102024697B1 - 반도체편의 제조 방법 - Google Patents

반도체편의 제조 방법 Download PDF

Info

Publication number
KR102024697B1
KR102024697B1 KR1020150154237A KR20150154237A KR102024697B1 KR 102024697 B1 KR102024697 B1 KR 102024697B1 KR 1020150154237 A KR1020150154237 A KR 1020150154237A KR 20150154237 A KR20150154237 A KR 20150154237A KR 102024697 B1 KR102024697 B1 KR 102024697B1
Authority
KR
South Korea
Prior art keywords
groove
surface side
width
shape
fine
Prior art date
Application number
KR1020150154237A
Other languages
English (en)
Other versions
KR20160054415A (ko
Inventor
무츠야 다카하시
슈이치 야마다
미치아키 무라타
Original Assignee
후지제롯쿠스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지제롯쿠스 가부시끼가이샤 filed Critical 후지제롯쿠스 가부시끼가이샤
Publication of KR20160054415A publication Critical patent/KR20160054415A/ko
Application granted granted Critical
Publication of KR102024697B1 publication Critical patent/KR102024697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Inorganic Chemistry (AREA)

Abstract

기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 갖고, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부하는 공정과,
상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 기판을 박화하는 공정과,
상기 박화 후에 상기 표면과 상기 유지 부재를 박리하는 공정
을 구비하는 반도체편의 제조 방법.

Description

반도체편의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR PIECE}
본 발명은, 반도체편(半導體片)의 제조 방법에 관한 것이다.
사파이어 기판의 표면측으로부터 제1 홈을 제1 블레이드로 형성하고, 그 후, 이면측으로부터 제1 홈보다 넓고 깊은 제2 홈을 제2 블레이드로 형성함으로써, 1매의 기판으로부터 취득할 수 있는 칩 수를 줄이지 않고 수율을 향상시키는 것이 가능한 다이싱 방법이 제안되어 있다(특허문헌 1). 또한, 웨이퍼 표면으로부터 웨이퍼의 도중까지 레이저로 홈을 형성하고, 그 후, 웨이퍼 이면으로부터 레이저에 의한 홈에 도달하는 위치까지 블레이드로 절삭 가공함으로써, 웨이퍼에 형성 가능한 반도체 소자의 수량을 증가시키는 방법이 제안되어 있다(특허문헌 2).
일본국 특개2003-124151호 공보 일본국 특개2009-88252호 공보
본 발명은, 반도체 기판의 표면에의 점착층의 잔존 억제와 반도체편의 파손 억제를 양립하기 쉬운 반도체편의 제조 방법을 제공하는 것을 목적으로 한다.
(1) 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 가지며, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부(貼付)하는 공정과,
상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 기판을 박화(薄化)하는 공정과,
상기 박화 후에 상기 표면과 상기 유지 부재를 박리하는 공정
을 구비하는 반도체편의 제조 방법.
(2) 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 가지며, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부하는 공정과,
상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 표면측의 홈을 향해 회전하는 절삭 부재로 이면측의 홈을 형성하는 공정과,
상기 이면측의 홈을 형성 후에 상기 표면과 상기 유지 부재를 박리하는 공정
을 구비하는 반도체편의 제조 방법.
(3) 상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 에칭 강도의 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 제1 유량으로부터, 당해 보호막 형성용의 가스의 유량을 정지하지 않는 범위에서 당해 제1 유량보다 적은 제2 유량으로 전환해서, 상기 표면측의 홈을 형성하는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.
(4) 상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 에칭 강도의 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 에칭용의 가스의 유량을, 제1 유량으로부터, 당해 제1 유량보다 많은 제2 유량으로 전환해서, 상기 표면측의 홈을 형성하는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.
(5) 상기 제2 홈 부분은, 상기 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고 아래쪽으로 연장되는 형상을 갖는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.
(6) 상기 제1 홈 부분의 깊이는, 상기 점착층이 침입하는 깊이보다 깊고,
상기 제2 홈 부분은, 상기 제1 홈 부분의 최하부의 폭보다 아래쪽을 향해 폭이 넓어지는 형상을 갖는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.
상기 (1) 및 (2)에 따르면, 단일한 에칭 조건에서 표면측의 홈을 형성하는 경우와 비교해, 반도체 기판의 표면에의 점착층의 잔존 억제와 반도체편의 파손 억제를 양립하기 쉽다.
상기 (3) 및 (4)에 따르면, 표면측의 홈의 형성 도중에 가스의 유량을 전환하지 않는 경우와 비교해, 반도체 기판의 표면에의 점착층의 잔존 억제와 반도체편의 파손 억제를 양립하기 쉽다.
상기 (5)에 따르면, 제2 홈 부분에 점착층이 침입했을 경우에, 제1 홈 부분의 최하부의 폭보다 넓은 폭의 제2 홈 부분을 갖는 구성과 비교해, 반도체 기판의 표면에의 점착층의 잔존을 억제할 수 있다.
상기 (6)에 따르면, 홈의 폭이 홈의 바닥에 이르기까지 서서히 좁아지는 형상의 표면측의 홈인 경우와 비교해서, 개편화(個片化)했을 경우의 반도체편의 이면의 면적을 작게 할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체편의 제조 공정의 일례를 나타내는 플로.
도 2는 본 발명의 실시예에 따른 반도체편의 제조 공정에 있어서의 반도체 기판의 모식적인 단면도.
도 3은 본 발명의 실시예에 따른 반도체편의 제조 공정에 있어서의 반도체 기판의 모식적인 단면도.
도 4는 회로 형성 완료 시의 반도체 기판(웨이퍼)의 개략적인 평면도.
도 5는 다이싱 블레이드에 의한 하프 다이싱의 상세를 설명하는 단면도.
도 6은 다이싱용 테이프를 기판 표면으로부터 박리할 때의 점착층의 잔존을 설명하는 단면도.
도 7은 본 발명의 실시예에 따른 미세 홈이며, 도 7의 (A), (B)는 제1 미세 홈의 형상을 나타내는 단면도, 도 7의 (C), (D)는 제2 미세 홈의 형상을 나타내는 단면도.
도 8은 비교예의 미세 홈이며, 도 8의 (A), (B)는 역(逆) 테이퍼 형상의 미세 홈을 나타내는 단면도, 도 8의 (C), (D)는 수직 형상의 미세 홈을 나타내는 단면도.
도 9는 다른 비교예의 미세 홈이며, 도 9의 (A)는 순(順) 테이퍼 형상뿐인 미세 홈을 나타내는 단면도, 도 9의 (B), (C)는 순 테이퍼 형상과 수직 형상으로 구성된 미세 홈을 나타내는 단면도.
도 10은 본 발명의 실시에 따른 미세 홈의 제조 방법을 설명하는 개략 공정 단면도.
도 11의 (A)는 반도체칩에 형성되는 단차부를 나타내는 단면도, 도 11의 (B)는 다이싱 블레이드에 의한 절단 시에 단차부에 인가되는 하중을 설명하는 도면, 도 11의 (C)는 단차부의 파손을 설명하는 도면.
본 발명의 반도체편의 제조 방법은, 예를 들면 복수의 반도체 소자가 형성된 반도체 웨이퍼 등의 기판 형상의 부재를 분할(개편화)해서 개개의 반도체편(반도체칩)을 제조하는 방법에 적용된다. 기판 상에 형성되는 반도체 소자는 특별히 제한되는 것은 아니며, 발광 소자, 능동 소자, 수동 소자 등을 포함할 수 있다. 바람직한 태양에서는, 본 발명의 제조 방법은 발광 소자를 포함하는 반도체편을 기판으로부터 취출하는 방법에 적용되며, 발광 소자는, 예를 들면 면발광형 반도체 레이저, 발광 다이오드, 발광 사이리스터일 수 있다. 1개의 반도체편은 단일한 발광 소자를 포함하는 것이어도 되고, 복수의 발광 소자가 어레이 형상으로 배치된 것이어도 되며, 또한 1개의 반도체편은 그러한 1개 또는 복수의 발광 소자를 구동시키는 구동 회로를 포함할 수도 있다. 또한, 기판은, 예를 들면 실리콘, SiC, 화합물 반도체, 사파이어 등으로 구성되는 기판일 수 있지만, 이들로 한정되지 않으며 적어도 반도체를 포함하는 기판(이하, 총칭해서 반도체 기판이라 함)이면 다른 재료의 기판이어도 된다. 또, 바람직한 태양에서는, 면발광형 반도체 레이저나 발광 다이오드 등의 발광 소자가 형성되는 GaAs 등의 Ⅲ-Ⅴ족 화합물 반도체 기판이다.
이하의 설명에서는, 복수의 발광 소자가 반도체 기판 상에 형성되고, 당해 반도체 기판으로부터 개개의 반도체편(반도체칩)을 취출하는 방법에 대해 도면을 참조해서 설명한다. 또, 도면의 스케일이나 형상은 발명의 특징을 알기 쉽게 하기 위해 강조하고 있으며, 반드시 실제 디바이스의 스케일이나 형상과 동일하지 않은 것에 유의해야 한다.
[실시예]
도 1은 본 발명의 실시예에 따른 반도체편의 제조 공정의 일례를 나타내는 플로이다. 동 도면에 나타내는 바와 같이, 본 실시예의 반도체편의 제조 방법은, 발광 소자를 형성하는 공정(S100), 레지스트 패턴을 형성하는 공정(S102), 반도체 기판의 표면에 미세 홈을 형성하는 공정(S104), 레지스트 패턴을 박리하는 공정(S106), 반도체 기판의 표면에 다이싱용 테이프를 첩부하는 공정(S108), 반도체 기판의 이면으로부터 하프 다이싱을 하는 공정(S110), 다이싱용 테이프에 자외선(UV)을 조사하고, 반도체 기판의 이면에 익스팬딩용 테이프를 첩부하는 공정(S112), 다이싱용 테이프를 박리하고, 익스팬딩용 테이프에 자외선을 조사하는 공정(S114), 반도체편(반도체칩)을 피킹하고, 회로 기판 등에 다이 마운팅하는 공정(S116)을 포함한다. 도 2의 (A) 내지 (D), 및 도 3의 (A) 내지 (E)에 나타내는 반도체 기판의 단면도는 각각 스텝 S100 내지 S116의 각 공정에 대응해 있다.
발광 소자를 형성하는 공정(S100)에서는, 도 2의 (A)에 나타내는 바와 같이, GaAs 등의 반도체 기판(W)의 표면에 복수의 발광 소자(100)가 형성된다. 발광 소자(100)는, 예를 들면 면발광형 반도체 레이저, 발광 다이오드, 발광 사이리스터 등이다. 또, 도면에는 발광 소자(100)로서 1개의 영역을 나타내고 있지만, 1개의 발광 소자(100)는 개편화된 1개의 반도체편에 함유되는 소자를 예시하고 있으며, 1개의 발광 소자(100)의 영역에는 1개의 발광 소자뿐만 아니라 복수의 발광 소자나 그 밖의 회로 소자가 포함될 수 있는 것에 유의해야 한다.
도 4는 발광 소자의 형성 공정이 완료되었을 때의 반도체 기판(W)의 일례를 나타내는 평면도이다. 도면에는 편의상 중앙 부분의 발광 소자(100)만이 예시되어 있다. 반도체 기판(W)의 표면에는 복수의 발광 소자(100)가 행렬 방향으로 어레이 형상으로 형성되어 있다. 1개의 발광 소자(100)의 평면적인 영역은 대략 직사각형 형상이며, 각 발광 소자(100)는 일정 간격(S)을 갖는 스크라이빙 라인 등으로 규정되는 절단 영역(120)에 의해 격자 형상으로 이간되어 있다.
발광 소자의 형성이 완료되면, 다음으로 반도체 기판(W)의 표면에 레지스트 패턴이 형성된다(S102). 도 2의 (B)에 나타내는 바와 같이, 레지스트 패턴(130)은 반도체 기판(W)의 표면의 스크라이빙 라인 등으로 규정되는 절단 영역(120)이 노출되도록 가공된다. 레지스트 패턴(130)의 가공은 포토리소그래피 공정에 의해 행해진다.
다음으로, 반도체 기판(W)의 표면에 미세한 홈이 형성된다(S104). 도 2의 (C)에 나타내는 바와 같이, 레지스트 패턴(130)을 마스크로 이용해 반도체 기판(W)의 표면에 일정한 깊이의 미세한 홈(이하, 편의상 미세 홈 또는 표면측의 홈이라 함)(140)이 형성된다. 이러한 홈은, 예를 들면 드라이 에칭에 의해 형성할 수 있으며, 바람직하게는 이방성 드라이 에칭인 이방성 플라스마 에칭(리액티브 이온 에칭)에 의해 형성된다. 미세 홈(140)의 폭(Sa)은 레지스트 패턴(130)에 형성된 개구의 폭과 거의 동등하며, 미세 홈(140)의 폭(Sa)은 예를 들면 수 ㎛ 내지 수 십 ㎛이다. 바람직하게는 폭(Sa)은 약 3㎛ 내지 약 15㎛이다. 또한, 그 깊이는, 예를 들면 약 10㎛ 내지 100㎛ 정도이며, 적어도 발광 소자 등의 기능 소자가 형성되는 깊이보다 깊게 형성된다. 바람직하게는 미세 홈(140)의 깊이는 약 30㎛ 내지 약 80㎛이다. 미세 홈(140)을 일반적인 다이싱 블레이드에 의해 형성했을 경우에는, 절단 영역(120)의 간격(S)이 다이싱 블레이드 자체의 홈 폭 및 치핑량을 고려한 마진 폭의 합계로서 40 내지 80㎛ 정도로 커진다. 한편, 미세 홈(140)을 반도체 프로세스로 형성했을 경우에는, 홈 폭 자체가 좁을 뿐만 아니라 절단을 위한 마진 폭도 다이싱 블레이드를 사용했을 경우의 마진 폭보다 좁게 하는 것이 가능해지며, 환언하면 절단 영역(120)의 간격(S)을 작게 할 수 있고, 이 때문에, 발광 소자를 웨이퍼 상에 고밀도로 배치해서 반도체편의 취득 수를 증가시킬 수 있다. 또, 본 실시예에 있어서의 「표면측」이란 발광 소자 등의 기능 소자가 형성되는 면측을 말하며, 「이면측」이란 「표면측」과는 반대의 면측을 말한다.
다음으로, 레지스트 패턴을 박리한다(S106). 도 2의 (D)에 나타내는 바와 같이, 레지스트 패턴(130)을 반도체 기판의 표면으로부터 박리하면, 표면에는 절단 영역(120)을 따라 형성된 미세 홈(140)이 노출된다. 또, 미세 홈(140)의 형상의 상세에 대해서는 후술한다.
다음으로, 자외선 경화형의 다이싱용 테이프를 첩부한다(S108). 도 3의 (A)에 나타내는 바와 같이, 발광 소자측에 점착층을 갖는 다이싱용 테이프(160)가 첩부된다. 다음으로, 기판 이면측으로부터 다이싱 블레이드에 의해 미세 홈(140)을 따라 하프 다이싱이 행해진다(S110). 다이싱 블레이드의 위치 결정은, 기판 이면측에 적외선 카메라를 배치해 기판을 투과해서 간접적으로 미세 홈(140)을 검지하는 방법이나, 기판 표면측에 카메라를 배치해 직접 미세 홈(140)의 위치를 검지하는 방법이나, 그 밖의 공지의 방법을 이용할 수 있다. 이러한 위치 결정에 의해서, 도 3의 (B)에 나타내는 바와 같이 다이싱 블레이드에 의해 하프 다이싱이 행해져 반도체 기판의 이면측에 홈(170)이 형성된다. 홈(170)은 반도체 기판의 표면에 형성된 미세 홈(140)에 도달하는 깊이를 갖는다. 여기에서, 미세 홈(140)은 다이싱 블레이드에 의한 이면측에 홈(170)보다 좁은 폭으로 형성되어 있지만, 이것은, 미세 홈(140)을 이면측의 홈(170)보다 좁은 폭으로 형성하면, 다이싱 블레이드만으로 반도체 기판을 절단하는 경우와 비교해, 1매의 웨이퍼로부터 취득할 수 있는 반도체편의 수를 늘릴 수 있기 때문이다. 또, 도 2의 (C)에 나타내는 수 ㎛ 내지 수 십 ㎛ 정도의 미세 홈을 반도체 기판의 표면으로부터 이면에 이르기까지 형성할 수 있으면, 애초에 다이싱 블레이드를 이용해 이면측의 홈을 형성할 필요는 없지만, 그러한 깊이의 미세 홈을 형성하는 것은 용이하지 않다. 따라서, 도 3의 (B)에 나타내는 바와 같이, 다이싱 블레이드에 의한 이면으로부터의 하프 다이싱을 조합하고 있다.
다음으로, 다이싱용 테이프에 자외선(UV)을 조사하고, 또한 익스팬딩용 테이프를 첩부한다(S112). 도 3의 (C)에 나타내는 바와 같이 다이싱용 테이프(160)에 자외선(180)이 조사되어 그 점착층이 경화된다. 그 후, 반도체 기판의 이면에 익스팬딩용 테이프(190)가 첩부된다.
다음으로, 다이싱용 테이프를 박리하고, 익스팬딩용 테이프에 자외선을 조사한다(S114). 도 3의 (D)에 나타내는 바와 같이, 다이싱용 테이프(160)가 반도체 기판의 표면으로부터 박리된다. 또한, 기판 이면의 익스팬딩용 테이프(190)에 자외선(200)이 조사되어 그 점착층이 경화된다. 익스팬딩용 테이프(190)는 기재에 신축성을 가지며, 다이싱 후에 개편화한 반도체편의 픽업이 용이해지도록 테이프를 늘려 발광 소자의 간격을 확장한다.
다음으로, 개편화된 반도체편의 피킹 및 다이 마운팅을 행한다(S116). 도 3의 (E)에 나타내는 바와 같이, 익스팬딩용 테이프(190)로부터 피킹된 반도체편(210)이 접착제나 솔더 등의 도전성 페이스트 등의 고정 부재(220)를 개재해서 회로 기판(230) 위에 실장(實裝)된다.
다음으로, 다이싱 블레이드에 의한 하프 다이싱의 상세에 대해 설명한다. 도 5는 도 3의 (B)에 나타내는 다이싱 블레이드에 의한 하프 다이싱을 했을 때의 확대된 단면도를 상하 반전한 상태를 나타내고 있다. 또, 도 3은 기판 표면에 형성된 발광 소자(100)를 강조해서 표시했지만, 도 5는 기판 표면에 발광 소자를 명시하고 있지 않되, 발광 소자는 도 3일 때와 마찬가지로 기판 표면에 형성되어 있는 것으로 한다.
도 5에 나타내는 바와 같이, 다이싱 블레이드(300)는 미세 홈(140)을 따라 회전하면서 반도체 기판(W)을 이면으로부터 절삭해서 반도체 기판(W) 내에 홈(170)을 형성한다. 다이싱 블레이드(300)는, 예를 들면 원반 형상의 절삭 부재이며, 여기에서는 선단부가 일정한 두께를 갖는 예가 나타나 있지만, 선단부가 끝이 가늘어지는 바와 같은 다이싱 블레이드여도 된다. 다이싱 블레이드(300)에 의해 형성된 홈(170)(커프 폭)은 다이싱 블레이드(300)의 두께와 거의 동등한 폭을 가지며, 당해 홈(170)은 미세 홈(140)에 통하는 깊이로 가공된다. 또, 다이싱 블레이드(300)는 반도체 기판(W)의 외측에서 반도체 기판(W)의 이면과 평행한 방향의 위치 맞춤이 이루어진다. 또한, 반도체 기판(W)의 이면과 수직인 방향(Y)으로 소정량만큼 이동됨으로써, 홈(170)과 미세 홈(140)의 접속부에 형성되는 단차에 의해 형성되는 단차부(800)가, Y 방향으로 원하는 두께(T)를 갖도록 반도체 기판(W)의 두께 방향의 위치 맞춤이 이루어진다. 그리고, 반도체 기판(W)의 외측에서 위치 맞춤이 이루어진 후, 다이싱 블레이드(300)를 회전시킨 상태에서, 다이싱 블레이드(300) 또는 반도체 기판(W)의 적어도 한쪽을, 반도체 기판(W)의 이면과 평행한 방향으로 이동시킴으로써, 반도체 기판(W)에 홈(170)을 형성한다. 또, 단차부(800)는, 홈(170)과 미세 홈(140)의 접속부에 형성되는 단차와 반도체 기판(W)의 표면 사이의 부분이지만, 환언하면 홈(170)의 폭과 미세 홈(140)의 폭의 차에 의해 형성되는 단차 형상의 부분이다.
다이싱 블레이드(300)에 의한 하프 다이싱이 행해질 때, 기판 표면에는 다이싱용 테이프(160)가 첩부된다. 다이싱용 테이프(160)는 테이프 기재(162)와 그 위에 적층된 점착층(164)을 포함한다. 점착층(164)은 자외선 경화형 수지로 구성되며, 자외선이 조사되는 전까지는 일정한 점도 또는 점성을 갖고, 자외선이 조사되면 경화되어 그 점착성이 소실되는 성질을 갖는다. 이 때문에, 다이싱용 테이프(160)가 첩부되었을 때, 점착층(164)은 미세 홈(140)을 포함하는 기판 표면에 접착되며 다이싱 후에 반도체편이 이탈하지 않도록 이들을 유지한다.
도 5의 절단 라인(A2)에 있어서, 반도체 기판(W)의 절삭 중, 다이싱 블레이드(300)의 회전이나 다이싱 블레이드(300)와 반도체 기판(W)의 상대적인 이동 등에 의해, 홈(170)의 내벽을 통해 반도체 기판(W)에 진동(B) 및 절삭 압력(P)이 인가된다. 절삭 압력(P)에 의해 반도체 기판(W)이 Y 방향으로 압압되면, 점성이 있는 점착층(164)이 유동해서 미세 홈(140) 내에 들어간다. 또한, 진동(B)이 미세 홈(140)의 근방에 전달됨으로써 점착층(164)의 유동을 조장한다. 또한, 다이싱 블레이드(300)에 의한 절삭에서는, 절분(切粉)이 섞인 절삭 수류(제트 수류)가 홈(170)에 공급되어, 이 절삭 수류에 의해 미세 홈(140)이 확장되는 방향으로 압력(P1)을 받기 때문에, 점착층(164)의 진입이 더 조장될 수 있다. 그 결과, 후술하는 본 실시예의 순 테이퍼 형상을 갖지 않는 미세 홈일 경우, 예를 들면 약 5㎛ 폭의 미세 홈(140) 내에 약 10㎛ 정도의 진입 깊이로 점착층(164)이 들어가는 경우가 있다. 그래서, 본 실시예에서는, 반도체편의 취득 수를 향상시키는 등의 이유로 표면측의 홈 폭을 이면측의 홈 폭보다 좁게 해서 반도체편을 제조하는 방법이어도, 이면측의 홈이 회전하는 절삭 부재로 형성될 경우에는, 반도체편의 취득 수가 약간 희생되지만, 후술하는 순 테이퍼 형상의 미세 홈을 형성하도록 하고 있다.
또, 다이싱이 종료된 절단 라인(A1)에서는, 옆의 절단 라인(A2)의 절삭 중에 미세 홈(140)이 폭 방향으로 좁아지는 바와 같은 압력을 받기 때문에, 미세 홈(140)에 들어간 점착층(164)이 내부로 더 들어가기 쉬워질 것으로 생각된다. 절단 전의 반대측의 절단 라인(A3)에서는, 점착층(164)이 첩부되었을 뿐이기 때문에, 미세 홈(140) 내에 점착층(164)이 들어가는 양은 상대적으로 적을 것으로 생각된다.
다이싱 블레이드(300)에 의한 하프 다이싱이 종료되면, 기판 이면에 익스팬딩용 테이프(190)가 첩부되고, 다음으로, 다이싱용 테이프(160)에 자외선(180)이 조사된다. 자외선이 조사된 점착층(164)은 경화되어 그 점착력이 소실된다(도 3의 (C)). 다음으로, 다이싱용 테이프가 기판 표면으로부터 박리된다. 도 6은 다이싱용 테이프를 박리할 때의 점착층의 잔존을 설명하는 단면도이다. 기판 이면에 첩부된 익스팬딩용 테이프(190), 테이프 기재(192)와, 그 위에 적층된 점착층(194)을 포함하며, 절단된 반도체편은 점착층(194)에 의해 유지되어 있다.
다이싱용 테이프(160)와 기판 표면이 박리될 때, 미세 홈(140) 내에 들어간 점착층(164a)은 깊은 위치까지 진입해 있기 때문에, 그 일부가 충분히 자외선에 의해 조사되지 않아 미경화되어버리는 경우가 있다. 미경화의 점착층(164)은, 점착성을 갖고 있기 때문에, 점착층(164)이 기판 표면으로부터 박리될 때, 미경화의 점착층(164a)이 끊어져 점착층(164a)이 미세 홈(140) 내에 잔존하거나, 혹은 기판 표면에 재부착되어 잔존할 수 있다. 또한, 가령 경화된 상태여도, 점착층(164a)은 좁은 미세 홈에 깊게 침입해 있기 때문에, 박리할 때의 응력에 의해 찢겨서 잔존할 수 있다. 만약, 잔존한 점착층(164b)이 발광 소자의 표면에 재부착되어버리면, 발광 소자의 광량에 저하를 초래해 발광 소자가 불량품으로 되어 수율이 저하되게 된다. 또한, 발광 소자 이외의 반도체칩이어도, 점착층(164b)이 잔존함으로써 칩의 외관 검사 등에서 불량으로 판정되는 등 그 밖의 악영향이 상정된다. 이 때문에, 다이싱용 테이프의 박리 시에 점착층(164a, 164b)이 기판 표면에 잔존하는 것은 바람직한 것이 아니다. 본 실시예에서는, 기판 표면에 형성되는 미세 홈의 형상을 후술하는 바와 같이 순 테이퍼 형상으로 변경함으로써, 다이싱용 테이프의 박리 시에 점착층이 미세 홈 내나 기판 표면 등에 잔존하는 것을 억제하도록 한다.
또, 복수의 발광 소자(100)가 메사(mesa) 형상으로 형성되어 있을 경우, 발광 소자(100)가 볼록부를 형성하고, 발광 소자(100)와 다른 발광 소자(100) 사이가 오목부로 되어, 이 오목부에 미세 홈(140)이 형성되는 경우가 많다. 이러한 구성에서는, 볼록부뿐만 아니라 오목부에 형성된 미세 홈(140)의 입구 부분에도 점착층(164)을 추종시키도록 첩부함으로써, 절분이 섞인 절삭 수류가 기판 표면측에 침입하지 않도록 하는 구성을 생각할 수 있다. 단, 미세 홈(140)의 입구 부분에 점착층(164)을 추종시키도록 하기 위해서는, 충분한 두께의 점착층(164)을 갖는 다이싱용 테이프가 필요해지기 때문에, 이에 따라 점착층(164)이 미세 홈(140)의 보다 깊숙한 곳에 들어가기 쉬워진다. 따라서, 이러한 점착층(164)이 미세 홈(140)의 깊숙한 곳에 들어가기 쉬운 조건에 있어서, 후술하는 본 실시예의 순 테이퍼 형상의 미세 홈을 적용함으로써, 점착층(164)의 잔존에 대해 보다 높은 효과가 얻어진다.
또한, 반도체 기판의 표면으로부터 수직인 미세 홈을 형성했을 경우에 있어서, 점착층(164)이 미세 홈의 홈 폭의 거리보다 깊게 침입할 경우, 즉 점착층(164) 중 미세 홈 내의 점착층(164a)의 형상이 세로로 길어지는 경우는, 세로로 길어지지 않는 경우와 비교해, 점착층(164)을 박리할 때에 미세 홈 내의 점착층(164a)의 근원 부분에 가해지는 응력에 의해 찢기기 쉬워 잔존하기 쉬워질 것으로 생각할 수 있다. 따라서, 본 실시예의 순 테이퍼 형상을 적용하지 않을 경우에 있어서 미세 홈 내의 점착층(164a)의 형상이 세로로 길어지는 바와 같은 미세 홈의 폭이나 점착층(164)의 두께 등의 제조 조건에 있어서, 후술하는 본 실시예의 순 테이퍼 형상의 미세 홈을 적용함으로써, 점착층(164)의 잔존에 대해 보다 높은 효과가 얻어진다.
다음으로, 본 발명의 실시에 따른 미세 홈의 형상에 대해 설명한다. 도 7의 (A)는 본 실시예의 제1 미세 홈의 형상을 나타내는 단면도, 도 7의 (B)는 도 7의 (A)의 미세 홈 내에 진입한 점착층에의 자외선 조사를 설명하는 도면이다.
도 7의 (A)에 나타내는 바와 같이, 본 실시예의 미세 홈(400)은, 기판 표면의 개구 폭(Sa1)으로부터 깊이(D)의 저부의 폭(Sa2)(Sa1>Sa2)까지, 개구 폭(Sa1)이 좁아지도록 경사진 대향하는 측면(402, 404)을 포함한다(이러한 경사를 순 테이퍼 형상이라 함). 환언하면, 미세 홈(400)은, 반도체 기판(W)의 표면의 개구 폭(Sa1)으로부터 깊이(D)에 이르기까지 폭이 서서히 좁아지는 형상을 갖고 있다. 또한, 측면(402, 404)은 직선이 아닌, 홈의 상부측보다 하부측 쪽이 가파른 각도로 아래쪽으로 연장되는 형상을 갖는다. 이러한 홈 형상은 홈의 형성 도중에 에칭 조건을 전환함으로써 형성된다(상세는 후술). 개구 폭(Sa1)은 예를 들면 대략 수 ㎛∼수 십 ㎛ 정도이다. 깊이(D)는 발광 소자 등의 회로가 형성되는 깊이보다 깊으며, 이면측으로부터 홈(170)을 형성했을 경우에 홈(170)과 미세 홈(400)의 폭의 차에 의해 형성되는 단차부(800)가 파손되지 않는 깊이로 한다. 미세 홈(400)이 지나치게 얕은 경우는, 이면측으로부터 홈(170)을 형성했을 때에, 다이싱 블레이드(300)에 의한 응력에 의해 단차부(800)가 파손되는 경우가 있기 때문에 파손되지 않는 깊이로 할 필요가 있다. 한편, 미세 홈(400)이 지나치게 깊은 경우는, 깊은 홈에 의해 반도체 기판의 강도가 약해지기 때문에, 미세 홈(140)을 형성한 후의 공정에서의 반도체 기판(W)의 취급이 얕은 경우에 비해 어려워진다. 따라서, 필요 이상으로 깊게 형성하지 않는 것이 바람직하다. 또한, 미세 홈(400)은, 바람직하게는 이방성 드라이 에칭에 의해 형성되며, 측면(402, 404)의 경사각은 포토레지스트의 형상이나 에칭 조건 등을 변경함으로써 적절히 선택 가능하다. 또, 도 7의 (A)의 형상은, 제1 홈 부분과 제2 홈 부분의 경계 부분에서 홈의 측면의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재하지 않는 형상이기 때문에, 상부측의 제1 홈 부분과 하부측의 제2 홈 부분의 경계가 명확한 형상은 아니다. 단, 미세 홈(400)의 상부측과 하부측에서는 측면의 각도가 서로 다르기 때문에, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고, 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 포함하는 표면측의 홈(미세 홈)의 일례이다.
도 7의 (B)에 나타내는 바와 같이, 다이싱 블레이드(300)의 절삭에 의해 커프 폭(Sb)의 홈(170)이 형성되며 홈(170)이 미세 홈(400)에 이어진다. 홈(170)의 폭(커프 폭(Sb))은 예를 들면 20∼60㎛ 정도이다. 다이싱 블레이드(300)로부터의 압력이나 진동 등의 응력에 의해, 점착층(164)의 일부가 순 테이퍼 형상의 미세 홈(400) 내에 진입하고, 익스팬딩용 테이프의 첩부 후에 기판 표면측으로부터의 자외선(180)에 의해 다이싱용 테이프(160)가 조사된다. 이때, 미세 홈(400)이 순 테이퍼 형상으로 가공되어 있기 때문에, 자외선(180)은 반도체 기판(W)에 의해 차폐되지 않고, 미세 홈(400) 내의 점착층(164a)을 충분히 조사해 미세 홈(400) 내의 점착층(164a)이 경화되기 쉬워진다. 그 결과, 다이싱용 테이프(160)와 기판 표면을 박리할 때, 미세 홈(400) 내의 점착층(164a)은, 미세 홈(400)의 개구 폭이 같아도, 수직 형상인 경우와 비교해 점착성이 소실되어 있어, 기판 표면 및 미세 홈(400)으로부터 이탈되기 쉬워, 점착층이 기판 표면에 재부착되는 것이 억제된다. 또한 미세 홈(400)의 순 테이퍼 형상은 홈 형상이 경사져 있기 때문에, 미세 홈(400) 내에 압입된 점착층(164a)이 경화되어 있지 않은 경우여도 수직인 미세 홈과 비교해 빠지기 쉬워져 점착층(164a)의 이탈을 조장한다.
도 7의 (C)는 본 실시예의 제2 미세 홈의 형상을 나타내는 단면도이다. 제2 미세 홈(410)은, 기판 표면의 개구 폭(Sa1)으로부터 깊이(D)의 도중의 폭(Sa2)까지 순방향으로 경사진 대향하는 측면(412, 414)의 홈 부분과, 폭(Sa2)으로부터 저부까지의 거의 수직인 대향하는 측면(412a, 414a)의 홈 부분을 포함한다. 즉, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고, 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 포함하고 있다. 그리고, 이러한 형상은, 예를 들면 홈의 형성 도중에 에칭 조건을 전환함으로써 형성된다. 또, 도 7의 (C)의 형상은, 도 7의 (A)의 형상과 마찬가지로, 제1 홈 부분과 제2 홈 부분의 경계 부분에서 홈의 측면의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재하지 않는 형상이다. 측면(412, 414)에 의한 경사진 홈 부분의 깊이(D)는, 다이싱용 테이프(160)가 첩부된 시점에서 점착층(164)이 진입하는 깊이보다 깊은 것이 바람직하다. 깊이(D)보다 깊은 홈 부분의 폭은 순 테이퍼 형상의 홈 폭보다 좁기 때문에, 다이싱 블레이드의 진동이나 응력에 의한 홈 폭의 변동의 비율이 순 테이퍼 형상의 홈 부분보다 커진다. 따라서, 다이싱용 테이프(160)가 첩부된 시점에서 이미 깊이(D)보다 깊은 홈 부분에 점착층(164)이 침입해 있을 경우, 다이싱 블레이드의 진동이나 응력에 의해 홈의 보다 깊은 곳까지 점착층(164)이 침입할 수 있다. 따라서, 깊이(D)는 다이싱용 테이프(160)가 첩부된 상태에 있어서 점착층(164)이 진입하는 깊이보다 깊은 것이 바람직하다.
또한, 깊이(D)는, 다이싱 블레이드로 이면측의 홈이 형성된 후에 있어서, 점착층(164)이 깊이(D)보다 깊은 홈 부분에 침입해 있지 않은 상태를 유지할 수 있는 깊이인 것이 바람직하다. 바람직하게는, 깊이(D)는 10㎛ 이상이다. 이것은, 깊이(D)보다 깊은 홈 부분에 점착층(164)이 침입해 있을 경우, 박리 시에 보다 잔존하기 쉬워지기 때문이다. 또, 미세 홈 전체의 깊이 등 그 밖의 조건은 도 7의 (A)와 같다.
여기에서, 도 7의 (C)의 다른 실시태양으로서, 점착층이 침입하는 깊이가 10㎛ 이내이므로, 깊이(D)는 10㎛ 이상이라는 조건에 있어서, 제2 미세 홈(410)의 제2 홈 부분이, 제2 홈 부분의 폭이 깊이(D)로부터 제2 미세 홈(410)의 바닥을 향해 서서히 넓어지는 형상을 가져도 된다.
여기에서, 도 7의 (A)와 같이 순 테이퍼 형상에 의해서만 미세 홈을 깊게 형성하려고 하면, 개구부(Sa1)를 넓게 할 필요가 있다. 또한, 개구부(Sa1)는 좁은 채로 순 테이퍼 형상만으로 미세 홈(400)을 깊게 형성하려고 하면 테이퍼각이 가파른 각도로 되기 때문에, 미세 홈(400) 내에 점착층(164)이 잔류하기 쉬워진다. 한편, 도 7의 (C)의 형상에서는, 개구부(Sa1)의 폭은 미세 홈 내에 점착층이 잔류하기 어려운 폭으로 유지하면서, 원하는 깊이의 미세 홈을 형성하기 쉬워진다. 원하는 깊이의 미세 홈을 형성할 수 있으면, 이면측으로부터 제2 미세 홈(410)의 폭보다 넓은 폭의 홈(170)을 형성했을 경우에, 미세 홈의 깊이가 얕은 경우에 비해 단차부의 파손이 억제된다.
또한, 반도체 기판의 표면으로부터 수직인 미세 홈을 형성했을 경우에 있어서, 점착층(164)이 미세 홈의 홈 폭의 거리보다 깊게 침입할 경우, 즉 점착층(164) 중 미세 홈 내의 점착층(164a)의 형상이 세로로 길어지는 경우는, 세로로 길어지지 않는 경우와 비교해, 점착층(164)을 박리할 때에 미세 홈 내의 점착층(164a)의 근원 부분에 가해지는 응력에 의해 잔존하기 쉬워진다. 따라서, 수직인 미세 홈 형태를 형성한 것으로 가정했을 경우에 미세 홈 내에 침입하는 점착층(164a)의 형상이 세로로 길어지는 바와 같은, 미세 홈의 폭이나 점착층(164)의 두께 등의 제조 조건에 있어서, 도 7의 (C)와 같이 미세 홈의 입구 부분을 순 테이퍼 형상으로 하는 것이 바람직하다. 즉, 순 테이퍼 형상의 홈 부분보다 아래쪽에 위치하는 홈 부분의 홈 폭이, 제2 미세 홈(410) 전체가 이 홈 폭으로 형성되어 있는 것으로 가정했을 경우에 있어서 점착층이 들어가는 깊이보다 좁은 폭일 경우에, 그 홈의 입구 부분을 순 테이퍼 형상으로 하면, 점착층(164)의 잔존에 대해 보다 높은 효과가 얻어진다.
도 7의 (C)의 미세 홈에 대해서, 다이싱 블레이드(300)의 절삭에 의해 커프 폭(Sb)의 홈(170)을 형성하면, 도 7의 (D)에 나타내는 바와 같이, 홈(170)이 제2 미세 홈(410)에 이어지는 형상으로 된다. 도 7의 (B) 때와 마찬가지로, 점착층(164)의 일부(164a)가 제2 미세 홈(410) 내에 진입하지만, 제2 미세 홈(410)의 순 테이퍼 형상의 홈 부분(측면(412, 414))의 깊이(D)를 점착층(164a)이 들어가는 깊이보다 깊게 형성하면 제2 미세 홈(410) 내의 점착층(164a)은 자외선에 의해 충분히 조사되어 경화되기 쉽다. 이 때문에, 다이싱용 테이프의 박리 시에 제2 미세 홈(410)이나 기판 표면에 점착층이 잔존하는 것이 억제된다. 또한, 제2 미세 홈(410)의 측면이 경사를 갖기 때문에, 제2 미세 홈(410) 내에 압입된 점착층(164a)이 경화되어 있지 않은 경우여도 빠지기 쉬워져 점착층(164a)의 이탈을 조장한다.
이렇게 본 실시예에 따르면, 미세 홈(400, 410)은, 적어도 기판 표면의 개구 폭이 저부를 향해 좁아지는 바와 같은 순 테이퍼 형상의 홈 부분을 포함해 구성되기 때문에, 다이싱용 테이프의 점착층이 미세 홈 내에 들어갔다고 해도, 순 테이퍼 형상이 아닌 경우와 비교해서, 미세 홈 내의 점착층 전체를 자외선으로 조사해 경화시켜 그 점착성을 소실시키기 쉬워진다. 또한, 순 테이퍼 형상이기 때문에, 다이싱용 테이프의 박리 시에, 순 테이퍼 형상이 아닌 경우와 비교해서, 점착층이 도중에 끊어지는 것이 억제되고, 일체로 되어 미세 홈이나 기판 표면으로부터 박리되기 쉬워진다. 또한, 후술하는 도 9의 (A)의 형상과 같이 미세 홈의 측면이 직선뿐인 형상이 아닌, 하부측의 측면이 상부측의 측면보다 가파른 각도를 갖고 있으므로, 미세 홈의 입구 부분의 폭이 같은 조건이어도, 도 9의 (A)의 형상보다 깊은 홈을 형성할 수 있다. 깊은 홈을 형성할 수 있으면, 이면측으로부터 홈(170)을 형성했을 때에, 다이싱 블레이드에 의한 응력에 의해 단차부(800)가 파손되기 어려워진다. 따라서, 도 9의 (A)의 형상과 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.
또한, 도 7의 (A) 내지 (D)는, 어떠한 도면도 기판 표면의 개구 폭(Sa1)이 홈(170)의 폭보다 좁은 형태를 개시하고 있지만, 이것은, 기판 표면의 개구 폭(Sa1)이 홈(170)의 폭보다 좁은 구성이면, 홈(170)의 폭 그대로 풀 다이싱하는 방법과 비교해 반도체편의 취득 수를 늘릴 수 있기 때문이다. 여기에서, 일반적으로는, 반도체편의 취득 수를 늘리기 위해서는, 표면측의 홈은 등방성 에칭이나 다이싱 블레이드로 표면측의 홈을 형성하는 것보다도, 폭이 보다 좁고 수직인 형상의 홈이 형성되기 쉬운 이방성 드라이 에칭으로 형성하는 것이 좋지만, 이방성 드라이 에칭을 채용함으로써 단순히 폭이 좁고 수직인 홈 형상을 형성해버리면, 점착층의 잔존의 관점에서는 바람직하지 않다. 한편, 점착층의 잔존에 주목하면, 폭이 좁고 수직인 형상의 홈으로 되는 이방성 드라이 에칭으로 표면측의 홈을 형성하는 것보다, 미세 홈의 개구가 수직인 형상으로 되지 않는 등방성 에칭 등으로 형성하는 것이 좋지만, 등방성 에칭으로는 폭이 좁고 깊은 홈은 형성하기 어렵다. 그래서, 본 실시예에서는, 이방성 드라이 에칭이어도, 도 7의 (A) 내지 (D)에 나타내는 형상의 미세 홈을 형성함으로써, 반도체편의 취득 수 향상과 점착층의 잔존 억제의 양립이 도모된다.
도 8의 (A), (B)는, 미세 홈이 역 테이퍼 형상으로 가공되었을 때의 비교예이다. 도 8의 (A)에 나타내는 바와 같이, 미세 홈(500)은, 개구 폭(Sa1)보다 저부의 폭(Sa2)이 커지도록 대향하는 경사진 측면(502, 504)을 갖는, 소위 역 테이퍼 형상의 홈으로 가공되어 있다. 이렇게 저부측의 폭이 넓어지는 형상은, 등방성 에칭을 사용했을 경우나 이방성 드라이 에칭이어도, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량과 측벽을 보호하기 위한 보호막 형성용의 가스(C4F8 등)의 유량의 밸런스를 역 테이퍼 형상으로 가공되도록 설정함으로써 형성된다. 도 8의 (B)에 나타내는 바와 같이, 역 테이퍼 형상의 미세 홈(500) 내에 점착층(164)의 일부(164a)가 진입했을 때, 개구 폭(Sa1)의 너비가 좁아지기 때문에, 자외선(180)의 일부가 반도체 기판(W)에 의해 차폐되기 쉬워, 점착층(164a)의 주연부(165)(도면 중, 채우기 부분)에 자외선이 충분히 조사되지 않아, 임의의 미경화의 점착층(165)이 많이 남기 쉬워진다. 이 때문에, 다이싱용 테이프의 박리 시에, 순 테이퍼 형상인 경우와 비교해 점착성이 있는 점착층(165)이 도중에 끊어지기 쉬워, 미세 홈 내에 잔존하거나, 혹은 기판 표면 등에 재부착되어버린다. 또한, 역 테이퍼 형상이기 때문에, 미세 홈(500) 내에 압입된 경화된 점착층(164)이 원활하게 빠지기 어려워진다.
도 8의 (C), (D)는, 미세 홈이 수직 형상으로 가공되었을 때의 비교예이다. 도 8의 (C)에 나타내는 바와 같이, 미세 홈(510)은 기판 표면의 개구 폭(Sa1)이 수직인 대향하는 측면(512, 514)을 포함하는 소위 수직 형상의 홈으로 가공되어 있다. 이러한 형상은, 일반적인 이방성 드라이 에칭을 채용했을 경우에 형성된다. 도 8의 (D)에 나타내는 바와 같이, 수직 형상의 미세 홈(510) 내에 진입된 점착층(164a)은 미세 홈의 폭(Sa1)에 대해 내부로 깊게 들어가 있기 때문에, 순 테이퍼 형상인 경우와 비교해 점착층(164a) 전체가 충분히 자외선(180)에 의해 조사되지 않아, 그 주연부의 일부의 점착층(166)이 미경화되기 쉽다. 미경화의 점착층(166)은 도 8의 (A)의 역 테이퍼 형상일 때의 점착층(165)보다 적지만, 이러한 점착층(166)은 다이싱용 테이프의 박리 시에 미세 홈(510)이나 기판 표면에 잔존, 혹은 재부착할 수 있다.
도 9의 (A)는 미세 홈(520)이 직선 형상의 측면(522, 524)만을 갖는 순 테이퍼 형상으로 가공되었을 때의 비교예이다. 이러한 형상은, 예를 들면 이방성 드라이 에칭에 있어서, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량과 측벽을 보호하기 위한 보호막 형성용의 가스(C4F8 등)의 유량의 밸런스를 순 테이퍼 형상으로 가공되도록 설정함으로써 형성된다. 도 9의 (A)에 나타내는 바와 같이, 순 테이퍼 형상의 미세 홈(520) 내에 진입된 점착층(164a)은, 도 8의 (A)나 (C)의 형상과 비교해 점착층(164a) 전체에 자외선(180)이 조사되기 쉬운 상태로 되어 있다. 따라서, 자외선(180) 조사 후에 미경화의 점착층이 발생하기 어려워, 다이싱용 테이프의 박리 시에 점착층이 미세 홈(520)이나 기판 표면에 잔존, 혹은 재부착하기 어려워진다. 그러나, 도 9의 (A)의 형상은 도 7의 (A)나 (C)의 형상과는 다르며, 미세 홈(520)의 측면(522, 524)은 각도가 일정한 직선 형상의 측면으로 구성되어 있기 때문에, 미세 홈의 입구 부분의 폭(Sa1)이 같은 조건에서 비교하면, 도 7의 (A)나 (C)보다 깊은 홈을 형성할 수 없다. 깊은 홈을 형성할 수 없어 얕은 홈으로 되어버릴 경우, 앞서 설명한 바와 같이, 이면측으로부터 홈(170)을 형성했을 때에, 다이싱 블레이드에 의한 응력에 의해 단차부(800)가 파손되기 쉬워진다. 따라서, 도 9의 (A)의 형상과 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.
도 9의 (B)는, 미세 홈(530)이, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분(532, 534)과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고, 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분(532a, 534a)을 포함하고 있다. 이러한 형상은, 예를 들면 제1 홈 부분에 상당하는 상부측의 홈 부분을 등방성 에칭으로 형성하고, 제2 홈 부분에 상당하는 하부측의 홈 부분을 이방성 드라이 에칭으로 형성함으로써 실현할 수 있다. 도 9의 (B)는, 도 9의 (A)와 마찬가지로, 미세 홈(530)의 입구 부분이 순 테이퍼 형상으로 되어 있으므로, 도 8의 (A)나 (C)의 형상과 비교해 점착층이 미세 홈(530)이나 기판 표면에 잔존하기 어려워진다. 또한, 도 9의 (A)의 형상과 비교해, 미세 홈(530)의 입구 부분의 폭(Sa1)이 같아도 보다 깊은 홈을 형성할 수 있기 때문에, 단차부(800)의 파손이 억제된다. 그러나, 도 9의 (B)의 형상에 있어서 미세 홈(530)은 그 측면에 단(edge)을 갖고 있다. 환언하면, 도 7의 (A)나 (C)의 형상과 비교하면, 제1 홈 부분과 제2 홈 부분 사이에 홈의 측면(532, 532a 및 534, 534a)의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재해 있음으로써, 제2 홈 부분에 점착층이 침입했을 경우에 점착층 전체에 자외선(180)이 조사되기 어려워 미경화의 점착층이 발생하기 쉽다. 또한, 홈의 측면(532, 532a 및 534, 534a)의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재해 있음으로써, 다이싱용 테이프(160)와 기판 표면을 박리할 때, 제2 홈 부분에까지 침입한 점착층(164a)이 모서리부에 걸리거나, 찢기기 쉬워져 점착층(164a)의 잔존이 조장된다. 따라서, 도 9의 (B)의 형상과 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.
도 9의 (C)는, 미세 홈(540)이, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 직선상의 측면(542, 544)으로 구성되는 제1 홈 부분과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 대략 수직으로 아래쪽으로 연장되는 측면(542a, 544a)으로 구성되는 제2 홈 부분을 포함하고 있다. 이러한 형상은, 예를 들면 제1 홈 부분에 상당하는 부분을 선단부가 예각 형상인 다이싱 블레이드의 선단부만을 이용해서 형성하고, 제2 홈 부분에 상당하는 부분을 얇은 두께의 다이싱 블레이드로 형성함으로써 실현할 수 있다. 도 9의 (C)의 형상인 경우여도 미세 홈(540)은 그 측면에 단(edge)을 갖고 있다. 환언하면, 앞서 설명한 도 9의 (B)의 형상의 경우와 마찬가지로, 미세 홈의 측면(542, 542a와 544, 544a)의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재해 있어, 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.
다음으로, 본 실시예의 미세 홈의 제조 방법에 대해 설명한다. 도 10은 도 7의 (A) 및 (C)에 나타내는 미세 홈의 제조 방법의 공정을 나타내는 단면도이다. 도 10의 (A)에 나타내는 바와 같이, 복수의 발광 소자가 형성된 반도체 기판(W)(GaAs 기판)의 표면에 포토레지스트(600)가 도포된다. 포토레지스트(600)는, 예를 들면 점성 100cpi의 i선 레지스트이며 수 ㎛ 정도의 두께로 형성된다. 공지의 포토리소그래피 공정, 예를 들면 i선 스테퍼, TMAH 2.38%의 현상액을 이용해서 포토레지스트(600)에 개구(610)가 형성된다. 개구(610)는 도 2의 (A)에 있어서 설명한 바와 같이 절단 영역(120)을 노출시키기 위해 형성된다.
다음으로, 도 10의 (B)에 나타내는 바와 같이, 개구(610)가 형성된 포토레지스트(600)를 에칭용의 마스크로 이용해 반도체 기판(W)을 이방성 드라이 에칭한다. 일례로서, 리액티브 이온 에칭(RIE) 장치로서 유도 결합 플라스마(ICP)가 이용된다. 에칭 가스로서, CF계의 가스를 첨가함으로써 에칭과 동시에 홈(620)의 측벽에 보호막(630)이 형성된다. 반응 가스의 플라스마에 의해 라디칼, 이온이 생성되지만, 홈(620)의 측벽은 라디칼만으로 어택받고, 저부는 라디칼 및 이온의 양쪽에 의해 어택받기 때문에 에칭되기 쉬워져 이방성 에칭이 달성된다. 여기에서, 에칭 장치의 출력, 가스의 유량, 시간 등의 에칭 조건을 조정해 순 테이퍼 형상의 홈이 형성되는 조건에서 에칭을 행한다. 예를 들면, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량을 늘리거나, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 줄임으로써, 홈의 측벽에 형성되는 보호막(630)이 얇아지기 때문에, 홈의 측벽의 각도가 깊이 방향에 대해 가파른 각도로 된다(즉, 수직에 가까운 각도로 됨). 반대로, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량을 줄이거나, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 늘림으로써, 홈의 측벽에 형성되는 보호막(630)이 두꺼워지기 때문에, 홈의 측벽의 각도가 깊이 방향에 대해 완만한 각도로 된다. 일례로서, 에칭 조건은, 유도 결합 플라스마(ICP)의 파워 500W, 바이어스 파워 50W, 압력 3Pa, 에칭 가스로서 Cl2=150sccm, BCl3=50sccm, C4F8=50sccm, 기판 온도 20℃, 에칭 시간 20분이다.
다음으로, 도 10의 (C)에 나타내는 바와 같이, 도 10의 (B)에서 형성한 순 테이퍼의 각도보다 가파른 각도로 되도록 에칭 조건을 전환한다. 예를 들면, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량을 늘리거나, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 줄임으로써, 도 10의 (B)에서 형성한 홈(620)의 측벽의 각도보다 가파른 각도의 홈 부분(640)이 형성되도록 한다. 일례로서, 에칭 조건은, 유도 결합 플라스마(ICP)의 파워 500W, 바이어스 파워 50W, 압력 3Pa, 에칭 가스로서 Cl2=200sccm, BCl3=50sccm, C4F8=35sccm, 기판 온도 20℃, 에칭 시간 20분이다. 미세 홈을 형성할 경우, 홈의 저부측은 상부측보다 측벽 보호막(630)의 두께가 얇아지는 경향이 있기 때문에, 에칭 강도를 도중에 강하게 함으로써, 이미 형성되어 있는 홈의 저부측에 부착된 측벽 보호막(630)이 깎여 측벽이 노출되기 쉬워진다. 이에 따라, 이미 형성되어 있는 홈의 저부측의 홈 폭은 약간 완만하게 넓어짐과 함께 홈이 아래쪽으로 연장되어 간다. 한편, 이미 형성되어 있는 홈의 상부측에는 두꺼운 측벽 보호막(630)이 부착되어 있기 때문에, 에칭 조건을 극단적으로 강하게 하지 않으면 측벽이 노출될 때까지 측벽 보호막(630)이 깎이지 않기 때문에, 홈의 상부측(입구 부분)의 형상은 변함없이 유지된다.
또, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 줄이는 경우는, 완전히 정지하지 않는 범위에서 줄이는 것이 바람직하다. 이것은, 측벽 보호막을 형성하기 위한 가스를 정지해버리면, 측벽 방향에의 에칭 강도가 과대해져, 미세 홈의 아래쪽을 향해 폭이 넓어지는 홈 부분이 형성되어버리기 때문이다. 이렇게, 미세 홈의 아래쪽을 향해 폭이 넓어지는 홈 부분이 형성될 경우, 이 홈 부분에 점착층(164a)이 침입하면 점착층(164a) 전체에 자외선(180)이 조사되기 어려워져, 도 8의 (A)의 경우와 마찬가지로, 점착층(164a)이 잔존하기 쉬워지기 때문이다. 도 5에 있어서 앞서 설명한 바와 같이, 미세 홈에 대해 기판의 이면으로부터 다이싱 블레이드 등의 회전하는 절삭 부재로 홈을 형성할 경우, 예를 들면 약 5㎛ 폭의 미세 홈 내에 약 10㎛ 정도의 진입 깊이로 점착층이 들어가는 등, 상정 이상의 깊이까지 점착층이 들어가는 경우가 있다. 따라서, 미세 홈의 아래쪽을 향해 폭이 넓어지는 홈 부분을 형성하는 특단의 이유가 없는 경우는, 점착층의 잔존 억제의 관점에서 그러한 홈 부분이 형성되지 않도록 한다. 또한, 측벽 보호막을 형성하기 위한 가스를 정지하는 등 해서 측벽 방향에의 에칭 강도가 과대해지면, 홈의 상부측(입구 부분)의 측벽이 노출될 때까지 측벽 보호막(630)이 깎이는 경우가 있다. 이것은, 미세 홈의 입구 부분 쪽이 저부측보다 신선한 에칭 가스의 농도가 높기 때문에 발생하는 것으로 생각된다. 이렇게 되면, 홈의 상부측이 폭 방향으로 넓어지도록 에칭되어버려 경우에 따라서는 소자의 형성 영역에 영향을 주는 경우가 있다. 따라서, 홈의 상부측의 측벽이 노출되지 않는 범위의 에칭 강도로 전환하는 것이 바람직하다.
도 10의 (C)에 있어서 미세 홈의 형성이 완료한 후에는, 도 10의 (D)에 나타내는 바와 같이 산소 애싱에 의해 포토레지스트(600)가 제거된다. 이렇게 해서 도 7의 (A), (C)에 나타내는 미세 홈(400, 410)이 얻어진다.
이상과 같이, 본 실시예의 미세 홈의 제조 방법에서는, 미세 홈의 폭이 깊이 방향을 향해 서서히 좁아지는 제1 에칭 강도로 미세 홈의 형성을 개시하고, 미세 홈의 형성 도중에, 제1 에칭 강도보다 강한 에칭 강도로서 표면측의 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 드라이 에칭의 조건을 전환해서, 기판의 표면으로부터 이면을 향해 홈의 폭이 넓어지는 부분을 갖지 않는 미세 홈을 형성하도록 하고 있다. 미세 홈의 폭이 깊이 방향을 향해 서서히 좁아지는 제1 에칭 강도로 에칭을 행하기 때문에, 도 8의 (A), (C)의 형상과 비교해 점착층(164a)의 잔존이 억제되는 형상의 미세 홈이 형성된다. 또한, 미세 홈의 형성 도중에, 미세 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 드라이 에칭의 강도를 강하게 해서, 홈의 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는 미세 홈을 형성하도록 하고 있기 때문에, 도 9의 (C)에서 형성되는 바와 같은 모서리부가 없는 미세 홈이 형성된다. 또한, 도 9의 (A)에서 형성되는 바와 같은 직선 형상의 측면만을 갖는 순 테이퍼 형상과 비교해, 미세 홈의 입구 부분의 폭이 같았다고 해도 보다 깊은 미세 홈이 형성된다.
또, 상기한 본 실시예에 있어서의 제조 방법은 어디까지나 일례를 나타내는 것이며, 반드시 도 10에 나타내는 제조 공정으로 한정되는 것이 아니다. 예를 들면, 도 10의 (A)에 있어서 형성하는 포토레지스트(600)의 개구(610)는, 기판 표면에 대해 수직인 개구 측면을 갖지만, 도 7의 (A)나 (C)에 개시한 형상을 형성하기 쉽게 하기 위해, 기판 표면으로부터 위쪽을 향해 개구의 폭이 서서히 넓어지는 형상으로 해도 된다. 이러한 형상의 포토레지스트를 사용하면, 포토레지스트의 얇은 부분으로부터 두꺼운 부분으로 서서히 에칭 범위가 넓어지게 되므로, 순 테이퍼 형상을 형성하기 쉬워진다. 또한, 에칭 조건의 전환은 1회만일 필요는 없으며, 서서히 에칭의 강도를 강하게 하는 등 필요에 따라서 복수 회 실시해도 된다.
다음으로, 미세 홈과 이면측의 홈의 폭의 차에 의해 형성되는 단차부의 파손에 대해 설명한다. 도 11의 (A)는 도 3의 (B)에 나타내는 다이싱 블레이드에 의한 하프 다이싱을 했을 때의 단면도, 도 11의 (B)는 도 11의 (A)에 나타나는 단차부의 확대도, 도 11의 (C)는 단차부의 파손을 나타내고 있다.
반도체 기판(W)의 표면에는 상기한 바와 같이 복수의 발광 소자(100)가 형성되며, 각 발광 소자(100)는 간격(S)의 스크라이빙 라인 등으로 규정되는 절단 영역(120)에 의해 이간되어 있다. 절단 영역(120)에는 이방성 드라이 에칭에 의해 폭(Sa)의 미세 홈(140)(도 8의 (C)에 나타내는 수직 형상의 홈)이 형성되어 있는 것으로 한다. 커프 폭(Sb)의 다이싱 블레이드(300)를 회전시키면서 반도체 기판(W)의 이면으로부터 절삭함으로써, 반도체 기판(W)에는 커프 폭(Sb)과 거의 동등한 폭의 홈(170)이 형성된다. 커프 폭(Sb)은 미세 홈(140)의 폭(Sa)보다 크기 때문에, 홈(170)이 형성되었을 때, 절단 영역(120)에는, 커프 폭(Sb)과 폭(Sa)의 차, 환언하면 미세 홈(140)과 홈(170)의 측면의 위치의 차에 의해, 두께(T)의 캔틸레버 빔 형상의 단차부(800)가 형성된다. 만약, 다이싱 블레이드(300)의 중심과 미세 홈(140)의 중심이 완전히 일치해 있으면, 단차부(800)의 가로 방향으로 연장되는 길이는 (Sb-Sa)/2이다.
다이싱 블레이드(300)에 의한 절단이 행해질 때, 다이싱 블레이드(300)의 선단부의 평탄한 면이 반도체 기판(W)을 Y 방향으로 압압함으로써, 단차부(800)에는 힘(F)이 인가되고, 이에 따라 단차부(800)의 코너부(C)에 응력이 집중된다. 코너부(C)에의 응력이 웨이퍼의 파괴 응력을 넘었을 때, 도 11의 (C)에 나타내는 바와 같이 단차부(800)의 파손(깨짐, 균열 혹은 피킹 등)이 생긴다. 특히, GaAs 등의 화합물 반도체 기판은 실리콘 기판보다 강도가 약하기 때문에 단차부(800)에 파손이 생기기 쉽다. 만약, 단차부(800)에 파손이 생기면, 단차부(800)의 절단을 위한 마진(M)을 확보해야만 하며, 이것은 절단 영역(120)의 간격(S)을 마진(M)과 동등하거나 그것보다 크게 해야만 하는 것을 의미해 반도체편의 취득 수가 저하된다. 따라서, 단차부(800)의 파손을 억제하는 것이 바람직하다.
단차부(800)의 파손을 일으키는 응력에 영향이 높은 인자로는 주로 다음의 3가지를 생각할 수 있다. 첫째로 다이싱 블레이드의 선단부의 형상, 둘째로 단차부(800)의 두께(T), 셋째로 단차부에 있어서의 단차의 크기, 즉 어느 소정의 두께의 다이싱 블레이드(300)를 사용하는 경우는, 미세 홈(140)과 홈(170)의 위치 어긋남량이다. 본 실시예와 같이, 미세 홈의 폭이 깊이 방향을 향해 서서히 좁아지는 제1 에칭 강도로 미세 홈의 형성을 개시하고, 미세 홈의 형성 도중에, 제1 에칭 강도보다 강한 에칭 강도로서 표면측의 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 드라이 에칭의 조건을 전환함으로써, 제1 에칭 강도만으로 미세 홈을 형성하는 경우와 비교해 보다 깊은 미세 홈이 형성되기 때문에, 단차부(800)의 두께(T)가 두꺼워진다. 따라서, 다이싱 블레이드의 선단부의 형상이나 위치 어긋남량이 같아도 단차부의 파손이 억제된다.
다음으로, 본 발명의 실시예의 응용예에 대해 설명한다. 본 응용예에 있어서는, 앞선 실시예에 있어서의 이면측의 홈(170)을 형성하지 않고, 반도체 기판의 이면으로부터 반도체 기판의 표면측의 미세 홈에 이르기까지 연삭(백 그라인딩)함으로써 반도체 기판을 분할한다. 구체적으로는, 도 1의 스텝 S108의 다이싱용 테이프의 첩부 대신에 백 그라인딩용의 테이프를 기판의 표면에 첩부한다. 다이싱용 테이프를 그대로 백 그라인딩용의 테이프로서 사용해도 된다. 그리고, 도 1의 스텝 S110의 하프 다이싱 대신에 표면측의 미세 홈에 이르기까지 백 그라인딩을 행한다. 백 그라인딩은, 하프 다이싱과 마찬가지로 기판의 이면이 보이도록 배치하고, 예를 들면 회전하는 숫돌을 수평 내지 수직 방향으로 이동시킴으로써 표면측의 미세 홈이 노출될 때까지 기판의 두께를 전체적으로 얇게 한다. 그 후의 공정은 도 1과 마찬가지여도 된다. 또, 백 그라인딩 후의 기판의 강도가 문제로 되는 경우는, 기판 주위의 부분만 그라인딩하지 않음으로써, 소위 리브 구조로 되도록 해도 된다.
여기에서, 백 그라인딩 공정 중, 숫돌의 회전이나, 숫돌과 반도체 기판의 상대적인 이동 등에 의해, 미세 홈의 내벽을 통해 진동이나 절삭 압력이 백 그라인딩용 테이프의 점착층에 인가된다. 절삭 압력에 의해 반도체 기판이 압압되면 점성이 있는 점착층이 유동해서 미세 홈 내에 들어간다. 또한, 진동이 미세 홈의 근방에 전달됨으로써 점착층의 유동을 조장한다. 특히, 수 ㎛∼수 십 ㎛ 정도의 폭의 미세한 홈인 경우는 점착층이 보다 깊게 침입하기 쉬워지며, 10㎛ 이하인 경우는 그것이 보다 현저해진다.
숫돌에 의한 연삭이 종료되면, 기판 이면에 익스팬딩용 테이프가 첩부되고, 백 그라인딩용 테이프에는 자외선이 조사된다. 자외선이 조사된 점착층은 경화되어 그 점착력이 소실되고, 백 그라인딩용 테이프가 기판 표면으로부터 박리된다. 여기에서, 표면측의 미세 홈 내에 들어간 점착층은, 도 6에서 설명한 바와 같이, 백 그라인딩용 테이프의 박리 시에 홈 내나 기판 표면에 잔존하는 경우가 있다. 따라서, 이러한 백 그라인딩용 테이프의 박리 시에 점착층이 잔존하는 것을 억제하기 위해서는, 도 7 및 도 10에서 설명한 실시예의 미세 홈을 적용하면 된다. 도 7 및 도 10의 미세 홈을 적용하면, 점착층의 잔존이 억제될 뿐만 아니라, 보다 깊은 홈이 형성됨으로써, 연삭 후의 반도체편의 두께를 확보할 수 있기 때문에 반도체편의 강도를 확보하기 쉬워진다.
또, 본 응용예에 있어서, 반도체 기판의 이면으로부터 반도체 기판의 표면측의 미세 홈에 이르는 도중까지 연삭하고, 그 후에 반도체 기판에 인장 응력이나 굽힘 응력 등의 응력을 가해 남은 부분을 가름으로써 반도체 기판을 분할해도 된다.
또한, 상기한 응용에 따른 제조 방법에 있어서는, 상기 표면측의 홈의 형성 도중에, 상기 제1 에칭 강도보다 강한 에칭 강도로서 상기 표면측의 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 상기 드라이 에칭을 전환해서, 홈의 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는 상기 표면측의 홈을 형성해도 된다. 이러한 구성에서는, 점착층이 잔존하기 쉬운 역 테이퍼 형상 등이 형성되지 않기 때문에, 테이프의 점착층이 들어가는 깊이가 깊어졌을 경우여도 점착층의 잔존을 억제할 수 있다.
이상, 본 발명의 바람직한 실시의 형태에 대해 상세히 기술했지만, 본 발명은 특정의 실시형태로 한정되는 것은 아니며, 특허청구범위에 기재된 본 발명의 요지의 범위 내에 있어서 각종 변형·변경이 가능하다.
예를 들면, 이면측의 홈(170)을 표면측의 미세 홈의 근방까지는 도달하지만, 표면측의 미세 홈에 연통하지 않는 깊이로 형성해도 된다. 즉, 도 3의 (B)의 이면측의 홈(170)을 형성하는 공정에서 반도체 기판의 두께의 일부분을 남겨 이면측의 홈(170)을 형성해도 된다. 이 경우, 그 후의 공정에서 반도체 기판에 인장 응력이나 굽힘 응력 등의 응력을 가해서 남은 일부분을 가름으로써 반도체 기판을 분할하도록 하면 된다. 또한, 제1 홈 부분(표면측의 미세 홈의 상부측)이 순 테이퍼 형상으로 되어 있으면, 제2 홈 부분(표면측의 미세 홈의 하부측)은 제1 홈 부분의 최하부의 폭보다 넓은 폭을 갖고 있어도 된다. 예를 들면, 점착층이 침입하는 깊이를 미리 파악하고 있는 경우 등에 있어서는, 점착층이 침입하는 깊이보다 깊은 부분의 미세 홈의 형상은 깊이 방향으로 넓어지는 형상을 가져도 된다. 환언하면, 제2 홈 부분은, 제1 홈 부분의 최하부의 폭보다 아래쪽을 향해 폭이 넓어지는 형상을 갖고 있어도 된다. 이것은, 제1 홈 부분의 깊이가 점착층이 침입하는 깊이보다 깊으면, 제2 홈 부분이 깊이 방향으로 넓어지는 형상이었다고 해도 자외선이 조사되기 어려운 등의 문제가 조장되지 않기 때문이다. 그리고, 물론 깊이 방향으로 넓어지는 형상을 갖고 있음으로써, 개편화했을 경우의 반도체편의 이면의 면적이 작아져, 반도체편을 회로 기판 등에 실장하는 경우의 접착 부재의 비어져 나옴이나 타고 오름을 억제할 수 있다. 또, 이러한 형상은, 에칭 가스에 함유되는 보호막 성형용의 가스의 유량이나 에칭용의 가스의 유량을 전환할 때에, 에칭의 강도가 보다 강해지도록 전환함으로써 형성된다. 이 경우, 홈의 측벽에 모서리부가 형성되지 않는 범위에서 가스의 유량을 전환하는 것이 바람직하다. 또, 표면측의 미세 홈은 제1 및 제2 홈 부분에 의해서만 형성되어 있을 필요는 없으며, 제2 홈 부분의 아래쪽에 제3 홈 부분을 포함해도 되고, 이 경우, 제3 홈 부분은 제2 홈 부분보다 폭이 넓어도 된다.
또한, 본 발명의 제조 방법은, 유리나 폴리머 등의 반도체를 포함하지 않는 기판으로부터 개개의 소자를 개편화할 경우에 적용해도 된다.
또, 본 명세서에 있어서의 파손의 억제란, 깨짐, 균열 등을 눈으로 보고 확인할 수 있을 정도로 억제하는 것에 한하지 않으며, 파손의 정도를 다소라도 억제하는 것이나, 파손의 발생의 가능성을 다소라도 저감할 수 있는 것을 포함하며 그 억제의 정도는 불문이다. 또한, 점착층의 잔존의 억제에 대해서도 완전히 잔존을 억제하는 것을 의미하는 것은 아니며, 잔존의 정도를 다소라도 억제하는 것이나, 잔존의 발생의 가능성을 다소라도 저감할 수 있는 것을 포함하며 그 억제의 정도는 불문이다. 또한, 도 7 및 도 10에 있어서의 본 실시예의 미세 홈의 형상은 어디까지나 일례이며, 에칭의 강도를 전환해서 형성하는 방법이면 그 경사의 형태나 각도는 불문이다.
100 : 발광 소자 120 : 절단 영역(스크라이빙 라인)
130 : 레지스트 패턴 140 : 표면측의 미세 홈
160 : 다이싱용 테이프 162 : 테이프 기재
164 : 점착층 165, 166 : 미경화의 점착층
170 : 이면측의 홈 190 : 익스팬딩용 테이프
210 : 반도체칩 300 : 다이싱 블레이드
400, 410 : 미세 홈
402, 404, 412, 414, 412a, 414a : 측면
500, 510, 520, 530, 540 : 미세 홈
502, 504, 512, 514, 522, 524, 532, 534 : 측면
600 : 포토레지스트 610 : 개구
620 : 홈 630 : 보호막
800 : 단차부

Claims (6)

  1. 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 갖고, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
    상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부(貼付)하는 공정과,
    상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 기판을 박화(薄化)하는 공정과,
    상기 박화 후에 상기 표면과 상기 유지 부재를 박리하는 공정
    을 구비하고,
    상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 제1 유량으로부터, 당해 제1 유량보다 적은 제2 유량으로 전환하고, 홈의 폭이 깊이 방향을 향해 서서히 좁아짐과 함께 홈 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는, 상기 표면측의 홈을 형성하는 반도체편(半導體片)의 제조 방법.
  2. 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 갖고, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
    상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부하는 공정과,
    상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 표면측의 홈을 향해 회전하는 절삭 부재로 이면측의 홈을 형성하는 공정과,
    상기 이면측의 홈을 형성 후에 상기 표면과 상기 유지 부재를 박리하는 공정
    을 구비하고,
    상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 제1 유량으로부터, 당해 제1 유량보다 적은 제2 유량으로 전환하고, 홈의 폭이 깊이 방향을 향해 서서히 좁아짐과 함께 홈 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는, 상기 표면측의 홈을 형성하는 반도체편의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 상기 제1 유량으로부터, 당해 보호막 형성용의 가스의 유량을 정지하지 않는 범위에서 상기 제2 유량으로 전환해서, 상기 표면측의 홈을 형성하는 반도체편의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 홈 부분은, 상기 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고 아래쪽으로 연장되는 형상을 갖는 반도체편의 제조 방법.
  5. 삭제
  6. 삭제
KR1020150154237A 2014-11-06 2015-11-04 반도체편의 제조 방법 KR102024697B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014225712 2014-11-06
JPJP-P-2014-225712 2014-11-06
JP2014237288A JP5780351B1 (ja) 2014-11-06 2014-11-25 半導体片の製造方法
JPJP-P-2014-237288 2014-11-25

Publications (2)

Publication Number Publication Date
KR20160054415A KR20160054415A (ko) 2016-05-16
KR102024697B1 true KR102024697B1 (ko) 2019-09-24

Family

ID=54192798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150154237A KR102024697B1 (ko) 2014-11-06 2015-11-04 반도체편의 제조 방법

Country Status (4)

Country Link
JP (2) JP5780351B1 (ko)
KR (1) KR102024697B1 (ko)
CN (1) CN105590835B (ko)
TW (2) TWI622096B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887125B2 (ja) * 2017-04-11 2021-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
WO2018198753A1 (ja) * 2017-04-24 2018-11-01 三菱電機株式会社 半導体デバイスの製造方法
CN108878286B (zh) * 2017-05-10 2021-06-08 北京北方华创微电子装备有限公司 一种刻蚀工艺
CN108447785B (zh) * 2018-02-26 2019-04-30 清华大学 基于sog圆片的深硅刻蚀方法
DE102018214337A1 (de) 2018-08-24 2020-02-27 Disco Corporation Verfahren zum Bearbeiten eines Substrats
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法
CN111470471A (zh) * 2019-01-23 2020-07-31 上海新微技术研发中心有限公司 一种基板切割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195827A (ja) 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
US20110175177A1 (en) * 2010-01-21 2011-07-21 Richwave Technology Corp. Microelectromechanical system (mems) device and methods for fabricating the same
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644069B2 (ja) * 1990-07-09 1997-08-25 九州日本電気株式会社 半導体装置の製造方法
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2003007649A (ja) * 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
JP2004333887A (ja) * 2003-05-08 2004-11-25 Nippon Telegr & Teleph Corp <Ntt> 光スイッチ装置の製造方法
TWI262553B (en) * 2003-09-26 2006-09-21 Advanced Semiconductor Eng Wafer dicing method
JP2006344816A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP2009088252A (ja) 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5471256B2 (ja) * 2009-09-30 2014-04-16 日本電気株式会社 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
US8288230B2 (en) * 2010-09-30 2012-10-16 Infineon Technologies Austria Ag Method for producing a gate electrode structure
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
FR2979478A1 (fr) * 2011-08-31 2013-03-01 St Microelectronics Crolles 2 Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
CN203242627U (zh) * 2013-03-15 2013-10-16 英飞凌科技奥地利有限公司 半导体部件、垂直mosfet、igbt结构和集成半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195827A (ja) 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
US20110175177A1 (en) * 2010-01-21 2011-07-21 Richwave Technology Corp. Microelectromechanical system (mems) device and methods for fabricating the same
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置

Also Published As

Publication number Publication date
CN105590835B (zh) 2019-03-01
TW201630065A (zh) 2016-08-16
JP6008022B2 (ja) 2016-10-19
JP2016096325A (ja) 2016-05-26
TWI574319B (zh) 2017-03-11
CN105590835A (zh) 2016-05-18
JP2016096320A (ja) 2016-05-26
KR20160054415A (ko) 2016-05-16
JP5780351B1 (ja) 2015-09-16
TWI622096B (zh) 2018-04-21
TW201724260A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
KR102024697B1 (ko) 반도체편의 제조 방법
JP5637331B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP5637333B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
US9589812B2 (en) Fabrication method of semiconductor piece
JP5862819B1 (ja) 半導体片の製造方法およびエッチング条件の設計方法
JP2016058474A (ja) 半導体片の製造方法
JP2016115803A (ja) 半導体片の製造方法
US20160268164A1 (en) Method for manufacturing semiconductor device
JP2008277610A (ja) ウエハのダイシング方法
JP2016096167A (ja) 半導体片の製造方法、回路基板および電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant