JP6766758B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6766758B2
JP6766758B2 JP2017117856A JP2017117856A JP6766758B2 JP 6766758 B2 JP6766758 B2 JP 6766758B2 JP 2017117856 A JP2017117856 A JP 2017117856A JP 2017117856 A JP2017117856 A JP 2017117856A JP 6766758 B2 JP6766758 B2 JP 6766758B2
Authority
JP
Japan
Prior art keywords
groove portion
substrate
back surface
surface side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017117856A
Other languages
English (en)
Other versions
JP2019004053A5 (ja
JP2019004053A (ja
Inventor
駿太郎 山田
駿太郎 山田
明典 神田
明典 神田
テツヲ 吉岡
テツヲ 吉岡
高成 長尾
高成 長尾
耕一 宮下
耕一 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017117856A priority Critical patent/JP6766758B2/ja
Priority to PCT/JP2018/020005 priority patent/WO2018230297A1/ja
Priority to CN201880037037.8A priority patent/CN110709965B/zh
Publication of JP2019004053A publication Critical patent/JP2019004053A/ja
Publication of JP2019004053A5 publication Critical patent/JP2019004053A5/ja
Priority to US16/662,329 priority patent/US11145515B2/en
Application granted granted Critical
Publication of JP6766758B2 publication Critical patent/JP6766758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48993—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法に関するものである。
従来、ＤＡＦ（ダイアタッチフィルム）が貼り付けられた半導体チップの製造方法として、例えば、特許文献１に次のような製造方法が提案されている。すなわち、この製造方法では、ウエハ裏面に保持用粘着テープを貼り付けた状態で表面側からハーフカットを行い、保持用粘着テープをウエハ表面に貼り替えた後、ウエハ裏面側からウエハを研削してウエハをチップ単位に分割する。そして、チップ単位に分割されたウエハの裏面にＤＡＦを貼り付け、ＤＡＦのうちウエハに装着されていない部分を引張力にて破断することにより、裏面にＤＡＦが貼り付けられた半導体チップが製造される。
特開２００４−１９３２４１号公報
しかしながら、特許文献１に記載の方法では、ＤＡＦをウエハと同じ形に切断し、ウエハに正確に貼り付ける必要がある。また、ウエハの表面側に保持用粘着テープを貼り付けた状態でＤＡＦを貼り付けるため、ＤＡＦ貼り付け時のウエハの加熱により、保持用粘着テープの粘着層の流動性が増加することで粘着力が増加し、保持用粘着テープの剥離が困難になるおそれがある。
また、引張力にてＤＡＦを破断する際に、保持用粘着テープにたるみが発生するおそれがある。これを避ける方法として、例えば、チップの裏面に、チップと同じ大きさに切断したＤＡＦを貼り付ける方法が考えられる。しかし、この方法では、チップが小型化するにつれて、ＤＡＦをチップの大きさに合わせて切断してチップに貼り付けることが困難になる。
また、ウエハをチップ単位に分割する前にＤＡＦをウエハに貼り付け、引張力による破断ではなく、ダイシングによってＤＡＦをウエハごと切断する方法が考えられる。
しかしながら、例えばウエハの裏面にＤＡＦを貼り付け、ＤＡＦの外側の面を保持用粘着テープに貼り付け、ウエハの表面からダイシングを行う場合、ＤＡＦは変形しやすい保持用粘着テープで支持される。すると、ダイシングブレードが当たったときにＤＡＦが変形し、ダイシングブレードの表面の凹凸にＤＡＦが付着して、ＤＡＦの切削ひげが発生してしまう。
切削ひげが存在すると、切削ひげがチップの下に潜り込むことでピックアップが阻害されたり、切削ひげが配線に接触することでショートが発生したりする恐れがある。また、半導体チップがセンサ素子を含む場合、実装基板への実装時に実装基板と半導体チップとの間に切削ひげが潜り込むと、センサの水平度が低下し、センサ精度が低下する。
本発明は上記点に鑑みて、ＤＡＦをウエハに貼り付けた状態で行うダイシングカットにおいて、切削ひげの発生を抑制することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、表面（２０ａ）および裏面（２０ｂ）を有する基板（２０）と、裏面に貼り付けられたフィルム（３０）と、を備える半導体装置の製造方法であって、裏面にフィルムを貼り付けることと、フィルムと共に基板を裏面からハーフカットし、裏面側溝部（８０）を形成することと、裏面側溝部を形成することの後に、フィルムに保護部材（９０）を貼り付けることと、保護部材を貼り付けることの後に、表面から基板のダイシングカットを行い、裏面側溝部と連結された表面側溝部（１１０）を形成することと、表面にボンディングワイヤ（５０）を接続することと、を備え、表面側溝部を形成することでは、表面側溝部が裏面に向かうにつれて幅が狭くなる段付き形状となるように、１つの溝部の底部に該溝部よりも開口幅が小さい別の溝部を形成することを少なくとも１回行い、ボンディングワイヤを接続することでは、表面側溝部を段付き形状とすることによって基板の表面と側面（２０ｃ）との間の角部に形成された凹部（２０ｅ）をボンディングワイヤが通るようにする。
このように、基板の裏面に貼り付けたフィルムと共に基板を裏面側からハーフカットする場合には、フィルムが硬い基板に支持された状態で切断されるので、フィルムの切削ひげの発生を抑制することができる。
また、請求項１０に記載の発明では、表面（２０ａ）および裏面（２０ｂ）を有する基板（２０）と、裏面に貼り付けられたフィルム（３０）と、を備える半導体装置であって、表面および裏面の外周部が内周部よりも凹むことにより、表面の内周部から表面の外周部、基板の側面（２０ｃ）、裏面の外周部を経て裏面の内周部に至る部分が段付き形状とされており、フィルムは、裏面の内周部に貼り付けられており、基板の表面と側面との間の角部に凹部（２０ｅ）が形成され、表面に接続されたボンディングワイヤ（５０）が該凹部を通るように配置されている。
このような半導体装置は、基板の裏面にフィルムを貼り付け、フィルムと共に基板を裏面側からハーフカットして裏面側溝部を形成した後に、基板の表面側からダイシングブレードの幅を変えて複数回ダイシングカットを行い、裏面側溝部と連結された段付き形状の表面側溝部を形成することで形成される。
このように、基板の裏面に貼り付けたフィルムと共に基板を裏面側からハーフカットする場合には、フィルムが硬い基板に支持された状態で切断されるので、フィルムの切削ひげの発生を抑制することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態にかかる半導体装置の断面図である。 第１実施形態にかかる半導体装置の製造工程を示す断面図である。 第１実施形態にかかる半導体装置の製造工程を示す断面図である。 比較例におけるチッピングの発生の様子を示す断面図である。 第１実施形態におけるチッピングの発生の様子を示す断面図である。 比較例におけるチッピングの発生の様子を示す断面図である。 第２実施形態にかかる半導体装置の断面図である。 第２実施形態にかかる半導体装置の製造工程を示す断面図である。 第２実施形態の効果を説明するための断面図である。 第３実施形態にかかる半導体装置の断面図である。 第３実施形態にかかる半導体装置の製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。図１に示すように、本実施形態の半導体装置は、半導体チップ１０と、半導体チップ１０が備える基板２０に貼り付けられたＤＡＦ３０と、実装基板４０と、ボンディングワイヤ５０とを備えている。
半導体チップ１０は、Ｓｉ等で構成された基板２０にセンサ素子等の図示しない半導体素子が形成されたものである。基板２０の表面２０ａには、図示しないパッドが形成されており、ボンディングワイヤ５０は、このパッドと実装基板４０とを接続している。
ＤＡＦ３０は、基板２０の裏面２０ｂに貼り付けられており、半導体チップ１０はＤＡＦ３０によって実装基板４０に固定されている。本実施形態では、基板２０の裏面２０ｂと側面２０ｃとの間の角部に凹部２０ｄが形成されており、裏面２０ｂの外周端部は内周部よりも凹んだ形状とされている。ＤＡＦ３０は、裏面２０ｂの内周部に貼り付けられている。
半導体装置の製造方法について図２、図３を用いて説明する。図２（ａ）に示す工程では、ウエハ状の基板２０を用意し、基板２０に図示しない半導体素子、ボンディングパッド等を形成した後、ＤＡＦ貼り付け機を用いて基板２０の裏面２０ｂにＤＡＦ３０を貼り付け、ＤＡＦ３０を基板２０の縁に沿って切断する。これにより、基板２０の裏面２０ｂ全体に円形状のＤＡＦ３０が貼り付けられる。
図２（ｂ）に示す工程では、基板２０の表面２０ａに保護部材６０を貼り付ける。本実施形態では、保護部材６０として、支持層６１と、紫外線が照射されることにより硬化する粘着層６２とが積層された構成のものを用い、表面２０ａに粘着層６２を貼り付ける。
なお、図２（ａ）に示す工程の前に図２（ｂ）に示す工程を行うと、ウエハ状の基板２０をリングに固定した状態でＤＡＦ３０を貼り付けることになる。このような方法として、例えばＤＡＦ３０を基板２０に貼り付けた後、保護部材６０を切断しないように基板２０と同じ形状にＤＡＦ３０を切断する方法が考えられる。しかし、基板２０は薄いため、保護部材６０を切断しないようにＤＡＦ３０を基板２０と同じ形状に切断することは困難である。また、あらかじめ基板２０と同じ形状に加工したＤＡＦ３０を基板２０に貼り付ける方法が考えられる。しかし、この方法では基板２０とＤＡＦ３０との位置にずれが生じやすい。よって、図２（ａ）に示す工程でＤＡＦ３０を貼り付けた後に図２（ｂ）に示す工程を行うことが望ましい。
図２（ｃ）に示す工程では、ダイシングブレード７０を用いて裏面２０ｂからＤＡＦ３０と共に基板２０をハーフカットする。すなわち、基板２０を厚さ方向の途中まで切削し、基板２０に溝部８０を作成する。基板２０を構成するＳｉは赤外線を透過するので、赤外線カメラを用いて裏面２０ｂ側から表面２０ａ側のパターンを観察してアライメントを行うことができる。溝部８０は、裏面側溝部に相当する。
なお、溝部８０の幅が小さいと、後述する図３（ｃ）に示す工程で形成する溝部１１０の位置を溝部８０に合わせることが困難になる。そのため、溝部８０の幅をある程度大きくすることが好ましい。
また、後述するように、溝部８０の深さがあまりに大きいと、基板２０のうち表面２０ａと溝部８０とで挟まれた部分の抗折強度が低下して、図３（ｃ）に示す工程で基板２０が割れるおそれがある。そのため、図２（ｃ）に示す工程では、基板２０のうち表面２０ａと溝部８０とで挟まれた部分の厚さ、すなわち、後述する溝部１１０の深さをＨ１とし、溝部８０の深さをＨ２として、Ｈ１がある程度大きくなるように深さＨ２を設定する。
図３（ａ）に示す工程では、ＤＡＦ３０に保護部材９０を貼り付ける。本実施形態では、保護部材９０として、支持層９１と、紫外線が照射されることにより硬化する粘着層９２とが積層された構成のものを用い、ＤＡＦ３０のうち基板２０とは反対側の面に粘着層９２を貼り付ける。
図３（ｂ）に示す工程では、表面２０ａに貼り付けられた保護部材６０に紫外線を照射し、粘着層６２の粘着力を弱めて、保護部材６０を表面２０ａから剥離させる。これにより、表面２０ａが露出する。
図３（ｃ）に示す工程では、ダイシングブレード１００を用いて基板２０のダイシングカットを行い、溝部１１０を形成する。溝部１１０は、表面側溝部に相当する。
なお、図３（ｃ）に示す工程では、表面２０ａに形成されたスクライブライン等を基準にアライメントを行い、溝部１１０が溝部８０と連結されるようにする。また、溝部１１０の幅Ｗ１が溝部８０の幅Ｗ２よりも小さくなるように、ダイシングブレード１００としてダイシングブレード７０よりも細いものを用いる。これにより、溝部１１０の幅Ｗ１が溝部８０の幅Ｗ２よりも小さい段付き形状の溝が形成される。そして、基板２０がチップ単位に分割されて半導体チップ１０が形成されるとともに、基板２０の側面２０ｃと裏面２０ｂとの間の角部に凹部２０ｄが形成される。
また、図３（ｃ）に示す工程では、裏面２０ｂに貼られた保護部材９０を切削しないように、ダイシングブレード１００と保護部材９０とが離された状態を維持しながら基板２０の切削を行う。
図３（ｃ）に示す工程の後、半導体チップ１０およびＤＡＦ３０を保護部材９０から剥離させて、半導体チップ１０をＤＡＦ３０によって実装基板４０に固定する。そして、ワイヤボンディングを行い、基板２０の表面２０ａに形成された図示しないパッドと実装基板４０とをボンディングワイヤ５０によって接続する。このようにして、半導体装置が製造される。
このように、ダイシングテープ等よりも硬いＳｉ等で構成された基板２０でＤＡＦ３０を下から支持して切削を行うことで、ダイシングブレード７０がＤＡＦ３０に接触した際のＤＡＦ３０の変形を抑えることができる。したがって、ＤＡＦ３０をダイシングテープ等で支持して切断する場合に比べて、ダイシングブレードの表面の凹凸にＤＡＦが付着することによる切削ひげの発生を抑制することができる。
なお、ダイシングブレード１００の幅がダイシングブレード７０の幅よりも大きいと、図４に示すように溝部１１０の幅Ｗ１が溝部８０の幅Ｗ２よりも大きくなる。このように溝部１１０を形成すると、基板２０のうち溝部８０の外側の領域にダイシングブレード１００との接触による応力が生じ、チッピングが広範囲に発生するおそれがある。そして、このようなチッピングによって側面２０ｃにクラックが発生し、基板２０の強度が低下する。
一方、図５に示すように、幅Ｗ１が幅Ｗ２よりも小さくなるように、ダイシングブレード１００としてダイシングブレード７０よりも幅が小さいものを用いると、ダイシングブレード１００による応力が開放されるため、チッピングの発生が抑えられる。また、溝部８０の外側にチッピングが発生することが抑制されるため、クラックによる基板２０の強度の低下を抑制することができる。
また、ダイシングの際にダイシングブレード１００が保護部材９０に接触すると、保護部材９０が変形し、溝部８０の周辺に糊残りが発生するおそれがある。また、ダイシングブレードは劣化すると先端が丸くなるため、ダイシングブレード１００の先端部では正常に切削できないおそれがある。
したがって、ダイシングブレード１００と保護部材９０との接触を抑制し、また、ダイシングブレード１００のうち先端部から離れた部分でダイシングを行うために、溝部８０の深さＨ２をある程度大きくすることが好ましい。具体的には、ダイシングブレード１００の丸くなった先端部の長さをＨ３１とし、ダイシングブレード１００が溝部８０に入る深さをＨ３２として、Ｈ２＞Ｈ３２＞Ｈ３１とすることが好ましい。これにより、ダイシングブレード１００と保護部材９０とが離された状態を維持しながら、ダイシングブレード１００のうち先端部から離れた部分で正常に切削することができる。
ただし、溝部８０の深さＨ２があまりに大きいと、基板２０のうち表面２０ａと溝部８０とで挟まれた部分の抗折強度が低下して、図６に示すようにチッピングが発生したときに、ダイシングブレード１００からの力で基板２０が割れるおそれがある。したがって、基板２０のうち溝部８０と表面２０ａとで挟まれた部分の抗折強度が、図３（ｃ）に示す工程において基板２０の割れが生じる抗折強度よりも高くなるように、深さＨ２をある程度小さくすることが好ましい。
なお、基板２０の抗折強度は、深さＨ２の他、溝部８０の幅Ｗ２や基板２０の材料によっても変化する。さらに、チッピングが発生するときの基板２０の抗折強度は、ダイシングブレード１００の幅等によっても変化するため、基板２０の材料、ダイシングブレード１００の幅等を考慮して深さＨ１、Ｈ２、幅Ｗ２を設定することが好ましい。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して基板２０の形状を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図７に示すように、本実施形態では、基板２０の表面２０ａと側面２０ｃとの間の角部に凹部２０ｅが形成され、表面２０ａの外周端部が内周部よりも凹んだ形状とされている。これにより、表面２０ａの内周部から表面２０ａの外周部、側面２０ｃ、裏面２０ｂの外周部を経て裏面２０ｂの内周部に至る部分が段付き形状とされている。そして、ボンディングワイヤ５０は、表面２０ａの内周部に接続されている。
本実施形態では、第１実施形態と同様に図２（ａ）に示す工程から図３（ｂ）に示す工程を行った後に、溝部１１０が裏面２０ｂに向かうにつれて幅が狭くなる段付き形状となるように、１つの溝部の底部に該溝部よりも開口幅が小さい別の溝部を形成する。
具体的には、基板２０の表面２０ａに形成されたスクライブライン等を基準にアライメントを行い、図８（ａ）に示すように、裏面２０ｂに形成された溝部８０に合わせてダイシングブレード１２０を配置し、表面２０ａに溝部１１１を形成する。そして、図８（ｂ）に示すように、ダイシングブレード１３０を用いて、溝部１１１の底部に溝部１１２を形成する。このとき、溝部１１１、１１２の幅をそれぞれＷ１１、Ｗ１２として、幅Ｗ１２が幅Ｗ１１よりも小さくなるように、ダイシングブレード１３０としてダイシングブレード１２０よりも幅が小さいものを用いる。溝部１１１、１１２は、それぞれ、第１、第２表面側溝部に相当する。
これにより、溝部１１１と溝部１１２とで構成された段付き形状の溝部１１０が形成され、溝部１１０は溝部１１２において溝部８０と連結される。そして、基板２０がチップ単位に分割されるとともに、基板２０の裏面２０ｂと側面２０ｃとの間の角部に凹部２０ｄが形成され、表面２０ａと側面２０ｃとの間の角部に凹部２０ｅが形成される。
なお、本実施形態においても、第１実施形態と同様に、溝部１１１、溝部１１２と溝部８０との位置合わせを容易にするために、溝部８０の幅Ｗ２をある程度大きくすることが好ましい。また、チッピングおよびクラックの発生を抑制するために、溝部１１２の幅Ｗ１２を溝部８０の幅Ｗ２よりも小さくすることが好ましい。
また、第１実施形態と同様に、ダイシングブレード１３０と保護部材９０とが離された状態を維持しながら、ダイシングブレード１３０のうち先端部から離れた部分で正常に切削するために、Ｈ２＞Ｈ３２＞Ｈ３１とすることが好ましい。また、基板２０のうち溝部８０と表面２０ａとで挟まれた部分の抗折強度が、図８（ａ）に示す工程において基板２０の割れが生じる抗折強度よりも高くなるように、深さＨ２を、ある程度小さくすることが好ましい。また、基板２０のうち溝部８０と溝部１１１とで挟まれた部分の抗折強度が、図８（ｂ）に示す工程において基板２０の割れが生じる抗折強度よりも高くなるように、深さＨ１１、Ｈ２を、ある程度小さくすることが好ましい。
基板２０に凹部２０ｅが形成された本実施形態では、図９に示すように、表面２０ａと側面２０ｃとの間の角部が欠けた分だけワイヤルーピングを第１実施形態よりも小さくすることができる。これによりボンディングワイヤ５０を短くすることが可能となる。また、ボンディングワイヤ５０を短くすることで、ボンディングワイヤ５０の強度を向上させることができる。なお、図９において、破線は第１実施形態の基板２０の角部の形状を示し、一点鎖線は第１実施形態のボンディングワイヤ５０の形状を示す。
なお、基板２０に凹部２０ｅが形成されていない場合でも表面２０ａに形成された図示しないボンディングパッドの位置を基板２０の端部に近づければボンディングワイヤ５０を短くすることはできる。しかし、このようにボンディングパッドを配置すると、ボンディングワイヤ５０が大きく曲げられ、ボンディングワイヤ５０の強度が低下する。これに対して、基板２０に凹部２０ｅが設けられた本実施形態では、ボンディングワイヤ５０の変形を抑制しつつ実装基板４０上のパッド位置を基板２０の端部に近づけることができ、高密度実装が可能となる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対して基板２０の構成を変更したものであり、その他については第２実施形態と同様であるため、第２実施形態と異なる部分についてのみ説明する。
図１０に示すように、本実施形態では、基板２０の内部に中空部２０ｆが形成されている。このような基板２０としては、例えば、図１１に示すように、Ｓｉ層２１と、酸化膜２２と、Ｓｉ層２３と、酸化膜２４と、Ｓｉ層２５とが順に積層された構成のものが挙げられる。
中空部２０ｆには加速度等を検出する図示しないセンサ部が形成されている。ボンディングワイヤ５０は、Ｓｉ層２５に形成された図示しないＴＳＶにてＳｉ層２３に接続されている図示しないボンディングパッドと、実装基板４０上の図示しないボンディングパッドとを接続している。
本実施形態では、図２（ａ）に示す工程の前に、Ｓｉ層２１の表面を熱酸化して酸化膜２２を形成し、エッチングによりＳｉ層２１および酸化膜２２の一部を除去して凹部を形成し、Ｓｉ層２１に酸化膜２２を介してＳｉ層２３を貼り合わせる。そして、Ｓｉ層２３に図示しないセンサ部を形成する。また、Ｓｉ層２５の表面に酸化膜２４を形成し、エッチングによりＳｉ層２５および酸化膜２４の一部を除去して凹部を形成し、Ｓｉ層２３に酸化膜２４を介してＳｉ層２５を貼り合わせ、Ｓｉ層２５に図示しないＴＳＶおよびボンディングパッドを形成する。このようにして、中空部２０ｆが形成された基板２０が製造される。そして、図２（ａ）に示す工程から図３（ｂ）に示す工程を行った後に、図１１に示すように、段付き形状の溝部１１０を形成する。なお、本実施形態では、図２（ｃ）に示す工程において、赤外線カメラを用いて裏面２０ｂ側から中空部２０ｆや表面２０ａ側のパターンを観察してアライメントを行うことができる。
基板２０が異なる材料で構成された複数の層を備える場合には、材料に合わせてダイシングブレードを選択することが望ましく、図８に示すように溝部１１０を複数回のダイシングカットで形成することにより、ダイシング条件の自由度を向上させることができる。
なお、基板２０の内部に中空部２０ｆが形成されている場合には、基板２０のうち溝部１１２と中空部２０ｆとで挟まれた部分の幅Ｗ３が小さくなるにつれて基板２０の抗折強度が低下する。したがって、基板２０の抗折強度の低下を抑制するために、幅Ｗ３をある程度大きくすることが望ましい。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１実施形態を内部に中空部２０ｆが形成された基板２０を備える半導体装置に適用してもよい。
また、上記第２実施形態では溝部１１０を溝部１１１と溝部１１２とで構成し、２段の段付き形状としたが、溝部１１０を３段以上の段付き形状としてもよい。すなわち、図３（ｂ）に示す工程を行った後に、溝部１１０が裏面２０ｂに向かうにつれて幅が狭くなる段付き形状となるように、１つの溝部の底部に該溝部よりも開口幅が小さい別の溝部を形成することを複数回行ってもよい。
２０ 基板
３０ ＤＡＦ
８０ 溝部
９０ 保護部材
１１０ 溝部

Claims (12)

  1. 表面（２０ａ）および裏面（２０ｂ）を有する基板（２０）と、前記裏面に貼り付けられたフィルム（３０）と、を備える半導体装置の製造方法であって、
    前記裏面に前記フィルムを貼り付けることと、
    前記フィルムと共に前記基板を前記裏面からハーフカットし、裏面側溝部（８０）を形成することと、
    前記裏面側溝部を形成することの後に、前記フィルムに保護部材（９０）を貼り付けることと、
    前記保護部材を貼り付けることの後に、前記表面から前記基板のダイシングカットを行い、前記裏面側溝部と連結された表面側溝部（１１０）を形成することと、
    前記表面にボンディングワイヤ（５０）を接続することと、を備え、
    前記表面側溝部を形成することでは、前記表面側溝部が前記裏面に向かうにつれて幅が狭くなる段付き形状となるように、１つの溝部の底部に該溝部よりも開口幅が小さい別の溝部を形成することを少なくとも１回行い、
    前記ボンディングワイヤを接続することでは、前記表面側溝部を前記段付き形状とすることによって前記基板の前記表面と側面（２０ｃ）との間の角部に形成された凹部（２０ｅ）を前記ボンディングワイヤが通るようにする半導体装置の製造方法。
  2. 前記裏面側溝部を形成することでは、前記基板のうち前記裏面側溝部と前記表面とで挟まれた部分の抗折強度が、前記表面側溝部を形成することにおいて前記基板の割れが生じる抗折強度よりも高くなるように、前記基板をハーフカットする請求項１に記載の半導体装置の製造方法。
  3. 前記表面側溝部を形成することでは、前記表面に第１表面側溝部（１１１）を形成した後、前記第１表面側溝部の底部に前記第１表面側溝部よりも開口幅が小さい第２表面側溝部（１１２）を形成し、前記第２表面側溝部を前記裏面側溝部と連結させる請求項１または２に記載の半導体装置の製造方法。
  4. 前記表面側溝部を形成することでは、前記裏面側溝部の幅より、前記表面側の前記別の溝部の幅を狭くする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記表面側溝部を形成することでは、前記１つの溝部の底部に前記別の溝部を形成することを複数回行い、前記裏面側溝部の幅より、前記別の溝部のうち前記裏面側溝部に連結される溝部の幅を狭くする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  6. 前記表面側溝部を形成することでは、前記１つの溝部の幅を前記裏面側溝部の幅より狭くする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記表面側溝部を形成することでは、前記基板のうち前記裏面側溝部と前記表面に形成された１つの溝部とで挟まれた部分の抗折強度が、該１つの溝部の底部に別の溝部を形成するときに前記基板の割れが生じる抗折強度よりも高くなるように、該１つの溝部を形成する請求項１ないし６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記表面側溝部を形成することでは、ダイシングブレード（１００、１３０）と前記保護部材とが離された状態でダイシングを行う請求項１ないし７のいずれか１つに記載の半導体装置の製造方法。
  9. 前記表面側溝部を形成することでは、ダイシングブレード（１００、１３０）にて前記ダイシングカットを行い、
    前記裏面側溝部を形成することでは、前記ダイシングブレードの丸くなった先端部の長さ（Ｈ３１）よりも、前記裏面側溝部の深さ（Ｈ２）を大きくする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
  10. 表面（２０ａ）および裏面（２０ｂ）を有する基板（２０）と、前記裏面に貼り付けられたフィルム（３０）と、を備える半導体装置であって、
    前記表面および前記裏面の外周部が内周部よりも凹むことにより、前記表面の内周部から前記表面の外周部、前記基板の側面（２０ｃ）、前記裏面の外周部を経て前記裏面の内周部に至る部分が段付き形状とされており、
    前記フィルムは、前記裏面の内周部に貼り付けられており、
    前記基板の前記表面と前記側面との間の角部に凹部（２０ｅ）が形成され、
    前記表面に接続されたボンディングワイヤ（５０）が該凹部を通るように配置されている半導体装置。
  11. 前記表面の外周端部が内周部よりも凹んだ形状とされ、該凹部が複数段の段付き形状とされている請求項１０に記載の半導体装置。
  12. 前記基板の前記裏面と前記側面との間の角部に凹部（２０ｄ）が形成され、
    前記基板の前記表面と前記側面との間の角部に形成された前記凹部の幅が、前記裏面と前記側面との間の角部に形成された前記凹部の幅よりも狭い請求項１０に記載の半導体装置。
JP2017117856A 2017-06-15 2017-06-15 半導体装置およびその製造方法 Active JP6766758B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017117856A JP6766758B2 (ja) 2017-06-15 2017-06-15 半導体装置およびその製造方法
PCT/JP2018/020005 WO2018230297A1 (ja) 2017-06-15 2018-05-24 半導体装置およびその製造方法
CN201880037037.8A CN110709965B (zh) 2017-06-15 2018-05-24 半导体装置及其制造方法
US16/662,329 US11145515B2 (en) 2017-06-15 2019-10-24 Manufacturing method of semiconductor device with attached film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017117856A JP6766758B2 (ja) 2017-06-15 2017-06-15 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2019004053A JP2019004053A (ja) 2019-01-10
JP2019004053A5 JP2019004053A5 (ja) 2019-09-26
JP6766758B2 true JP6766758B2 (ja) 2020-10-14

Family

ID=64659054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017117856A Active JP6766758B2 (ja) 2017-06-15 2017-06-15 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11145515B2 (ja)
JP (1) JP6766758B2 (ja)
CN (1) CN110709965B (ja)
WO (1) WO2018230297A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7306859B2 (ja) * 2019-04-09 2023-07-11 株式会社ディスコ 透明板の加工方法
JP7339819B2 (ja) * 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置
JP7497989B2 (ja) * 2020-02-14 2024-06-11 株式会社ディスコ 半導体チップの製造方法、及び、半導体チップ

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0288203A (ja) 1988-09-26 1990-03-28 Nec Corp 半導体素子の製造方法
JPH06232255A (ja) 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JP4493127B2 (ja) * 1999-09-10 2010-06-30 シャープ株式会社 窒化物半導体チップの製造方法
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
JP4471565B2 (ja) 2002-12-10 2010-06-02 株式会社ディスコ 半導体ウエーハの分割方法
JP2005012203A (ja) * 2003-05-29 2005-01-13 Hamamatsu Photonics Kk レーザ加工方法
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP2006165521A (ja) * 2004-11-12 2006-06-22 Nippon Sheet Glass Co Ltd 自己走査型発光素子チップアレイ
JP2006222359A (ja) * 2005-02-14 2006-08-24 Hitachi Cable Ltd 発光ダイオードアレイの製造方法
JP2006237375A (ja) 2005-02-25 2006-09-07 Toshiba Corp ダイシング方法
JP2007042810A (ja) 2005-08-02 2007-02-15 Tokyo Seimitsu Co Ltd ワーク切断方法
JP4800715B2 (ja) * 2005-09-08 2011-10-26 株式会社ディスコ ウェーハの分割方法
KR100675001B1 (ko) * 2006-01-04 2007-01-29 삼성전자주식회사 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP5226472B2 (ja) 2008-11-17 2013-07-03 株式会社ディスコ 切削方法
JP2011159679A (ja) 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
JP2012169411A (ja) 2011-02-14 2012-09-06 Teramikros Inc 半導体装置の製造方法
US20130157414A1 (en) * 2011-12-20 2013-06-20 Nxp B. V. Stacked-die package and method therefor
JP5637331B1 (ja) 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP6281699B2 (ja) 2013-07-01 2018-02-21 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2015053428A (ja) * 2013-09-09 2015-03-19 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103515250B (zh) * 2013-09-10 2016-01-20 天水华天科技股份有限公司 一种75μm超薄芯片生产方法
JP2015119068A (ja) 2013-12-19 2015-06-25 株式会社ディスコ ウエーハの加工方法
JP2015185691A (ja) 2014-03-24 2015-10-22 古河電気工業株式会社 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
JP2016134523A (ja) 2015-01-20 2016-07-25 株式会社東芝 半導体装置及びその製造方法
TW201642333A (zh) 2015-05-29 2016-12-01 Youngtek Electronics Corp 晶圓切割製程
JP2017041574A (ja) 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US11145515B2 (en) 2021-10-12
CN110709965A (zh) 2020-01-17
WO2018230297A1 (ja) 2018-12-20
JP2019004053A (ja) 2019-01-10
US20200058510A1 (en) 2020-02-20
CN110709965B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
KR100650538B1 (ko) 반도체 장치의 제조 방법
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
JP6766758B2 (ja) 半導体装置およびその製造方法
TWI643267B (zh) 半導體裝置及其製造方法
JP3795040B2 (ja) 半導体装置の製造方法
US8329561B2 (en) Method of producing semiconductor device
JP4342832B2 (ja) 半導体装置およびその製造方法
JP2011060807A (ja) 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP6100396B2 (ja) 半導体素子の製造方法および半導体素子
JP4835240B2 (ja) 半導体センサ装置およびその製造方法
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
JP2013197434A (ja) 半導体装置の製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
US20120306032A1 (en) Method of bonding semiconductor substrate and mems device
TW201838020A (zh) 半導體裝置、半導體晶圓及半導體裝置製造方法
KR100914051B1 (ko) 반도체 패키지 제조용 세라믹 기판
TWI740350B (zh) 半導體裝置之製造方法
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
JP5046875B2 (ja) 半導体装置の製造方法
JP4485314B2 (ja) 半導体素子の製造方法
JP2009208136A (ja) 半導体チップの製造方法
JP2009253239A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R151 Written notification of patent or utility model registration

Ref document number: 6766758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250