JPS6199395A - 半導体レ−ザの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は半導体レーザの製造方法に係り、特に共振器端
面の形成方法Ｅこ関する。

（発明の技術的背景及びその間厘点） 従来の半導体レーザの共振器端面ば半導体基板の結晶方
位に沿う骨間により形成するのが一般的である。しかし
、骨間を行なうには例えばカミソリの刃や医用メスなど
の鋭利な刃物を、顕微鏡下において注意深く半導体ウェ
ハーの端に押し当て２５０μｍ）のパー状チップ（４）
を切・り出しさらに個々の素子（６）の大きさく一般的
にｄｘｗ＝２５０Ｘ４００μ、１１）にするには、作業
者の熟練を必要するとともに非常に能率が悪い作業であ
る。また一般的に半導体基板の厚さは３００〜３５０μ
ｍであるためこのままでは骨間が不可能である。そこで
骨間を容易とする′ため、ウェハー厚ｔを１００Ｉｘｎ
以下（こ研磨する必要があり、半導体レーザの製造工程
数が多くなるとともに研磨後の工程中にウェハーが破損
することが多く取り扱いが煩雑となるなどの不都合が生
じる。

近年では骨間法に代わる共振器端面形成法としてエツチ
ングによる方法が提案されている。湿式エツチング法で
はエツチング速度に結晶面方位依存性があるため第８図
の様に共振器端面となる溝側壁住りが垂直とならない。

また不活性イオンや反応性イオンを含むプラズマまたは
反応性イオンビームを用いたいわゆるドライエツチング
法では有機薄膜をマスク材とした嚇合、エツチング中に
第９図の様にマスク材（８）の端にうねりが生じ、それ
がそのまま端面に反映するため溝側壁ａりに凹凸が発生
する。また有機薄膜のパターンを無機あるいは金属薄膜
に転写したものをマスク材として用いても通常のフォト
レジスト工程ではマスク材のうねりをなくすことは不可
能である。

この様な理由からエツチングにより共振器端面を形成し
た半導体レーザは閾電流値が高い、電流光出力特性が低
い、電流光出力特性の直線性が悪いなどの不都合が生じ
、実用レベルＩこはほど遠いものである。

（発明の目的） 遣方法を提供するものである。

（発明の概要） 本発明では、半導体ウェハーにドライエツチングにより
活性層よりも深い垂直側壁を有する溝を形成し、垂直側
壁に高反射膜を形成することにより、活性層から発する
光を一部または全部反射させて半導体レーザの内部Ｑ値
を高め、閾値電流の低減化及び高効率安定動作を実現す
るという半導体レーザの製造方法を提供するものである
。特に、本発明では半導体ウエノ・−内の垂直側壁をス
パッタターゲットに対して垂直に位置させてスパッタを
行なうことにより、溝の両側の垂直側壁に同時に高反射
膜を形成するというものである。更に、溝側壁以外の半
導体ウエノ・−表面に付着した高反射膜は、溝を形成す
る際に用いるマスクによりリフトオフするというもので
ある。

（発明の実施例） 以下本発明を、実施例を示す第１図乃至第６図を参照し
て説明する。

まず、第２図に示す面方位（１００）のＰ−ＧａＡｓ　
基板（３８）上にＮ−ＧａＡｓ　　電流阻止層（３６）
、Ｐ−人１．４０ａｏ。

Ｍクラット層（３４）、Ｐ−ｋｌｏｘｓ　Ｇａｏｓｔ　
Ａ！Ｂ　活性層（３２）、Ｎ−ｈｅｏ、　Ｇａ０６Ａｓ
クラツド（３０）、Ｎ−ＧａＡｓコｙタクト層は九半導
体ウニ／−−（５２）を用意する。次に、半導体ウェハ
ー（５２）の電極金属（２６）上に第１のフォトレジス
ト（４４）を厚さ１７ｔｍ、二”ケル（Ｎｉ）薄膜（４
６）を厚さ０．３μｍ及びＭ２のフォトレジスト（４８
）を厚さ０．５μｍにそれぞれ設ける。この第２のフォ
トレジスト（４８）に、Ｐ−ＧａＡｓ　　基板（３８）
の＜１１０＞及び＜１１０＞方向ｌこ幅２０μｍのスト
ライプ状溝パターン（５０）を形成する。第２のフォト
レジストのパターン形状は、第２図においてＷ　＝　４
００Ｉｅｎ、　　ｄ＝２５０μｍである。完成された半
導体レーザにおいては。

レーザ光は電流通路溝（４２）に沿う活性層（３２）内
にて発生し、ｄが共振器長と々る。

欠番こ第３図に示すように、第２のフオトレジス）　（
４８）をマスクとしてニッケル薄膜（４６）を硫酸系エ
ツチング液でエツチングし、更に第２のフォトレジスト
（４８）を残したままニッケル薄膜（４６）をマスクと
して第１のフォトレジスト（４４）を露光し、現像する
。第１のフォトレジスト（４４）は、後述するようにリ
フトオフを行なうため、現像をオーバ気味としレジスト
側壁（４７）にアンダーカットを入れる。なお第２のフ
ォトレジスト（４８）は、第１のフォトレジスト（４４
）を現像する際に除去される。

第４図はニッケル薄膜（４６）をマスクとして、三塩化
硼素（ＢＣ／１）と塩素（Ｃ１ｍ）の混合ガスを用いて
ＲＩＢ　（リアクティブ・イオン・エツチング）よりＰ
−ＧａＡｓ　　基板（３８）に達する垂直側壁（５６）
を有する溝（５４）を形成したものである。垂直側壁（
５６）が半導体レーザの共振器端面となる。

次に第１図に示すように、半導体ウェハー（５２）内の
共振器端面となる垂直側壁（５６）に、低屈折率の薄膜
と高屈折率の薄膜、例えばアルミナ（Ａｒｔｏｍ）膜（
５８）及びシリコン（１３ｉ）　　膜（６のとを、それ
ぞれ厚さをχ／４ｎ（χは活性層から発する光の波長、
ｎは人における膜の屈折率）に形成する。膜（５８）。

（６０）の形成は、例えばスパッタ法により形成され、
スパッタは第６図に示すように、半導体ウェハー（５２
）の溝（５４）の垂直側壁（５６）がスパッタ・ターゲ
ット（イ）に対して垂直になるようＥこ半導体ウェハー
（５２）を位置させて行なう。このようにしてスパッタ
を行なうと、ターゲット（イ）に対して平行な面、即ち
ニッケル薄膜（４６）上のみならず、第１図に示すよう
に、ターゲット（２Ｑに対して垂直な垂直側壁（５６）
上にも均一な厚さの膜が形成される。なお、ターゲット
に対して垂直な面に形成される膜は、一般的に上面から
数ＩＩＩまでは均一な膜厚となる。

次に、第１のフォトレジスト（４４）を除去すると同時
にニッケル薄膜（４６）及びその上に付着したアルミナ
膜（５８）及びシリコン膜（６０）をリフトオンして、
第５図に示す構造を得る。この後、溝（５４）に沿って
通常のスクライプ法によって半導体ウェハー　（５２）
を分割し、個々の半導体レーザ・チップを得る。なお、
との場合、半導体ウェハー（５２）の厚さが３００〜３
５０ｔＭｎでもスクライプが可能であった。

この後、得られた半導体レーザ・チップを通常の方法に
よりパッケージにマウントして半導体レーザ装置とした
。

このようにして得られた半導体レーザは、エツチングに
よって共振器端面を形成したにも係わらず閾電流値５０
ｍ人、外部効率０２Ｖ人と、通常の伸開端面を有する半
導体レーザと同様の素子特性が得られた。なお、アルミ
ナ膜（５８）とシーリコン膜（６０）の２層膜の垂直側
壁（５６）における反射率は７０チであった。また一度
の工程で半導体ウェハー全面の素子化が可能であり、本
実施例では約３饅×約２−の半導体ウェハーを用い、上
述した工程１サイクルで約５０００個の半導体レーザ・
チップを得た。

（発明の効果） 本発明によれば、エツチングにより共振器端面を形成し
た１ども係わらず、壁間ｆこよるものと同様の特性の優
れた半導体レーザが得られる。また本発明によれば、半
導体レーザの共振器端面形成及びチップが非常に能率良
く達成でき、量産性が大幅に向上する。

成したが、異方性エツチング条件をもつ他のドライエツ
チング法を用いることもできる。またＲＩＢのタメのマ
スクと、スパッタによる薄膜が半導体ウェハー上面に付
着するのを防止するマスクは、上述実施例のように同一
である必要はなく、個別に設けても良い。マスク材とし
ては、金属だけではな（８ｉ０．、８ｉ、Ｎ、などの無
機化合物及びＳｉなどの半導体材料を用いることができ
る。

溝の垂直側壁に形成する高反射膜は、Ｓｉｎ、、８ｉ。

Ｎ４などの無機化合物とＡ／などの金属との多層膜でも
よい。多層膜は２層に限らず目的とする反射率に応じて
より多層としてもよい。更Ｅこは、多層膜に限らず高抵
抗の金属、半導体例えば活性層の屈折率とほぼ等しい屈
折率を有する高抵抗Ｓｉ、高抵抗Ｇａ　Ａｓの単層とし
、エツチングにより形成された凹凸を平滑化するように
してもよい。

また本発明実施例では、ＡＩ！ＧａＡｓ／ＱａＡｓ系の
半導体レーザを例に説明したが、Ｉ　ｎＧａＡｓ　／Ｉ
　ｎ　Ｐなどを用いたファブリペロ−型共振器を有する
半導体レーザの製造方法にも本発明は適用できる。

【図面の簡単な説明】

第１図乃至第５図は本発明の一実施例の各工程を示す図
、第６図はスパッタ状態を説明する図、第７図は骨間に
よる共振器端面形成及びチップ化を示す図、第８図及び
第９図はエツチングにより形成した共振器端面を示す斜
視図である。 （羽）・・・半導体基板　　　（３０）、（３４）・・
・クラッド（３２）・・・活性層　　　　　（５２）・
・・半導体ウエノ・−（４４）　、　（４８）・・・フ
ォトレジスト（４６）・・・ニッケル薄膜　（５４）・
・・溝（５６）・・・垂直側壁　　　（５８）・・・人
＃！０ｍ薄膜（６０）・・・シリコン薄膜 （ｂ２）・・・スハ０゛ンダステーン°゛代理人　弁理
士　則　近　憲　佑　（ほか１名）第１図 第２図 第８図 第５図 第６図

Claims (4)

【特許請求の範囲】
1. （１）半導体基板上にクラッド層、活性層、クラッド層
   を積層してなる半導体ウェハーを用意する工程と、前記
   半導体ウェハーにマスクを形成する工程と、前記半導体
   ウェハーを前記マスクを介してドライエッチングするこ
   とにより前記活性層よりも深い垂直側壁を有する溝を形
   成する工程と、前記垂直側壁をスパッタ・ターゲットに
   対して垂直に位置させて前記半導体ウェハー内の垂直側
   壁に高反射膜を形成する工程と、前記マスク上面に形成
   された高反射膜を前記マスクのリフトオフにより取除く
   工程と、前記半導体ウェハーを前記溝に沿つて分割し半
   導体レーザ・チップを得る工程とを有する半導体レーザ
   の製造方法。
2. （２）前記高反射膜を形成する工程は、前記活性層より
   も低屈折率の薄膜を形成する工程と、前記低屈折率の薄
   膜よりも高屈折率の薄膜を形成する工程を有することを
   特徴とする特許請求の範囲第１項記載の半導体レーザの
   製造方法。
3. （３）前記マスクは、有機薄膜からなる第１の薄膜上に
   形成された無機、金属或は半導体薄膜からなる第２の薄
   膜と、第２の薄膜上に形成された有機薄膜からなる第３
   の薄膜からなることを特徴とする特許請求の範囲第１項
   記載の半導体レーザの製造方法。
4. （４）前記第２の薄膜は、シリカ、ニッケル或はシリコ
   ンであることを特徴とする特許請求の範囲第３項記載の
   半導体レーザの製造方法。