CN105097839B - 一种绝缘层、阵列基板及其制作方法、显示装置 - Google Patents
一种绝缘层、阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105097839B CN105097839B CN201510429076.0A CN201510429076A CN105097839B CN 105097839 B CN105097839 B CN 105097839B CN 201510429076 A CN201510429076 A CN 201510429076A CN 105097839 B CN105097839 B CN 105097839B
- Authority
- CN
- China
- Prior art keywords
- sublayer
- grid
- insulating film
- layer
- consistency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000009413 insulation Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 150
- 239000002184 metal Substances 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 238000000059 patterning Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种绝缘层、阵列基板及其制作方法、显示装置，涉及显示技术领域，解决了现有的栅绝缘层上过孔侧壁不平滑，过孔顶部凸起容易导致材料在过孔的接触特性差的问题。一种绝缘层，所述绝缘层上经过一次刻蚀形成有过孔，所述绝缘层包括：形成在衬底基板上的第一子层以及位于所述第一子层上、且与所述第一子层接触的第二子层；其中，所述第一子层的致密度大于所述第二子层的致密度；所述过孔在对应所述第一子层和所述第二子层的同一位置处，贯穿所述第一子层和所述第二子层。适用于显示用基板的制作。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种绝缘层、阵列基板及其制作方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)的阵列基板如图1所示，一般包括显示区域A-A和周边电路绑定区域B-B(这两个区域以封框胶为界而划分)，其中，显示区域包括多条交叉阵列的栅线和数据线，栅线和数据线交叉形成多个显示单元，每个显示单元包括一个薄膜晶体管，薄膜晶体管包括栅极、源极和漏极，其中，每个显示单元包括一个像素电极，漏极与像素电极连接，栅极与栅线连接、源极与数据线连接，薄膜晶体管液晶显示器通过栅线和数据线向像素电极充电以实现显示单元的显示。周边电路绑定区域形成有与栅线和数据线连接的栅线引线和数据线引线。柔性线路板与栅线引线以及数据线引线连接，以向栅线和数据线输入电压信号。
图2为现有的TFT-LCD阵列基板横截面的示意图，包括：衬底基板1、形成在衬底基板1上的栅极11、栅线引线12、栅绝缘层13、有源层14、源极15和漏极16。其中，栅极11位于显示区域A-A、栅线引线12位于周边电路绑定区域B-B。栅绝缘层13一般包括第一子层131和第二子层132。其中，第一子层131使得栅极11与有源层14绝缘，第二子层132的致密度大于第一子层131的致密度，以有利于提高薄膜晶体管的性能。
为了使得栅线引线与柔性线路板实现电连接，现有技术中一般在栅绝缘层上形成有过孔，在过孔中填充导电材料，栅线引线和柔性线路板通过过孔中的导电材料实现电连接。然而，由于第二子层132的致密度大于第一子层131的致密度，则第二子层刻蚀速率小，第一子层的刻蚀速率大，则形成的过孔在第二子层的最大孔径小于第一子层的最大孔径，则过孔顶部有突起，会导致导电材料容易在突起处断开，从而与栅线引线的接触特性差，降低了产品的良率。
发明内容
本发明的实施例提供一种绝缘层、阵列基板及其制作方法、显示装置，所述绝缘层上的过孔坡度小且平滑，可以提高导电材料在过孔处的沉积，有利于导通绝缘层两侧的电极。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种绝缘层，所述绝缘层上经过一次刻蚀形成有过孔，所述绝缘层包括：形成在衬底基板上的第一子层以及位于所述第一子层上、且与所述第一子层接触的第二子层；其中，所述第一子层的致密度大于所述第二子层的致密度；
所述过孔在对应所述第一子层和所述第二子层的同一位置处，贯穿所述第一子层和所述第二子层。
可选的，所述绝缘层还包括位于所述第二子层上、且与所述第二子层接触的第三子层；其中，所述第三子层的致密度大于所述第二子层的致密度。
可选的，所述第三子层的致密度大于所述第一子层的致密度。
可选的，所述第二子层的厚度不小于
可选的，所述第二子层和所述第三子层的厚度之和为所述绝缘层厚度的15％-30％。
另一方面，本发明实施例提供了一种阵列基板，包括：衬底基板以及形成在所述衬底基板上的栅金属层、覆盖所述栅金属层的栅绝缘层；所述栅金属层包括栅极和栅线引线；所述栅绝缘层为本发明实施例提供的绝缘层，且所述第一子层与所述栅金属层接触；
所述过孔位于对应所述栅线引线的位置处。
可选的，在所述绝缘层还包括第三子层的情况下，所述第三子层位于所述栅极位置的上方。
可选的，还包括：位于所述第三子层上的有源层。
可选的，所述第三子层和所述有源层的图案相同。
可选的，还包括位于所述有源层上的源漏金属层，所述源漏金属层包括源极、漏极以及覆盖所述过孔的连接电极，所述连接电极在所述过孔处与所述栅线引线直接接触。
另一方面，本发明实施例提供了一种阵列基板的制作方法，包括：
在栅金属层上形成栅绝缘层，其中，所述栅金属层包括栅极和栅线引线；所述形成栅绝缘层具体包括：
在所述栅金属层上依次形成第一栅绝缘薄膜和第二栅绝缘薄膜；其中，所述第一栅绝缘薄膜的致密度大于所述第二栅薄膜的致密度；
在所述第一栅绝缘薄膜和所述第二栅绝缘薄膜对应所述栅线引线的同一位置处一次刻蚀形成过孔，以形成第一子层和第二子层。
可选的，在所述第一栅绝缘薄膜和所述第二栅绝缘薄膜对应所述栅线引线的同一位置处一次刻蚀形成过孔之前，所述形成栅绝缘层还包括：
在所述第二栅绝缘薄膜上形成第三栅绝缘薄膜，以及对所述第三栅绝缘薄膜构图，形成第三子层；其中，所述第三栅绝缘薄膜的致密度大于所述第二栅绝缘层的致密度。
可选的，所述在所述栅金属层上依次形成第一栅绝缘薄膜和第二栅绝缘薄膜以及在所述第二栅绝缘薄膜上形成第三栅绝缘薄膜具体包括：
采用第一速率沉积绝缘材料，以形成第一栅绝缘薄膜；
采用第二速率沉积绝缘材料，以形成第二栅绝缘薄膜；
采用第三速率沉积绝缘材料，以形成第三栅绝缘薄膜；其中，所述第一速率小于所述第二速率，所述第三速率小于所述第二速率。
可选的，所述第三速率小于所述第一速率。
可选的，所述制作方法还包括：
在对所述第三栅绝缘薄膜构图之前，在所述第三栅绝缘薄膜上形成有源层；
所述对所述第三子层构图具体包括：
以所述有源层为掩膜，对所述第三栅绝缘薄膜构图。
可选的，所述在所述第三栅绝缘薄膜上形成有源层，以所述有源层为掩膜，对所述第三栅绝缘薄膜构图具体包括：
在第三栅绝缘薄上沉积半导体材料，以形成半导体薄膜；
在所述半导体薄膜上形成光刻胶；
对所述光刻胶进行曝光、显影，形成光刻胶保留部分，其中，所述光刻胶保留部分位于对应所述栅极的位置处，所述光刻胶去除部分至少位于对应所述栅线引线的位置处；
依次刻蚀所述光刻胶去除部分的半导体薄膜和第三栅绝缘薄膜，以形成有源层和第三子层；
将所述光刻胶剥离。
可选的，在所述第三栅绝缘薄膜上形成有源层之后，所述方法还包括：
形成源漏金属层，所述源漏金属层包括源极、漏极以及填充在所述过孔位置处的连接电极，所述连接电极在所述过孔处与所述栅线引线直接接触。
再一方面，本发明实施例提供了一种显示装置，包括本发明实施例提供的阵列基板。
本发明的实施例提供一种绝缘层、阵列基板及其制作方法、显示装置，绝缘层包括第一子层和位于第一子层上的第二子层，第一子层的致密度大于第二子层的致密度，绝缘层上具有贯穿第一子层和第二子层的过孔，则过孔在第二子层的开口宽度大于过孔在第一子层的开口宽度，形成的过孔侧壁平缓，有利于材料在该过孔处的沉积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的阵列基板示意图；
图2为图1所示阵列基板的截面示意图；
图3为本发明实施例提供的一种绝缘层示意图；
图4为本发明实施例提供的另一种绝缘层示意图；
图5为本发明实施例提供的一种阵列基板的截面示意图；
图6为本发明实施例提供的另一种阵列基板的截面示意图；
图7为本发明实施例提供的另一种阵列基板的截面示意图；
图8为本发明实施例提供的在栅金属层上依次形成第一栅绝缘薄膜和第二栅绝缘薄膜示意图；
图9为在图8所示的第一栅绝缘薄膜和第二栅绝缘薄膜形成过孔示意图；
图10为本发明实施例提供的一种形成栅绝缘层的方法示意图；
图11为本发明实施例提供的另一种形成栅绝缘层的方法示意图；
图12为在第二栅绝缘薄膜上形成第三栅绝缘薄膜的示意图；
图13为对第三栅绝缘薄膜构图后的示意图；
图14为在第三栅绝缘薄膜上形成有源层的示意图；
图15为本发明实施例提供的一种形成第三子层的方法示意图；
图16为本发明实施例提供的一种以有源层为掩膜对第三栅绝缘薄膜构图的方法示意图；
图17为在第三栅绝缘薄上沉积半导体材料以及光刻胶的示意图；
图18为对光刻胶进行曝光、显影后的示意图；
图19为依次刻蚀光刻胶去除部分的半导体薄膜和第三栅绝缘薄膜的示意图；
图20为将光刻胶剥离的示意图；
图21为本发明实施例提供的另一种阵列基板的制作方法示意图；
图22为本发明实施例提供的一种阵列基板的具体制作方法示意图。
附图标记；
10-衬底基板；11-栅极；12-栅线引线；13-栅绝缘层；14-有源层；15-源极；16-漏极；17-连接电极；21-第一栅绝缘薄膜；22-第二栅绝缘薄膜；23-第三栅绝缘薄膜；24-半导体薄膜；25-光刻胶；131-第一子层；132-第二子层；133-第三子层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明所有实施例中，需要阐明“薄膜”、“层”以及“图案”的定义，以及之间的关系。其中，“薄膜”是指利用某一种材料在基板上利用沉积或其他工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”；若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个薄膜“图案”。
示例的，栅绝缘层可以是在透明基板上沉积SiNx(氮化硅)所制得的，栅绝缘层一般无需构图工艺。又示例的，栅金属层是通过沉积金属薄膜再经过构图形成栅极和栅线引线，其中，栅极和栅线引线为薄膜“图案”。
所谓“构图工艺”是将薄膜形成包含至少一个图案的层的工艺；而构图工艺通常包含：在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。而在本发明所有实施例中，“一次构图工艺”是指经过一次曝光形成所需要的层结构工艺。
本发明实施例提供了一种绝缘层，本发明实施例以绝缘层栅绝缘层13为例进行说明，如图3所示，绝缘层(即栅绝缘层13)上经过一次刻蚀形成有过孔，绝缘层(栅绝缘层13)包括：形成在衬底基板(图中未示出)上的第一子层131以及位于第一子层131上、且与第一子层131接触的第二子层132；其中，第一子层131的致密度大于第二子层132的致密度。过孔在对应第一子层131和第二子层132的同一位置处，贯穿第一子层131和第二子层132。本发明实施例中，第二子层的厚度不小于
需要说明的是，绝缘层包括形成在衬底基板上的第一子层以及位于第一子层上的第二子层，则过孔在形成过程中，必然首先贯穿第二子层，之后再贯穿第一子层。由于第一子层的致密度大于第二子层的致密度，在形成过孔的过程中，刻蚀第二子层的速率较快，刻蚀第一子层的速率较慢，则第二子层的过孔宽度将大于第一子层的过孔宽度，即形成的过孔在第二子层上的开口大于在第一子层上的开口，过孔为倒梯形，过孔的侧壁平缓，在过孔处沉积其他材料，能够均匀的形成在过孔的侧壁上。例如过孔可用于将位于绝缘层两侧的导电材料通过该过孔实现连接，则导电材料可均匀沉积在过孔的侧壁以及底部，从而有利于实现过孔两侧的导电层的连接。
本发明实施例提供了一种绝缘层，绝缘层包括第一子层和位于第一子层上的第二子层，第一子层的致密度大于第二子层的致密度，绝缘层上具有贯穿第一子层和第二子层的过孔，则过孔在第二子层的开口宽度大于过孔在第一子层的开口宽度，形成的过孔侧壁平缓，有利于材料在该过孔处的沉积。
可选的，如图4所示，绝缘层(栅绝缘层13)还包括位于第二子层132上、且与第二子层132接触的第三子层133；其中，第三子层133的致密度大于第二子层132的致密度，如图4所示，过孔未贯穿第三子层133。即第三子层形成在过孔之外的其他位置处。第三子层的致密度大于第二子层的致密度，而第一子层的致密度大于第二子层的致密度，此处，第一子层的致密度可以是大于第三子层的致密度，也可是小于第三子层的致密度，还可以是等于第三子层的致密度。
优选的，第三子层的致密度大于第一子层的致密度。即在第一子层、第二子层和第三子层中，第三子层的致密度最大，第一子层的致密度次之，第二子层的致密度最小。
本发明实施例提供了一种阵列基板，如图5所示，包括：衬底基板10以及形成在衬底基板10上的栅金属层、覆盖栅金属层的栅绝缘层；栅金属层包括栅极11和栅线引线12；栅绝缘层包括：第一子层131以及位于第一子层131上、且与第一子层131接触的第二子层132；其中，第一子层131与栅金属层接触，即第一子层131与栅极11和栅线引线12接触；第一子层131的致密度大于第二子层132的致密度。第一子层131和第二子层132在对应栅线引线12的同一位置处形成有过孔，过孔贯穿第一子层131和第二子层132。
栅绝缘层在对应栅线引线的位置处形成过孔，则过孔处栅线引线的上表面露出，可以通过该过孔将栅线引线与线路板电连接。而该过孔在第二子层的开口宽度大于过孔在第一子层的开口宽度，形成的过孔侧壁平缓，有利于材料的沉积，进一步保证了栅线引线与线路板连接的连接特性。
优选的，如图6所示，绝缘层还包括位于第二子层132上、且与第二子层132接触的第三子层133；其中，第三子层133的致密度大于第二子层132的致密度，第三子层133位于栅极11的上面。如图6所示，过孔未贯穿第三子层133。
第三子层的致密度大于第二子层的致密度。由于第三子层与有源层接触，有源层一般为高致密度层，则第三子层和有源层均为高密度层可改善第三子层和有源层接触界面的质量，降低界面缺陷态密度，提高薄膜晶体管的性能。
本发明实施例中，栅绝缘层中，第二子层和第三子层的厚度之和优选为栅绝缘层总厚度的15％～30％。其中，第三子层的厚度可以为栅绝缘层总厚度的6％-12％。例如，栅绝缘层的总厚度为第二子层和第三子层的厚度之后为第一子层的厚度为第三子层的厚度为则第二子层的厚度为
具体栅绝缘层的厚度也不局限上述实施例，本发明仅以栅绝缘层总厚度为为例进行说明。
可选的，形成第三栅绝缘薄膜的材料为a-SiNx。其中，第一绝缘薄膜和第二绝缘薄膜的材料可以与第三绝缘薄膜的材料相同，也可以与第三绝缘薄膜的材料不同，只要为绝缘材料均可。
可选的，图6所示，阵列基板还包括：位于第三子层133上的有源层14。且进一步的，第三子层133和有源层14的图案相同。即第三子层和有源层通过同一次构图形成。可选的，形成有源层的材料为a-Si。
如图7所示，阵列基板还包括位于有源层14上的源漏金属层，源漏金属层包括源极15、漏极16以及覆盖过孔的连接电极17，连接电极17在过孔处与栅线引线12直接接触。栅线引线通过连接电极与线路板连接，连接电极与源漏极通过一次构图形成，减少基板上的构图次数。
本发明实施例提供了一种显示装置，包括本发明实施例提供的阵列基板。所述显示装置可以为液晶显示器、电子纸、OLED(Organic Light-Emitting Diode,有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供了一种阵列基板的制作方法，包括：在栅金属层上形成栅绝缘层，其中，如图8、图9所示，栅金属层包括栅极11和栅线引线12；如图10所示，形成栅绝缘层13具体包括：
步骤S101、如图8所示，在栅金属层(栅极11和栅线引线12所在层)上依次形成第一栅绝缘薄膜21和第二栅绝缘薄膜22；其中，第一栅绝缘薄膜21的致密度大于第二栅绝缘薄膜22的致密度。
优选的，本发明实施例中，第二栅绝缘薄膜的厚度不小于示例的，栅绝缘层总厚度为第一栅绝缘薄膜的厚度为第二栅绝缘薄膜的厚度为
步骤S102、如图9所示，在第一栅绝缘薄膜21和第二栅绝缘薄膜22对应栅线引线12的同一位置处一次刻蚀形成过孔，以形成第一子层131和第二子层132。
第一栅绝缘薄膜的致密度大于第二栅绝缘薄膜的致密度，则第二栅绝缘薄膜的刻蚀速率快，第一栅绝缘薄膜的刻蚀速率较慢，则第二栅绝缘薄膜的过孔宽度大于第一栅绝缘薄膜的过孔宽度，即形成的过孔为倒梯形，过孔的侧壁平缓，有利于其他材料在过孔侧壁上的沉积。
可选的，在上述步骤S102之前，如图11所示，所述方法还包括：步骤S103、如图12所示，在第二栅绝缘薄膜22上形成第三栅绝缘薄膜23。其中，第三栅绝缘薄膜的致密度大于第二栅绝缘层的致密度。
具体的，第三栅绝缘薄膜和第二栅绝缘薄膜的厚度之和为栅绝缘层总厚度的15％～30％。示例的，栅绝缘层总厚度为第三栅绝缘薄膜的厚度为
可选的，在栅金属层上依次形成第一栅绝缘薄膜和第二栅绝缘薄膜以及在第二栅绝缘薄膜上形成第三栅绝缘薄膜具体包括：
采用第一速率沉积绝缘材料，以形成第一栅绝缘薄膜；
采用第二速率沉积绝缘材料，以形成第二栅绝缘薄膜；
采用第三速率沉积绝缘材料，以形成第三栅绝缘薄膜；其中，第一速率小于第二速率，第三速率小于第二速率。则第三栅绝缘薄膜的致密度大于第二栅绝缘薄膜的致密度，而第一栅绝缘薄膜的致密度大于第二栅绝缘薄膜的致密度，此处，第一栅绝缘薄膜的致密度可以是大于第三栅绝缘薄膜的致密度，也可是小于第三栅绝缘薄膜的致密度，还可以是等于第三栅绝缘薄膜的致密度
进一步优选的，第三速率小于第一速率。即在第一栅绝缘薄膜、第二栅绝缘薄膜和第三栅绝缘薄膜中，第三栅绝缘薄膜的致密度最大，第一栅绝缘薄膜的致密度次之，第二栅绝缘薄膜的致密度最小。
可选的，形成第三栅绝缘薄膜的材料为a-SiNx。
步骤S104、如图13所示，对第三栅绝缘薄膜23构图，形成第三子层133。之后，在第一栅绝缘薄膜和第二栅绝缘薄膜对应栅线引线的位置处形成过孔，如图14所示，形成第一栅绝缘子层131和第二栅绝缘子层132。
可选的，如图15所示，在上述步骤S104之前，制作方法还包括：
步骤S105、在第三栅绝缘薄膜上形成有源层。可选的，形成有源层的材料为a-Si。
则步骤S104具体包括：以有源层为掩膜，对第三栅绝缘薄膜构图。
具体的，如图16所示，在第三栅绝缘薄膜上形成有源层，以有源层为掩膜，对第三栅绝缘薄膜构图具体包括：
步骤S201、如图17所示，在第三栅绝缘薄膜23上沉积半导体材料，以形成半导体薄膜24。
步骤S202、如图17所示，在半导体薄膜24上形成光刻胶25。
步骤S203、如图18所示，对光刻胶25进行曝光、显影，显影后部分光刻胶25被去除，形成光刻胶保留部分，其中，光刻胶25保留部分位于对应栅极11的位置处，光刻胶去除部分至少位于对应栅线引线12的位置处。
步骤S204、如图19所示，依次刻蚀光刻胶去除部分的半导体薄膜24和第三栅绝缘薄膜23，以形成有源层14和第三子层131。
需要说明的是，可是第三栅绝缘薄膜可以是通过终点刻蚀检测机准确找到第三栅绝缘薄膜的刻蚀终点，保证完全刻蚀第三栅绝缘薄膜。但由于工艺原因，在刻蚀第三栅绝缘薄膜时，有可能会刻蚀到第二栅绝缘薄膜，则只要确定刻蚀第三栅绝缘薄膜之后，第二栅绝缘薄膜的厚度不小于
步骤S205、如图20所示，将光刻胶25剥离。
可选的，如图21所示，在步骤S102之后，方法还包括：
步骤S106、如图7所示，形成源漏金属层，源漏金属层包括源极15、漏极16以及填充在过孔位置处的连接电极17，连接电极17在过孔处与栅线引线12直接接触。
下面，提供一具体实施例，详细说明本发明实施例中阵列基板的制作方法，如图22所示，所述方法包括：
步骤S301、在阵列基板上形成栅金属层。其中，栅金属层包括栅极以及栅线引线。
步骤S302、如图12所示，在栅金属层上依次形成第一栅绝缘薄膜21、第二栅绝缘薄膜22以及第三绝缘薄膜23。
步骤S303、如图17所示，在第三绝缘薄膜23上沉积半导体材料，以形成半导体薄膜24。
步骤S304、如图17所示，在半导体薄膜24上形成光刻胶25。
步骤S305、如图18所示，对光刻胶25进行曝光、显影，显影后部分光刻胶25被去除，形成光刻胶保留部分，其中，光刻胶25保留部分位于对应栅极11的位置处，光刻胶去除部分至少位于对应栅线引线12的位置处。
步骤S306、如图19所示，依次刻蚀光刻胶去除部分的半导体薄膜24和第三栅绝缘薄膜23，以形成有源层14和第三子层131。
步骤S307、如图20所示，将光刻胶剥离。
步骤S308、如图9所示，在第一栅绝缘薄膜21和第二栅绝缘薄膜22对应栅线引线12的同一位置处一次刻蚀形成过孔，以形成第一子层131和第二子层132。
步骤S309、如图7所示，形成源漏金属层，源漏金属层包括源极15、漏极16以及填充在过孔位置处的连接电极17，连接电极17在过孔处与栅线引线12直接接触。形成后的阵列基板可以是如图7所示。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种绝缘层，所述绝缘层上经过一次刻蚀形成有过孔，所述过孔形成于周边电路绑定区域对应栅线引线的位置处，以使栅线引线与柔性线路板实现电连接，其特征在于，所述绝缘层包括：形成在衬底基板上的第一子层以及位于所述第一子层上、且与所述第一子层接触的第二子层；其中，所述第一子层的致密度大于所述第二子层的致密度；
所述过孔在对应所述第一子层和所述第二子层的同一位置处，贯穿所述第一子层和所述第二子层；
所述绝缘层为栅绝缘层；
所述绝缘层还包括位于所述第二子层上、且与所述第二子层接触的第三子层；其中，所述第三子层的致密度大于所述第二子层的致密度；
所述过孔不贯穿所述第三子层。
2.根据权利要求1所述的绝缘层，其特征在于，所述第三子层的致密度大于所述第一子层的致密度。
3.根据权利要求1所述的绝缘层，其特征在于，所述第二子层的厚度不小于
4.根据权利要求1或3所述的绝缘层，其特征在于，所述第二子层和所述第三子层的厚度之和为所述绝缘层厚度的15％-30％。
5.一种阵列基板，包括：衬底基板以及形成在所述衬底基板上的栅金属层、覆盖所述栅金属层的栅绝缘层；所述栅金属层包括栅极和栅线引线；其特征在于，所述栅绝缘层为权利要求1-4任一项所述的绝缘层，且所述第一子层与所述栅金属层接触；
所述过孔位于对应所述栅线引线的位置处。
6.根据权利要求5所述的阵列基板，其特征在于，在所述绝缘层还包括第三子层的情况下，所述第三子层位于所述栅极位置的上方。
7.根据权利要求6所述的阵列基板，其特征在于，还包括：位于所述第三子层上的有源层。
8.根据权利要求7所述的阵列基板，其特征在于，所述第三子层和所述有源层的图案相同。
9.根据权利要求7所述的阵列基板，其特征在于，还包括位于所述有源层上的源漏金属层，所述源漏金属层包括源极、漏极以及覆盖所述过孔的连接电极，所述连接电极在所述过孔处与所述栅线引线直接接触。
10.一种阵列基板的制作方法，其特征在于，包括：
在栅金属层上形成栅绝缘层，其中，所述栅金属层包括栅极和栅线引线；所述形成栅绝缘层具体包括：
在所述栅金属层上依次形成第一栅绝缘薄膜和第二栅绝缘薄膜；其中，所述第一栅绝缘薄膜的致密度大于所述第二栅绝缘 薄膜的致密度；
在所述第一栅绝缘薄膜和所述第二栅绝缘薄膜对应所述栅线引线的同一位置处一次刻蚀形成过孔，以形成第一子层和第二子层；
在所述第一栅绝缘薄膜和所述第二栅绝缘薄膜对应所述栅线引线的同一位置处一次刻蚀形成过孔之前，所述形成栅绝缘层还包括：
在所述第二栅绝缘薄膜上形成第三栅绝缘薄膜，以及对所述第三栅绝缘薄膜构图，形成第三子层；其中，所述第三栅绝缘薄膜的致密度大于所述第二栅绝缘层的致密度；
所述过孔不贯穿所述第三子层。
11.根据权利要求10所述的制作方法，其特征在于，所述在所述栅金属层上依次形成第一栅绝缘薄膜和第二栅绝缘薄膜以及在所述第二栅绝缘薄膜上形成第三栅绝缘薄膜具体包括：
采用第一速率沉积绝缘材料，以形成第一栅绝缘薄膜；
采用第二速率沉积绝缘材料，以形成第二栅绝缘薄膜；
采用第三速率沉积绝缘材料，以形成第三栅绝缘薄膜；其中，所述第一速率小于所述第二速率，所述第三速率小于所述第二速率。
12.根据权利要求11所述的制作方法，其特征在于，所述第三速率小于所述第一速率。
13.根据权利要求10所述的制作方法，其特征在于，所述制作方法还包括：
在对所述第三栅绝缘薄膜构图之前，在所述第三栅绝缘薄膜上形成有源层；
所述对所述第三子层构图具体包括：
以所述有源层为掩膜，对所述第三栅绝缘薄膜构图。
14.根据权利要求13所述的制作方法，其特征在于，所述在所述第三栅绝缘薄膜上形成有源层，以所述有源层为掩膜，对所述第三栅绝缘薄膜构图具体包括：
在第三栅绝缘薄上沉积半导体材料，以形成半导体薄膜；
在所述半导体薄膜上形成光刻胶；
对所述光刻胶进行曝光、显影，形成光刻胶保留部分，其中，所述光刻胶保留部分位于对应所述栅极的位置处，所述光刻胶去除部分至少位于对应所述栅线引线的位置处；
依次刻蚀所述光刻胶去除部分的半导体薄膜和第三栅绝缘薄膜，以形成有源层和第三子层；
将所述光刻胶剥离。
15.根据权利要求13所述的制作方法，其特征在于，在所述第三栅绝缘薄膜上形成有源层之后，所述方法还包括：
形成源漏金属层，所述源漏金属层包括源极、漏极以及填充在所述过孔位置处的连接电极，所述连接电极在所述过孔处与所述栅线引线直接接触。
16.一种显示装置，其特征在于，包括权利要求5-9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510429076.0A CN105097839B (zh) | 2015-07-20 | 2015-07-20 | 一种绝缘层、阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510429076.0A CN105097839B (zh) | 2015-07-20 | 2015-07-20 | 一种绝缘层、阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097839A CN105097839A (zh) | 2015-11-25 |
| CN105097839B true CN105097839B (zh) | 2019-08-09 |
Family
ID=54577904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510429076.0A Expired - Fee Related CN105097839B (zh) | 2015-07-20 | 2015-07-20 | 一种绝缘层、阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097839B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102221442B1 (ko) * | 2016-07-25 | 2021-02-26 | 선전 로욜 테크놀로지스 컴퍼니 리미티드 | 어레이 기판 및 어레이 기판의 제조방법 |
| CN108022942B (zh) * | 2016-10-31 | 2020-06-30 | 上海和辉光电有限公司 | 一种阵列基板和有机发光显示面板 |
| CN106707649B (zh) * | 2017-03-01 | 2019-09-03 | 合肥京东方光电科技有限公司 | 过孔的制备方法、阵列基板的制备方法及阵列基板 |
| CN107104106B (zh) * | 2017-04-10 | 2019-10-11 | 武汉华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN107359177B (zh) * | 2017-06-28 | 2020-03-31 | 武汉华星光电半导体显示技术有限公司 | 一种柔性背板的制作方法、液晶显示面板以及oled显示面板 |
| CN108807424A (zh) * | 2018-06-27 | 2018-11-13 | 武汉华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示面板 |
| CN109143707A (zh) * | 2018-10-08 | 2019-01-04 | 惠科股份有限公司 | 一种导电层绝缘方法、导电层绝缘结构及显示装置 |
| CN110797304B (zh) | 2019-11-12 | 2022-09-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1945855A (zh) * | 2005-10-03 | 2007-04-11 | Nec液晶技术株式会社 | 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 |
| CN101256961A (zh) * | 2008-04-08 | 2008-09-03 | 友达光电股份有限公司 | 薄膜晶体管结构、像素结构及其制造方法 |
| CN104538408A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752334B (zh) * | 2013-12-31 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 接触插塞的形成方法 |
| CN104538407B (zh) * | 2015-01-14 | 2017-11-10 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
-
2015
- 2015-07-20 CN CN201510429076.0A patent/CN105097839B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1945855A (zh) * | 2005-10-03 | 2007-04-11 | Nec液晶技术株式会社 | 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 |
| CN101256961A (zh) * | 2008-04-08 | 2008-09-03 | 友达光电股份有限公司 | 薄膜晶体管结构、像素结构及其制造方法 |
| CN104538408A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097839A (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
| US11923382B2 (en) | Method of fabricating array substrate, array substrate and display device | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN105161495B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
| CN102655155B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103579220B (zh) | 阵列基板及其制造方法和包括其的显示装置的制造方法 | |
| CN106158882A (zh) | 一种显示装置、显示面板、阵列基板及其制作方法 | |
| US8017423B2 (en) | Method for manufacturing a thin film structure | |
| CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104009043B (zh) | 像素结构及其制作方法 | |
| CN104851789A (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
| CN104716147A (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105047611A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105448936A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
| CN104617049A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103700627A (zh) | 一种阵列基板的制作方法 | |
| CN106129071A (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN105226071A (zh) | 一种显示基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190809 Termination date: 20200720 |