CN104538408A - 一种阵列基板及其制备方法和显示装置 - Google Patents
一种阵列基板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN104538408A CN104538408A CN201510018641.4A CN201510018641A CN104538408A CN 104538408 A CN104538408 A CN 104538408A CN 201510018641 A CN201510018641 A CN 201510018641A CN 104538408 A CN104538408 A CN 104538408A
- Authority
- CN
- China
- Prior art keywords
- gate insulator
- layer film
- region
- photoresist
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法和显示装置，所述阵列基板包括显示区域和非显示区域，该制备方法包括：在衬底基板上形成栅金属层的图形，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；形成栅极绝缘层的图形，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；形成钝化层，并在所述栅金属走线对应位置形成贯穿所述钝化层和所述栅极绝缘层的过孔；形成位于所述非显示区域的连接线的图形，所述连接线通过所述过孔与所述栅金属走线连接。本发明可以解决现有的阵列基板的栅外接电路区域的过孔容易产生刻蚀不良的问题。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法和显示装置。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)由于具有体积小、功耗低、无辐射等特点而备受关注，在平板显示领域中占据了主导地位，被广泛的应用到各行各业中。
TFT-LCD根据驱动液晶的电场方向可分为垂直电场型与水平电场型。垂直电场型包括扭曲向列(TN)型，水平电场型包括高级超维场转换(ADS)型和共平面切换(IPS)型。其中，水平电场型TFT-LCD，尤其是ADS型TFT-LCD具有宽视角，开口率高等优点而被广泛的应用。为了进一步提高透过率，一种HADS(高透过率-高级超维场转换)模式TFT-LCD正在不断的被研究和使用。
现有的制造HADS模式TFT-LCD阵列基板工艺可以如下：通过第一次构图工艺形成栅极和栅线的图形；形成栅极绝缘层；通过第二次构图工艺形成有源层、数据线、源极和漏极的图形；通过第三次构图工艺形成像素电极和TFT沟道的图形；通过第四次构图工艺形成钝化层图形；通过第五次构图工艺形成公共电极图形。在形成钝化层图形时，需要在栅外接电路(Gate Pad)区域对钝化层和栅极绝缘层进行过孔刻蚀，以使得栅外接电路区域的栅金属走线与栅驱动芯片(Gate driver IC)连接。然而HADS模式与其他模式相比，钝化层的厚度一般做的比较厚，这样在进行过孔刻蚀时，由于刻蚀的厚度为钝化层厚度和栅极绝缘层厚度之和(钝化层厚度约为6000A，栅极绝缘层厚度约为4000A)，所以过孔容易产生刻蚀不良，从而在cell test(面板测试)或bonding(绑定)时易出现X-line现象(请参考图1，在垂直方向上出现贯穿显示面板的亮线)，影响显示面板的显示效果。
现有的解决方案通常是钝化层和栅极绝缘层分别采用1个mask(掩膜板)，单独进行刻蚀，但是这样，会增加1个mask，既增加成本，又增加工艺时间。
发明内容
有鉴于此，本发明提供一种阵列基板及其制备方法和显示装置，以解决现有的阵列基板的栅外接电路区域的过孔容易产生刻蚀不良的问题。
为解决上述技术问题，本发明提供一种阵列基板的制备方法，所述阵列基板包括显示区域和非显示区域，所述方法包括：
在衬底基板上形成栅金属层的图形，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；
形成栅极绝缘层的图形，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
形成钝化层，并在所述栅金属走线对应位置形成贯穿所述钝化层和所述栅极绝缘层的过孔；
形成位于所述非显示区域的连接线的图形，所述连接线通过所述过孔与所述栅金属走线连接。
优选地，所述形成栅极绝缘层的图形的步骤具体包括：
依次形成栅极绝缘层薄膜和有源层薄膜；
在所述有源层薄膜上涂覆光刻胶；
对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶保留区域对应的区域包括有源层图形所在区域，所述光刻胶去除区域对应其他区域，所述其他区域包括栅金属走线对应区域；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的有源层薄膜；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度，形成栅极绝缘层的图形，其中，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
剥离所述光刻胶保留区域的光刻胶，形成有源层的图形。
优选地，所述形成栅极绝缘层的图形的步骤具体包括：
依次形成栅极绝缘层薄膜、有源层薄膜和源漏金属层薄膜；
在所述源漏金属层薄膜上涂覆光刻胶；
对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶保留区域对应的区域包括有源层图形和数据线图形所在区域，所述光刻胶去除区域对应其他区域，所述其他区域包括栅金属走线对应区域；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的源漏金属层薄膜和有源层薄膜；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度，形成栅极绝缘层的图形，其中，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
剥离所述光刻胶保留区域的光刻胶，形成有源层和数据线的图形。
优选地，所述形成栅极绝缘层薄膜的步骤包括：形成至少两层栅极绝缘层薄膜；
所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度的步骤包括：采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
优选地，所述形成至少两层栅极绝缘层薄膜的步骤包括：通过控制沉积气体的沉积条件，依次形成至少两层材料相同但致密度不同的栅极绝缘层薄膜；
所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜的步骤包括：通过调节刻蚀时间，刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
优选地，所述形成至少两层栅极绝缘层薄膜的步骤包括：依次沉积至少两层材料不同的栅极绝缘层薄膜；
所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜的步骤包括：通过选用对应的刻蚀气体，刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
优选地，所述连接线与位于所述显示区域的像素电极通过一次构图工艺形成。
优选地，所述连接线与位于所述显示区域的公共电极通过一次构图工艺形成。
本发明还提供一种阵列基板，包括显示区域和非显示区域，还包括：
衬底基板；
栅金属层，设置在所述衬底基板上，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；
栅极绝缘层，设置在所述栅金属层上，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
钝化层，设置在所述栅极绝缘层上，在所述栅金属走线对应位置设置有贯穿所述钝化层和所述栅极绝缘层的过孔；
连接线，设置在所述钝化层上，通过所述过孔与所述栅金属走线连接。
优选地，所述栅极对应区域的栅极绝缘层包括至少两层栅极绝缘层薄膜，所述栅金属走线对应区域的栅极绝缘层包括的栅极绝缘层薄膜的层数小于所述栅极对应区域的栅极绝缘层。
优选地，所述栅金属走线对应区域的栅极绝缘层仅包括一层栅极绝缘层薄膜。
本发明还提供一种显示装置，包括上述阵列基板。
本发明的上述技术方案的有益效果如下：
本发明实施例中，栅金属走线对应区域的栅极绝缘层的厚度小于栅极对应区域的栅极绝缘层的厚度，因而栅金属走线对应区域的钝化层和栅极绝缘层的总体厚度变小，从而在栅金属走线对应区域进行钝化层和栅极绝缘层的过孔刻蚀时，可以减少刻蚀不良，从而减少了包括该阵列基板的显示面板的X-line现象，提高了显示面板的显示效果。
附图说明
图1为本现有技术中的显示面板的X-line现象的示意图；
图2-1-图2-9为本发明实施例的阵列基板的制备方法的流程示意图。
具体实施方式
阵列基板的栅外接电路区域需要对钝化层和栅极绝缘层进行过孔刻蚀，以使得栅外接电路区域的栅金属走线通过过孔与栅驱动芯片连接。由于现有的栅外接电路区域的钝化层和栅极绝缘层的总体厚度较大，容易导致过孔刻蚀不良。为解决该问题，需要减小钝化层和栅极绝缘层的总体厚度。由于钝化层需要对整个阵列基板进行保护，其厚度不可以任意更改，另外，考虑到阵列基板上的薄膜晶体管的工作需要，栅极对应区域的栅极绝缘层的厚度也有一定的范围限制，因而为了不对薄膜晶体管以及整个阵列基板造成影响，本发明实施例中，可以仅改变栅外接电路区域的栅极绝缘层的厚度，从而减小栅外接电路区域的钝化层和栅极绝缘层的整体厚度，避免过孔刻蚀不良。
为解决上述问题，本发明实施例提供一种阵列基板的制备方法，所述阵列基板包括显示区域和非显示区域，所述方法包括：
步骤S11：在衬底基板上形成栅金属层的图形，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；
步骤S12：形成栅极绝缘层的图形，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；栅金属走线对应区域即上述的栅外接电路区域。
步骤S13：形成钝化层，并在所述栅金属走线对应位置形成贯穿所述钝化层和所述栅极绝缘层的过孔；
步骤S14：形成位于所述非显示区域的连接线的图形，所述连接线通过所述过孔与所述栅金属走线连接。通过所述连接线所述栅金属走线可与栅驱动电路芯片连接。
本发明实施例中，栅金属走线对应区域的栅极绝缘层的厚度小于栅极对应区域的栅极绝缘层的厚度，因而栅金属走线对应区域的钝化层和栅极绝缘层的总体厚度变小，从而在栅金属走线对应区域进行钝化层和栅极绝缘层的过孔刻蚀时，可以减少刻蚀不良，从而减少了包括该阵列基板的显示面板的X-line现象，提高了显示面板的显示效果。
所述栅金属走线对应区域的栅极绝缘层的厚度可以根据需要设定。
在本发明的一实施例中，所述形成栅极绝缘层的图形的步骤(步骤S12)可以具体包括：
步骤S21：依次形成栅极绝缘层薄膜和有源层薄膜；
步骤S22：在所述有源层薄膜上涂覆光刻胶；
步骤S23：对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶保留区域对应的区域包括有源层图形所在区域，所述光刻胶去除区域对应其他区域，所述其他区域包括栅金属走线对应区域；
步骤S24：采用刻蚀工艺刻蚀掉所述光刻胶去除区域的有源层薄膜；
步骤S25：采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度，形成栅极绝缘层的图形，其中，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度。
步骤S26：剥离所述光刻胶保留区域的光刻胶，形成有源层的图形。
本实施例中，在形成有源层的图形过程中，对栅金属走线对应区域的栅极绝缘层进行刻蚀，刻蚀掉栅金属走线对应区域的栅极绝缘层薄膜的至少部分厚度，使得栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度。
此外，本发明实施例中，在形成有源层的图形之后，后续还需要形成阵列基板的源漏金属层(包括源漏电极和数据线)、钝化层及像素电极的图形等，在此不再详细说明。
在本发明的另一实施例中，所述形成栅极绝缘层的图形的步骤(步骤S12)可以具体包括：
步骤S31：依次形成栅极绝缘层薄膜、有源层薄膜和源漏金属层薄膜；
步骤S32：在所述源漏金属层薄膜上涂覆光刻胶；
步骤S33：对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶保留区域对应的区域包括有源层图形和数据线图形所在区域，所述光刻胶去除区域对应其他区域，所述其他区域包括栅金属走线对应区域；
步骤S34：采用刻蚀工艺刻蚀掉所述光刻胶去除区域的源漏金属层薄膜和有源层薄膜；
步骤S35：采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度，形成栅极绝缘层的图形，其中，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度。
步骤S36：剥离所述光刻胶保留区域的光刻胶，形成数据线和有源层的图形。
本实施例中，在形成有源层和数据线的图形的过程中，对栅金属走线对应区域的栅极绝缘层进行刻蚀，刻蚀掉栅金属走线对应区域的栅极绝缘层薄膜的至少部分厚度，使得栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度。
此外，本发明实施例中，在形成有源层和数据线的图形之后，后续还需要形成源漏电极、钝化层及像素电极的图形等，在此不再详细说明。
上述实施例中，形成的栅极绝缘层薄膜可以仅为一层，在采用刻蚀工艺对光刻胶去除区域的栅极绝缘层薄膜进行刻蚀时，可以通过精确控制刻蚀的时间，来控制光刻胶去除区域的栅极绝缘层薄膜的刻蚀厚度。
上述实施例中，形成的栅极绝缘层薄膜也可以为至少两层，在采用刻蚀工艺对光刻胶去除区域的栅极绝缘层薄膜进行刻蚀时，可以刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
另外，形成的至少两层栅极绝缘层薄膜可以为相同材料，也可以为不同材料，或者一部分层为相同材料。
当所述至少两层栅极绝缘层薄膜的材料相同时，可以通过控制沉积气体的沉积条件(例如沉积比例、沉积功率和/或沉积压力等)，依次形成至少两层材料相同但致密度不同的栅极绝缘层薄膜；所述至少两层不同致密度的栅极绝缘层薄膜的厚度也可以不同；
此时，所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜的步骤可以包括：通过调节刻蚀时间，刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
当所述至少两层栅极绝缘层薄膜的材料不同时，所述形成至少两层栅极绝缘层薄膜的步骤包括：依次沉积至少两层材料不同的栅极绝缘层薄膜；
此时，所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜的步骤包括：通过选用对应的刻蚀气体，刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
本发明实施例中，形成栅极绝缘层的材料可以为SiNx(氮化硅)，SiOx(氧化硅)或SiON(氮氧化硅)等。
其中，SiNx的沉积气体可以为：SiH4(硅烷)，NH3(氨气)和N2(氮气)；SiOx的沉积气体可以为：SiH4，N2O(一氧化二氮)和N2；SiON的沉积气体可以为：SiH4，N2O，N2和NH3。
SiNX的刻蚀气体可以为SF6(六氟化硫)，O2(氧气)和He(氦气)；SiOx或SiON的刻蚀气体可以为CF4(四氟化碳)和O2。
举例来说，当需要形成材料均为SiNx的三层栅极绝缘层薄膜时，可以通过控制SiH4，NH3和N2这三种气体的沉积条件(例如沉积比例、沉积功率和/或沉积压力等)，形成不同厚度(如500A+2000A+1500A)和不同致密度的三层栅极绝缘层薄膜。由于沉积条件不同，不同层栅极绝缘层薄膜的致密度不同，刻蚀速率也不同，因而通过调节刻蚀时间，达到想要的刻蚀厚度。
当需要形成两层材料不同的栅极绝缘层薄膜时，例如一层为SiNx，另一层为SiOx，由于沉积气体不一样，因而可以依次形成膜层成分不一样的两层栅极绝缘层薄膜。此外，由于SiNx和SiOx刻蚀气体的不同，因而可以通过使用不同的刻蚀气体，达到刻蚀掉一层栅极绝缘层薄膜的目的。
上述实施例中的用于连接栅金属线和栅极驱动芯片的连接线可以通过单独的mask制备，为节省工艺流程和成本，所述连接线也可与位于阵列基板的显示区域的像素电极通过一次构图工艺形成。此外，当阵列基板具有公共电极时，所述连接线也可以与位于所述阵列基板的显示区域的公共电极通过一次构图工艺形成。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参考图2-1至2-9，图2-1至2-9为本发明实施例的阵列基板的制备方法的流程示意图，所述方法包括以下步骤：
步骤S41：请参考图2-1，通过第一次构图工艺在衬底基板101上形成栅金属层，所述栅金属层包括：位于显示区域的栅极102和栅线(图未示出)，以及位于非显示区域的栅金属走线103。
步骤S42：通过第二次构图工艺形成栅极绝缘层、有源层和数据线的图形；
本实施例中，形成栅极绝缘层、有源层和数据线的图形的步骤可以包括：
1)请参考图2-2，依次形成两层栅极绝缘层薄膜1041和1042、有源层薄膜105和源漏金属层薄膜106；
2)请参考图2-3，在源漏金属层薄膜106上涂覆光刻胶，并对所述光刻胶进行曝光显影，形成光刻胶保留区域201和光刻胶去除区域202，其中，所述光刻胶保留区域201对应的区域包括有源层图形和数据线图形所在区域，所述光刻胶去除区域202对应其他区域，所述其他区域包括栅金属走线对应区域；
3)请参考图2-4，采用刻蚀工艺刻蚀掉所述光刻胶去除区域202的源漏金属层薄膜和有源层薄膜；
4)请参考图2-5，采用刻蚀工艺刻蚀掉所述光刻胶去除区域202的上层栅极绝缘层薄膜1042，仅保留底层的栅极绝缘层薄膜1041，形成栅极绝缘层104的图形。
5)请参考图2-6，剥离光刻胶保留区域201的光刻胶，形成数据线(图未示出)和有源层105a的图形。
步骤S43：请参考图2-7，通过第三次构图工艺形成像素电极107、源电极106a和漏电极106b的图形；
步骤S44：请参考图2-8，通过第四次构图工艺形成钝化层108的图形；
本实施例中，形成钝化层的图形的步骤包括：
1)形成钝化层薄膜；
2)在钝化层薄膜上涂覆光刻胶，并对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶去除区域对应的区域包括栅金属走线对应的过孔所在区域，所述光刻胶保留区域对应其他区域；
3)采用刻蚀工艺刻蚀掉所述光刻胶去除区域的钝化层薄膜和栅极绝缘层薄膜；
4)剥离光刻胶，形成钝化层的图形。
步骤S45：请参考图2-9，通过第五次构图工艺形成公共电极109a和连接线109b的图形。
上述实施例中的有源层可以包括半导体层和掺杂半导体层，以提高薄膜晶体管的性能。
本发明还提供一种阵列基板，包括显示区域和非显示区域，所述阵列基板还包括：
衬底基板；
栅金属层，设置在所述衬底基板上，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；
栅极绝缘层，设置在所述栅金属层上，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
钝化层，设置在所述栅极绝缘层上，在所述栅金属走线对应位置设置有贯穿所述钝化层和所述栅极绝缘层的过孔；
连接线，设置在所述钝化层上，通过所述过孔与所述栅金属走线连接。
优选地，所述栅极对应区域的栅极绝缘层包括至少两层栅极绝缘层薄膜，所述栅金属走线对应区域的栅极绝缘层包括的栅极绝缘层薄膜的层数小于所述栅极对应区域的栅极绝缘层。
优选地，所述栅金属走线对应区域的栅极绝缘层仅包括一层栅极绝缘层薄膜。
优选地，所述连接线与所述阵列基板的像素电极同层同材料设置。或者，所述连接线与所述阵列基板的公共电极同层同材料设置。
本发明还提供一种显示面板，包括上述阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种阵列基板的制备方法，所述阵列基板包括显示区域和非显示区域，其特征在于，所述方法包括：
在衬底基板上形成栅金属层的图形，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；
形成栅极绝缘层的图形，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
形成钝化层，并在所述栅金属走线对应位置形成贯穿所述钝化层和所述栅极绝缘层的过孔；
形成位于所述非显示区域的连接线的图形，所述连接线通过所述过孔与所述栅金属走线连接。
2.根据权利要求1所述的制备方法，其特征在于，所述形成栅极绝缘层的图形的步骤具体包括：
依次形成栅极绝缘层薄膜和有源层薄膜；
在所述有源层薄膜上涂覆光刻胶；
对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶保留区域对应的区域包括有源层图形所在区域，所述光刻胶去除区域对应其他区域，所述其他区域包括栅金属走线对应区域；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的有源层薄膜；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度，形成栅极绝缘层的图形，其中，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
剥离所述光刻胶保留区域的光刻胶，形成有源层的图形。
3.根据权利要求1所述的制备方法，其特征在于，所述形成栅极绝缘层的图形的步骤具体包括：
依次形成栅极绝缘层薄膜、有源层薄膜和源漏金属层薄膜；
在所述源漏金属层薄膜上涂覆光刻胶；
对所述光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶保留区域对应的区域包括有源层图形和数据线图形所在区域，所述光刻胶去除区域对应其他区域，所述其他区域包括栅金属走线对应区域；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的源漏金属层薄膜和有源层薄膜；
采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度，形成栅极绝缘层的图形，其中，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
剥离所述光刻胶保留区域的光刻胶，形成有源层和数据线的图形。
4.根据权利要求2或3所述的制备方法，其特征在于，
所述形成栅极绝缘层薄膜的步骤包括：形成至少两层栅极绝缘层薄膜；
所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜的至少部分厚度的步骤包括：采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
5.根据权利要求4所述的制备方法，其特征在于，
所述形成至少两层栅极绝缘层薄膜的步骤包括：通过控制沉积气体的沉积条件，依次形成至少两层材料相同但致密度不同的栅极绝缘层薄膜；
所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜的步骤包括：通过调节刻蚀时间，刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
6.根据权利要求4所述的制备方法，其特征在于，
所述形成至少两层栅极绝缘层薄膜的步骤包括：依次沉积至少两层材料不同的栅极绝缘层薄膜；
所述采用刻蚀工艺刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜的步骤包括：通过选用对应的刻蚀气体，刻蚀掉所述光刻胶去除区域的栅极绝缘层薄膜中的至少部分层栅极绝缘层薄膜。
7.根据权利要求1所述的制备方法，其特征在于，所述连接线与位于所述显示区域的像素电极通过一次构图工艺形成。
8.根据权利要求1所述的制备方法，其特征在于，所述连接线与位于所述显示区域的公共电极通过一次构图工艺形成。
9.一种阵列基板，包括显示区域和非显示区域，其特征在于，还包括：
衬底基板；
栅金属层，设置在所述衬底基板上，所述栅金属层包括位于所述显示区域的栅极和位于所述非显示区域的栅金属走线；
栅极绝缘层，设置在所述栅金属层上，所述栅金属走线对应区域的栅极绝缘层的厚度小于所述栅极对应区域的栅极绝缘层的厚度；
钝化层，设置在所述栅极绝缘层上，在所述栅金属走线对应位置设置有贯穿所述钝化层和所述栅极绝缘层的过孔；
连接线，设置在所述钝化层上，通过所述过孔与所述栅金属走线连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述栅极对应区域的栅极绝缘层包括至少两层栅极绝缘层薄膜，所述栅金属走线对应区域的栅极绝缘层包括的栅极绝缘层薄膜的层数小于所述栅极对应区域的栅极绝缘层。
11.根据权利要求10所述的阵列基板，其特征在于，所述栅金属走线对应区域的栅极绝缘层仅包括一层栅极绝缘层薄膜。
12.一种显示装置，其特征在于，包括如权利要求9-11任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510018641.4A CN104538408B (zh) | 2015-01-14 | 2015-01-14 | 一种阵列基板及其制备方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510018641.4A CN104538408B (zh) | 2015-01-14 | 2015-01-14 | 一种阵列基板及其制备方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538408A true CN104538408A (zh) | 2015-04-22 |
| CN104538408B CN104538408B (zh) | 2018-05-18 |
Family
ID=52853911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510018641.4A Active CN104538408B (zh) | 2015-01-14 | 2015-01-14 | 一种阵列基板及其制备方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538408B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105096753A (zh) * | 2015-09-01 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN105097839A (zh) * | 2015-07-20 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种绝缘层、阵列基板及其制作方法、显示装置 |
| CN109119484A (zh) * | 2018-07-16 | 2019-01-01 | 惠科股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
| WO2022001440A1 (zh) * | 2020-06-29 | 2022-01-06 | 京东方科技集团股份有限公司 | 平板探测器及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070252152A1 (en) * | 2006-04-26 | 2007-11-01 | Epson Imaging Devices Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| US20070285591A1 (en) * | 2006-06-07 | 2007-12-13 | Samsung Electronics Co., Ltd | Liquid crystal display panel and method of manufacturing the same |
| US20110114962A1 (en) * | 2009-11-16 | 2011-05-19 | Hee-Dong Choi | Array substrate for display device and method of fabricating the same |
| CN103117284A (zh) * | 2013-02-01 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103681494A (zh) * | 2012-09-25 | 2014-03-26 | 上海天马微电子有限公司 | 一种薄膜晶体管像素单元及其制造方法 |
| CN104238823A (zh) * | 2014-09-26 | 2014-12-24 | 上海天马微电子有限公司 | 一种触控显示面板及其制备方法、触控显示装置 |
-
2015
- 2015-01-14 CN CN201510018641.4A patent/CN104538408B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070252152A1 (en) * | 2006-04-26 | 2007-11-01 | Epson Imaging Devices Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| US20070285591A1 (en) * | 2006-06-07 | 2007-12-13 | Samsung Electronics Co., Ltd | Liquid crystal display panel and method of manufacturing the same |
| US20110114962A1 (en) * | 2009-11-16 | 2011-05-19 | Hee-Dong Choi | Array substrate for display device and method of fabricating the same |
| CN103681494A (zh) * | 2012-09-25 | 2014-03-26 | 上海天马微电子有限公司 | 一种薄膜晶体管像素单元及其制造方法 |
| CN103117284A (zh) * | 2013-02-01 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104238823A (zh) * | 2014-09-26 | 2014-12-24 | 上海天马微电子有限公司 | 一种触控显示面板及其制备方法、触控显示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097839A (zh) * | 2015-07-20 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种绝缘层、阵列基板及其制作方法、显示装置 |
| CN105097839B (zh) * | 2015-07-20 | 2019-08-09 | 京东方科技集团股份有限公司 | 一种绝缘层、阵列基板及其制作方法、显示装置 |
| CN105096753A (zh) * | 2015-09-01 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US10002887B2 (en) | 2015-09-01 | 2018-06-19 | Boe Technology Group Co., Ltd. | Array substrate, method for producing the same, and display apparatus |
| CN109119484A (zh) * | 2018-07-16 | 2019-01-01 | 惠科股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
| CN109119484B (zh) * | 2018-07-16 | 2021-06-18 | 惠科股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
| WO2022001440A1 (zh) * | 2020-06-29 | 2022-01-06 | 京东方科技集团股份有限公司 | 平板探测器及其制造方法 |
| CN113933324A (zh) * | 2020-06-29 | 2022-01-14 | 京东方科技集团股份有限公司 | 平板探测器及其制造方法 |
| CN113933324B (zh) * | 2020-06-29 | 2023-07-14 | 京东方科技集团股份有限公司 | 平板探测器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104538408B (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10373989B2 (en) | Thin-film transistor array substrate and manufacturing method thereof | |
| US11921392B2 (en) | Display device | |
| CN100547801C (zh) | 电光装置以及电子设备 | |
| US10304860B2 (en) | Array substrate and method of forming the same | |
| US8022411B2 (en) | Thin-film transistor display panel and method of fabricating the same | |
| US9893098B2 (en) | Array substrate and fabrication method thereof, and display device | |
| CN102160183A (zh) | 半导体装置 | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| WO2016098651A1 (ja) | 半導体装置、その製造方法、および半導体装置を備えた表示装置 | |
| US9502536B2 (en) | Manufacturing method of thin film transistor display panel | |
| US20160300852A1 (en) | Manufacturing method of thin-film transistor array substrate and thin-film transistor array substrate thereof | |
| CN104538408A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US20180337202A1 (en) | Tft substrate manufacturing method | |
| US7170092B2 (en) | Flat panel display and fabrication method thereof | |
| CN102709326A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| US9876039B2 (en) | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display | |
| US20110017993A1 (en) | Tft substrate and method of manufacturing the same | |
| US11043599B2 (en) | Semiconductor device and method for producing same | |
| US20130106679A1 (en) | Lcd panel and method of manufacturing the same | |
| US10749036B2 (en) | Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof | |
| US6552757B1 (en) | Liquid crystal display element and method for manufacturing the same | |
| JP2007035830A (ja) | 素子基板製造方法、素子基板、電気光学装置、及び電子機器 | |
| CN105742298A (zh) | 一种显示基板及其制备方法、显示装置 | |
| JP2005017926A (ja) | 表示装置の製造方法 | |
| US10551708B2 (en) | Array substrates, manufacturing methods thereof and display panels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |