CN103489874B - 阵列基板及其制备方法、显示装置 - Google Patents

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，其可解决阵列基板制造工艺复杂、透过率低的问题。本发明的阵列基板制备方法包括：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。

Description

阵列基板及其制备方法、显示装置

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。

背景技术

TN(扭曲向列)模式的液晶显示装置具有响应速度快、成本低等优点，是液晶显示装置的一种重要模式。

如图1所示，在TN模式的阵列基板中，薄膜晶体管的栅极21/栅线22形成在基底9上，栅绝缘层31覆盖栅极21/栅线22，栅绝缘层31上设有半导体层41(半导体层41加上欧姆接触层、过渡层等即构成薄膜晶体管的有源区)、像素电极11、源极71、漏极72，源极71、漏极72与半导体层41电连接，漏极72还与像素电极11电连接。同时，阵列基板中还可设有数据线、公共电极线、配向膜等其他结构(图中未示出)；而在与阵列基板对盒的彩膜基板上，还设有公共电极等其他结构。

如图1所示，在现有的TN模式的阵列基板中，栅极21/栅线22、半导体层41像素电极11需要分别在不同的构图工艺中制造，即为制造这些结构至少需要进行3次光刻，因此其制备工艺复杂。

同时，栅绝缘层31覆盖了整个基底9，即栅绝缘层31在像素电极11处也有分布，而该位置的栅绝缘层31会影响透光，从而降低阵列基板的透过率。

发明内容

本发明所要解决的技术问题包括，针对现有的TN模式的阵列基板制备工艺复杂、透过率低的问题，提供一种制备工艺简单、透过率高的阵列基板及其制备方法、显示装置。

解决本发明技术问题所采用的技术方案是一种阵列基板制备方法，其包括：

步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；

步骤2：在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；

步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。

其中，“构图工艺”包括形成膜层、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等步骤，其可通过上述步骤除去膜层中不需要的部分，从而使膜层的剩余部分形成所需图形。

其中，“阶梯曝光”是指对光刻胶层的不同位置进行不同程度的曝光，从而使显影后的光刻胶层在不同位置的厚度不同，以便完成后续的构图工艺。

本发明的阵列基板制备方法中，栅线/栅极、栅绝缘层、半导体层、像素电极在同一次构图工艺中同时形成，即其只需要一次曝光(1Mask)工艺，因此其制备工艺简单、效率高；同时，由于其阵列基板的栅绝缘层不超出栅极和栅线上方，故其像素电极处没有栅绝缘层，因此栅绝缘层不会对光的透过产生影响，透过率高。

优选的是，所述步骤1具体包括：

步骤11、在基底上依次形成透明导电材料层、绝缘材料层、半导体材料层、光刻胶层；

步骤12、对光刻胶层阶梯曝光并显影，使栅极位置保留第一厚度的光刻胶层，栅线位置保留第二厚度的光刻胶层，像素电极位置保留第三厚度的光刻胶层，其余位置无光刻胶层，其中第一厚度大于第二厚度，第二厚度大于第三厚度；

步骤13、除去无光刻胶区域的半导体材料层、绝缘材料层、透明导电材料层；

步骤14、除去第三厚度的光刻胶层，使像素电极位置的半导体材料层暴露；

步骤15、除去像素电极位置的半导体材料层、绝缘材料层，形成像素电极的图形；

步骤16、除去厚度等于栅线位置剩余光刻胶层厚度的光刻胶层，使栅线位置的半导体层暴露；

步骤17、除去栅线位置的半导体材料层，形成栅线的图形；

步骤18、除去剩余的光刻胶层，形成栅极、栅绝缘层、半导体层的图形。

进一步优选的是，所述步骤17具体包括：除去栅线位置的半导体材料层，并除去栅线位置的绝缘材料层，形成栅线的图形。

进一步优选的是，所述步骤11还包括：在透明导电材料层和绝缘材料层间形成栅金属层；所述步骤13还包括：除去无光刻胶区域的栅金属层；所述步骤15还包括：除去像素电极位置的栅金属层。

进一步优选的是，所述阶梯曝光通过灰度掩膜板或半色调掩膜板实现。

优选的是，所述隔离层为平坦化层、钝化层、刻蚀阻挡层中的任意一种。

进一步优选的是，所述隔离层为平坦化层，并由感光树脂材料制成。

优选的是，所述半导体层由金属氧化物半导体材料制成。

优选的是，所述步骤3具体包括：

步骤31、形成源漏金属层；

步骤32、形成光刻胶层并曝光，在相互分开的源极位置和漏极位置保留光刻胶层，其余位置无光刻胶层；其中，源极位置包括源极过孔，漏极位置包括漏极过孔和第一过孔；

步骤33、除去无光刻胶层区域的源漏金属层，再除去光刻胶层，形成源极和漏极的图形。

解决本发明技术问题所采用的技术方案是一种阵列基板，其包括栅极、栅线、栅绝缘层、半导体层、像素电极、隔离层、源极、漏极，且

所述栅极、栅线包括透明导电材料层；

所述栅绝缘层不超出栅线和栅极的上方；

所述隔离层覆盖栅极、栅绝缘层、半导体层、栅线、像素电极；

所述源极、漏极位于隔离层上方，并分别通过隔离层中的源极过孔、漏极过孔与半导体层电连接；漏极还通过隔离层中的第一过孔与像素电极电连接。

本发明的阵列基板可用上述的方法制造，因此其制造方法简单，效率高；同时，其栅绝缘层不超出栅极和栅线上方，故其像素电极处没有栅绝缘层，因此栅绝缘层不会对光的透过产生影响，透过率高。

优选的是，所述栅绝缘层和半导体层图形相同，且只位于栅极上方。

优选的是，所述栅极、栅线还包括位于透明导电材料层上的栅金属层。

优选的是，所述半导体层由金属氧化物半导体材料制成。

优选的是，所述隔离层为平坦化层、钝化层、刻蚀阻挡层中的任意一种。

进一步优选的是，所述隔离层为平坦化层，所述隔离层由感光树脂材料制成。

优选的是，所述源极、漏极位于隔离层上。

解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。

由于本发明的显示装置包括上述阵列基板，因此其制备工艺简单、效率高、透过率高。

其中，本发明的阵列基板制备方法、阵列基板、显示装置优选均是用于液晶显示的，即其阵列基板优选为TN型的液晶显示阵列基板，显示装置优选为TN型的液晶显示装置，但应当理解，本发明也可用于有机发光二极管(OLED)显示装置，即其阵列基板中的像素电极可相当于有机发光二极管的阳极或阴极。

附图说明

图1为现有的TN模式阵列基板的剖面结构示意图；

图2为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图3为图2的沿AA’面的剖面结构示意图；

图4为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图5为图4的沿AA’面的剖面结构示意图；

图6为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图7为图6的沿AA’面的剖面结构示意图；

图8为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图9为图8的沿AA’面的剖面结构示意图；

图10为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图11为图10的沿AA’面的剖面结构示意图；

图12为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图13为图12的沿AA’面的剖面结构示意图；

图14为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；

图15为图14的沿AA’面的剖面结构示意图；

图16为本发明的实施例2的阵列基板在制备过程中的一个剖面结构示意图；

图17为本发明的实施例2的阵列基板在制备过程中的一个剖面结构示意图；

图18为本发明的实施例2的阵列基板的俯视结构示意图；

图19为图18的沿AA’面的剖面结构示意图；

其中附图标记为：1、透明导电材料层；11、像素电极；2、栅金属层；21、栅极；22、栅线；3、绝缘材料层；31、栅绝缘层；4、半导体材料层；41、半导体层；5、平坦化层；51、源极过孔；52、漏极过孔；53、第一过孔；7、源漏金属层；71、源极；72、漏极；8、光刻胶层；9、基底；Q1、栅极位置；Q2、栅线位置；Q3、像素电极位置；Q4、其余位置；Q71、源极位置；Q72、漏极位置。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

实施例1：

本实施例提供一种阵列基板制备方法，其包括：

步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；

步骤2：在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；

步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。

本实施例的阵列基板制备方法中，栅线/栅极、栅绝缘层、半导体层、像素电极在同一次构图工艺中同时形成，即其只需要一次曝光(1Mask)工艺，因此其制备工艺简单、效率高；同时，由于其阵列基板的栅绝缘层不超出栅极和栅线上方，故其像素电极处没有栅绝缘层，因此栅绝缘层不会对光的透过产生影响，透过率高。

实施例2：

本实施例提供一种阵列基板的制备方法，如图2至图19所示，其包括以下步骤：

S101、在基底9上依次形成透明导电材料层1、绝缘材料层3、半导体材料层4，并在半导体材料层4上涂布光刻胶层8。

优选的，在透明导电材料层1和绝缘材料层3之间，还可形成栅金属层2。

其中，透明导电材料层1是由透明且导电的材料形成的，例如氧化铟锡(ITO)，其用于形成像素电极11、栅极21、栅线22。

栅金属层2通常由钼、铝等金属或合金构成，主要用于与透明导电材料层1共同形成栅极21、栅线22，从而改善栅极21、栅线22的导电性能。

显然，由于具有透明导电材料层1，因此理论上也可不形成栅金属层2，而直接用透明导电材料层1形成栅极21、栅线22。应当理解，若本步骤中未形成栅金属层2，则后续步骤中“除去栅金属层2”的操作也相应的不再进行。

绝缘材料层3可为氮化硅或氧化硅等，其主要用于形成栅绝缘层31，从而使栅极21与半导体层41绝缘并形成载流子的运动界面。

半导体材料层4是由半导体材料形成的，其主要用于形成半导体层41。优选的，所述半导体层41(半导体材料层4)由金属氧化物半导体制成，例如氧化镓铟锌(IGZO)。

其中，在基底9上还可预先形成有缓冲层等已知结构；各层也可采用其他已知的材料；形成各层的方法可为溅射、蒸镀、化学气相沉积、涂覆等已知的工艺。由于上述的形成各种膜层的材料、工艺、参数等均是已知的，故对这些内容在本实施例中均不再详细描述。

S102、如图2、图3所示，对光刻胶层8阶梯曝光并显影，在栅极位置Q1保留第一厚度的光刻胶层8，栅线位置Q2保留第二厚度的光刻胶层8，像素电极位置Q3保留第三厚度的光刻胶层8，其余位置Q4无光刻胶层8，其中第一厚度大于第二厚度，第二厚度大于第三厚度。

也就是说，通过对光刻胶层8的不同位置进行不同程度的曝光，使显影后的光刻胶层8如图3所示分为三种不同的厚度，另外还有部分区域无光刻胶层8。

优选的，阶梯曝光可通过灰度掩膜板或半色调掩膜板实现。

S103、除去无光刻胶区域的半导体材料层4、绝缘材料层3、栅金属层2、透明导电材料层1，得到如图4、图5所示的结构。

也就是说，通过刻蚀等方法，依次除去无光刻胶区域Q4的半导体材料层4、绝缘材料层3、栅金属层2、透明导电材料层1，从而将像素电极区域Q1的透明导电材料层1与其他区域的透明导电材料层1隔开。

其中，刻蚀可采用已知的方法进行，依照各层材料和刻蚀工艺的不同，可以是在一次刻蚀中同时除去多个膜层，也可以是每次刻蚀只除去一个膜层；由于刻蚀工艺、刻蚀参数等均是已知的，故对这些内容在本实施例中均不再详细描述。

S104、除去第三厚度的光刻胶层8，使像素电极位置Q3的半导体材料层4暴露，得到如图6、图7所示的结构。

也就是说，通过灰化(Ashing)工艺根据光刻胶层8的厚度差除去第三厚度的光刻胶层8，这样像素电极位置Q3的光刻胶层8被彻底除去，其半导体材料层4暴露，而栅极位置Q1和栅线位置Q2的光刻胶层8只是相应减薄，从而得到如图6、图7所示的结构。

其中，由于灰化工艺的特性，故栅极位置Q1和栅线位置Q2的光刻胶层8面积实际也会稍微缩小，但因其对最终产品的结构不会产生实质影响，故图中未示出。

S105、如图8、图9所示，除去像素电极位置Q3的半导体材料层4、绝缘材料层3、栅金属层2，形成像素电极11的图形。

此时，由于像素电极位置Q3的光刻胶层8已被除去，故可通过刻蚀工艺依次除去该位置的半导体材料层4、绝缘材料层3、栅金属层2，使透明导电材料层1暴露，形成透明像素电极11的图形。

S106、除去厚度等于栅线位置Q2剩余光刻胶层8厚度的光刻胶层8，使栅线位置Q2的半导体层41暴露，得到如图10、图11所示的结构。

也就是说，通过灰化工艺除去栅线位置Q2剩余的光刻胶层8(其厚度可等于第二厚度减去第三厚度)，使该处的半导体层41暴露，同时，栅极位置Q1的光刻胶层8继续减薄，从而得到如图10、图11所示的结构。

S107、除去栅线位置Q2的半导体材料层4，并优选同时除去该位置的绝缘材料层3，形成栅线22的图形，得到如图12、图13所示的结构。

也就是说，通过刻蚀工艺除去栅线位置Q2的半导体材料层4、绝缘材料层3，使栅金属层2暴露，形成栅线22的图形。

其中，本步骤中将栅线位置Q2的绝缘材料层3也一起除去了，从而最终产品中栅线22上方没有栅绝缘层31，栅绝缘层31与半导体层41的图形重合，且均只位于栅极21上方；这种工艺的优点在于，可选用一定的腐蚀剂直接一次将半导体材料层4和绝缘材料层3除去，从而简化工艺。

但是，应当理解，如果在本步骤中，只除去栅线位置Q2的半导体材料层4，而保留绝缘材料层3也是可行的；这样，在最终产品中，在栅线22上方仍有栅绝缘层31(但半导体层41仅位于栅极21上方)，该栅绝缘层31可增大栅线22与数据线间距离，从而降低二者间的耦合电容。

其中，本实施例是以具有栅金属层2的情况为例子的，即其栅线22由栅金属层2和透明导电材料层1共同组成，从而改善栅线22的导电性能；但应当理解，如果步骤S101中未形成栅金属层2，则此时栅线位置Q2仅剩余透明导电材料层1，即栅线22也可直接由透明导电材料构成。

S108、如图14、图15所示，除去全部剩余的光刻胶层8，形成栅极21、栅绝缘层31、半导体层41的图形。

也就是说，剥离全部剩余的光刻胶层8(即栅极位置Q1的光刻胶层8)，使半导体层41暴露，形成栅极21、栅绝缘层31、半导体层41的图形。

可见，在本实施例中，只通过一次曝光就同时制备出了栅线22/栅极21、栅绝缘层31、半导体层41、像素电极11的图形，故其曝光次数明显减少，制备方法简单、效率高。

同时，在本实施例的阵列基板中，栅绝缘层31不超出栅极21和栅线22的上方，即其像素电极11处没有栅绝缘层31，因此栅绝缘层31不会对光的透过产生影响，透过率高。

S109、如图16所示，形成隔离层，并在隔离层中形成与半导体层41相连的源极过孔51和漏极过孔52，以及与像素电极相连的第一过孔53。

优选的，所述隔离层可为平坦化层5，平坦化层5通常由树脂等材料制成，其除了隔离作用外，还可将薄膜晶体管等结构引起的段差“填平”，使阵列基板的表面整体上趋于平坦，以便于后续取向膜膜层均匀形成，并利于摩擦取向工艺的均匀摩擦。

当然，如果隔离层不是平坦化层5，其也可为用于防止半导体层41被刻蚀的刻蚀阻挡层，或者为用于绝缘的钝化层等其他结构；刻蚀阻挡层、钝化层等主要由氮化硅、氧化硅等无机材料构成，它们的厚度比平坦化层5薄，故通常不起消除段差的作用，而仅用于将源极71、漏极72等与其他结构隔开。

具体的，上述的各过孔可通过构图工艺形成，即可在平坦化层5上涂布光刻胶，之后依次进行曝光、显影、刻蚀、光刻胶剥离等。

由于平坦化层5通常为树脂等材料，而其下方的半导体层41、像素电极11等为半导体、导体等无机材料，二者的刻蚀选择性差别很大，故虽然不同位置的过孔深度不同，但刻蚀时也不会产生对半导体层41、像素电极11等的破坏。

但优选的，也可以是平坦化层5本身就由感光树脂材料制成，则此时可不涂布光刻胶，而是直接对平坦化层5进行曝光、显影，从而在其中形成过孔。

总之，在平坦化层5中形成过孔的方法是已知的，在此不再详细描述。

S110、形成源漏金属层7。

源漏金属层7由钼、铝等导电金属或合金制成，用于形成源极71和漏极72。

其中，由于平坦化层5上具有过孔，故源漏金属层7自然会通过源极过孔51和漏极过孔52与半导体层41相连，并通过第一过孔53与像素电极11相连。

S111、形成光刻胶层8并曝光，在相互分开的源极位置Q71和漏极位置Q72保留光刻胶层8，其余位置无光刻胶层8；其中，源极位置Q71包括源极过孔51，漏极位置Q72包括漏极过孔52和第一过孔53；得到如图17、18所示的结构。

也就是说，只在最终要形成源极71、漏极72的位置保留光刻胶层8，而将其余位置的光刻胶层8除去，其中源极位置Q71和漏极位置Q72相互分开，且源极位置Q71涵盖源极过孔51，而漏极位置Q72则涵盖漏极过孔52以及第一过孔53。

通常而言，由于数据线需要与源极71相连，且公共电极线与数据线平行而不相交，因此，优选可使数据线和公共电极线与源极71、漏极72同步形成；即在除去光刻胶层8时，也保留数据线位置(与源极位置Q72相连)的光刻胶层8，以及公共电极线位置(独立位置)的光刻胶层8，从而在后续的刻蚀步骤中同时形成数据线和公共电极线。

当然，应当理解，数据线和/或公共电极线也可在后续步骤中通过单独的构图工艺形成，在此不做限制。

S112、除去无光刻胶覆盖的源漏金属层7，再除去剩余的光刻胶层8，形成数据线、公共电极线（图中未示出）、源极71和漏极72的图形，得到如图19所示的结构。

也就是说，刻蚀除去暴露的源漏金属层7，从而剩余两块分开的源漏金属层7，其中一块与半导体层41电连接，为源极71，另一块将半导体层41与像素电极11连接在一起，为漏极72。

当然，如果在S111步骤中也保留了数据线位置及公共电极线位置的光刻胶层8，则本步骤中会同时形成数据线和公共电极线。

S113、继续形成配向膜(图中未示出)等结构，完成阵列基板的制备。

实施例3：

如图2至19所示，本实施例提供一种阵列基板，其包括栅极21、栅线22、栅绝缘层31、半导体层41、像素电极11、源极71、漏极72、隔离层。

如图19所示，本实施例的阵列基板中，栅极21、栅线22包括透明导电材料层1。

也就是说，本实施例的阵列基板的栅极21、栅线22可由像素电极11的材料构成，故它们可与像素电极11同步形成，从而简化制备工艺。

优选的，栅极21、栅线22还包括位于透明导电材料层1上的栅金属层2，即栅极21、栅线22可由透明导电材料层1和栅金属层2共同组成，从而加强其导电性能。

当然，理论上也可没有栅金属层2，而直接用透明导电材料层1形成栅极21、栅线22。

其中，栅绝缘层31不超出栅极21和栅线22上；因此，其像素电极11处没有栅绝缘层31，透过率高。

优选的，栅绝缘层31和半导体层41图形相同，且只位于栅极21上方。

由于栅绝缘层31和半导体层41图形相同，故它们可在一次刻蚀中同时形成，制备效率高。

当然，栅绝缘层31也可与半导体层41图形不同，并在栅线22上方也有分布(半导体层41只位于栅极21上方)，这样可以增大栅线22与数据线间的距离，降低二者间的耦合电容。

优选的，半导体层41由金属氧化物半导体材料制成。

其中，隔离层覆盖栅极21、栅绝缘层31、半导体层41、栅线22、像素电极11。

优选的，隔离层为平坦化层5，即其除了隔离外，还可用于将薄膜晶体管等引起的段差“填平”，使阵列基板的表面整体上趋于平坦，以便于后续取向膜膜层均匀形成，并利于摩擦取向工艺的均匀摩擦。

优选的，上述平坦化层5是由感光树脂材料制成的，从而在其上形成过孔时不必使用光刻胶等，工艺简单。

优选的，隔离层也可为用于防止半导体层41被刻蚀的刻蚀阻挡层，或者为用于绝缘的钝化层等其他结构；刻蚀阻挡层、钝化层等主要由氮化硅、氧化硅等无机材料构成，它们的厚度比平坦化层5薄，故通常不起消除段差的作用，而仅用于将源极71、漏极72等与其他结构隔开。

源极71、漏极72位于平坦化层5上方(优选直接设在平坦化层5上)，并分别通过平坦化层5中的源极过孔51和漏极过孔52与半导体层41电连接；同时，漏极72还通过平坦化层5中的第一过孔53与像素电极11电连接，从而将半导体层41与像素电极11连接在一起。

当然，本实施例的阵列基板中，还应具有数据线、公共电极线、配向膜(图中未示出)等其他已知结构，这些结构可根据需要设置在相应位置，只要最终能够实现数据线与源极电连接，公共电极线与彩膜基板上的公共电极电连接即可，本实施例对其不再详细描述。

实施例4：

本实施例提供一种显示装置，其包括上述的阵列基板。

由于本实施例的显示装置包括上述阵列基板，因此其制备工艺简单、效率高、透过率高。

本实施例的显示装置可以为：液晶显示面板、OLED显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种阵列基板制备方法，其特征在于，包括：

步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；

步骤2：在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；

步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。

2.根据权利要求1所述的阵列基板制备方法，其特征在于，所述步骤1具体包括：

步骤11、在基底上依次形成透明导电材料层、绝缘材料层、半导体材料层、光刻胶层；

步骤12、对光刻胶层阶梯曝光并显影，使栅极位置保留第一厚度的光刻胶层，栅线位置保留第二厚度的光刻胶层，像素电极位置保留第三厚度的光刻胶层，其余位置无光刻胶层，其中第一厚度大于第二厚度，第二厚度大于第三厚度；

步骤13、除去无光刻胶区域的半导体材料层、绝缘材料层、透明导电材料层；

步骤14、除去第三厚度的光刻胶层，使像素电极位置的半导体材料层暴露；

步骤15、除去像素电极位置的半导体材料层、绝缘材料层，形成像素电极的图形；

步骤16、除去厚度等于栅线位置剩余光刻胶层厚度的光刻胶层，使栅线位置的半导体层暴露；

步骤17、除去栅线位置的半导体材料层，形成栅线的图形；

步骤18、除去剩余的光刻胶层，形成栅极、栅绝缘层、半导体层的图形。

3.根据权利要求2所述的阵列基板制备方法，其特征在于，所述步骤17具体包括：

除去栅线位置的半导体材料层，并除去栅线位置的绝缘材料层，形成栅线的图形。

4.根据权利要求2所述的阵列基板制备方法，其特征在于，

所述步骤11还包括：在透明导电材料层和绝缘材料层间形成栅金属层；

所述步骤13还包括：除去无光刻胶区域的栅金属层；

所述步骤15还包括：除去像素电极位置的栅金属层。

5.根据权利要求2所述的阵列基板制备方法，其特征在于，

所述阶梯曝光通过灰度掩膜板或半色调掩膜板实现。

6.根据权利要求1所述的阵列基板制备方法，其特征在于，

所述隔离层为平坦化层、钝化层、刻蚀阻挡层中的任意一种。

7.根据权利要求6所述的阵列基板制备方法，其特征在于，

所述隔离层为平坦化层，并由感光树脂材料制成。

8.根据权利要求1所述的阵列基板制备方法，其特征在于，

所述半导体层由金属氧化物半导体材料制成。

9.根据权利要求1至8中任意一项所述的阵列基板制备方法，其特征在于，所述步骤3具体包括：

步骤31、形成源漏金属层；

步骤32、形成光刻胶层并曝光，在相互分开的源极位置和漏极位置保留光刻胶层，其余位置无光刻胶层；其中，源极位置包括源极过孔，漏极位置包括漏极过孔和第一过孔；

步骤33、除去无光刻胶层区域的源漏金属层，再除去光刻胶层，形成源极和漏极的图形。