CN105226071A - 一种显示基板及其制作方法、显示装置 - Google Patents
一种显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105226071A CN105226071A CN201510728689.4A CN201510728689A CN105226071A CN 105226071 A CN105226071 A CN 105226071A CN 201510728689 A CN201510728689 A CN 201510728689A CN 105226071 A CN105226071 A CN 105226071A
- Authority
- CN
- China
- Prior art keywords
- connecting line
- base plate
- conductive layer
- display base
- semiconductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 description 12
- 230000009194 climbing Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种显示基板及其制作方法、显示装置,涉及显示技术领域,解决了现有的显示基板上第一连接线和第二连接线的电容较大的问题。一种显示基板,所述显示基板包括衬底基板以及依次形成在所述衬底基板上的第一导电层、绝缘层、第二导电层,其中,所述显示基板划分为显示区域以及电路绑定区域,所述第一导电层包括位于所述电路绑定区域的第一连接线,所述第二导电层包括位于所述电路绑定区域的第二连接线,所述第一连接线和所述第二连接线交叉设置;所述显示基板还包括位于所述第一导电层和所述第二导电层之间的半导体层,所述半导体层包括至少位于所述第一连接线和所述第二连接线交叉位置处的半导体图案。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
现有的显示面板如图1所示,包括显示区域101以及位于显示区域101周边的电路绑定区域102。每个显示区域101包括由栅线11和数据线12交叉形成的多个显示单元,每个显示单元对应设置有一个薄膜晶体管13,薄膜晶体管13包括栅极G、源极S和漏极D,其中,栅极G和栅线11连接,源极S和数据线12连接,当栅线11和数据线12同时输入电信号时,该薄膜晶体管13打开,控制使得对应的显示单元显示不同的灰阶。而电路绑定区域102主要通过PFC(FlexiblePrintedCircuitboard,柔性线路板)等向栅线11、数据线12等输出控制信号。
一般的,电路绑定区域的线路较多,难免会有交叉。示例的,如图2所示,一条第一连接线21和三条第二连接线22交叉设置,则在交叉位置处第一连接线21和第二连接线22会形成电容,影响信号的传输。
发明内容
本发明的实施例提供一种显示基板及其制作方法、显示装置,所述显示基板上的第一连接线和第二连接线之间形成有半导体层,减小第一连接线和第二连接线的电容。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,本发明实施例提供了一种显示基板,所述显示基板包括衬底基板以及依次形成在所述衬底基板上的第一导电层、绝缘层、第二导电层,其中,所述显示基板划分为显示区域以及电路绑定区域,所述第一导电层包括位于所述电路绑定区域的第一连接线,所述第二导电层包括位于所述电路绑定区域的第二连接线,所述第一连接线和所述第二连接线交叉设置;所述显示基板还包括位于所述第一导电层和所述第二导电层之间的半导体层,所述半导体层包括至少位于所述第一连接线和所述第二连接线交叉位置处的半导体图案。
可选的,所述半导体图案为圆形或椭圆形。
可选的,所述半导体层位于所述绝缘层和所述第二导电层之间。
可选的,沿所述第二连接线的方向,所述半导体图案伸出于所述第一连接线。
可选的,沿所述第一连接线的方向,所述半导体图案伸出于所述第二连接线。
可选的,一个所述半导体图案对应多个所述交叉位置。
可选的,所述第一导电层还包括位于所述显示区域的栅线,所述第二导电层还包括位于所述显示区域的数据线,所述半导体层还包括位于所述显示区域的有源层图案。
另一方面,本发明实施例提供了一种显示基板的制作方法,包括:
在衬底基板上形成第一导电层,所述第一导电层包括位于电路绑定区域的第一连接线;
在所述衬底基板上形成绝缘层,所述绝缘层覆盖所述电路绑定区域的第一连接线;
在所述衬底基板上形成半导体层,所述半导体层包括位于所述电路绑定区域的半导体图案,每一所述半导体图案与至少一条所述第一连接线有交叠;
在所述衬底基板上形成第二导电层,所述第二导电层包括位于所述电路绑定区域的第二连接线,所述第二连接线与所述第一连接线交叉设置,所述半导体图案至少位于所述第一连接线和所述第二连接线的交叉位置处。
可选的,所述第一导电层还包括位于所述显示区域的栅线,所述第二导电层还包括位于所述显示区域的数据线,所述半导体层还包括位于所述显示区域的有源层图案,所述绝缘层还覆盖所述显示区域的栅线。
另一方面,本发明实施例提供了一种显示装置,包括本发明实施例提供的任一显示基板。
本发明的实施例提供一种显示基板及其制作方法、显示装置,在电路绑定区域,第一连接线和第二连接线之间还形成有半导体图案,第一连接线和半导体图案形成第一电容,第二连接线和半导体图案形成第二电容,则第一电容和第二电容并联,其电容值小于第一连接线和第二连接线直接形成电容的电容值,从而可以减少第一连接线和第二连接线的信号干扰。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的显示面板示意图;
图2为现有的显示面板电路绑定区域示意图;
图3为本发明实施例提供的一种显示基板的电路绑定区域示意图;
图4为图3所示显示基板的截面图;
图5为本发明实施例提供的另一种显示基板的电路绑定区域示意图;
图6为图5所示显示基板的截面图;
图7为本发明实施例提供的另一种显示基板的电路绑定区域示意图;
图8为图7所示显示基板的截面图;
图9为本发明实施例提供的另一种显示基板的电路绑定区域示意图;
图10为图9所示显示基板的截面图;
图11为本发明实施例提供的另一种显示基板的电路绑定区域示意图;
图12为本发明实施例提供的一种显示基板的制作方法示意图。
附图标记:
11-栅线;12-数据线;13-薄膜晶体管;20-衬底基板;21-第一连接线;22-第二连接线;23-绝缘层;24-半导体图案;101-显示区域;102-电路绑定区域。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在本发明的描述中,需要理解的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明所有实施例中,需要阐明“层”和“图案”的定义,以及之间的关系。其中,“层”是指利用某一种材料在基板上利用沉积或其他工艺制作出的一层薄膜,若在整个制作过程当中该薄膜还需构图工艺,则构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
示例的,沉积形成金属薄膜,经构图后形成源漏金属层,源漏金属层包括源极和漏极,其中源极和漏极即为图案。
所谓“构图工艺”一般是将薄膜形成包含至少一个图案的层的工艺;而构图工艺通常包含:在薄膜上涂胶,利用掩膜板对所述光刻胶进行曝光,再利用显影液将需去除的光刻胶冲蚀掉,再刻蚀掉未覆盖光刻胶的薄膜部分,最后将剩下的光刻胶剥离。而在本发明所有实施例中,“一次构图工艺”是指经过一次曝光形成所需要的层结构工艺。
本发明实施例提供了一种显示基板,如图3所示、图4所示,显示基板包括衬底基板20以及依次形成在衬底基板20上的第一导电层(即第一连接线21所在层)、绝缘层23、第二导电层(即第二连接线22所在层),其中,显示基板划分为显示区域以及电路绑定区域(可参照图1所示),第一导电层包括位于电路绑定区域的第一连接线21,第二导电层包括位于电路绑定区域的第二连接线22,第一连接线21和第二连接线22交叉设置;其中,显示基板还包括位于第一导电层和第二导电层之间的半导体层,半导体层包括至少位于第一连接线21和第二连接线22交叉位置处的半导体图案24。
需要说明的是,半导体层位于第一电极层和第二电极层之间,可以是如图4所示,半导体图案24位于绝缘层23和第二电极22之间,还可以是半导体图案24位于绝缘层23和第一电极21之间。本发明实施例及附图4所示为例进行说明。其中,第一连接线和第二连接线可以是不同用途的各种导线,本发明实施例对其具体连接关系不作限定。
本发明实施例提供的显示基板,在电路绑定区域,第一连接线和第二连接线之间还形成有半导体图案,第一连接线和半导体图案形成第一电容,第二连接线和半导体图案形成第二电容,则第一电容和第二电容并联,其电容值小于第一连接线和第二连接线直接形成电容的电容值,从而可以减少第一连接线和第二连接线的信号干扰。
需要说明的是,显示基板的显示区域形成有显示器件等,显示器件可以是OLED器件、液晶显示器件、微胶囊显示器件等。其中,OLED显示装置一般包括阵列基板以及封装基板,其中阵列基板上形成有OLED器件阵列,电路绑定区域一般形成在阵列基板上,柔性线路板一般与阵列基板连接;液晶显示装置一般包括阵列基板和彩膜基板,其中,阵列基板上形成有TFT阵列,电路绑定区域一般形成在阵列基板上,柔性线路板一般与阵列基板连接。则本发明实施例提供的显示基板可以是OLED显示装置或液晶显示装置的阵列基板。
当然,显示装置一般都会有电路绑定区域与柔性电路板连接,以对电路进行集成驱动,电路绑定区域可以是形成在阵列基板上也可以形成在其他基板上,则本发明实施例提供的显示基板为包括电路绑定区域的基板,且电路绑定区域具有交叉的第一连接线和第二连接线,而不限定其具体为阵列基板或封装基板。
优选的,如图3、图5、图7、图9所示,半导体图案24为圆形或椭圆形。由于圆形或椭圆形的边缘光滑,从而可以避免发生尖端放电。
优选的,第一导电层还包括位于显示区域的栅线,第二导电层还包括位于显示区域的数据线,半导体层还包括位于显示区域的有源层图案。即栅线和第一连接线通过一次构图工艺形成,数据线与第二连接线通过一次构图工艺形成,有源层图案和半导体图案通过一次构图工艺形成。
此外,栅线和有源层之间一般设置有栅绝缘层,则栅绝缘层可以是与电路绑定区域的绝缘层同时形成。从而半导体图案24位于绝缘层23和第二连接线22之间。即优选的,半导体层位于绝缘层和第二导电层之间。
如图3以及图4(a)所示,沿第二连接线22的方向,半导体图案24位于第一连接线21和第二连接线22交叉位置的部分区域,第一连接线21和第二连接线22的交叉位置仍有部分去区域没有半导体图案24。一方面,在没有半导体图案24的区域,第一连接线21和第二连接线22的电容仍然较大。另一方面,由于第一连接线21比较厚,在形成第二连接线22时,第二连接线22在第一连接线21的断面位置处需要爬上一定高度才能形成在半导体图案24的上表面,如图4(a)所示,半导体图案24位于第一连接线21和第二连接线22交叉位置的部分区域时,第二连接线22在第一连接线21的断面位置处经过一次爬坡形成在半导体图案24的上表面,增加了第二连接线22的形成难度。如图3以及图4(b)所示,沿第一连接线21的方向,半导体图案24位于第一连接线21和第二连接线22交叉位置的部分区域,第一连接线21和第二连接线22的交叉位置仍有部分区域没有半导体图案24,在没有半导体图案24的区域,第一连接线21和第二连接线22的电容仍然较大。
为了进一步减小第一连接线和第二连接线的电容以及制作难度,优选的,如图5所示,沿第二连接线22的方向,半导体图案24伸出于第一连接线21。参照图6(a)所示,沿第二连接线22的方向,半导体图案24伸出于第一连接线21,第一连接线21和第二连接线22的交叉位置均覆盖有半导体图案24。一方面,第一连接线21和第二连接线22的电容较小。另一方面,相对于图4(a),图6(a)所示的第二连接线22经过两次爬坡,则每一次爬坡比较容易,从而第二连接线22的制作相对容易。但如图5所示,沿第一连接线21的方向,半导体图案24位于第一连接线21和第二连接线22交叉位置的部分区域,如图6(b)所示,第一连接线21和第二连接线22的交叉位置仍有部分区域没有半导体图案24,在没有半导体图案24的区域,第一连接线21和第二连接线22的电容仍然较大。
或者,优选的,如图7所示,沿第一连接线21的方向,半导体图案24伸出于第二连接线22。参照图8(b)所示,沿第一连接线21的方向,第一连接线21和第二连接线22的交叉位置均形成有半导体图案24,从而第一连接线21和第二连接线22的电容较小。但如图7所示,沿第二连接线22的方向,半导体图案24位于第一连接线21和第二连接线22交叉位置的部分区域。参照图8(a)所示,第一连接线21和第二连接线22的交叉位置处没有半导体图案24的部分,一方面,第一连接线21和第二连接线22的电容仍然较大。且另一方面,由于第一电极线21比较厚,在形成第二连接线22时,第二连接线22在第一连接线21的断面位置处需要爬上一定高度才能形成在半导体图案24的上表面,半导体图案24位于第一连接线21和第二连接线22交叉位置的部分区域,第二连接线22在第一连接线21的断面位置处经过一次爬坡形成在半导体图案24的上表面,增加了第二连接线22的形成难度。
或者,优选的,如图9所示,沿第二连接线22的方向,半导体图案24伸出于第一连接线21。参照图10(a)所示,半导体图案24伸出于第一连接线21,第一连接线21和第二连接线22的交叉位置均形成有半导体图案24。一方面,第一连接线21和第二连接线22的电容较小。另一方面,相对于图4(a),图10(a)所示的第二连接线22经过两次爬坡,则每一次爬坡比较容易,从而第二连接线22的制作相对容易。如图9所示,沿第一连接线21的方向,半导体图案24伸出于第二连接线22。则如图10(b)所示,半导体图案24伸出于第二连接线22,第一连接线21和第二连接线22的交叉位置均形成有半导体图案24,第一连接线21和第二连接线22的电容较小。
需要说明的是,若半导体图案24为圆形,如图9、图10所示,可以是沿第一连接线21的方向,半导体图案24伸出于第二连接线22;沿第二连接线22的方向,半导体图案24伸出于第一连接线21。此时,第一连接线和第二连接线交叉位置的中心点可以是圆形半导体图案的圆心。如图5、图6所示,若半导体图案24为椭圆形,半导体图案24可以是沿椭圆形的长轴伸出于第一连接线21,半导体图案24沿椭圆形的短轴未伸出于第二连接线22,此时,第一连接线21和第二连接线22交叉位置的中心点可以为椭圆形半导体图案长轴和短轴的交点。或者,如图7、图8所示,半导体图案24可以是沿椭圆形的长轴伸出于第二连接线22,半导体图案24沿椭圆形的短轴未伸出于第一连接线21,此时,第一连接线21和第二连接线22交叉位置的中心点可以为椭圆形半导体图案长轴和短轴的交点。当然,如图11所示,在半导体图案24为椭圆形的情况下,半导体图案24也可以是同时伸出与第一连接线21和第二连接线22。
优选的,如图11所示,一个半导体图案24对应多个交叉位置。图11中以一条第一连接线21和三条第二连接线22交叉为例,则半导体图案24对应图中三个交叉位置。则在相邻的两个交叉位置处,沿第二连接线的方向,第二导电层的爬坡比较容易。
本发明实施例提供了一种显示基板的制作方法,如图12所示,包括:
步骤101、在衬底基板上形成第一导电层,第一导电层包括位于电路绑定区域的第一连接线。
具体可以是在衬底基板上形成导电的金属薄膜,通过刻蚀工艺在电路绑定区域形成第一连接线。
步骤102、在衬底基板上形成绝缘层,绝缘层覆盖电路绑定区域的第一连接线。绝缘层可以通过沉积或涂覆绝缘材料形成。
步骤103、在衬底基板上形成半导体层,半导体层包括位于电路绑定区域的半导体图案,每一半导体图案与至少一条第一连接线有交叠。
具体可以是在衬底基板上形成半导体薄膜,通过刻蚀工艺在电路绑定区域形成半导体图案。
步骤104、在衬底基板上形成第二导电层,第二导电层包括位于电路绑定区域的第二连接线,第二连接线与第一连接线交叉设置,半导体图案至少位于第一连接线和第二连接线的交叉位置处。
具体可以是在衬底基板上形成导电的金属薄膜,通过刻蚀工艺在电路绑定区域形成第二连接线。
需要说明的是,显示基板的制作方法也不局限于上述具体步骤,例如上述步骤102和步骤103还可以进行调换。且显示基板的显示区域形成有显示器件等,由于显示区域显示器件及其制作方法与本发明的发明点没有必然关系,本发明实施例不作赘述,仅具体说明与本发明的发明点相关的制作方法。
优选的,第一导电层还包括位于显示区域的栅线,第二导电层还包括位于显示区域的数据线,半导体层还包括位于显示区域的有源层图案,绝缘层还覆盖显示区域的栅线。即栅线和第一连接线通过一次构图工艺形成,数据线与第二连接线通过一次构图工艺形成,有源层图案和半导体图案通过一次构图工艺形成。栅线和有源层之间一般设置有栅绝缘层,则栅绝缘层即可以是与电路绑定区域的绝缘层同时形成即绝缘层还覆盖显示区域的栅线。
本发明实施例提供了一种显示装置,包括本发明实施例提供的显示基板。所述显示装置可以为液晶显示器、电子纸、OLED(OrganicLight-EmittingDiode,有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种显示基板,所述显示基板包括衬底基板以及依次形成在所述衬底基板上的第一导电层、绝缘层、第二导电层,其中,所述显示基板划分为显示区域以及电路绑定区域,所述第一导电层包括位于所述电路绑定区域的第一连接线,所述第二导电层包括位于所述电路绑定区域的第二连接线,所述第一连接线和所述第二连接线交叉设置;其特征在于,所述显示基板还包括位于所述第一导电层和所述第二导电层之间的半导体层,所述半导体层包括至少位于所述第一连接线和所述第二连接线交叉位置处的半导体图案。
2.根据权利要求1所述的显示基板,其特征在于,所述半导体图案为圆形或椭圆形。
3.根据权利要求1所述的显示基板,其特征在于,所述半导体层位于所述绝缘层和所述第二导电层之间。
4.根据权利要求1所述的显示基板,其特征在于,沿所述第二连接线的方向,所述半导体图案伸出于所述第一连接线。
5.根据权利要求1所述的显示基板,其特征在于,沿所述第一连接线的方向,所述半导体图案伸出于所述第二连接线。
6.根据权利要求1所述的显示基板,其特征在于,一个所述半导体图案对应多个所述交叉位置。
7.根据权利要求1-6任一项所述的显示基板,其特征在于,所述第一导电层还包括位于所述显示区域的栅线,所述第二导电层还包括位于所述显示区域的数据线,所述半导体层还包括位于所述显示区域的有源层图案。
8.一种显示基板的制作方法,其特征在于,包括:
在衬底基板上形成第一导电层,所述第一导电层包括位于电路绑定区域的第一连接线;
在所述衬底基板上形成绝缘层,所述绝缘层覆盖所述电路绑定区域的第一连接线;
在所述衬底基板上形成半导体层,所述半导体层包括位于所述电路绑定区域的半导体图案,每一所述半导体图案与至少一条所述第一连接线有交叠;
在所述衬底基板上形成第二导电层,所述第二导电层包括位于所述电路绑定区域的第二连接线,所述第二连接线与所述第一连接线交叉设置,所述半导体图案至少位于所述第一连接线和所述第二连接线的交叉位置处。
9.根据权利要求8所述的制作方法,其特征在于,所述第一导电层还包括位于所述显示区域的栅线,所述第二导电层还包括位于所述显示区域的数据线,所述半导体层还包括位于所述显示区域的有源层图案,所述绝缘层还覆盖所述显示区域的栅线。
10.一种显示装置,其特征在于,包括权利要求1-7任一项所述的显示基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510728689.4A CN105226071B (zh) | 2015-10-30 | 2015-10-30 | 一种显示基板及其制作方法、显示装置 |
US15/324,397 US10204927B2 (en) | 2015-10-30 | 2016-07-01 | Display substrate, display device containing the same, and method for fabricating the same |
EP16816163.6A EP3369112A4 (en) | 2015-10-30 | 2016-07-01 | DISPLAY SUBSTRATE, DISPLAY DEVICE AND DEVICE THEREFOR AND METHOD FOR THE PRODUCTION THEREOF |
PCT/CN2016/088179 WO2017071277A1 (en) | 2015-10-30 | 2016-07-01 | Display substrate, display device containing the same, and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510728689.4A CN105226071B (zh) | 2015-10-30 | 2015-10-30 | 一种显示基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105226071A true CN105226071A (zh) | 2016-01-06 |
CN105226071B CN105226071B (zh) | 2018-06-05 |
Family
ID=54994915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510728689.4A Active CN105226071B (zh) | 2015-10-30 | 2015-10-30 | 一种显示基板及其制作方法、显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10204927B2 (zh) |
EP (1) | EP3369112A4 (zh) |
CN (1) | CN105226071B (zh) |
WO (1) | WO2017071277A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870131A (zh) * | 2016-04-14 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示器件 |
WO2017071277A1 (en) * | 2015-10-30 | 2017-05-04 | Boe Technology Group Co., Ltd. | Display substrate, display device containing the same, and method for fabricating the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784172B2 (en) * | 2017-12-29 | 2020-09-22 | Texas Instruments Incorporated | Testing solid state devices before completing manufacture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110042666A1 (en) * | 2009-08-21 | 2011-02-24 | Hui-Won Yang | Organic light emitting display device |
CN102931211A (zh) * | 2011-08-10 | 2013-02-13 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
CN104659056A (zh) * | 2013-11-19 | 2015-05-27 | 乐金显示有限公司 | 有机发光显示装置 |
CN205039154U (zh) * | 2015-10-30 | 2016-02-17 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH083592B2 (ja) * | 1990-08-24 | 1996-01-17 | 松下電器産業株式会社 | 液晶表示装置 |
US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
JP2005084416A (ja) * | 2003-09-09 | 2005-03-31 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
JP2006201217A (ja) * | 2005-01-18 | 2006-08-03 | Seiko Epson Corp | 配線基板、電気光学装置及び電子機器 |
KR101301155B1 (ko) * | 2006-12-12 | 2013-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
KR101570347B1 (ko) * | 2008-11-25 | 2015-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN101770125A (zh) | 2010-01-11 | 2010-07-07 | 深超光电(深圳)有限公司 | 双扫描线像素阵列基板 |
TWI544525B (zh) * | 2011-01-21 | 2016-08-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
WO2013080900A1 (en) * | 2011-12-02 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI611566B (zh) * | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
US9349751B2 (en) * | 2013-12-12 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TW201603249A (zh) * | 2014-07-14 | 2016-01-16 | 元太科技工業股份有限公司 | 電路保護結構與具有電路保護結構的顯示裝置 |
CN105226071B (zh) | 2015-10-30 | 2018-06-05 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
-
2015
- 2015-10-30 CN CN201510728689.4A patent/CN105226071B/zh active Active
-
2016
- 2016-07-01 US US15/324,397 patent/US10204927B2/en active Active
- 2016-07-01 EP EP16816163.6A patent/EP3369112A4/en not_active Withdrawn
- 2016-07-01 WO PCT/CN2016/088179 patent/WO2017071277A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110042666A1 (en) * | 2009-08-21 | 2011-02-24 | Hui-Won Yang | Organic light emitting display device |
CN102931211A (zh) * | 2011-08-10 | 2013-02-13 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
CN104659056A (zh) * | 2013-11-19 | 2015-05-27 | 乐金显示有限公司 | 有机发光显示装置 |
CN205039154U (zh) * | 2015-10-30 | 2016-02-17 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017071277A1 (en) * | 2015-10-30 | 2017-05-04 | Boe Technology Group Co., Ltd. | Display substrate, display device containing the same, and method for fabricating the same |
US10204927B2 (en) | 2015-10-30 | 2019-02-12 | Boe Technology Group Co., Ltd | Display substrate, display device containing the same, and method for fabricating the same |
CN105870131A (zh) * | 2016-04-14 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示器件 |
CN105870131B (zh) * | 2016-04-14 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示器件 |
Also Published As
Publication number | Publication date |
---|---|
EP3369112A4 (en) | 2019-06-19 |
WO2017071277A1 (en) | 2017-05-04 |
US20170294449A1 (en) | 2017-10-12 |
CN105226071B (zh) | 2018-06-05 |
EP3369112A1 (en) | 2018-09-05 |
US10204927B2 (en) | 2019-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103489824B (zh) | 一种阵列基板及其制备方法与显示装置 | |
CN105182646B (zh) | 阵列基板、显示装置 | |
CN111682055B (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
CN102881839B (zh) | 有机发光二极管、触摸显示装置及其制造方法 | |
CN104716144A (zh) | 阵列基板及其制作方法、显示装置 | |
CN105739154A (zh) | 一种显示面板以及电子设备 | |
US10978493B2 (en) | Display substrate and manufacturing method thereof, and display device | |
CN105161495B (zh) | 一种阵列基板及其制作方法、显示面板 | |
CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104022156B (zh) | 薄膜晶体管、阵列基板及相应的制作方法、显示装置 | |
CN103715138B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN105448935B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104617106A (zh) | 一种阵列基板及显示装置 | |
CN109634467A (zh) | 一种阵列基板及其制备方法 | |
CN102655155A (zh) | 阵列基板及其制造方法和显示装置 | |
US20180053718A1 (en) | Layer stacking structure, array substrate and display device | |
CN110400810A (zh) | 显示基板及其制作方法、和显示装置 | |
CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
CN104465510A (zh) | 一种阵列基板及其制作方法和显示面板 | |
CN104716147A (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
CN105226071A (zh) | 一种显示基板及其制作方法、显示装置 | |
US10153305B2 (en) | Array substrate, manufacturing method thereof, and display device | |
CN108873511A (zh) | 平面显示面板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |