CN104979313B - 具有导电衬垫的半导体器件及三维半导体器件 - Google Patents

具有导电衬垫的半导体器件及三维半导体器件 Download PDF

Info

Publication number
CN104979313B
CN104979313B CN201510075819.9A CN201510075819A CN104979313B CN 104979313 B CN104979313 B CN 104979313B CN 201510075819 A CN201510075819 A CN 201510075819A CN 104979313 B CN104979313 B CN 104979313B
Authority
CN
China
Prior art keywords
conductive gasket
gate electrode
semiconductor devices
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510075819.9A
Other languages
English (en)
Other versions
CN104979313A (zh
Inventor
尹太焕
朴镇泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201810775945.9A priority Critical patent/CN108962911B/zh
Publication of CN104979313A publication Critical patent/CN104979313A/zh
Application granted granted Critical
Publication of CN104979313B publication Critical patent/CN104979313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供具有导电衬垫的半导体器件和三维半导体器件。其中一种半导体器件包括具有单元区和连接区的衬底。多个栅电极在垂直方向上堆叠在衬底的单元区中。电连接到***电路的导电衬垫从栅电极水平地延伸到连接区。导电衬垫在连接区中形成阶式结构。具有不同的垂直长度的接触插塞电连接到导电衬垫中的相应导电衬垫。导电衬垫具有在垂直方向上比栅电极厚的接触部分。

Description

具有导电衬垫的半导体器件及三维半导体器件
技术领域
本发明构思的实施方式涉及半导体器件。更具体地，本发明构思的实施方式涉及包括导电衬垫的半导体器件和制造这种半导体器件的方法，所述导电衬垫具有比相应的栅电极厚的部分。
背景技术
为了进一步增加半导体器件的集成度以提高其性能和/或降低制造这些器件的成本，正在进行努力。常规的二维存储器件的集成度通过被器件的单位存储单元占据的面积来确定，因此会受到用于形成精细微图案的制造设备的能力影响。不幸地是，用于形成非常精细的微图案所需的设备可能是昂贵的，这会限制高度集成二维半导体存储器件的能力。具有三维布置的存储单元的半导体器件已经被提出以克服这一限制。
发明内容
本发明构思的实施方式提供一种半导体器件和制造该半导体器件的方法。
本发明构思的其它实施方式提供一种用于半导体器件的连接结构和制造这种连接结构的相关方法，该连接结构将垂直堆叠电极电连接到***电路。
本发明构思的其它实施方式提供一种包括衬垫的半导体器件和制造具有这种衬垫的半导体器件的相关方法，该衬垫具有比栅电极厚的接触部分。
本发明构思的技术目的不限于以上公开；其它目的可基于以下描述而对于本领域的普通技术人员变得显然。
根据本发明构思的一方面，一种半导体器件包括：栅电极，沿着垂直方向堆叠在衬底上；垂直沟道结构，穿透栅电极以电连接到衬底；导电衬垫，从相应的栅电极水平地延伸；以及接触插塞，电连接到导电衬垫中的相应导电衬垫。导电衬垫包括在接触插塞中的相应接触插塞下面的在垂直方向上比栅电极厚的部分。
根据本发明构思的另一方面，一种半导体器件包括：衬底，包括单元区和连接区；多个栅电极，在单元区中堆叠在衬底上；以及多个导电衬垫，在连接区中堆叠在衬底上并且从相应的栅电极延伸。导电衬垫的水平长度越大，导电衬垫越接近衬底，至少一些导电衬垫具有比栅电极厚的部分。
在一些实施方式中，其中一个导电衬垫可以包括延伸区和接触区。
根据本发明构思的又一方面，一种具有单元区和连接区的半导体器件包括：衬底；形成在单元区中的栅电极；以及形成在连接区中的导电衬垫，从栅电极延伸。导电衬垫在正交于衬底的底表面的垂直方向上的平均厚度大于栅电极在该垂直方向上的平均厚度。
一种形成半导体器件的方法包括：在包括单元区和连接区的衬底上交替地堆叠层间绝缘层和牺牲层；图案化连接区中的层间绝缘层和牺牲层以形成其中牺牲层被暴露的阶式结构；在单元区和连接区上形成牺牲绝缘层；通过部分地蚀刻牺牲绝缘层，在阶式结构上暴露的牺牲层上形成牺牲绝缘图案；在连接区中形成虚设柱的同时，在单元区中形成垂直沟道结构；通过连续地顺序图案化层间绝缘层和牺牲层而形成沟槽；通过去除单元区和连接区中的牺牲层和牺牲绝缘图案而形成间隙区；以及通过用导电层填充间隙区而形成交替地堆叠在衬底上的栅电极和导电衬垫。导电衬垫的接触部分在垂直方向上厚于栅电极。
根据本发明构思的又一方面，提供一种具有第一区和第二区的三维半导体器件，该三维半导体器件包括：衬底，具有顶表面和在垂直方向上与顶表面分离的底表面；以及多个导电衬垫和多个绝缘层，在垂直方向上交替地堆叠在衬底的第二区域中，导电衬垫从第一区水平地延伸。除了最下面的导电衬垫之外，每个导电衬垫比紧接着其下面的导电衬垫从第一区域延伸更短的水平距离，从而暴露紧接着其下面的导电衬垫的端部分。至少一些导电衬垫的暴露的端部分的至少部分具有加厚接触部分，在所述至少一些导电衬垫的每个中，该加厚接触部分在垂直方向上比其它部分厚。
其它实施方式的细节被包含在详细描述和附图中。
附图说明
图1为根据本发明构思的实施方式的半导体器件的平面图；
图2为图1中标记为A的区域的放大图；
图3为沿着图2的线I-I'和II-II'截取的截面图；
图4A和图4B分别为图3中标记为B和C的区域的放大图；
图5A至图5F为图3中标记为D的区域的放大图；
图6A至图6P为沿着图2的线I-I'和II-II'截取的截面图，其示出根据本发明构思的实施方式的半导体器件的形成方法；
图7为示意性地示出包括根据本发明构思的实施方式的半导体器件的电子***的框图；以及
图8为示意性地示出包括根据本发明构思的实施方式的半导体器件的存储卡的框图。
具体实施方式
现将参照附图更全面地描述本发明构思的不同实施方式，在附图中示出了一些实施方式。然而，将理解，本发明构思可以以不同的形式实施，而不应被理解为限于在此阐述的示例实施方式。而是，提供这些示例实施方式使得本公开将全面和完整，并将本发明构思全面地传达给本领域技术人员。
在此用于描述本发明构思的实施方式的术语不意欲限制本发明构思的范围。冠词“一”和“该”在其具有单个指示物的情形下为单数；然而，在本文中单数形式的使用不应排除多于一个指示物的存在。换言之，在此以单数形式提及的元件可以有一个或多个，除非上下文另行清楚地指出。还将理解，术语“包括”和/或“包含”在此被使用时，表明所述特征、整数、步骤、操作、元件和/或部件地存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
将理解，当一元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者可以存在居间元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则没有居间元件或层存在。
在此可以使用空间关系术语诸如“在……下面”、“在……之下”、“下”、“在……之上”、“上”等来描述一个元件或特征与另一元件或特征如图中所示的关系。将理解，这样的描述旨在涵盖除了图中所描绘的取向之外在使用或操作中的不同取向。例如，如果装置被翻转，则被描述为在其它元件或特征“之下”或“下面”的元件可以取向为在所述其它元件或特征“之上”。因而，术语“在……之下”旨在取决于整个器件取向而表示上和下二者。在附图中，为了清晰，层和区域的尺寸和相对尺寸可以被夸大。
在此参照截面图示和平面图示描述本发明构思的实施方式，其中截面图示和平面图示是理想化的实施方式和中间结构的示意性图示。因此，由于例如制造技术和/或公差引起的图示形状的偏离将被预期。因而，实施方式不应被理解为限于在此示出的区域的特定形状，而是将包括例如由制造引起的形状的偏离。
在整个说明书中同样的附图标记指代同样的元件。因此，相同的附图标记和类似的附图标记能够参照其它附图来描述，即使在相应的附图中没有具体地描述。
图1为根据本发明构思的实施方式的半导体器件的平面图。
参照图1，半导体器件可包括存储单元被布置在其中的存储单元阵列10和具有操作存储单元的功能电路的***电路(未示出)。存储单元阵列10可以包括单元区20和邻近单元区20的至少一个连接区30。存储单元可以三维地布置在单元区20中，将存储单元连接到功能电路的结构被布置在连接区30中。在本发明构思的所描绘的实施方式中，连接区30被提供在单元区20的两侧，但是将理解，在其它实施方式中，连接区30可以仅在单元区20的一侧或者在单元区20的多于两侧。
图2为图1中标记为A的区域的放大图。图3为沿着图2的线I-I'和II-II'截取的截面图。
参照图2和图3，半导体器件包括单元区20和连接区30。半导体器件可以包括单元区20中的栅电极110、层间绝缘层102、垂直沟道结构130和公共源极结构140以及连接区30中的衬垫(pad)120、接触插塞150、虚设柱130a和覆盖绝缘层127。半导体器件可以还包括缓冲绝缘层101、第一上层间绝缘层128、第二上层间绝缘层147、第三上层间绝缘层162、第一金属线160、第二金属线180、互连插塞164以及位线170。
栅电极110和层间绝缘层102可以围绕垂直沟道结构130的侧壁并且从单元区20沿着朝向连接区30的方向延伸。栅电极110可以通过层间绝缘层102而彼此绝缘。栅电极110可以包括至少一个地选择栅电极111、多个单元栅电极112以及至少两个串选择栅电极113。地选择栅电极111可以在单元栅电极112之下，串选择栅电极113可以在单元栅电极112之上。
串选择栅电极113可以包括第一串选择栅电极113a和第二串选择栅电极113b。第一串选择栅电极113a可以在第二串选择栅电极113b之上。单元栅电极112可以具有基本上相同的厚度。地选择栅电极111和串选择栅电极113可以具有与单元栅电极112不同的厚度。例如，地选择栅电极111和串选择栅电极113可以比单元栅电极112厚。在一些实施方式中，单元栅电极112可以相应于字线。当地选择栅电极111相应于地选择线时，串选择栅电极113可以相应于串选择线。栅电极110可以包括金属材料，诸如钨、铜和金属硅化物。
层间绝缘层102可以具有相同的厚度，或者具有彼此不同的厚度。例如，最下面的层间绝缘层102可以比其它层间绝缘层102厚。层间绝缘层102可以包括绝缘材料，诸如硅氧化物、硅氮化物和硅氮氧化物。在单元区20中，栅电极110和层间绝缘层102可以在垂直方向上交替地堆叠。
垂直沟道结构130可以分别垂直地穿透栅电极110和层间绝缘层102以与衬底100接触。如图2所示，垂直沟道结构130可以在平面图中二维布置。垂直沟道结构130可以以Z字形的方式布置。垂直沟道结构130将参照图4A和图4B在此处被更详细地描述。
公共源极结构140可以也垂直地穿透栅电极110和层间绝缘层102。每个公共源极结构140可以包括公共源极区141、公共源极线142和间隔物143。公共源极区141可以形成在衬底100中。公共源极区141可以包括注入到衬底100中的杂质诸如磷(P)或者砷(As)。公共源极线142可以垂直地穿透栅电极110和层间绝缘层102以接触公共源极区141。公共源极线142可以包括导电材料诸如钨(W)或者其它金属。公共源极线142可以具有堤坝(dam)形状。例如，在俯视图中，公共源极线142可以具有线形状或者条形状。间隔物143可以形成在公共源极线142与栅电极110和层间绝缘层102之间。间隔物143可以设置在公共源极线142的侧壁上。间隔物143可以将公共源极线142与栅电极110绝缘。间隔物143可以包括硅氧化物、硅氮化物、硅氮氧化物或者其它绝缘材料。
在连接区30中，衬垫120和层间绝缘层102可以在垂直方向上交替地堆叠。衬垫120可以包括地选择衬垫121、单元衬垫122以及串选择衬垫123a和123b。地选择衬垫121、单元衬垫122以及串选择衬垫123a和123b可以分别从单元区20中的地选择栅电极111、单元栅电极112和串选择栅电极113a和113b延伸以在连接区30中形成阶式(cascade)结构。衬垫120可以是导电衬垫。例如，衬垫120可以包括金属材料诸如钨、铜和金属硅化物。衬垫120将参照图5A至图5F在此处被更详细地描述。
接触插塞150可以垂直地穿透覆盖绝缘层127、第一上层间绝缘层128和第二上层间绝缘层147以将每个衬垫121、122以及123a和123b电连接到第一金属线160和第二金属线180之一。接触插塞150可以包括地选择插塞151、单元插塞152以及串选择插塞153a和153b。单元插塞152以及串选择插塞153a和153b可以分别接触单元衬垫122以及串选择衬垫123a和123b。地选择插塞151可以穿透覆盖绝缘层127、第一和第二上层间绝缘层128和147以及最下面的层间绝缘层102以接触地选择衬垫121。参照图2，单元和地选择插塞152和151可以设置在与单元和地选择衬垫122和121的接触区域的中心相交的大致直线上。串选择插塞153a和153b可以与串选择衬垫123a和123b的接触区域的中心间隔开，使得串选择插塞153a和153b与布置在所述大致直线上的单元和地选择插塞152和151不共线。
虚设柱130a可以穿透衬垫120和层间绝缘层102以接触衬底100。如图2所示，虚设柱130a可以穿过相邻的衬垫120的边界(“边界”是指在俯视图中衬垫终止而暴露下面的衬垫的位置)。如图2所示，两个虚设柱130a被提供在俯视图中相邻的衬垫120之间的边界处。虚设柱130a可以具有与垂直沟道结构130相同的结构。
缓冲绝缘层101可以插设在单元区20中的地选择栅电极111与衬底100之间以及连接区30中的地选择衬垫121与衬底100之间。缓冲绝缘层101可以包括绝缘材料，诸如硅氧化物、硅氮化物和硅氮氧化物。
覆盖绝缘层127可以形成在连接区30中的衬垫120的上表面和侧表面上。
第一上层间绝缘层128可以围绕单元区20中的垂直沟道结构130侧表面的上部分和公共源极结构140的侧表面的上部分，并且可以围绕连接区30中的虚设柱130a和接触插塞150的侧表面的在覆盖绝缘层127之上且在第二上层间绝缘层147之下的部分。例如，垂直沟道结构130和公共源极结构140可以垂直地穿透第一上层间绝缘层128。第一上层间绝缘层128的形成在单元区20中的下表面可以位于比第一上层间绝缘层128的形成在连接区30中的下表面低的水平处，如图3所示。
第二上层间绝缘层147可以形成在第一上层间绝缘层128上以覆盖单元区20中的垂直沟道结构130和公共源极结构140。第二上层间绝缘层147可以覆盖连接区30中的虚设柱130a。
第三上层间绝缘层162可以形成在第二上层间绝缘层147上。第三上层间绝缘层162可以在连接区30中围绕互连插塞164的侧表面并且覆盖第一金属线160。覆盖绝缘层127以及第一至第三上层间绝缘层128、147和162可以包括以下材料中的至少一种：高密度等离子体(HDP)氧化物、正硅酸乙酯(TEOS)、等离子体增强TEOS(PE-TEOS)、O3-TEOS、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、旋涂玻璃(SOG)、聚硅氮烷(polysilazane)及其组合。
位线170可以形成在第三上层间绝缘层162上。位线170可以包括金属诸如钨(W)。
在单元区20中，互连插塞164可以形成在位线170与垂直沟道结构130之间。互连插塞164可以将位线170电连接到垂直沟道结构130。互连插塞164可以包括导电材料，诸如掺杂硅、金属硅化物或者金属。在连接区30中，互连插塞164可以形成在第二金属线180与第一和第二串选择插塞153a和153b之间以将第二金属线180电连接到第一和第二串选择插塞153a和153b。
再参照图2和图3，第一金属线160可以设置在连接区30中的第二上层间绝缘层147上以与地选择插塞151和单元插塞152对准。单元插塞152和地选择插塞151可以电连接到第一金属线160。
第二金属线180可以设置在第三上层间绝缘层162上。如上所述，第二金属线180可以经由互连插塞164电连接到第一和第二串选择插塞153a和153b。
根据本发明构思的本实施方式的半导体器件可以在连接区30中包括具有阶式结构的衬垫120以及电连接到衬垫120的具有不同垂直长度的接触插塞150。每个衬垫120可以包括从栅电极110延伸的延伸区50以及可以物理地和电连接到相应的接触插塞150的接触区55。由于接触区55具有比延伸区50厚的垂直结构，所以能够充分地确保用于形成具有不同垂直高度的接触插塞150的工艺余量。
图4A和图4B为示出图3的部分B和C的放大图。图4A和图4B示出图3的垂直沟道结构130和虚设柱130a的细节，其在图3中由于图的比例而不可见。
参照图4A，垂直沟道结构130可以包括从衬底100向上垂直延伸的垂直沟道131、隧道绝缘层132、电荷存储层133、阻挡层134以及填充层135。垂直沟道结构130可以具有圆柱形状。垂直沟道131、隧道绝缘层132、电荷存储层133和阻挡层134可以各自在穿过垂直沟道结构130截取的平行于衬底100的顶表面的水平截面中具有环形形状。填充层135可以具有圆柱形状并且可以填充被垂直沟道131围绕的开放空间。
隧道绝缘层132、电荷存储层133以及阻挡层134可以插设在栅电极111-113与垂直沟道131之间。阻挡层134可以邻近栅电极111-113，隧道绝缘层132可以邻近垂直沟道131。电荷存储层133可以插设在阻挡层134与隧道绝缘层132之间。隧道绝缘层132可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的至少一种。电荷存储层133可以包括例如包括陷阱点(trapsites)的硅氮化物层或者包括导电纳米点的绝缘层。阻挡层134可以包括例如具有比隧道绝缘层132高的介电常数的高介电层。
阻挡层134、电荷存储层133以及隧道绝缘层132可以垂直地延伸以覆盖垂直沟道131的侧壁。填充层135可以包括例如硅氧化物。参照图4B，虚设柱130a可以具有与垂直沟道结构130相同的结构。根据本发明构思的本实施方式，如同垂直沟道结构130，虚设柱130a可以包括阻挡层134、电荷存储层133、隧道绝缘层132、垂直沟道131以及填充层135。
图5A至图5F为示出图3中标记为D的区域的放大图，其示出图3的衬垫120的端部分的不同示例性实施方式。
参照图5A，根据本发明构思的实施方式的衬垫120可以包括延伸区50和接触区55。
如图3所示，延伸区50可以是衬垫120的从栅电极110之一水平延伸的部分。延伸区50可以与栅电极110共面。
接触区55可以包括基部60和突出部65。基部60可以具有与延伸区50相同的形状和厚度并且可以简单包括延伸区50的进一步水平延伸。因此，基部60的上表面可以与延伸区50的上表面基本上共面。基部60的端部分的外侧表面可以与位于下面的层间绝缘层102的端部分的外侧表面垂直地对准。突出部65可以从基部60向上突出。因此，接触区55可以比延伸区50厚(即，在垂直方向上进一步延伸)。接触区55的下表面可以与延伸区50的下表面共面。突出部65的侧表面可以倾斜。突出部65的内侧表面可以具有平坦表面并且可以将突出部的上表面连接到延伸区50。突出部65的外侧表面可以与内侧表面相对并且可以圆化。突出部65的上表面可以是平坦的。基部60的端部分可以比突出部65更远地水平延伸。
参照图5B，根据本发明构思的另一实施方式的衬垫120的接触区55可以包括基部60和突出部65，突出部65的外侧表面可以与基部60的外侧表面基本上垂直对准。突出部65的外侧表面的上部分可以被圆化。
参照图5C，在另一实施方式中，衬垫120中的基部60的外侧表面和/或突出部65的外侧表面可以是反向减缩的。突出部65的外侧表面和基部60的外侧表面可以是平滑连续的。突出部65的外侧表面的上部分可以被圆化。
参照图5D至图5F，在另一些实施方式中，图5A至图5C的衬垫120可以还包括在延伸区50的邻近接触区55的顶部分中的凹部126。
图6A至图6P为沿着图2的线I-I'和II-II'截取的截面图，其示出根据本发明构思的实施方式的半导体器件的形成方法。
参照图6A，缓冲绝缘层101可以形成在具有单元区20和连接区30的衬底100中，牺牲层103和层间绝缘层102可以交替地并且重复地形成在缓冲绝缘层101上。抛光停止层104可以形成在最上面的层间绝缘层102上。所得的结构可以具有沿着垂直于衬底100的方向交替地堆叠在缓冲绝缘层101上的多个层间绝缘层102和多个牺牲层103。
衬底100可以包括例如硅晶片、外延生长的SiGe晶片或者SOI晶片。
缓冲绝缘层101和层间绝缘层102可以包括绝缘材料诸如硅氧化物。缓冲绝缘层101可以比层间绝缘层102薄。层间绝缘层102的厚度可以彼此不同。例如，最下面的层间绝缘层102可以比其它层间绝缘层102厚。
牺牲层103和抛光停止层104可以包括相对于缓冲绝缘层101和层间绝缘层102二者具有蚀刻选择性的材料。例如，牺牲层103和抛光停止层104可以包括绝缘材料诸如硅氮化物。
参照图6B，连接区30中的层间绝缘层102、牺牲层103和抛光停止层104可以被图案化以形成阶式结构(即，具有台阶分布的结构)。阶式结构可以通过图案化和蚀刻层间绝缘层102、牺牲层103以及抛光停止层104几次来实现。
参照图6C，阶式结构中的层间绝缘层102(在俯视图中)的暴露部分可以被去除以暴露牺牲层103的端部分。阶式结构中的层间绝缘层102的暴露部分可以利用图案化的抛光停止层104作为蚀刻掩模以及利用牺牲层103作为蚀刻停止层而被去除。设置在阶式结构上的最下面的层间绝缘层102可以被部分地蚀刻(由于最下面的层间绝缘层102可以比其它层间绝缘层102厚)，因此最下面的牺牲层103没有被暴露。
参照图6D，牺牲绝缘层125可以形成在具有阶式结构的抛光停止层104和牺牲层103上。牺牲绝缘层125可以被沉积而具有50％或更少的台阶覆盖率。台阶覆盖率可以被定义为沉积在阶式结构的上表面上的层间绝缘层125(在厚度最大的地点处)的厚度与沉积在阶式结构的侧表面上的牺牲绝缘层125的厚度的比率。例如，当沉积在阶式结构的上表面上的牺牲绝缘层125的厚度为t1并且沉积在阶式结构的侧表面上的牺牲绝缘层125的厚度为t2时，台阶覆盖率可以指t1与t2的比率。根据本发明构思的本实施方式，t2可以为t1的一半或更小。此外，牺牲绝缘层125可以被沉积为在阶式结构的侧表面和上表面相交的拐角处具有最小的厚度。牺牲绝缘层125可以包括与牺牲层103相同的材料。牺牲绝缘层125可以包括相对于层间绝缘层102具有蚀刻选择性的材料。例如，牺牲绝缘层125可以包括绝缘材料诸如硅氮化物。
参照图6E，牺牲绝缘层125可以被部分地蚀刻以形成牺牲绝缘图案125a。具体地，牺牲绝缘层125可以通过执行部分蚀刻工艺而被分离成多个牺牲绝缘图案125a。例如，形成在层间绝缘层102的侧表面上和形成在阶式结构的侧表面和上表面相交的拐角处的牺牲绝缘层125可以通过蚀刻工艺被全部去除。牺牲绝缘图案125a可以形成在单元区20中的抛光停止层104上以及连接区30中的抛光停止层104上和具有阶式结构的牺牲层103的上表面上。牺牲绝缘图案125a可以没有充分覆盖牺牲层103的上表面并且可以在连接区30中包括不连续图案。因此，牺牲层103的部分上表面可以被暴露。蚀刻工艺可以包括各向同性蚀刻工艺。各向同性蚀刻工艺可以包括湿蚀刻工艺或者干蚀刻工艺。湿蚀刻工艺可利用例如包括磷酸的蚀刻剂。
参照图6F，覆盖绝缘层127可以形成在器件的整个表面上。在一些实施方式中，覆盖绝缘层127可以被沉积而具有覆盖牺牲绝缘图案125a的充分厚度。覆盖绝缘层127可以包括相对于抛光停止层104具有蚀刻选择性的材料。覆盖绝缘层127可以包括例如HDP氧化物、TEOS、PE-TEOS、O3-TEOS、USG、PSG、BSG、BPSG、FSG、SOG、TOSZ或其组合。
参照图6G，覆盖绝缘层127可以经由平坦化工艺诸如例如化学机械抛光(CMP)工艺而被平坦化。抛光停止层104可以被用作平坦化停止点。因此，抛光停止层104的上表面可以被部分地或者全部地暴露。位于抛光停止层104上的牺牲绝缘图案125a可以通过平坦化工艺而被部分地或者全部地蚀刻。在一些实施方式中，位于抛光停止层104上的牺牲绝缘图案125a可以被用作平坦化停止点。在此情况下，牺牲绝缘图案125a可以被过度抛光以在平坦化工艺中被全部去除。
参照图6H，抛光停止层104可以利用例如湿蚀刻工艺而被去除以暴露最上面的层间绝缘层102，第一上层间绝缘层128可以形成在覆盖绝缘层127和最上面的层间绝缘层102上。包括磷酸的蚀刻剂可以被用于湿蚀刻工艺中。因此，覆盖绝缘层127可以在单元区20中被全部去除而仅保留在连接区30中。第一上层间绝缘层128可以包括与覆盖绝缘层127相同的材料。在一些实施方式中，第一上层间绝缘层128的上表面可以利用回蚀工艺或者CMP工艺而被平坦化。
参照图6I，垂直沟道结构130可以形成在单元区20中，虚设柱130a可以形成在连接区30中。例如，沟道孔129可以形成在单元区20中，其垂直穿透第一上层间绝缘层128、层间绝缘层102、牺牲层103和缓冲绝缘层101，然后垂直沟道结构130可以形成在沟道孔129中。同样地，虚设孔129a可以形成在连接区30中，其垂直穿透第一上层间绝缘层128、覆盖绝缘层127、层间绝缘层102、牺牲层103和缓冲绝缘层101，然后虚设柱130a可以形成在虚设孔129a中。沟道孔129和虚设孔129a可以同时形成。垂直沟道结构130和虚设柱130a可以同时形成。垂直沟道结构130和虚设柱130a可以包括图4A和图4B所示的结构。
参照图6J，沟槽136可以通过连续地图案化层间绝缘层102、牺牲层103、缓冲绝缘层101、第一上层间绝缘层128以及覆盖绝缘层127而形成。沟槽136可以从单元区20延伸到连接区30中。沟槽136可以与垂直沟道结构130间隔开并且暴露层间绝缘层102、牺牲层103、缓冲绝缘层101和第一上层间绝缘层128的侧表面。在平面图中，沟槽136可以具有线、条或者矩形形状，在侧视图中，沟槽136可以暴露衬底100的上表面。在一些实施方式中，衬底100的被暴露至沟槽136的上表面可以通过过蚀刻工艺而凹进(即，沟槽可以延伸到衬底100的上表面之下)。此外，由于各向异性蚀刻工艺，沟槽136可以取决于与衬底100的距离而具有不同的宽度。
参照图6K，该方法可以包括通过执行蚀刻工艺去除牺牲层103和牺牲绝缘图案125a而形成间隙区138。蚀刻工艺可以包括通过利用相对于层间绝缘层102、第一上层间绝缘层128和覆盖绝缘层127具有蚀刻选择性的蚀刻剂经由沟槽136各向同性地蚀刻牺牲层103和牺牲绝缘图案125a。例如，当牺牲层103和牺牲绝缘图案125a为硅氮化物并且层间绝缘层102、第一上层间绝缘层128和覆盖绝缘层127为硅氧化物时，蚀刻工艺可以利用包括磷酸的蚀刻剂执行。间隙区138可以在层间绝缘层102之间从沟槽136水平地延伸以暴露垂直沟道结构130和虚设柱130a的部分侧壁。连接区30中的间隙区138的端部分可以因为牺牲绝缘图案125a连同牺牲层103一起被去除而垂直地扩展。因此，阶式结构中的间隙区138的垂直高度可以是牺牲层103的垂直厚度和在牺牲层103上的牺牲绝缘图案125a的垂直厚度之和。
参照图6L，导电层139可以形成为填充间隙区138。导电层139可以利用提供良好的台阶覆盖率的沉积工艺(例如，化学气相沉积(CVD)或者原子层沉积(ALD))而形成。因此，导电层139可以共形地形成在沟槽136中和第一上层间绝缘层128的上表面上，同时还填充间隙区138。导电层139可以包括掺杂多晶硅、钨、金属氮化物和金属硅化物中的至少一种。在一些实施方式中，导电层139的形成可以包括顺序地形成阻挡金属层(例如，金属氮化物)和金属层(例如，钨)。
参照图6M，通过去除导电层139的在沟槽136中和在第一上层间绝缘层128的部分同时留下导电层139的在间隙区138中的部分，可以形成彼此垂直地分离的栅电极110和衬垫120。去除工艺可以包括各向异性蚀刻工艺。栅电极110可以包括地选择栅电极111、串选择栅电极113以及堆叠在地选择栅电极111与串选择栅电极113之间的单元栅电极112。串选择栅电极113可以包括第一串选择栅电极113a和第二串选择栅电极113b。衬垫120可以包括地选择衬垫121、串选择衬垫123、和堆叠在地选择衬垫121与串选择衬垫123之间的阶式结构中的单元衬垫122。此外，串选择衬垫123可以包括第一串选择衬垫123a和第二串选择衬垫123b。因为导电层139被从沟槽136去除，所以衬底100的上表面可以被暴露。
进一步参照图6M，该方法可以包括通过执行离子注入工艺而在衬底100中形成公共源极区141。公共源极区141可以在形成栅电极110之后形成。在其它实施方式中，公共源极区141可以在形成沟槽136之后、但是在去除牺牲层103之前形成。公共源极区141可以具有沿着一方向延伸的线形状，如同沟槽136的水平形状。公共源极区141可以包括N型杂质。
参照图6N，该方法可以包括在沟槽136的侧壁上形成间隔物143。间隔物143可以通过在整个衬底100上沉积间隔物绝缘层并且执行各向异性蚀刻工艺而形成。间隔物143可以包括硅氧化物、硅氮化物、硅氮氧化物或者其它绝缘材料。间隔物143可以覆盖缓冲绝缘层101、层间绝缘层102和栅电极110的侧壁。
参照图6O，连接到公共源极区141的公共源极线142可以通过用导电材料诸如钨填充沟槽136而形成。接下来，该方法可以包括在器件的整个表面上形成第二上层间绝缘层147。在一些实施方式中，公共源极线142的形成可以包括顺序地形成阻挡金属层(例如，金属氮化物)和金属层(例如，钨)。公共源极线142可以具有在沿着沟槽136的方向上延伸的线形状。
参照图6P，接触孔150h可以利用蚀刻工艺而形成，其暴露衬垫120。蚀刻工艺可以包括在第二上层间绝缘层147上形成光致抗蚀剂图案149并且通过利用光致抗蚀剂图案149作为蚀刻掩模执行各向异性蚀刻工艺而图案化覆盖绝缘层127、第一和第二上层间绝缘层128和147、以及最下面的层间绝缘层102。接触孔150h可以包括第一接触孔151h、第二接触孔152h以及第三接触孔153h。第一接触孔151h可以暴露第一和第二串选择衬垫123a和123b。第二接触孔152h可以分别暴露单元衬垫122。第三接触孔153h可以暴露地选择衬垫121。
由于接触孔150h暴露具有阶式结构的衬垫120，所以接触孔150h的垂直长度可以彼此不同。因此，在形成接触孔150h时，蚀刻剂由于过蚀刻而将衬垫120的暴露在接触孔150h的底部的上表面凹进的量不同。更具体地，当衬垫120位于器件结构中的更高水平处(即，更远离衬底100)时，衬垫120的被暴露在接触孔150h的底部的部分在蚀刻覆盖绝缘层127的工艺中被更严重地侵蚀和损坏。因此，浅接触孔150h中的衬垫120可以比深接触孔150h中的衬垫120更多地凹进。此外，浅接触孔150h中的衬垫120可以被全部去除以产生暴露位于下面的层间绝缘层102的穿孔(boring)。根据本发明构思的本实施方式，由于衬垫120比栅电极110厚，所以能够减少或者消除上述问题，并且能够充分地确保蚀刻工艺的余量。
接下来，再参照图3，该方法可以包括形成接触插塞150、第三上层间绝缘层162、第一金属线160、互连插塞164、位线170以及第二金属线180。
接触插塞150可以通过用导电材料诸如铜或钨填充接触孔150h而形成。接触插塞150可以包括地选择插塞151、单元插塞152以及第一和第二串选择插塞153a和153b。地选择插塞151可以穿透层间绝缘层102、覆盖绝缘层127以及第一和第二上层间绝缘层128和147以接触地选择衬垫121。单元插塞152可以穿透覆盖绝缘层127以及第一和第二上层间绝缘层128和147以接触单元衬垫122。串选择插塞153a和153b可以穿透覆盖绝缘层127以及第一和第二上层间绝缘层128和147以接触第一和第二串选择衬垫123a和123b。
第一金属线160可以通过执行沉积工艺和蚀刻工艺而与接触插塞150对准。第一金属线160可以分别连接到单元插塞152和地选择插塞151。
第三上层间绝缘层162可以通过在第二上层间绝缘层147和第一金属线160上沉积绝缘材料诸如硅氧化物而形成。
在单元区20中，互连插塞164可以垂直地穿透第二上层间绝缘层147和第三上层间绝缘层162以将垂直沟道结构130电连接到位线170。在连接区30中，互连插塞164可以垂直地穿透第三上层间绝缘层162以将第一和第二串选择插塞153a和153b电连接到第二金属线180。互连插塞164可以包括导电材料诸如铜或者钨。
位线170和第二金属线180可以在第三上层间绝缘层162的顶表面上水平地延伸。位线170和第二金属线180可以包括相同的材料并且可以同时形成。
在上述制造半导体器件的方法中，从栅电极110延伸的衬垫120包括比栅电极110厚的接触区55。因此，在形成具有不同深度的接触孔150h时，衬垫120由于过蚀刻而能够避免被穿孔。因此，由于充分地确保了蚀刻余量，因此能够实现具有提高的可靠性的半导体器件。
图7为示意性地示出包括根据本发明构思的实施方式的半导体器件的电子***的框图。参照图7，根据本发明构思的实施方式的电子***1100可以包括控制器1110、输入/输出装置(I/O)1120、存储器件1130、接口1140和总线1150。控制器1110、I/O 1120、存储器件1130和接口1140中的至少两个可以通过总线1150彼此连接。总线1150相应于数据传输路径。
控制器1110可包括微处理器、数字信号处理器、微控制器和能够执行其类似功能的其它逻辑器件中的至少一种。I/O 1120可包括键区、键盘和/或显示装置等。存储器件1130可以存储数据和指令等。存储器件1130可以包括在上述本发明构思的实施方式中公开的半导体器件中的至少一种。此外，存储装置1130可以还包括相变随机存取存储器(PRAM)、磁随机存取存储器(MRAM)、动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)中的至少一种。接口1140可以用以将数据传送到通信网络/从通信网络接收数据。接口1140可以是有线型或者无线型。例如，接口1140可以包括天线或者有线/无线收发器。虽然没有在图7中示出，但是电子***1100可以还包括高速DRAM和SRAM中的至少一种作为工作存储装置以提高控制器1110的操作。
电子***1100可适用于个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡或者能够在无线环境中传送和/或接收信息的任何电子装置。
图8为示意性地示出包括根据本发明构思的实施方式的半导体器件的存储卡的框图。
参照图8，根据本发明构思的实施方式的存储卡1200可以包括存储器件1210。存储器件1210可以包括根据本发明构思的上述实施方式的半导体器件中的至少一种。此外，存储器件1210可以还包括PRAM、MRAM、DRAM和SRAM中的至少一种。存储卡1200可以包括控制主机Host和存储器件1210之间的数据交换的存储控制器1220。
存储控制器1220可以包括控制存储卡的总体操作的处理单元(CPU)1222。此外，存储控制器1220可以包括用作处理单元1222的工作存储器的SRAM 1221。此外，存储控制器1220可以包括主机接口1223和存储接口1225。主机接口1223可以包括存储卡1200与主机Host之间的数据交换协议。存储接口1225可以连接存储控制器1220和存储器件1210。此外，存储控制器1220可以包括错误校正块(ECC)1224。ECC 1224可以校正从存储器件1210读取的数据的错误。虽然没有示出，但是存储卡1200可以还包括只读存储器(ROM)装置，其存储用于与主机Host连接的编码数据。存储卡1200可以被用作便携式数据存储卡。此外，存储卡1200可以实施为能够代替计算机***的硬盘的固态盘(SSD)。
根据本发明构思的实施方式的半导体器件包括从堆叠在衬底上的多个栅电极延伸并且具有比栅电极厚的部分的衬垫。因此，当在衬垫上执行用于形成具有不同深度的接触孔的蚀刻工艺时，衬垫能够避免由于过蚀刻而被穿孔，并且充分地确保了蚀刻余量。因此，能够实现具有提高的可靠性的半导体器件。
以上为实施方式的说明而不应解释为其限制。虽然已经描述了几个实施方式，但是本领域技术人员将易于理解，许多变型是可行的而没有在本质上背离新颖性教导和优点。因此，所有这样的变型被意欲包含在权利要求中限定的本发明构思的范围之内。

Claims (19)

1.一种半导体器件，包括：
栅电极，沿着垂直方向堆叠在衬底上；
垂直沟道结构，穿透所述栅电极以电连接到所述衬底；
导电衬垫，从相应的栅电极水平地延伸，其中所述导电衬垫包括地选择衬垫以及堆叠在所述地选择衬垫之上的多个单元衬垫；以及
接触插塞，包括电连接到所述地选择衬垫的地选择插塞以及电连接到所述单元衬垫中的相应单元衬垫的多个单元插塞；
其中每个导电衬垫包括延伸区和在所述接触插塞中的相应接触插塞下面的接触区，
其中所述单元衬垫的所述接触区在所述垂直方向上比所述单元衬垫的所述延伸区厚，
其中所述地选择衬垫的所述接触区具有与所述地选择衬垫的所述延伸区相同的厚度。
2.根据权利要求1所述的半导体器件，还包括设置在每个所述导电衬垫下面的层间绝缘层，
其中所述导电衬垫中的每个按所述层间绝缘层中在其上表面上的层间绝缘层与其所述接触区水平地间隔开的方式布置。
3.根据权利要求1所述的半导体器件，其中，其中一个所述导电衬垫的所述延伸区的邻近所述接触区的部分包括凹进。
4.根据权利要求1所述的半导体器件，其中，其中一个所述导电衬垫的所述延伸区具有与从所述其中一个所述导电衬垫水平延伸的所述栅电极相同的厚度。
5.根据权利要求2所述的半导体器件，其中，其中一个所述导电衬垫的所述接触区包括基部和从所述基部垂直地突出的突出部。
6.根据权利要求5所述的半导体器件，其中所述基部的外侧表面比所述突出部的外侧表面更多地水平突出。
7.根据权利要求6所述的半导体器件，其中所述其中一个所述导电衬垫的所述基部的所述外侧表面与所述层间绝缘层中在其下面的层间绝缘层的外侧表面垂直地对准。
8.根据权利要求5所述的半导体器件，其中，所述其中一个所述导电衬垫中的所述突出部的外侧表面与所述其中一个所述导电衬垫的所述基部的外侧表面垂直地对准。
9.根据权利要求8所述的半导体器件，其中，所述其中一个所述导电衬垫中的所述基部的所述外侧表面是反向减缩的，以及
所述其中一个所述导电衬垫的所述突出部的所述外侧表面和所述其中一个所述导电衬垫的所述基部的所述外侧表面是平滑连续的。
10.根据权利要求1所述的半导体器件，其中所述栅电极包括地选择栅电极、串选择栅电极以及堆叠在所述地选择栅电极与所述串选择栅电极之间的单元栅电极。
11.根据权利要求1所述的半导体器件，其中每个垂直沟道结构包括垂直沟道、隧道绝缘层、电荷存储层、阻挡绝缘层以及填充绝缘层。
12.一种半导体器件，包括：
衬底，包括单元区和连接区；
多个栅电极，在所述单元区中堆叠在所述衬底上；以及
多个导电衬垫，在所述连接区中堆叠在所述衬底上并且从相应的栅电极延伸，
其中所述导电衬垫具有不同的水平长度，
其中所述导电衬垫的水平长度越大，所述导电衬垫越接近所述衬底，
其中所述导电衬垫中的至少一些具有比所述栅电极厚的部分，
其中所述导电衬垫之一包括延伸区和接触区，以及
其中最下面的导电衬垫包括具有与最下面的栅电极相同的厚度的所述接触区。
13.根据权利要求12所述的半导体器件，还包括设置在每个所述导电衬垫下面的层间绝缘层，
其中所述导电衬垫中的所述至少一些中的每个按所述层间绝缘层中在其上表面上的层间绝缘层与其所述部分水平地间隔开的方式布置。
14.根据权利要求12所述的半导体器件，其中所述接触区在垂直方向上厚于所述延伸区。
15.一种三维半导体器件，具有第一区和第二区，所述半导体器件包括：
衬底，具有顶表面和在垂直方向上与所述顶表面分离的底表面；
多个导电衬垫和多个绝缘层，在所述垂直方向交替地堆叠在所述衬底的所述第二区域中，所述导电衬垫从所述第一区水平地延伸，
其中除了最下面的导电衬垫之外，每个导电衬垫比所述导电衬垫中的紧接着其下面的导电衬垫从所述第一区域延伸更短的水平距离，从而暴露所述导电衬垫中的紧接着其下面的所述导电衬垫的端部分；
其中除开最下面的导电衬垫，至少一些所述导电衬垫的暴露的端部分的至少部分具有加厚接触部分，在所述至少一些所述导电衬垫中的每一个导电衬垫中所述加厚接触部分在所述垂直方向上比其它部分厚；
其中所述至少一些所述导电衬垫中的每个按所述多个绝缘层中在其上表面上的绝缘层与其所述加厚接触部分水平地间隔开的方式布置。
16.根据权利要求15所述的三维半导体器件，还包括物理地接触所述导电衬垫中的相应导电衬垫的所述加厚接触部分的多个垂直延伸接触。
17.根据权利要求15所述的三维半导体器件，其中所述导电衬垫中的最上面的导电衬垫包括所述加厚接触部分。
18.根据权利要求15所述的三维半导体器件，其中所述半导体器件为半导体存储器件，所述半导体存储器件具有在所述第一区中的多个栅电极和穿透所述栅电极以电连接至所述衬底的垂直沟道结构。
19.根据权利要求18所述的三维半导体器件，其中每个所述导电衬垫包括所述加厚接触部分和将所述加厚接触部分连接到所述栅电极中的相应栅电极的延伸部分，其中对于每个导电衬垫，所述延伸部分的底表面与所述加厚接触部分共面。
CN201510075819.9A 2014-04-08 2015-02-12 具有导电衬垫的半导体器件及三维半导体器件 Active CN104979313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810775945.9A CN108962911B (zh) 2014-04-08 2015-02-12 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140041916A KR102094470B1 (ko) 2014-04-08 2014-04-08 반도체 소자 및 그 제조 방법
KR10-2014-0041916 2014-04-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810775945.9A Division CN108962911B (zh) 2014-04-08 2015-02-12 半导体器件

Publications (2)

Publication Number Publication Date
CN104979313A CN104979313A (zh) 2015-10-14
CN104979313B true CN104979313B (zh) 2018-08-07

Family

ID=54146523

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810775945.9A Active CN108962911B (zh) 2014-04-08 2015-02-12 半导体器件
CN201510075819.9A Active CN104979313B (zh) 2014-04-08 2015-02-12 具有导电衬垫的半导体器件及三维半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810775945.9A Active CN108962911B (zh) 2014-04-08 2015-02-12 半导体器件

Country Status (4)

Country Link
US (1) US9343452B2 (zh)
KR (1) KR102094470B1 (zh)
CN (2) CN108962911B (zh)
DE (1) DE102015101205B4 (zh)

Families Citing this family (373)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
KR102154093B1 (ko) * 2014-02-14 2020-09-10 삼성전자주식회사 3차원 반도체 소자
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
KR102192848B1 (ko) 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
KR20150139255A (ko) 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9437543B2 (en) * 2015-01-22 2016-09-06 Sandisk Technologies Llc Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102334914B1 (ko) * 2015-04-01 2021-12-07 삼성전자주식회사 3차원 반도체 소자
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9935124B2 (en) 2015-11-25 2018-04-03 Sandisk Technologies Llc Split memory cells with unsplit select gates in a three-dimensional memory device
KR102565716B1 (ko) * 2015-12-24 2023-08-11 삼성전자주식회사 메모리 장치
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102497116B1 (ko) * 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9595535B1 (en) * 2016-02-18 2017-03-14 Sandisk Technologies Llc Integration of word line switches with word line contact via structures
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9768233B1 (en) * 2016-03-01 2017-09-19 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
KR20170121785A (ko) * 2016-04-25 2017-11-03 삼성전자주식회사 3차원 반도체 장치
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102619876B1 (ko) 2016-07-19 2024-01-03 삼성전자주식회사 메모리 장치
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102675911B1 (ko) * 2016-08-16 2024-06-18 삼성전자주식회사 반도체 소자
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10861870B2 (en) * 2016-09-29 2020-12-08 Intel Corporation Inverted staircase contact for density improvement to 3D stacked devices
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
KR102607595B1 (ko) 2016-10-13 2023-11-30 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) * 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR102679478B1 (ko) * 2016-12-09 2024-07-01 삼성전자주식회사 반도체 메모리 장치
KR20180066650A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 반도체 소자
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
KR102342552B1 (ko) 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
KR20180107905A (ko) 2017-03-23 2018-10-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10504901B2 (en) * 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
KR102369654B1 (ko) * 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR102424875B1 (ko) 2017-07-03 2022-07-26 삼성전자주식회사 반도체 소자
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR102397903B1 (ko) 2017-07-17 2022-05-13 삼성전자주식회사 게이트들을 포함하는 반도체 소자
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
KR102378431B1 (ko) 2017-07-25 2022-03-25 삼성전자주식회사 반도체 장치
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
KR102423766B1 (ko) * 2017-07-26 2022-07-21 삼성전자주식회사 3차원 반도체 소자
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
KR102428273B1 (ko) 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
WO2019028136A1 (en) * 2017-08-04 2019-02-07 Lam Research Corporation SELECTIVE DEPOSITION OF SILICON NITRIDE ON HORIZONTAL SURFACES
WO2019027738A1 (en) 2017-08-04 2019-02-07 Micromaterials Llc ENHANCED METAL CONTACT LANDING STRUCTURE
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
CN107644876B (zh) 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102385566B1 (ko) * 2017-08-30 2022-04-12 삼성전자주식회사 수직형 메모리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102443029B1 (ko) * 2017-09-04 2022-09-14 삼성전자주식회사 절연성 캐핑 구조물을 포함하는 반도체 소자
KR102414294B1 (ko) * 2017-09-08 2022-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102401178B1 (ko) * 2017-11-03 2022-05-24 삼성전자주식회사 3차원 반도체 소자
EP3893277A1 (en) * 2017-11-15 2021-10-13 SanDisk Technologies LLC Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
CN107742605A (zh) * 2017-11-23 2018-02-27 长江存储科技有限责任公司 一种防止台阶接触孔刻蚀穿通的方法及结构
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102633318B1 (ko) 2017-11-27 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 청정 소형 구역을 포함한 장치
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US10580783B2 (en) 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
TW201944581A (zh) * 2018-03-02 2019-11-16 日商東京威力科創股份有限公司 非揮發性記憶裝置之製造方法
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102565714B1 (ko) * 2018-03-28 2023-08-10 삼성전자주식회사 적층 구조체를 갖는 반도체 소자
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102624625B1 (ko) * 2018-04-20 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102624519B1 (ko) * 2018-04-25 2024-01-12 삼성전자주식회사 수직형 메모리
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102618492B1 (ko) 2018-05-18 2023-12-28 삼성전자주식회사 3차원 반도체 소자
KR102466008B1 (ko) 2018-05-23 2022-11-10 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
CN108493192B (zh) * 2018-06-04 2024-04-02 长江存储科技有限责任公司 三维存储器及其制造方法
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料之循環沉積製程
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
TWI751420B (zh) 2018-06-29 2022-01-01 荷蘭商Ａｓｍ知識產權私人控股有限公司 薄膜沉積方法
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN108899322B (zh) * 2018-07-04 2024-07-12 长江存储科技有限责任公司 三维存储器件及在其阶梯区形成接触孔的方法
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
KR20200015219A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
KR102624633B1 (ko) * 2018-08-09 2024-01-12 삼성전자주식회사 수직형 메모리 장치
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102507288B1 (ko) * 2018-09-13 2023-03-08 삼성전자주식회사 패드 영역을 갖는 게이트 패턴을 포함하는 반도체 소자
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
KR102460070B1 (ko) 2018-09-21 2022-10-31 삼성전자주식회사 수직형 메모리 장치
KR102633107B1 (ko) 2018-09-21 2024-02-05 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법
CN109065547B (zh) * 2018-09-21 2020-11-03 长江存储科技有限责任公司 三维存储器的制作方法
CN108831886A (zh) * 2018-09-21 2018-11-16 长江存储科技有限责任公司 三维存储器
CN109390345B (zh) * 2018-09-27 2021-02-12 长江存储科技有限责任公司 制造3d存储器件的方法
KR102541001B1 (ko) * 2018-09-28 2023-06-07 삼성전자주식회사 수직형 메모리 장치
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的***及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
KR102546653B1 (ko) * 2018-12-11 2023-06-22 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
KR102648581B1 (ko) * 2019-01-16 2024-03-18 에스케이하이닉스 주식회사 반도체 메모리 장치
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
US10937801B2 (en) * 2019-03-22 2021-03-02 Sandisk Technologies Llc Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
KR20210039183A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
US11315877B2 (en) * 2020-03-12 2022-04-26 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
CN111769115B (zh) * 2020-06-11 2021-04-06 长江存储科技有限责任公司 三维存储器结构及其制备方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
CN111952319A (zh) * 2020-08-21 2020-11-17 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
CN112366177B (zh) * 2020-11-10 2022-11-29 长江存储科技有限责任公司 半导体器件及其形成方法
US11521898B2 (en) * 2020-11-12 2022-12-06 Macronix Iniernational Co., Ltd. Three-dimensional NAND flash memory device and method of fabricating the same
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11610842B2 (en) * 2020-12-02 2023-03-21 Macronix International Co., Ltd. Memory device and method of manufacturing the same
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
KR20220113048A (ko) * 2021-02-05 2022-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
US11688688B2 (en) * 2021-03-16 2023-06-27 Macronix International Co., Ltd. Memory device including a landing pad with increased thickness of a conductive film in the landing area
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
WO2023027786A1 (en) * 2021-08-25 2023-03-02 Sandisk Technologies Llc Three-dimensional memory device with staircase etch stop structures and methods for forming the same
US11997850B2 (en) * 2021-08-25 2024-05-28 Sandisk Technologies Llc Three-dimensional memory device with staircase etch stop structures and methods for forming the same
CN113950742A (zh) * 2021-08-30 2022-01-18 长江存储科技有限责任公司 三维nand存储器器件及其形成方法
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001063A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP5306080B2 (ja) 2009-07-01 2013-10-02 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR101624978B1 (ko) * 2010-05-18 2016-05-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
KR101194890B1 (ko) * 2011-02-22 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
KR20130005432A (ko) * 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 제조 방법
KR101843580B1 (ko) * 2011-08-16 2018-03-30 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101884002B1 (ko) 2012-04-13 2018-08-01 삼성전자주식회사 콘택 구조물 형성 방법
US8828884B2 (en) * 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
KR20130141876A (ko) * 2012-06-18 2013-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140089793A (ko) * 2013-01-07 2014-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US9343452B2 (en) 2016-05-17
KR102094470B1 (ko) 2020-03-27
KR20150116681A (ko) 2015-10-16
CN108962911B (zh) 2023-07-04
DE102015101205A1 (de) 2015-10-08
CN108962911A (zh) 2018-12-07
DE102015101205B4 (de) 2022-02-03
CN104979313A (zh) 2015-10-14
US20150287710A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
CN104979313B (zh) 具有导电衬垫的半导体器件及三维半导体器件
US10748929B2 (en) Three-dimensional semiconductor devices
KR102118159B1 (ko) 반도체 소자 및 그 제조 방법
KR101763420B1 (ko) 3차원 반도체 기억 소자 및 그 제조 방법
CN102201416B (zh) 三维半导体装置及其制造方法
CN103996711B (zh) 半导体器件及其制造方法
KR101738103B1 (ko) 3차원 반도체 기억 소자
JP5837796B2 (ja) ３次元半導体記憶素子
US10217747B2 (en) Semiconductor device and method of fabricating the same
CN106024798A (zh) 三维半导体存储器件及其制造方法
KR20100058908A (ko) 3차원 반도체 메모리 장치
CN104900648A (zh) 三维半导体器件
KR102243492B1 (ko) 반도체 장치 및 이의 제조 방법
CN103972066B (zh) 半导体器件及其制造方法
CN108987272A (zh) 包括绝缘层的半导体器件及其形成方法
CN110349958A (zh) 三维半导体存储器件
KR20120041009A (ko) 3차원 반도체 기억 소자 및 그 제조 방법
CN105280494A (zh) 用于制造半导体器件的方法
CN102544017A (zh) 非易失性存储器及其制造方法
KR20100137155A (ko) 3차원 반도체 메모리 소자
KR20120058223A (ko) 3차원 반도체 기억 소자
KR101826217B1 (ko) 3차원 반도체 기억 소자 및 그 제조 방법
KR20110129256A (ko) 반도체 소자 및 그 제조 방법
KR20120111375A (ko) 3차원 반도체 기억 소자 및 그 제조 방법
CN117956797A (zh) 半导体存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant