CN104821334B - N型ldmos器件及工艺方法 - Google Patents

N型ldmos器件及工艺方法 Download PDF

Info

Publication number
CN104821334B
CN104821334B CN201510107015.2A CN201510107015A CN104821334B CN 104821334 B CN104821334 B CN 104821334B CN 201510107015 A CN201510107015 A CN 201510107015A CN 104821334 B CN104821334 B CN 104821334B
Authority
CN
China
Prior art keywords
type
ldmos device
region
area
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510107015.2A
Other languages
English (en)
Other versions
CN104821334A (zh
Inventor
石晶
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510107015.2A priority Critical patent/CN104821334B/zh
Publication of CN104821334A publication Critical patent/CN104821334A/zh
Application granted granted Critical
Publication of CN104821334B publication Critical patent/CN104821334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种N型LDMOS器件，在P型衬底上具有N型埋层，N型埋层之上为N型深阱；所述N型深阱中具有P阱，P阱中包含有重掺杂P型区以及所述LDMOS器件的源区，硅衬底表面具有栅氧化层及多晶硅栅极；所述N型深阱中还具有LDMOS器件的漏区，引线通过接触孔将重掺杂P型区、源区以及漏区引出；所述的P阱中的重掺杂P型区与源区之间以STI场氧隔离，LDMOS器件的漂移区中漏区两侧具有STI场氧，漂移区是以不同注入能量形成的不同深度的分层漂移区。本发明还公开了所述N型LDMOS器件的工艺方法，可以集成在BCD工艺中。

Description

N型LDMOS器件及工艺方法
技术领域
本发明涉及半导体领域，特别是指一种N型LDMOS器件，本发明还涉及所述N型LDMOS器件的工艺方法。
背景技术
DMOS由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在BCD工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS在本底区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其导通电阻与击穿电压存在矛盾，往往无法满足开关管应用的要求。在LDMOS器件中，导通电阻是一个重要的指标。因此，为了制作高性能的LDMOS，需要采用各种方法优化器件的导通电阻及击穿电压。
目前常规的N型LDMOS的结构如图1所示，图中包含P型衬底101，N型埋层102，N型深阱103，P阱107，栅氧化层10,8，多晶硅栅极109，重掺杂N型区(源区)111及重掺杂N型区(漏区)115。这种结构没有对器件的电场分布进行优化，表面的电场强度较高，击穿电压不够理想。
发明内容
本发明所要解决的技术问题是提供一种N型LDMOS器件，改善漂移区电势分布，提高器件的击穿电压。
为解决上述问题，本发明提供一种N型LDMOS器件，在P型衬底上具有N型埋层，埋层上为N型深阱；所述N型深阱中具有P阱，P阱中包含有重掺杂P型区以及所述LDMOS器件的源区，硅衬底表面具有栅氧化层及多晶硅栅极；所述N型深阱中还具有LDMOS器件的漏区，引线通过接触孔将重掺杂P型区、源区以及漏区引出；所述的P阱中的重掺杂P型区与源区之间以STI场氧隔离，LDMOS器件的漂移区中漏区两侧具有STI场氧，漂移区是以不同注入能量形成的不同深度的分层漂移区。
进一步地，所述的STI场氧，或者为LOCOS。
进一步地，所述漂移区是以分段分能量注入形成，两段漂移区距离STI场氧靠近沟道一侧的底部边缘或LOCOS沟道侧鸟嘴处的距离范围均为0.1～0.3μm；低能量注入范围为50～150keV，高能量注入范围300～600keV。
为解决上述问题，本发明所述的N型LDMOS器件的工艺方法，包含如下步骤：
第1步，在P型衬底上形成N型埋层；
第2步，在N型埋层之上淀积一层外延层；
第3步，光刻定义形成STI场氧；
第4步，光刻打开阱注入区域，注入形成P阱，并分别注入形成低能量漂移区及高能量漂移区；
第5步，热氧化生成栅氧化层，淀积多晶硅并刻蚀形成多晶硅栅极；制作侧墙；离子注入形成重掺杂P型区及所述LDMOS器件的源区及漏区；
第6步，完成接触孔工艺，制作电极。
进一步地，所述第1步采用的衬底为电阻率范围为0.007～0.013Ω·cm的P型低阻衬底。
进一步地，所述第4步，漂移区第一次注入能量为50～150keV，第二次注入能量为300～600keV。
本发明所述的N型LDMOS器件，采用STI场氧隔离，漂移区采用高低能量的不同注入形成分层的漂移区，避开最容易达到的击穿电场的STI边角区域，从而改善漂移区的电势分布，降低电场强度。本发明所述的N型LDMOS器件的工艺方法，可以继承在BCD工艺中，利用平台中原有的工艺条件，在不额外增加掩膜版并且利用原有注入条件的情况下，仅通过调整器件结构的光刻图形，使得器件保持较好特性的前提下，提高击穿电压。
附图说明
图1是传统N型LDMOS器件的结构示意图。
图2～图7是本发明工艺步骤示意图。
图8是本发明工艺步骤流程图。
附图标记说明
101是P型衬底，102是N型埋层，103是N型深阱，104是STI场氧，105、106是N型漂移区，107是P阱，108是栅氧化层，109是多晶硅栅极，110是侧墙，111是源区，112是重掺杂P型区，113是接触孔，114是电极(引线)，115是漏区，a、b是距离。
具体实施方式
本发明所述的N型LDMOS器件，如图7所示，在P型衬底101上具有N型埋层102，埋层102上为N型深阱103；所述N型深阱103中具有P阱107，P阱107中包含有重掺杂P型区112以及所述LDMOS器件的源区111，硅衬底表面具有栅氧化层108及多晶硅栅极109；所述N型深阱103中还具有LDMOS器件的漏区115，引线114通过接触孔113将重掺杂P型区112、源区111以及漏区115引出；所述的P阱107中的重掺杂P型区112与源区111之间以STI场氧104隔离，LDMOS器件的漂移区中漏区115两侧具有STI场氧104，漂移区是以不同注入能量形成的不同深度的分层漂移区，如较低能量注入形成的漂移区105，以及较高能量注入形成的漂移区106。
所述的STI场氧，也可以替换采用LOCOS。如图7中所示，两段漂移区距离STI场氧靠近沟道一侧的底部边缘或LOCOS沟道侧鸟嘴处的距离a和b范围均为0.1～0.3μm。
本发明所述的N型LDMOS器件的工艺方法，包含如下步骤：
第1步，在电阻率范围为0.007～0.013Ω·cm的P型衬底上形成N型埋层，如图2所示。
第2步，在N型埋层之上淀积一层外延层，如图3所示。
第3步，如图4所示，利用有源区光刻，在N型深阱103打开浅槽区域，刻蚀场氧区；浅槽区填充氧化物；经刻蚀和研磨之后形成STI场氧104。或者采用LOCOS工艺形成隔离。
第4步，光刻打开阱注入区域，注入形成P阱107，并分别注入形成低能量注入的漂移区105及高能量注入的漂移区106。低能量漂移区105离子注入能量范围为50～150keV，高能量漂移区106离子注入能量范围300～600keV，如图5所示。
第5步，如图6所示，热氧化生成栅氧化层108，淀积多晶硅并刻蚀形成多晶硅栅极109；制作侧墙110；离子注入形成重掺杂P型区112及所述LDMOS器件的源区111及漏区115。
第6步，完成接触孔113工艺，制作电极114，最终器件完成如图7所示。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种N型LDMOS器件，在P型衬底上具有N型埋层，埋层上为N型深阱；所述N型深阱中具有P阱，P阱中包含有重掺杂P型区以及所述LDMOS器件的源区，硅衬底表面具有栅氧化层及多晶硅栅极；所述N型深阱中还具有LDMOS器件的漏区，引线通过接触孔将重掺杂P型区、源区以及漏区引出；其特征在于：
所述的P阱中的重掺杂P型区与源区之间以STI场氧或者LOCOS隔离，LDMOS器件的漂移区中漏区两侧具有STI场氧或者LOCOS隔离，漂移区是以不同注入能量形成的不同深度的分层漂移区；所述漂移区还是以分段分能量注入形成，两段漂移区距离STI场氧靠近沟道一侧的底部边缘或LOCOS沟道侧鸟嘴处的距离范围均为0.1～0.3µm；低能量注入范围为50～150keV，高能量注入范围300～600keV。
2.制造如权利要求1所述的N型LDMOS器件的工艺方法，其特征在于：包含如下步骤：
第1步，在P型衬底上形成N型埋层；
第2步，在N型埋层之上淀积一层外延层；
第3步，光刻定义形成STI场氧；
第4步，光刻打开阱注入区域，注入形成P阱，并分别注入形成低能量漂移区及高能量漂移区；
第5步，热氧化生成栅氧化层，淀积多晶硅并刻蚀形成多晶硅栅极；制作侧墙；离子注入形成重掺杂P型区及所述LDMOS器件的源区及漏区；
第6步，完成接触孔工艺，制作电极。
3.如权利要求2所述的N型LDMOS器件的工艺方法，其特征在于：所述第1步，所述衬底为电阻率范围为0.007～0.013Ω•cm的P型低阻衬底。
4.如权利要求2所述的N型LDMOS器件的工艺方法，其特征在于：所述第4步，漂移区第一次注入能量为50～150keV，第二次注入能量为300～600keV。
CN201510107015.2A 2015-03-11 2015-03-11 N型ldmos器件及工艺方法 Active CN104821334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510107015.2A CN104821334B (zh) 2015-03-11 2015-03-11 N型ldmos器件及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510107015.2A CN104821334B (zh) 2015-03-11 2015-03-11 N型ldmos器件及工艺方法

Publications (2)

Publication Number Publication Date
CN104821334A CN104821334A (zh) 2015-08-05
CN104821334B true CN104821334B (zh) 2018-08-21

Family

ID=53731579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510107015.2A Active CN104821334B (zh) 2015-03-11 2015-03-11 N型ldmos器件及工艺方法

Country Status (1)

Country Link
CN (1) CN104821334B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298935B (zh) * 2016-08-16 2019-08-13 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN106449412A (zh) * 2016-09-30 2017-02-22 上海华虹宏力半导体制造有限公司 开关n型ldmos器件的工艺方法
CN112117332B (zh) * 2020-11-02 2023-08-22 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130164A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Ldmos的埋层
CN103632974A (zh) * 2012-08-24 2014-03-12 上海华虹宏力半导体制造有限公司 P型ldmos表面沟道器件提高面内均匀性的制造方法
CN103681791A (zh) * 2012-09-05 2014-03-26 上海华虹宏力半导体制造有限公司 Nldmos器件及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530579B1 (ko) * 2008-12-11 2015-06-29 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130164A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Ldmos的埋层
CN103632974A (zh) * 2012-08-24 2014-03-12 上海华虹宏力半导体制造有限公司 P型ldmos表面沟道器件提高面内均匀性的制造方法
CN103681791A (zh) * 2012-09-05 2014-03-26 上海华虹宏力半导体制造有限公司 Nldmos器件及制造方法

Also Published As

Publication number Publication date
CN104821334A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN110459599B (zh) 具有深埋层的纵向浮空场板器件及制造方法
US9935193B2 (en) MOSFET termination trench
CN102769037B (zh) 减少表面电场的结构及横向扩散金氧半导体元件
CN103811549B (zh) 横向mosfet
CN102208439B (zh) 半导体装置及其制造方法
US20110220991A1 (en) Semiconductor device
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN102983164A (zh) 半导体器件及其制造方法
CN110518059B (zh) 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
JP2014187237A (ja) 半導体装置
CN106409676A (zh) 半导体结构及其制造方法
US11631763B2 (en) Termination for trench field plate power MOSFET
CN104022162A (zh) Bcd工艺中的隔离型横向齐纳二极管及其制造方法
CN104821334B (zh) N型ldmos器件及工艺方法
CN100431171C (zh) 半导体装置
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN113659009A (zh) 体内异性掺杂的功率半导体器件及其制造方法
US9812564B1 (en) Split-gate MOSFET
CN104576730B (zh) 超级结器件及其制造方法
CN111223931A (zh) 沟槽mosfet及其制造方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法
CN103681791A (zh) Nldmos器件及制造方法
CN107093625A (zh) 双扩散漏nmos器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant