CN104022162A - Bcd工艺中的隔离型横向齐纳二极管及其制造方法 - Google Patents

Bcd工艺中的隔离型横向齐纳二极管及其制造方法 Download PDF

Info

Publication number
CN104022162A
CN104022162A CN201310064778.4A CN201310064778A CN104022162A CN 104022162 A CN104022162 A CN 104022162A CN 201310064778 A CN201310064778 A CN 201310064778A CN 104022162 A CN104022162 A CN 104022162A
Authority
CN
China
Prior art keywords
trap
type
zener diode
high pressure
isolated form
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310064778.4A
Other languages
English (en)
Other versions
CN104022162B (zh
Inventor
刘冬华
胡君
石晶
段文婷
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310064778.4A priority Critical patent/CN104022162B/zh
Publication of CN104022162A publication Critical patent/CN104022162A/zh
Application granted granted Critical
Publication of CN104022162B publication Critical patent/CN104022162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种BCD工艺中的隔离型横向齐纳二极管，包括N型深阱；N型区和P型区形成于由高压P阱和P阱所包围的第一有源区中、且分别由N和P型源漏注入区组成，N型区和P型区横向排列并相隔横向距离一，由N型区和P型区以及两者之间的掺杂区组成隔离型横向齐纳二极管的PN结，通过调节横向距离一调节隔离型横向齐纳二极管的击穿电压；低压N阱，形成于第一有源区外的N型深阱中，表面形成有由N型源漏注入区组成的N型深阱引出区。本发明还公开了一种BCD工艺中的隔离型横向齐纳二极管的制造方法。本发明器件工艺能够和BCD工艺良好的集成，不仅能够降低工艺成本，还能使整个集成电路的***性能和可靠性得到提高。

Description

BCD工艺中的隔离型横向齐纳二极管及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种BCD工艺中的隔离型横向齐纳二极管。本发明还涉及一种BCD工艺中的隔离型横向齐纳二极管的制造方法。
背景技术
齐纳二极管一般用作稳压管，也是一种晶体二极管。它是利用PN结的击穿区具有稳定电压的特性来工作的。稳压管在稳压设备和一些电子电路中获得广泛的应用。把这种类型的二极管称为稳压管，以区别用在整流、检波和其他单向导电场合的二极管。稳压二极管的特点就是击穿后，其两端的电压基本保持不变。这样，当把稳压管接入电路以后，若由于电源电压发生波动，或其它原因造成电路中各点电压变动时，负载两端的电压将基本保持不变。稳压管反向击穿后，电流虽然在很大范围内变化，但稳压管两端的电压变化很小。利用这一特性，稳压管在电路中能起稳压作用。因为这种特性，稳压管主要被作为稳压器或电压基准元件使用。其伏安特性见稳压二极管可以串联起来以便在较高的电压上使用，通过串联就可获得更多的稳定电压。
隔离型横向齐纳二极管可以实现正负电压的加载，而不是仅限制于加载正电压或者负电压。
BCD工艺是一种单片集成工艺技术，1986年由意法半导体(ST)公司率先研制成功，这种技术能够在同一芯片上制作双极型晶体管（Bipolar），互补金属氧化物半导体（CMOS）和双扩散金属氧化物半导体场效应管（DMOS）器件。BCD工艺把Bipolar和CMOS器件同时制作在同一芯片上，它综合了双极型晶体管器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却***就可以将大功率传递给负载。低功耗是BCD工艺的一个主要优点之一。整合过的BCD工艺制程，可大幅降低功率耗损，提高***性能，节省电路的封装费用，并具有更好的可靠性。
由于稳压管在稳压设备和一些电子电路中的广泛应用，如果能够将隔离型横向齐纳二极管和BCD工艺集成在一起实现，将会进一步降低成本、提高电路***的性能以及可靠性。
发明内容
本发明所要解决的技术问题是提供一种BCD工艺中的隔离型横向齐纳二极管，能够和BCD工艺良好的集成，不仅能够降低工艺成本，还能使整个集成电路的***性能和可靠性得到提高。为此，本发明还提供一种BCD工艺中的隔离型横向齐纳二极管的制造方法。
为解决上述技术问题，本发明提供的BCD工艺中的隔离型横向齐纳二极管包括：
N型深阱，形成于半导体衬底上并用于实现隔离型横向齐纳二极管的隔离。
在所述半导体衬底上形成有浅沟槽隔离结构并由所述浅沟槽隔离隔离出有源区。
高压P阱，形成于所述N型深阱中并被所述N型深阱包围，所述高压P阱包围一个所述有源区，被所述高压P阱所包围的有源区定义为第一有源区。
P阱，所述P阱的结深小于所述高压P阱的结深、且所述P阱叠加在所述高压P阱中，所述P阱的结深大于所述浅沟槽隔离的底部深度，所述P阱包围所述第一有源区。
N型区，由形成于所述第一有源区中的N型源漏注入区组成；P型区，由形成于所述第一有源区中的P型源漏注入区组成；所述N型区和所述P型区横向排列于所述第一有源区的表面中并相隔横向距离一，由所述N型区和所述P型区以及位于所述N型区和所述P型区之间的且是由所述P阱和所述高压P阱叠加形成的区域一组成所述隔离型横向齐纳二极管的PN结，通过调节所述横向距离一调节所述隔离型横向齐纳二极管的击穿电压。
低压N阱，形成于所述N型深阱中并位于所述第一有源区外部，在所述低压N阱表面形成有由N型源漏注入区组成的N型深阱引出区。
进一步改进，所述隔离型横向齐纳二极管的所述N型深阱的工艺条件和BCD工艺中的DMOS器件的N型深阱的工艺条件相同；所述隔离型横向齐纳二极管的所述低压N阱的工艺条件和BCD工艺中的DMOS器件的低压N阱的工艺条件相同。
进一步改进，所述高压P阱的工艺条件和BCD工艺中的DMOS器件的高压P阱的工艺条件相同；所述P阱的工艺条件和所述BCD工艺中的DMOS器件的P阱的工艺条件相同。
进一步改进，所述N型区和所述N型深阱引出区的N型源漏注入区的工艺条件都和所述BCD工艺中的CMOS器件的N型源漏注入区的工艺条件相同；所述P型区的P型源漏注入区的工艺条件和所述BCD工艺中的CMOS器件的P型源漏注入区的工艺条件相同。
为解决上述技术问题，本发明提供的BCD工艺中的隔离型横向齐纳二极管的制造方法包括如下步骤：
步骤一、采用离子注入工艺在半导体衬底上形成N型深阱。
步骤二、采用光刻工艺定义出隔离型横向齐纳二极管的高压P阱的形成区域，进行第一P型离子注入工艺在所述高压P阱的形成区域的所述N型深阱中形成高压P阱。
步骤三、在所述半导体衬底上形成浅沟槽隔离结构，由所述浅沟槽隔离隔离出有源区，所述高压P阱包围一个所述有源区，被所述高压P阱所包围的有源区定义为第一有源区。
步骤四、进行第二P型离子注入工艺在所述高压P阱的形成区域中形成P阱，所述P阱的结深小于所述高压P阱的结深、且所述P阱叠加在所述高压P阱中，所述P阱的结深大于所述浅沟槽隔离的底部深度，所述P阱包围所述第一有源区；进行第一N型离子注入在所述第一有源区外的所述N型深阱中形成低压N阱。
步骤五、进行N型源漏注入同时形成N型区和N型深阱引出区，所述N型区位于所述第一有源区的表面中；所述N型深阱引出区位于所述低压N阱表面。
进行P型源漏注入形成P型区，所述P型区位于所述第一有源区的表面中；所述N型区和所述P型区横向排列于所述第一有源区的表面中并相隔横向距离一，由所述N型区、所述P型区以及位于所述N型区和所述P型区之间的且是由所述P阱和所述高压P阱叠加形成的区域一组成所述隔离型横向齐纳二极管的PN结，通过调节所述横向距离一调节所述隔离型横向齐纳二极管的击穿电压。
进一步改进，步骤一中所述N型深阱的离子注入工艺采用BCD工艺中的DMOS器件的N型深阱注入；步骤四中所述第一N型离子注入采用BCD工艺中的DMOS器件的低压N阱注入。
进一步改进，步骤二中的所述第一P型离子注入采用BCD工艺中的DMOS器件的高压P阱注入；步骤四中的所述第二P型离子注入采用BCD工艺中的DMOS器件的P阱注入。
进一步改进，形成所述高压P阱的所述第一P型离子注入的工艺条件为：注入杂质为硼，注入能量为200keV～260keV，注入剂量为2.0E12cm-2～5.0E12cm-2；形成所述P阱的所述第二P型离子注入的工艺条件为：注入杂质为硼，注入能量为80keV～140keV，注入剂量为8.0E12cm-2～12E12cm-2。
进一步改进，步骤五中的所述N型源漏注入采用BCD工艺中的CMOS器件的N型源漏注入；所述P型源漏注入采用所述BCD工艺中的CMOS器件的P型源漏注入。
进一步改进，所述N型源漏注入的工艺条件为：注入杂质为砷，注入能量为50keV～70keV，注入剂量为4.0E15cm-2～6.0E15cm-2；所述P型源漏注入的工艺条件为：注入杂质为硼，注入能量为13keV～17keV，注入剂量为4.0E15cm-2～6.0E15cm-2。
本发明隔离型横向齐纳二极管的结构能够使得组成隔离型横向齐纳二极管的各功能区域工艺条件和BCD工艺中的各种工艺条件相同，从而能够实现隔离型横向齐纳二极管和BCD工艺良好的集成，不仅能够降低工艺成本，还能使整个集成电路的***性能和可靠性得到提高。本发明隔离型横向齐纳二极管通过N型深阱来实现隔离，具有良好的隔离效果。本发明通过调节N型区和P型区的横向距离就能调节器件的击穿电压，大大方便的器件的击穿电压调节，能够实现在同一硅片上很容易就制备出具有不同击穿电压的器件。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例BCD工艺中的隔离型横向齐纳二极管的结构示意图；
图2A-图2E是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例BCD工艺中的隔离型横向齐纳二极管的结构示意图；本发明实施例BCD工艺中的隔离型横向齐纳二极管包括：
N型深阱3，形成于半导体衬底上并用于实现隔离型横向齐纳二极管的隔离。本发明实施例中所述半导体衬底的结构包括：P型硅衬底1，在所述硅衬底1上形成的N型埋层2，以及在形成有所述N型埋层2的所述硅衬底1的表面上方形成的P型外延层；所述N型深阱3通过离子注入工艺形成于所述P型外延层中。在本发明实施例中所述隔离型齐纳二极管的所述N型深阱3的工艺条件和BCD工艺中的DMOS器件的N型深阱的工艺条件相同；从而使得所述隔离型齐纳二极管的所述N型深阱3和BCD工艺中的DMOS器件的N型深阱能够集成在一起形成。
在所述半导体衬底上形成有浅沟槽隔离5结构并由所述浅沟槽隔离5隔离出有源区。
高压P阱4，形成于所述N型深阱3中并被所述N型深阱3包围，所述高压P阱4包围一个所述有源区，被所述高压P阱4所包围的有源区定义为第一有源区。所述高压P阱4的工艺条件和BCD工艺中的DMOS器件的高压P阱的工艺条件相同。
P阱6，所述P阱6的结深小于所述高压P阱4的结深、且所述P阱6叠加在所述高压P阱4中，所述P阱6的结深大于所述浅沟槽隔离5的底部深度，所述P阱6包围所述第一有源区。所述P阱6的工艺条件和所述BCD工艺中的DMOS器件的P阱的工艺条件相同。
N型区9a，由形成于所述第一有源区中的N型源漏注入区组成。
P型区8，由形成于所述第一有源区中的P型源漏注入区组成；所述N型区9a和所述P型区8横向排列于所述第一有源区的表面中并相隔横向距离一S，由所述N型区9a和所述P型区8以及位于所述N型区9a和所述P型区8之间的且是由所述P阱6和所述高压P阱4叠加形成的区域一组成所述隔离型横向齐纳二极管的PN结10，通过调节所述横向距离一S调节所述隔离型横向齐纳二极管的击穿电压。
低压N阱7，形成于所述N型深阱3中并位于所述第一有源区外部，在所述低压N阱7表面形成有由N型源漏注入区组成的N型深阱引出区9b。所述隔离型横向齐纳二极管的所述低压N阱7的工艺条件和BCD工艺中的DMOS器件的低压N阱的工艺条件相同。
所述N型区9a和所述N型深阱引出区9b的N型源漏注入区的工艺条件都和所述BCD工艺中的CMOS器件的N型源漏注入区的工艺条件相同；所述P型区8的P型源漏注入区的工艺条件和所述BCD工艺中的CMOS器件的P型源漏注入区的工艺条件相同。
如图2A至图2E所示，是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例BCD工艺中的隔离型横向齐纳二极管的制造方法包括如下步骤：
步骤一、如图2A所示，先提供一半导体衬底，本发明实施例中选用P型硅衬底1；在所述硅衬底1上制作N型埋层2，之后采用外延生长工艺在所述N型埋层2上形成P型外延层。采用离子注入工艺在所述P型外延层上形成N型深阱3。所述N型深阱3的离子注入工艺采用BCD工艺中的DMOS器件的N型深阱注入，在隔离型横向齐纳二极管和BCD工艺集成时，所述隔离型横向齐纳二极管的所述N型深阱3能和所述BCD工艺中的DMOS器件的N型深阱一起形成，所述N型深阱3的离子注入工艺的具体工艺条件为：注入杂质为磷，注入能量为400keV～440keV，注入剂量为1.0E13cm-2～1.5E13cm-2。
步骤二、如图2B所示，采用光刻工艺定义出隔离型横向齐纳二极管的高压P阱4的形成区域，进行第一P型离子注入工艺在所述高压P阱4的形成区域的所述N型深阱3中形成高压P阱4。所述第一P型离子注入采用BCD工艺中的DMOS器件的高压P阱注入，且该高压P阱注入的具体工艺条件为：注入杂质为硼，注入能量为200keV～260keV，注入剂量为2.0E12cm-2～5.0E12cm-2。在隔离型横向齐纳二极管和BCD工艺集成时，所述隔离型横向齐纳二极管的所述高压P阱4能和所述BCD工艺中的DMOS器件的高压P阱一起形成。
步骤三、如图2C所示，在所述半导体衬底上形成浅沟槽隔离5结构，由所述浅沟槽隔离5隔离出有源区，所述高压P阱4包围一个所述有源区，被所述高压P阱4所包围的有源区定义为第一有源区。
步骤四、如图2D所示，进行第二P型离子注入工艺在所述高压P阱4的形成区域中形成P阱6，所述P阱6的结深小于所述高压P阱4的结深、且所述P阱6叠加在所述高压P阱4中，所述P阱6的结深大于所述浅沟槽隔离5的底部深度，所述P阱6包围所述第一有源区。所述第二P型离子注入采用BCD工艺中的DMOS器件的P阱注入，形成所述P阱的所述第二P型离子注入即所述P阱注入的具体工艺条件为：注入杂质为硼，注入能量为80keV～140keV，注入剂量为8.0E12cm-2～12E12cm-2。
如图2E所示，进行第一N型离子注入在所述第一有源区外的所述N型深阱3中形成低压N阱7。所述第一N型离子注入采用BCD工艺中的DMOS器件的低压N阱注入，所述低压N阱7的离子注入工艺的具体工艺条件为：注入杂质为磷，注入能量为100keV～160keV，注入剂量为3.0E12cm-2～6.0E12cm-2。
在隔离型横向齐纳二极管和BCD工艺集成时，所述隔离型横向齐纳二极管的所述P阱6能和所述BCD工艺中的DMOS器件的P阱一起形成；所述隔离型横向齐纳二极管的所述低压N阱7能和所述BCD工艺中的DMOS器件的低压N阱一起形成。
步骤五、如图1所示，进行N型源漏注入同时形成N型区9a和N型深阱引出区9b，所述N型区9a位于所述第一有源区的表面中；所述N型深阱引出区9b位于所述低压N阱7表面。
进行P型源漏注入形成P型区8，所述P型区8位于所述第一有源区的表面中；所述N型区9a和所述P型区8横向排列于所述第一有源区的表面中并相隔横向距离一S，由所述N型区9a、所述P型区8以及位于所述N型区9a和所述P型区8之间的且是由所述P阱6和所述高压P阱4叠加形成的区域一组成所述隔离型横向齐纳二极管的PN结10，通过调节所述横向距离一S调节所述隔离型横向齐纳二极管的击穿电压。
所述N型源漏注入采用BCD工艺中的CMOS器件的N型源漏注入，所述N型源漏注入的工艺条件为：注入杂质为砷，注入能量为50keV～70keV，注入剂量为4.0E15cm-2～6.0E15cm-2。所述P型源漏注入采用所述BCD工艺中的CMOS器件的P型源漏注入，所述P型源漏注入的工艺条件为：注入杂质为硼，注入能量为13keV～17keV，注入剂量为4.0E15cm-2～6.0E15cm-2。在隔离型横向齐纳二极管和BCD工艺集成时，所述隔离型横向齐纳二极管的所述N型区9a和N型深阱引出区9b都能和所述BCD工艺中的CMOS器件的N型源漏注入区一起形成；所述隔离型横向齐纳二极管的所述P型区8能和所述BCD工艺中的CMOS器件的P型源漏注入区一起形成。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种BCD工艺中的隔离型横向齐纳二极管，其特征在于，包括：
N型深阱，形成于半导体衬底上并用于实现隔离型横向齐纳二极管的隔离；
在所述半导体衬底上形成有浅沟槽隔离结构并由所述浅沟槽隔离隔离出有源区；
高压P阱，形成于所述N型深阱中并被所述N型深阱包围，所述高压P阱包围一个所述有源区，被所述高压P阱所包围的有源区定义为第一有源区；
P阱，所述P阱的结深小于所述高压P阱的结深、且所述P阱叠加在所述高压P阱中，所述P阱的结深大于所述浅沟槽隔离的底部深度，所述P阱包围所述第一有源区；
N型区，由形成于所述第一有源区中的N型源漏注入区组成；P型区，由形成于所述第一有源区中的P型源漏注入区组成；所述N型区和所述P型区横向排列于所述第一有源区的表面中并相隔横向距离一，由所述N型区和所述P型区以及位于所述N型区和所述P型区之间的且是由所述P阱和所述高压P阱叠加形成的区域一组成所述隔离型横向齐纳二极管的PN结，通过调节所述横向距离一调节所述隔离型横向齐纳二极管的击穿电压；
低压N阱，形成于所述N型深阱中并位于所述第一有源区外部，在所述低压N阱表面形成有由N型源漏注入区组成的N型深阱引出区。
2.如权利要求1所述BCD工艺中的隔离型横向齐纳二极管，其特征在于：所述隔离型横向齐纳二极管的所述N型深阱的工艺条件和BCD工艺中的DMOS器件的N型深阱的工艺条件相同；所述隔离型横向齐纳二极管的所述低压N阱的工艺条件和BCD工艺中的DMOS器件的低压N阱的工艺条件相同。
3.如权利要求1所述BCD工艺中的隔离型横向齐纳二极管，其特征在于：所述高压P阱的工艺条件和BCD工艺中的DMOS器件的高压P阱的工艺条件相同；所述P阱的工艺条件和所述BCD工艺中的DMOS器件的P阱的工艺条件相同。
4.如权利要求1所述BCD工艺中的隔离型横向齐纳二极管，其特征在于：所述N型区和所述N型深阱引出区的N型源漏注入区的工艺条件都和所述BCD工艺中的CMOS器件的N型源漏注入区的工艺条件相同；所述P型区的P型源漏注入区的工艺条件和所述BCD工艺中的CMOS器件的P型源漏注入区的工艺条件相同。
5.一种BCD工艺中的隔离型横向齐纳二极管的制造方法，其特征在于，包括如下步骤：
步骤一、采用离子注入工艺在半导体衬底上形成N型深阱；
步骤二、采用光刻工艺定义出隔离型横向齐纳二极管的高压P阱的形成区域，进行第一P型离子注入工艺在所述高压P阱的形成区域的所述N型深阱中形成高压P阱；
步骤三、在所述半导体衬底上形成浅沟槽隔离结构，由所述浅沟槽隔离隔离出有源区，所述高压P阱包围一个所述有源区，被所述高压P阱所包围的有源区定义为第一有源区；
步骤四、进行第二P型离子注入工艺在所述高压P阱的形成区域中形成P阱，所述P阱的结深小于所述高压P阱的结深、且所述P阱叠加在所述高压P阱中，所述P阱的结深大于所述浅沟槽隔离的底部深度，所述P阱包围所述第一有源区；进行第一N型离子注入在所述第一有源区外的所述N型深阱中形成低压N阱；
步骤五、进行N型源漏注入同时形成N型区和N型深阱引出区，所述N型区位于所述第一有源区的表面中；所述N型深阱引出区位于所述低压N阱表面；
进行P型源漏注入形成P型区，所述P型区位于所述第一有源区的表面中；所述N型区和所述P型区横向排列于所述第一有源区的表面中并相隔横向距离一，由所述N型区、所述P型区以及位于所述N型区和所述P型区之间的且是由所述P阱和所述高压P阱叠加形成的区域一组成所述隔离型横向齐纳二极管的PN结，通过调节所述横向距离一调节所述隔离型横向齐纳二极管的击穿电压。
6.如权利要求5所述的方法，其特征在于：步骤一中所述N型深阱的离子注入工艺采用BCD工艺中的DMOS器件的N型深阱注入；步骤四中所述第一N型离子注入采用BCD工艺中的DMOS器件的低压N阱注入。
7.如权利要求5所述的方法，其特征在于：步骤二中的所述第一P型离子注入采用BCD工艺中的DMOS器件的高压P阱注入；步骤四中的所述第二P型离子注入采用BCD工艺中的DMOS器件的P阱注入。
8.如权利要求7所述的方法，其特征在于：形成所述高压P阱的所述第一P型离子注入的工艺条件为：注入杂质为硼，注入能量为200keV～260keV，注入剂量为2.0E12cm-2～5.0E12cm-2
形成所述P阱的所述第二P型离子注入的工艺条件为：注入杂质为硼，注入能量为80keV～140keV，注入剂量为8.0E12cm-2～12E12cm-2。
9.如权利要求5所述的方法，其特征在于：步骤五中的所述N型源漏注入采用BCD工艺中的CMOS器件的N型源漏注入；所述P型源漏注入采用所述BCD工艺中的CMOS器件的P型源漏注入。
10.如权利要求9所述的方法，其特征在于：所述N型源漏注入的工艺条件为：注入杂质为砷，注入能量为50keV～70keV，注入剂量为4.0E15cm-2～6.0E15cm-2；
所述P型源漏注入的工艺条件为：注入杂质为硼，注入能量为13keV～17keV，注入剂量为4.0E15cm-2～6.0E15cm-2。
CN201310064778.4A 2013-03-01 2013-03-01 Bcd工艺中的隔离型横向齐纳二极管及其制造方法 Active CN104022162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310064778.4A CN104022162B (zh) 2013-03-01 2013-03-01 Bcd工艺中的隔离型横向齐纳二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310064778.4A CN104022162B (zh) 2013-03-01 2013-03-01 Bcd工艺中的隔离型横向齐纳二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN104022162A true CN104022162A (zh) 2014-09-03
CN104022162B CN104022162B (zh) 2017-04-05

Family

ID=51438825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310064778.4A Active CN104022162B (zh) 2013-03-01 2013-03-01 Bcd工艺中的隔离型横向齐纳二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN104022162B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033722A (zh) * 2015-03-10 2016-10-19 无锡华润上华半导体有限公司 基于cmos制造工艺的齐纳管的制造方法
CN106158924A (zh) * 2015-04-16 2016-11-23 北大方正集团有限公司 一种稳压二极管及其制作方法
CN109148563A (zh) * 2018-08-31 2019-01-04 上海华虹宏力半导体制造有限公司 齐纳二极管的制备方法及齐纳二极管
CN112103333A (zh) * 2020-11-19 2020-12-18 晶芯成(北京)科技有限公司 半导体结构及其制造方法
CN113192840A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
US20230122120A1 (en) * 2018-08-31 2023-04-20 Csmc Technologies Fab2 Co., Ltd. Transient Voltage Suppression Device And Manufacturing Method Therefor
CN117542899A (zh) * 2023-11-27 2024-02-09 遵义筑芯威半导体技术有限公司 一种稳压管芯片的结构和制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936288A (en) * 1997-07-08 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device and low breakdown voltage zener diode
CN1885565A (zh) * 2005-06-20 2006-12-27 松下电器产业株式会社 半导体装置及其制造方法
CN101136406A (zh) * 2006-09-01 2008-03-05 株式会社电装 具有横向mos晶体管和齐纳二极管的半导体器件
CN102544065A (zh) * 2012-02-22 2012-07-04 上海先进半导体制造股份有限公司 60v高压bcd工艺中齐纳二极管结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936288A (en) * 1997-07-08 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device and low breakdown voltage zener diode
CN1885565A (zh) * 2005-06-20 2006-12-27 松下电器产业株式会社 半导体装置及其制造方法
CN101136406A (zh) * 2006-09-01 2008-03-05 株式会社电装 具有横向mos晶体管和齐纳二极管的半导体器件
CN102544065A (zh) * 2012-02-22 2012-07-04 上海先进半导体制造股份有限公司 60v高压bcd工艺中齐纳二极管结构及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033722A (zh) * 2015-03-10 2016-10-19 无锡华润上华半导体有限公司 基于cmos制造工艺的齐纳管的制造方法
CN106158924A (zh) * 2015-04-16 2016-11-23 北大方正集团有限公司 一种稳压二极管及其制作方法
CN109148563A (zh) * 2018-08-31 2019-01-04 上海华虹宏力半导体制造有限公司 齐纳二极管的制备方法及齐纳二极管
US20230122120A1 (en) * 2018-08-31 2023-04-20 Csmc Technologies Fab2 Co., Ltd. Transient Voltage Suppression Device And Manufacturing Method Therefor
US12015025B2 (en) * 2018-08-31 2024-06-18 Csmc Technologies Fab2 Co., Ltd. Transient voltage suppression device and manufacturing method therefor
CN112103333A (zh) * 2020-11-19 2020-12-18 晶芯成(北京)科技有限公司 半导体结构及其制造方法
CN113192840A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
CN117542899A (zh) * 2023-11-27 2024-02-09 遵义筑芯威半导体技术有限公司 一种稳压管芯片的结构和制作方法

Also Published As

Publication number Publication date
CN104022162B (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
CN104022162A (zh) Bcd工艺中的隔离型横向齐纳二极管及其制造方法
CN104183627B (zh) 一种超结功率器件终端结构
CN103489912B (zh) 一种高压结型场效应晶体管
CN105931983A (zh) 用于高压器件的低成本的掩膜还原方法及器件
US10438947B2 (en) Semiconductor device, manufacturing method therefor and semiconductor module
CN101552291A (zh) N沟道超结纵向双扩散金属氧化物半导体管
CN101431057B (zh) 一种两次刻蚀单层多晶硅的高功率bcd工艺
KR20140113772A (ko) 부트스트랩 전계효과 트랜지스터 및 그 제조 방법
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN103178087A (zh) 超高压ldmos器件结构及制备方法
CN102723329A (zh) 一种高密度亚微米高压bcd半导体器件及其工艺方法
CN101859703A (zh) 低开启电压二极管及其制备方法
CN107768443B (zh) 超结器件及其制造方法
CN106887451B (zh) 超结器件及其制造方法
CN104638024A (zh) 一种基于soi的横向恒流二极管及其制造方法
CN103035525B (zh) 高压隔离n型ldmos器件的制造方法
CN104103522A (zh) 一种高耐压超结终端结构的制备方法
CN104821334B (zh) N型ldmos器件及工艺方法
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
CN104617139B (zh) Ldmos器件及制造方法
CN102983161B (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN104517853A (zh) 超级结半导体器件制造方法
CN102789990B (zh) 一种浅槽源电极结构超结器件的制作工艺
CN109216431A (zh) 完全隔离型的横向扩散金属氧化物半导体结构及制造方法
CN109698228A (zh) 一种超级结器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant