CN104701159A - 蚀刻方法 - Google Patents
蚀刻方法 Download PDFInfo
- Publication number
- CN104701159A CN104701159A CN201410758800.XA CN201410758800A CN104701159A CN 104701159 A CN104701159 A CN 104701159A CN 201410758800 A CN201410758800 A CN 201410758800A CN 104701159 A CN104701159 A CN 104701159A
- Authority
- CN
- China
- Prior art keywords
- gas
- etching
- etch
- seconds
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 198
- 238000005530 etching Methods 0.000 title claims abstract description 94
- 230000008569 process Effects 0.000 claims abstract description 147
- 239000007789 gas Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 4
- 150000002367 halogens Chemical class 0.000 claims abstract description 4
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 4
- 239000001569 carbon dioxide Substances 0.000 claims description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 1
- 229910001882 dioxygen Inorganic materials 0.000 abstract 1
- 239000011261 inert gas Substances 0.000 abstract 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000008602 contraction Effects 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003595 mist Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种蚀刻方法。目的在于控制蚀刻图案的CD收缩比。该蚀刻方法为对基板上的蚀刻对象膜进行蚀刻处理的方法，其包括如下步骤：供给包含含卤素气体、氢气、非活性气体以及氧气的处理气体，利用由该处理气体生成的等离子体对在蚀刻对象膜上形成有图案的掩模进行处理；对进行了前述处理的蚀刻对象膜利用由蚀刻气体生成的等离子体进行蚀刻。
Description
技术领域
本发明涉及蚀刻方法。
背景技术
伴随图案的精细化，提高通过蚀刻形成的图案的尺寸的精度正在逐渐变得重要。尤其是，蚀刻的图案的长宽比变大时，形成图案的尺寸精度变差。因此，专利文献1中公开了用于改善下述被称为微负载(micro loading)的现象技术，所述微负载现象为在加工图案的长宽比增大时所形成的图案的尺寸精度变差、蚀刻速度降低的现象。
另外，伴随图案的精细化，也提出了使蚀刻图案的CD(CriticalDimention，临界尺寸)收缩(shrink)，从而减小蚀刻的图案的尺寸的技术。在下一时代，为了进一步实现精细化，控制使CD收缩时的图案的纵与横的CD收缩量变得非常重要。通常而言，优选控制图案的纵与横的CD收缩比为1比1。
现有技术文献
专利文献
专利文献1：日本特表2003-506866号公报
发明内容
发明要解决的问题
但是，通常而言，例如在椭圆状的孔图案的情况下，长径的收缩量大于短径的收缩量，难以控制长径与短径的CD收缩比为1比1。
对于上述课题，从一个方面来说，目的在于提供能够控制蚀刻图案的CD收缩比的蚀刻方法。
用于解决问题的方案
为了解决上述课题，根据一个方式，提供一种蚀刻方法，其为对基板上的蚀刻对象膜进行蚀刻处理的方法，其包括如下步骤：供给包含含卤素气体、氢气、非活性气体以及氧气的处理气体并且利用由该处理气体生成的等离子体，对在蚀刻对象膜上形成有图案的掩模进行处理，利用由蚀刻气体生成的等离子体对进行了前述处理的蚀刻对象膜进行蚀刻。
发明的效果
本发明的一个方式中，能够控制蚀刻图案的CD收缩比。
附图说明
图1为示出一实施方式中的蚀刻装置的整体结构的一个例子的图。
图2为示出一实施方式中的蚀刻对象膜的一个例子的图。
图3为示出一实施方式中的蚀刻方法的一个例子的流程图。
图4为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图5为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图6为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图7为示出一实施方式中的掩模处理时间与CD偏差(bias)的关系的图。
图8为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图9为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图10为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图11为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图12为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图13为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图14为示出一实施方式中的各蚀刻步骤的CD收缩量的一个例子的图。
图15为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图16为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
图17为示出实行了一实施方式中的蚀刻方法的结果的一个例子的图。
附图标记说明
10：腔室
16：基座(下部电极)
34：上部电极
66：处理气体供给源
89：第1高频电源
90：第2高频电源
100：控制部
110：氮化钛(TiN)膜
112：氧化硅膜
114：多晶硅膜
116：有机膜
118：防反射膜(Si-ARC)
224：第3高频电源
具体实施方式
以下，针对为了实施本发明的方式，参照附图进行说明。需要说明的是，在本说明书和附图中，针对实质上相同的结构，通过附以相同的符号而省略重复说明。
[蚀刻装置的整体结构]
首先，针对本发明的实施方式中的蚀刻装置的整体结构，参照图1进行说明。图1为示出一实施方式中的蚀刻装置的整体结构的一个例子的图。
本实施方式中所述的蚀刻装置，以电容耦合型平行平板等离子体蚀刻装置的形式构成，具有例如：由表面经过阳极氧化处理的铝形成的的大致圆筒状的腔室10。腔室10被接地。在腔室10的底部，隔着由陶瓷等形成的绝缘板12配置有圆柱状的基座支撑台14，在该基座支撑台14之上设置有例如由铝形成的基座16。基座16构成下部电极，其上部载置有作为基板的一个例子的半导体晶圆W(以下称为“晶圆W”。)。
基座16的上表面设置有用静电力来吸附保持晶圆W的静电卡盘18。该静电卡盘18具有用一对绝缘层或绝缘片材夹着由导电膜形成的电极20的结构，电极20与直流电源22连接。利用由来自直流电源22的直流电压产生的库仑力等静电力，晶圆W被吸附保持于静电卡盘18。在静电卡盘18周围的基座16的上表面，配置有用于提高蚀刻的均匀性的聚焦环24。
在基座支撑台14的内部例如在圆周上设置有制冷剂室28。该制冷剂室中，由设置在外部的没有图示的冷水机组，通过配管循环供给规定温度的制冷剂、例如为冷却水，能够利用制冷剂的温度来控制基座上的晶圆W的处理温度。进而，来自没有图示的导热气体供给机构的导热气体例如He气体，通过气体供给路径32被供给至静电卡盘18的上表面与晶圆W的背面之间。
在作为下部电极的基座16的上方，以与基座16相对的方式平行地设有上部电极34。上部电极34与下部电极(基座16)之间的空间成为等离子体生成空间。上部电极34形成与下部电极(基座16)上的晶圆W相对、与等离子体生成空间相接触的面即相对面。
上部电极34介由绝缘性遮蔽部件42被支撑在腔室10的上部。上部电极34由电极板36和可自由拆装地支撑电极板36的电极支撑体38构成。电极板36构成基座16的相对面且具有多个气体孔37。电极板36优选由焦耳热不高的低电阻的导电体或半导体形成。电极支撑体38由导电性材料例如表面经阳极氧化处理的铝形成，具有水冷结构。电极支撑体38的内部设置有气体扩散室40，与气体孔37连通的多个气体流通孔41由该气体扩散室40向下方延伸。
在电极支撑体38形成有向气体扩散室40导入处理气体的气体导入口62，该气体导入口62与气体供给管64连接，气体供给管64与处理气体供给源66连接。由处理气体供给源66输出的蚀刻气体，经由气体供给管64到达气体扩散室40，经由气体流通孔41和气体孔37被喷淋状地导入至等离子体生成空间。即，上部电极34作为用于供给处理气体的喷头而起作用。
由第1高频电源89经由整合器87对作为下部电极的基座16施加第1高频(RF)电力。另外，由第2高频电源90经由整合器88对基座16施加第2高频电力。进而，由第3高频电源224介由整合器225对上部电极34施加第3高频电力。需要说明的是，本实施方式的蚀刻装置中，输出用于形成等离子体的高频电力的高频电源优选为第3高频电源，用于输出引入离子的高频电力的高频电源优选为第1高频电源和第2高频电源。
可变直流电源50介由上述整合器225连接在上部电极34上，通过ON/OFF开关52，能够实现给电的ON/OFF。可变直流电源50的极性、电流/电压、ON/OFF开关52的ON/OFF，通过控制器51来进行控制。
腔室10的底部经由排气管与排气装置84连接。排气装置84具有涡轮分子泵等真空泵，能够将腔室10内部减压至所期望的真空度。另外，在腔室10的侧壁上设置有晶圆W的输入输出口85，该输入输出口85能够通过闸阀86开闭。
所述结构的蚀刻装置的各构成部通过控制部100来控制。控制部100具有CPU101(Central Processing Unit，中央处理单元)、ROM102(Read OnlyMemory，只读存储器)、RAM103(Random Access Memory，随机存取存储器)等。CPU101依照ROM102等记忆区域中储存的各种制程来实行蚀刻处理。在制程中记载了，作为相对于工艺条件的装置控制信息的工艺时间、处理室内温度(上部电极温度、处理室的侧壁温度、ESC温度等)、压力(气体的排气)、高频电力、电压、各种工艺气体流量、导热气体流量等。
需要说明的是，控制部100的功能，可以通过使用软件工作来实现，也可以通过使用硬件工作来实现。
以上，针对本实施方式中所述的蚀刻装置的整体结构的一个例子进行了说明。在所述结构的蚀刻装置中进行蚀刻处理时，首先将闸阀86设为开状态，经由输入输出口85将作为蚀刻对象的晶圆W输送至腔室10内，并且载置在基座16上。由直流电源22对静电卡盘18的电极20施加直流电压，将晶圆W静电吸附于基座16。
随后，将用于蚀刻的处理气体由处理气体供给源66以规定的流量被供给至气体扩散室40，经由气体流通孔41和气体孔37被供给至腔室10内。另外，腔室10内利用排气装置84来排气，将腔室10内的压力控制在例如0.1～150Pa的范围内的设定值。
以这样地对腔室10内导入了蚀刻气体的状态，以规定的功率对上部电极34施加等离子体生成用的高频电力，并且以规定的功率对作为下部电极的基座16施加离子引入用的高频电力。由此，由蚀刻气体生成等离子体，利用等离子体对晶圆W施加蚀刻处理。
[蚀刻方法]
接着，针对本实施方式中所述的蚀刻方法进行说明。需要说明的是，图2的(a)中示出使用本实施方式中所述蚀刻方法蚀刻的蚀刻对象膜的一个例子。
(蚀刻对象膜)
蚀刻对象膜是在晶圆W上按照氮化钛(TiN)膜110、氧化硅膜112、多晶硅膜114、有机膜116、防反射膜(Si-ARC)118的顺序形成的。在防反射膜118上，形成有图案化的掩模PR(photo resist，光致抗蚀膜)。
氮化钛膜110例如是通过使用了TiN靶材的溅射法在晶圆W上沉积而成的。氧化硅膜112例如是利用以四乙氧基硅烷(TEOS)作为原料的等离子体CVD法在氮化钛膜110上沉积而成的。多晶硅膜114是利用等离子体CVD法在氧化硅膜112上形成的。有机膜116是利用以有机材料作为主要成分的旋压(Spin-on)材料在多晶硅膜114上形成的。
在有机膜116的上表面，依次形成防反射膜118和光致抗蚀膜(没有图示)，通过将光致抗蚀膜利用光刻法技术进行图案化，能够得到掩模PR。掩模PR可以具有向单方向延伸的线状的图案，也可以具有圆状的图案。
需要说明的是，利用本实施方式中所述的蚀刻方法进行蚀刻的对象膜，不限定于上述所示的层叠膜，只要是含硅膜即可。作为含硅膜的一个例子，有：氧化硅、氮化硅、多晶硅、金属硅化物以及单晶硅等。另外，在晶圆W上，也可以包含金属导电性膜、绝缘膜、防反射膜、扩散膜等其他材料膜。
(蚀刻方法)
本实施方式中所述的蚀刻方法中，如图3的流程图中所示的那样，在进行蚀刻前进行掩模PR的处理。即，向腔室内供给溴化氢气体(HBr)、氦气(He)、氧气(O2)、二氧化碳气体(CO2)。随后，利用由高频电力生成的等离子体，以规定时间(例如5秒、7秒、10秒等)对掩模PR进行处理(步骤S10)。由此，对掩模PR进行裁切并且利用抗蚀显影将残渣去除。由此，通过掩模PR的处理，能够将掩模PR的锥角形状整形为垂直形状。由此，能够提高在接下来的蚀刻中CD收缩值的纵横比的控制性。
需要说明的是，溴化氢气体(HBr)、氦气(He)、氧气(O2)、二氧化碳气体(CO2)的混合气体为处理气体的一个例子。处理气体也可以不包含二氧化碳气体(CO2)。另外，在处理气体中必须包含非活性气体，即使没有氦气(He)，氩气(Ar)等也可以。即，处理气体只要是包含含卤素气体、氢气、非活性气体和氧气的气体即可。
如图2的(a)中所示那样，在图案化的掩模PR上实施上述的掩模处理之后，进行如图2的(b)～图2的(d)中所示的蚀刻。接着，针对图2的(b)～图2的(d)中所示的蚀刻，翻到至图3进行说明。
供给第1蚀刻气体来蚀刻防反射膜118(步骤S12)。将对该图2的(b)中所示的防反射膜118进行蚀刻的工序称为第1蚀刻。
接着，供给第2蚀刻气体来蚀刻有机膜116(步骤S14)。将对该图2的(c)中所示的有机膜116进行蚀刻的工序称为第2蚀刻。
接着，供给第3蚀刻气体来蚀刻多晶硅膜114的一部分(步骤S16)。对该图2的(d)中所示的多晶硅膜114的一部分进行蚀刻的工序称为第3蚀刻。
接着，对残留的多晶硅膜114进行蚀刻后(步骤S18)，实行灰化(步骤S20)，结束本处理。将步骤S18的蚀刻工序称为核心蚀刻。
在上述第1～第3蚀刻中，通过在蚀刻中使CD收缩，精细加工变得容易。此处，CD收缩比优选控制CD值的纵与横的收缩比为1比1。在本实施方式所述的蚀刻方法中，在蚀刻前进行掩模的处理，由此调整掩模形状。像这样，通过在蚀刻前进行调整掩模形状的掩模处理，蚀刻中的CD收缩比的改善变得容易。
[蚀刻结果]
(全蚀刻结果1：处理时间5秒)
以下，针对实行了本实施方式中所述的蚀刻方法的结果得到的CD收缩比等，参照图4～图6进行说明。图4～图6为由从上向下示出从第1蚀刻至灰化工序为止的蚀刻后(以下，将从第1蚀刻至灰化工序为止的蚀刻工序也称为“全蚀刻”。)的CD状态的图，并且示出关于CD收缩比等数值。
<工艺条件>
此处，以下示出工艺条件。
(掩模处理)
高频(HF)：500W
高频(LF)：75W
气体：HBr/He/O2/CO2＝40～70/140～220/10～30/20～50sccm
实行时间：5秒
(第1蚀刻)
高频(HF)：500W
高频(LF)：100W
气体：CF4/CH4＝160～240/5～20sccm
实行时间：45秒
(第2蚀刻)
高频(HF)：200W
高频(LF)：100W
气体：HBr/He/O2/CO2＝20～40/160～240/30～50/60～100sccm
实行时间：1分钟3秒
(第3蚀刻)
高频(HF)：650W
高频(LF)：100W
气体：CF4＝160～240sccm
实行时间：23秒
(第4蚀刻(核心蚀刻))
高频(HF)：300W
高频(LF)：90W
气体：HBr/He/O2＝400～600/350～530/1～10sccm
实行时间：60秒
(灰化工序1)
高频(HF)：600W
高频(LF)：0W
气体：CF4/H2＝80～120/160～240sccm
实行时间：60秒
(灰化工序2)
高频(HF)：600W
高频(LF)：50W
气体：O2＝280～420sccm
实行时间：60秒
按照以上的工艺条件进行5秒的掩模处理后，进行全蚀刻的结果，如图4中所示那样，线图案的CD偏差为14.3nm，椭圆的孔图案的CD偏差的长径侧(图中椭圆的长径侧)为17.4nm、短径侧(图中椭圆的短径侧)为14.0nm。此处，CD偏差为蚀刻前的CD的初始值与蚀刻后的CD值的差值。另外，CD值测定的是掩模的高度方向的中央的线宽(线CD的情况)、长径与短径(孔CD的情况)。示出了孔CD(短径)的状态的图，为将示出了孔CD(长径)的状态的图旋转90度的图。
该结果，如图4中所示那样，CD偏差(最大值-最小值)为3.4nm。CD偏差(最大值-最小值)为CD偏差的最大值与最小值的差值，表示不仅包含孔CD，也包含线CD的CD偏差的结果。此处，将从孔CD的长径的CD偏差减去孔CD的短径的CD偏差的结果作为CD偏差(最大值-最小值)的值示出。
就CD收缩比而言，在孔CD的长径的情况下为1.22，在孔CD的短径的情况下为0.98。1.22为孔CD的长径的最大值与最小值的差值，0.98为孔CD的短径的最大值与最小值的差值。
对以上的结果进行考察。CD收缩比优选为特别接近1的值。另外，CD偏差(最大值-最小值)优选为特别小的值。由此，在全蚀刻处理(包含CD的收缩处理)之前，通过进行5秒的调整掩模形状的掩模处理，CD收缩比在孔CD的长径和短径中变得接近于1，可知能够改善CD收缩比。
(全蚀刻结果2：处理时间7秒)
接着，针对在与全蚀刻结果1相同的工艺条件下将处理时间从5秒变更为7秒而进行掩模处理后实行了全蚀刻的结果2，参照图5进行说明。
如图5中所示那样，线图案的CD偏差为10.4nm、孔图案的CD偏差(长径)为9.4nm、CD偏差(短径)为11.3nm。CD偏差(最大值-最小值)为1.9nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为0.90、在孔CD的短径的情况下为1.08。由此，在全蚀刻处理(包含CD的收缩处理)之前，通过进行7秒的调整掩模形状的掩模处理，CD收缩比在孔CD的长径与短径中变得接近于1，可知能够改善CD收缩比。另外，由结果2可知，通过将掩模处理时间从5秒变更为7秒，长径的收缩比与短径的收缩比发生了逆转。另外，针对CD偏差(最大值-最小值)，通过将掩模处理时间从5秒变更为7秒，可知变为更小的值、误差很小，提高了控制性。
(全蚀刻结果3：处理时间10秒)
接着，针对在与全蚀刻结果1相同的工艺条件下，将处理时间从7秒变更为10秒而进行掩模处理后实行了全蚀刻的结果3，参照图6进行说明。
如图6中所示那样，线图案的CD偏差为7.3nm、孔图案的CD偏差(长径)为5.7nm、CD偏差(短径)为8.6nm。CD偏差(最大值-最小值)变为2.9nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为0.79、在孔CD的短径的情况下为1.18。由结果3可知，通过将掩模处理时间从7秒变更为10秒，就CD收缩比而言，在孔CD的长径与短径中的CD收缩比变差。
由以上可知，为了改善CD收缩比，适宜地控制掩模处理时间是重要的。图7中，相对于掩模处理时间的CD偏差，针对线CD、孔CD(长径)、孔CD(短径)分别进行图示。图7的(a)表示全蚀刻后的CD偏差的值。由此可知，取决于掩模处理时间，存在长径的收缩比与短径的收缩比产生逆转的点。即可知，取决于掩模处理时间，能够进行长径的收缩比与短径的收缩比的相对地控制。
(第1蚀刻结果1：处理时间5秒)
接着，针对在与全蚀刻结果1中示出的工艺条件相同的掩模处理和第1蚀刻的工艺条件下实行5秒的掩模处理后实行第1蚀刻的结果1，参照图8进行说明。
如图8中所示那样，线图案的CD偏差为29.2nm、孔图案的CD偏差(长径)为30.8nm、CD偏差(短径)为27.0nm。CD偏差(最大值-最小值)变为3.8nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.05、在孔CD的短径的情况下为0.92。由此，在第1蚀刻处理(包括CD的收缩处理)之前，通过进行5秒调整掩模形状的掩模处理，CD收缩比在孔CD的长径与短径中变得接近于1，发现通过第1蚀刻处理后的掩模处理，CD收缩比已经改善的效果。
(第1蚀刻结果2：处理时间7秒)
接着，针对在与全蚀刻结果1(第1蚀刻结果1)相同的工艺条件下，将处理时间从5秒变更为7秒实行掩模处理后实行第1蚀刻的结果2，参照图9进行说明。
如图9中所示那样，线图案的CD偏差为21.6nm、孔图案的CD偏差(长径)为19.5nm、CD偏差(短径)为21.2nm。CD偏差(最大值-最小值)变为2.1nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为0.90、在孔CD的短径的情况下为0.98。由此发现，通过在第1蚀刻处理(包含CD的收缩处理)之前，进行7秒调整掩模形状的掩模处理，CD收缩比在孔CD的长径与短径中变得接近于1，在第1蚀刻处理后的CD收缩比中效果已经改善。另外，由结果2可知，通过将掩模处理时间从5秒变更为7秒，长径的收缩比与短径的收缩比发生了逆转。
(第1蚀刻结果3：处理时间10秒)
接着，针对进行10秒的掩模处理后按照以下的工艺条件实行了第1蚀刻的结果3，参照图10进行说明。
<工艺条件>
以下示出工艺条件。掩模处理的工艺条件除了实行时间为10秒以外，与全蚀刻结果1(第1蚀刻结果1)中所示的工艺条件是相同的，因此此处省略。
(第1蚀刻)
高频(HF)：400W
高频(LF)：100W
气体：CF4/CH4/O2＝120～200/5～20/1～10sccm
实行时间：45秒
针对将处理时间变更为10秒实行掩模处理后按照上述工艺条件实行了第1蚀刻的结果3，参照图10进行说明。
如图10中所示那样，线图案的CD偏差为13.6nm、孔图案的CD偏差(长径)为9.8nm、CD偏差(短径)为12.9nm。CD偏差(最大值-最小值)为3.8nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为0.72、在孔CD的短径的情况下为0.95。由结果3可知，在将掩模处理时间从7秒变更10秒的情况下，即使改变工艺条件(RF、气体种类)，与掩模处理时间为7秒CD收缩值的结果相比也是不良的结果。
由以上的结果可知，与图7的(a)的全蚀刻后的CD偏差的值同样地，图7的(b)的第1蚀刻后的CD偏差的值，取决于掩模处理时间，存在长径的收缩比与短径的收缩比发生逆转的点。即可知，在第1蚀刻后，取决于掩模处理时间，得到进行长径的收缩比与短径的收缩比的相对地控制的效果。
(掩模处理结果1：处理时间5秒)
接着，针对按照与全蚀刻结果1示出的掩模处理的工艺条件相同的条件实行5秒的掩模处理的结果1，参照图11进行说明。
如图11中所示那样，线图案的CD偏差为5.2nm、孔图案的CD偏差(长径)为8.1nm、CD偏差(短径)为6.9nm。CD偏差(最大值-最小值)为2.9nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.56、在孔CD的短径的情况下为1.32。
(掩模处理结果2：处理时间7秒)
接着，针对按照与全蚀刻结果1示出的掩模处理的工艺条件相同的条件实行7秒的掩模处理的结果2，参照图12进行说明。
如图12中所示那样，线图案的CD偏差为4.0nm、孔图案的CD偏差(长径)为4.1nm、CD偏差(短径)为2.4nm。CD偏差(最大值-最小值)为1.7nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.04、在孔CD的短径的情况下为0.60。由此可知，通过将掩模处理时间从5秒变更为7秒，长径的收缩比与短径的收缩比的值变小。
(掩模处理结果3：处理时间20秒)
接着，在与全蚀刻结果1中所示的掩模处理的工艺条件相同的条件下实行20秒的掩模处理，结果掩模图案消失。由此，掩模处理的实行时间优选为不足20秒。另外，就掩模处理的实行时间而言，在5秒以上的情况下，良好的掩模图案不会消失。得到良好的CD收缩的结果。由此，掩模处理的实行时间优选为5秒以上。
(第1蚀刻结果(变更气体流量)：处理时间10秒)
接着，针对10秒的掩模处理后按照以下的工艺条件实行第1蚀刻的结果(气体流量变更)，参照图13进行说明。图12中所示的短径相对于长径的收缩比，与图11中所示的短径相对于长径的收缩比相比，收缩比的值变小。由此，为了将收缩比接近1，在接下来示出的工艺中，增大第1蚀刻的蚀刻气体中包含的甲烷气体(CH4)的气体流量、增加第1蚀刻中的沉积物的量。
<工艺条件>
以下示出工艺条件。掩模处理的工艺条件，除了实行时间为10秒以外，与全蚀刻结果1中所示的工艺条件是相同的，此处省略。
(第1蚀刻)
高频(HF)：500W
高频(LF)：100W
气体：CF4/CH4＝160～240/10～20sccm
实行时间：45秒
结果，如图13中所示那样，线图案的CD偏差为15.6nm、孔图案的CD偏差(长径)为16.0nm、CD偏差(短径)为16.6nm。CD偏差(最大值-最小值)变为1.0nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.02、在孔CD的短径的情况下为1.07。由该结果可知，将掩模处理时间设为10秒，增大在第1蚀刻的蚀刻气体中包含的CH4气体的气体流量、增加第1蚀刻中的沉积物的量时，显示出CD收缩值的结果变得接近于1的良好的结果。
需要说明的是，在上述工艺条件中，作为气体种类仅记载了CF4气体和CH4气体，但是也可以是包含CF4气体和CH4气体的混合气体。
(逐步骤的检查结果)
接着，将掩模处理→第1蚀刻→第2蚀刻→第3蚀刻的各工艺进行每一步骤地验证。各步骤的工艺条件，与全蚀刻结果1中所示的是相同的。
图14的(a)中，示出CD收缩的累积值，图14的(b)中，示出CD收缩的各步骤中的值。根据该结果，CD收缩值大的步骤为第1蚀刻步骤和第3蚀刻步骤。另外，就收缩的方向而言可知，在第1蚀刻步骤中为正侧即为CD值收缩的方向(收缩方向)，与此相对，在第3蚀刻步骤中为负侧，即为CD值扩大方向(调整方向)。
图14的(a)和图14的(b)中所示的数值，是将孔CD的长径的CD偏差值与短径的CD偏差值的差值进行数值化的数值。由此，在第1和第3的蚀刻步骤中，与其他的步骤相比较，显示长径的CD偏差值与短径的CD偏差值的差值的数值较大。因此可知，长径与短径的CD变动差较大的步骤为第1和第3蚀刻步骤。作为其理由可以认为，在第1蚀刻步骤的情况下，存在向第1蚀刻时供给的CH4气体与第1蚀刻中的沉积物的量相关，一定程度上影响了收缩比的可能。
另外，在第3蚀刻步骤的情况下，存在蚀刻时形成于多晶硅膜114凹部向使收缩比变差的方向带来影响的可能性。
进而，在第3蚀刻后的核心蚀刻步骤中，收缩比以及长径的CD偏差值与短径的CD偏差值的差值的变动值，显示出与其他的步骤完全相反的动态。由此可知，第3蚀刻后的核心蚀刻步骤也有能够用于改善CD收缩比的可能性。
(气体种类的变更)
接着，针对将掩模处理气体的气体种类变更后的结果，参照图15～图17进行说明。
(掩模处理：气体种类1)
图15中，使用以下的工艺条件所示的处理气体进行蚀刻。
＜工艺条件＞
高频(HF)：300W
高频(LF)：0W
气体：H2/Ar＝80～120/640～960sccm
实行时间：20秒
如图15中所示那样，线图案的CD偏差为6.0nm、孔图案的CD偏差(长径)为10.4nm、CD偏差(短径)为6.2nm。CD偏差(最大值-最小值)变为4.4nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.73、在孔CD的短径的情况下为1.02。由该结果可知，将掩模处理时间设为20秒，即使在处理气体中使用氢气(H2)和氩气(Ar)的混合气体，也能够良好地控制CD收缩值。
(掩模处理：气体种类2)
在图16中，使用在以下的工艺条件中示出的处理气体进行蚀刻。
<工艺条件>
高频(HF)：800W
高频(LF)：100W
气体：H2/N2＝160～240/80～120sccm
实行时间：5秒
图16中所示那样，线图案的CD偏差为8.7nm、孔图案的CD偏差(长径)为15.2nm、CD偏差(短径)为8.0nm。CD偏差(最大值-最小值)变为7.2nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.75、在孔CD的短径的情况下为0.92。由该结果可知，即使在处理气体中使用氢气(H2)和氮气(N2)的混合气体，也能够良好地控制CD收缩值。
需要说明的是，也可以供给包含氢气、氩气以及N2以外的非活性气体的处理气体代替氢气和氩气、或氢气和氮气，利用由该处理气体生成的等离子体处理掩模PR。
(掩模处理：气体种类3)
在图17中，使用在以下的工艺条件中示出的处理气体进行蚀刻。
<工艺条件>
高频(HF)：500W
高频(LF)：100W
气体：CF4＝100～160sccm
实行时间：5秒
如图17中所示那样，线图案的CD偏差为13.8nm、孔图案的CD偏差(长径)为15.6nm、CD偏差(短径)为12.5nm。CD偏差(最大值-最小值)为3.1nm。
另外，就CD收缩比而言，在孔CD的长径的情况下为1.13、在孔CD的短径的情况下为0.91。由该结果可知，即使在处理气体中使用四氟化碳气体(CF4)，也能够良好地控制CD收缩值。
需要说明的是，也可以供给包含二氟甲烷气体(CH2F2)的处理气体代替四氟化碳气体，利用由该处理气体生成的等离子体处理掩模PR。
根据以上说明的一实施方式中的蚀刻方法，能够控制蚀刻的图案的CD收缩比。
以上，将蚀刻方法通过上述实施方式进行了说明，但是本发明不限定于上述的实施方式，能够在本发明的范围内进行各种的变形和改良。另外，能够在上述实施方式与变形例不矛盾的范围进行组合。
例如，在上述实施方式的蚀刻方法中，控制CD的纵对横的收缩比使其为1比1，但是CD收缩比的控制方法并不限定于此。例如，可以仅控制CD的纵的收缩比，也可以仅控制CD的横的收缩比。
在实行本发明所述的蚀刻方法的装置中，作为使等离子体产生的单元可以使用：电容耦合型等离子体(CCP：Capacitively Coupled Plasma)产生单元、电感耦合型等离子体(ICP：Inductively Coupled Plasma)产生单元、螺旋波等离子体(HWP：Helicon Wave Plasma)产生单元、包含由径向线缝隙天线生成的微波等离子体、SPA(Slot Plane Antenna，槽平面天线)等离子体的微波激发表面波等离子体产生单元、电子回旋共振等离子体(ECR：Electron Cyclotron Resonance Plasma)产生单元、使用了上述产生单元的远程等离子体产生单元等。
在本发明中实施处理的基板，不限定于在上述实施方式的说明中使用的(半导体)晶圆，也可以是例如：平板显示器(Flat Panel Display)用的大型基板、电致发光器件或太阳能电池用的基板。
Claims (7)
1.一种蚀刻方法，其为对基板上的蚀刻对象膜进行蚀刻处理的方法，其包括如下步骤：
供给包含含卤素气体、氢气、非活性气体以及氧气的处理气体，利用由该处理气体生成的等离子体，对在蚀刻对象膜上形成有图案的掩模进行处理，
利用由蚀刻气体生成的等离子体对进行了所述处理的蚀刻对象膜进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其中，所述处理气体包含二氧化碳气体。
3.根据权利要求1或2所述的蚀刻方法，其中，所述处理的时间为5秒以上且不足20秒。
4.根据权利要求1～3中任一项所述的蚀刻方法，其中，所述蚀刻对象膜为含硅膜。
5.一种蚀刻方法，其为对基板上的蚀刻对象膜进行蚀刻处理的方法，其包括如下步骤：
供给包含氢气和非活性气体的处理气体，利用由该处理气体生成的等离子体，对在蚀刻对象膜上形成有图案的掩模进行处理，
利用由蚀刻气体生成的等离子体对进行了所述处理的蚀刻对象膜进行蚀刻。
6.一种蚀刻方法，其为对基板上的蚀刻对象膜进行蚀刻处理的方法，其包括如下步骤：
供给包含四氟化碳即CF4气体或二氟甲烷即CH2F2气体的处理气体，利用由该处理气体生成的等离子体，对在蚀刻对象膜上形成有图案的掩模进行处理，
利用由蚀刻气体生成的等离子体对进行了所述处理的蚀刻对象膜进行蚀刻。
7.一种蚀刻方法，其为对基板上的蚀刻对象膜进行蚀刻处理的方法，其包括如下步骤：
供给包含氢气和氮气的处理气体，利用由该处理气体生成的等离子体，对在蚀刻对象膜上形成有图案的掩模进行处理，
利用由蚀刻气体生成的等离子体对进行了所述处理的蚀刻对象膜进行蚀刻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013255349A JP6243722B2 (ja) | 2013-12-10 | 2013-12-10 | エッチング処理方法 |
| JP2013-255349 | 2013-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701159A true CN104701159A (zh) | 2015-06-10 |
| CN104701159B CN104701159B (zh) | 2018-05-08 |
Family
ID=53271893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410758800.XA Active CN104701159B (zh) | 2013-12-10 | 2014-12-10 | 蚀刻方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9543164B2 (zh) |
| JP (1) | JP6243722B2 (zh) |
| KR (1) | KR102304163B1 (zh) |
| CN (1) | CN104701159B (zh) |
| TW (1) | TWI628713B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009185A (ja) * | 2017-06-21 | 2019-01-17 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US10020183B1 (en) * | 2017-06-29 | 2018-07-10 | Lam Research Corporation | Edge roughness reduction |
| JP6960351B2 (ja) * | 2018-02-19 | 2021-11-05 | 東京エレクトロン株式会社 | 処理方法 |
| JP7229750B2 (ja) | 2018-12-14 | 2023-02-28 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
| US11495436B2 (en) * | 2020-04-30 | 2022-11-08 | Tokyo Electron Limited | Systems and methods to control critical dimension (CD) shrink ratio through radio frequency (RF) pulsing |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266196A (ja) * | 1996-03-28 | 1997-10-07 | Sony Corp | 半導体装置の製造方法 |
| US6579809B1 (en) * | 2002-05-16 | 2003-06-17 | Advanced Micro Devices, Inc. | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric |
| US20050054209A1 (en) * | 2003-09-04 | 2005-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma treatment method to reduce silicon erosion over HDI silicon regions |
| CN100365772C (zh) * | 2004-06-16 | 2008-01-30 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| CN101826435A (zh) * | 2009-03-04 | 2010-09-08 | 东京毅力科创株式会社 | 等离子蚀刻方法、等离子蚀刻装置及计算机存储介质 |
| US20120264305A1 (en) * | 2011-04-13 | 2012-10-18 | Asm Japan K.K. | Footing Reduction Using Etch-Selective Layer |
| JP5271267B2 (ja) * | 2006-08-07 | 2013-08-21 | 東京エレクトロン株式会社 | エッチング処理を実行する前のマスク層処理方法 |
| JP2013183063A (ja) * | 2012-03-02 | 2013-09-12 | Tokyo Electron Ltd | 半導体装置の製造方法及びコンピュータ記録媒体 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583065B1 (en) | 1999-08-03 | 2003-06-24 | Applied Materials Inc. | Sidewall polymer forming gas additives for etching processes |
| CN100440449C (zh) * | 2002-06-27 | 2008-12-03 | 东京毅力科创株式会社 | 等离子体处理方法 |
| US7449414B2 (en) * | 2006-08-07 | 2008-11-11 | Tokyo Electron Limited | Method of treating a mask layer prior to performing an etching process |
| JP5108489B2 (ja) * | 2007-01-16 | 2012-12-26 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP5578782B2 (ja) * | 2008-03-31 | 2014-08-27 | 東京エレクトロン株式会社 | プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 |
-
2013
- 2013-12-10 JP JP2013255349A patent/JP6243722B2/ja active Active
-
2014
- 2014-11-28 US US14/555,826 patent/US9543164B2/en active Active
- 2014-12-08 TW TW103142528A patent/TWI628713B/zh active
- 2014-12-09 KR KR1020140175667A patent/KR102304163B1/ko active IP Right Grant
- 2014-12-10 CN CN201410758800.XA patent/CN104701159B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266196A (ja) * | 1996-03-28 | 1997-10-07 | Sony Corp | 半導体装置の製造方法 |
| US6579809B1 (en) * | 2002-05-16 | 2003-06-17 | Advanced Micro Devices, Inc. | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric |
| US20050054209A1 (en) * | 2003-09-04 | 2005-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma treatment method to reduce silicon erosion over HDI silicon regions |
| CN100365772C (zh) * | 2004-06-16 | 2008-01-30 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| JP5271267B2 (ja) * | 2006-08-07 | 2013-08-21 | 東京エレクトロン株式会社 | エッチング処理を実行する前のマスク層処理方法 |
| CN101826435A (zh) * | 2009-03-04 | 2010-09-08 | 东京毅力科创株式会社 | 等离子蚀刻方法、等离子蚀刻装置及计算机存储介质 |
| US20120264305A1 (en) * | 2011-04-13 | 2012-10-18 | Asm Japan K.K. | Footing Reduction Using Etch-Selective Layer |
| JP2013183063A (ja) * | 2012-03-02 | 2013-09-12 | Tokyo Electron Ltd | 半導体装置の製造方法及びコンピュータ記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201530656A (zh) | 2015-08-01 |
| KR20150067738A (ko) | 2015-06-18 |
| TWI628713B (zh) | 2018-07-01 |
| JP6243722B2 (ja) | 2017-12-06 |
| US20150162202A1 (en) | 2015-06-11 |
| CN104701159B (zh) | 2018-05-08 |
| JP2015115410A (ja) | 2015-06-22 |
| KR102304163B1 (ko) | 2021-09-17 |
| US9543164B2 (en) | 2017-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786503B2 (en) | Method for increasing pattern density in self-aligned patterning schemes without using hard masks | |
| CN102169823B (zh) | 半导体装置的制造方法和等离子体蚀刻装置 | |
| US9443731B1 (en) | Material processing to achieve sub-10nm patterning | |
| KR20160129769A (ko) | 에칭 방법 및 에칭 장치 | |
| US7449414B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| CN104701159A (zh) | 蚀刻方法 | |
| CN104285282B (zh) | 等离子体蚀刻方法 | |
| JP2006278436A (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体 | |
| US7572386B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| JP2023041914A (ja) | エッチング方法及びプラズマ処理装置 | |
| CN104576355B (zh) | 等离子体处理方法 | |
| TWI405260B (zh) | A plasma etching treatment method and a plasma etching processing apparatus | |
| US7642193B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| TW201707041A (zh) | 蝕刻方法及蝕刻裝置 | |
| US20200168468A1 (en) | Etching method and substrate processing apparatus | |
| KR102122203B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| US11651965B2 (en) | Method and system for capping of cores for self-aligned multiple patterning | |
| JP7222940B2 (ja) | エッチング方法及びプラズマ処理装置 | |
| US10546756B2 (en) | Method for generating vertical profiles in organic layer etches | |
| US20230049714A1 (en) | Etching methods for integrated circuits | |
| CN116569306A (zh) | 含硅膜的蚀刻方法和包括其的半导体装置的制造方法 | |
| CN113496890A (zh) | 基板处理方法和基板处理装置 | |
| TW202213502A (zh) | 蝕刻方法及電漿蝕刻裝置 | |
| KR20030052160A (ko) | 플라즈마 에칭 장비를 이용한 반도체 소자의 프로파일조절 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |