TW201530656A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW201530656A
TW201530656A TW103142528A TW103142528A TW201530656A TW 201530656 A TW201530656 A TW 201530656A TW 103142528 A TW103142528 A TW 103142528A TW 103142528 A TW103142528 A TW 103142528A TW 201530656 A TW201530656 A TW 201530656A
Authority
TW
Taiwan
Prior art keywords
etching
gas
seconds
film
mask
Prior art date
Application number
TW103142528A
Other languages
English (en)
Other versions
TWI628713B (zh
Inventor
Ryoichi Yoshida
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201530656A publication Critical patent/TW201530656A/zh
Application granted granted Critical
Publication of TWI628713B publication Critical patent/TWI628713B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

控制蝕刻圖案之CD的收縮比(shrink ratio)。 提供一種蝕刻方法，係將基板上之蝕刻對象膜蝕刻處理之方法，其係包含有供給含有含鹵素氣體、氫氣、非活性氣體與氧氣之處理氣體，而藉由從該處理氣體所生成之電漿，來處理在蝕刻對象膜上形成圖案之遮罩，並藉由從蝕刻氣體所生成之電漿來蝕刻經該處理的蝕刻對象膜之步驟。

Description

蝕刻方法
本發明係關於一種蝕刻方法。
伴隨著圖案之微細化，提高以蝕刻來形成之圖案尺寸的精度便變得重要。特別是，當蝕刻後圖案的長寬比變大時，所形成之圖案尺寸的精度便會惡化。因此，專利文獻1中，係揭露有一種用以改善在加工圖案之長寬比增大時所形成之圖案尺寸精度惡化，使得蝕刻速度下降而被稱為微負載的現象之技術。
又，伴隨著圖案之微細化，亦被提議有讓蝕刻圖案之CD(Critical Dimention)收縮(縮小)，以讓蝕刻圖案尺寸變小的技術。在次世代中，為了讓微細化更進一步，讓CD收縮時圖案的縱與橫之CD的收縮量控制便變得非常重要。通常，圖案之縱與橫之CD的收縮比較佳地係控制為1比1。
【先行技術文獻】
【專利文獻】
專利文獻1：日本特表2003-506866號公報
然而，通常例如在橢圓狀孔的圖案之情況，長徑之收縮量會較短徑之收縮量要大，而難以將長徑與短徑之CD的收縮比控制為1比1。
針對上述課題，在一面相中，便以提供一種可控制蝕刻圖案之CD的收縮比之蝕刻方法為目的。
為了解決上述課題，根據一態樣，便提供一種蝕刻方法，係將基板上之蝕刻對象膜蝕刻處理之方法，其係包含有供給含有含鹵素氣體、氫氣、 非活性氣體與氧氣之處理氣體，而藉由從該處理氣體所生成之電漿來處理在蝕刻對象膜上形成圖案之遮罩；並藉由從蝕刻氣體所生成之電漿來蝕刻經該處理的蝕刻對象膜之步驟。
根據一態樣，便可控制蝕刻圖案之CD的收縮比。
10‧‧‧腔室
16‧‧‧晶座(下部電極)
34‧‧‧上部電極
66‧‧‧處理氣體供給源
89‧‧‧第1高頻電源
90‧‧‧第2高頻電源
100‧‧‧控制部
110‧‧‧氮化鈦(TiN)膜
112‧‧‧氧化矽膜
114‧‧‧聚矽膜
116‧‧‧有機膜
118‧‧‧反射防止膜(Si-ARC)
224‧‧‧第3高頻電源
圖1係顯示一實施形態相關之蝕刻裝置的整體構成一範例的圖式。
圖2係顯示一實施形態相關的蝕刻對象膜一範例之圖式。
圖3係顯示實行一實施形態相關的蝕刻方法一範例的流程圖。
圖4係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖5係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖6係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖7係顯示一實施形態相關之遮罩處理時間與CD偏差關係的圖式。
圖8係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖9係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖10係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖11係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖12係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖13係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖14係顯示一實施形態相關的蝕刻步驟之CD收縮量一範例之圖式。
圖15係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖16係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
圖17係顯示實行一實施形態相關之蝕刻方法後的結果一範例的圖式。
以下，便參照圖式，就用以實施本發明之形態來加以說明。另外，本說明書及圖式中，關於實質上相同之構成係以賦予相同之符號來省略重複的說明。
[蝕刻裝置之整體構成]
首先，關於本發明一實施形態相關之蝕刻裝置的整體構成，便參照圖1來加以說明。圖1係顯示一實施形態相關的蝕刻裝置之整體構成一範例之圖式。
本實施形態相關之蝕刻裝置係構成為電容耦合型平行平板電漿蝕刻裝置，並具有由例如表面經陽極氧化處理之鋁所構成的略圓筒狀腔室10。腔室10係接地。腔室10之底部係透過由陶瓷等所構成之絕緣板12來設置有圓柱狀晶座支撐台14，該晶座支撐台14上則設置有例如由鋁所構成之晶座16。晶座16係構成下部電極，並在其上載置有為基板一範例之半導體晶圓W(以下，稱為「晶圓W」)。
晶座16上面係設置有以靜電力來吸附保持晶圓W之靜電夾具18。該靜電夾具18係具有以一對絕緣層或絕緣片來夾置由導電膜所構成之電極20的構造，電極20係連接有直流電源22。藉由來自直流電源22之直流電壓所產生的庫倫力等靜電力來吸附保持晶圓W於靜電夾具18。在靜電夾具18之周圍於晶座16上面係配置有用以提升蝕刻均勻性之聚焦環24。
晶座支撐台14之內部係例如於圓周上設置有冷媒室28。該冷媒室係可透過配管由設置於外部之未圖示的冷卻單元來循環供給有既定溫度之冷媒，例如冷卻水，並藉由冷媒之溫度來控制晶座上之晶圓W的處理溫度。進一步地，透過氣體供給線路32來將來自未圖示之導熱氣體供給機構的導熱氣體，例如He氣體供給至靜電夾具18之上面與晶圓W之內面之間。
為下部電極之晶座16上方係以對向於晶座16之方式來平行地設置有上部電極34。然後，上部電極34及下部電極(晶座16)之間的空間便會成為電漿生成空間。上部電極34係形成有對向於下部電極(晶座16)上之晶圓W而與電漿生成空間相接之面，亦即對向面。
上部電極34係透過絕緣性遮蔽構件42來被支撐於腔室10上部。上部電極34係由電極板36與裝卸自如地支撐電極板36之電極支撐體38所形成。電極板36係構成晶座16之對向面，並具有多數氣體孔37。電極板36較佳地係以焦耳熱較少之低電阻導電體或半導體來加以形成。電極支撐體38係由導電性材料，例如表面經陽極氧化處理之鋁所構成，並具有水冷構 造。電極支撐體38之內部係設置有氣體擴散室40，從該氣體擴散室40連通至氣體孔37之多數氣體流通孔41會延伸至下方。
電極支撐體38係形成有朝氣體擴散室40導入處理氣體之氣體導入口62，該氣體導入口62係連接有氣體供給管64，氣體供給管64係連接有處理氣體供給源66。從處理氣體供給源66輸出之蝕刻氣體會從氣體供給管64至氣體擴散室40，並透過氣體流通孔41及氣體孔37來噴淋狀地導入至電漿生成空間。亦即，上部電極34係具有用以供給處理氣體之噴淋頭的機能。
為下部電極之晶座16係透過匹配器87從第1高頻電源89施加有第1高頻(RF)電力。又，晶座16係透過匹配器88從第2高頻電源90施加有第2高頻電力。進一步地，上部電極34係透過匹配器225從第3高頻電源224施加有第3高頻電力。另外，本實施形態之蝕刻裝置較佳地，輸出電漿形成用高頻電力之高頻電源為第3高頻電源，較佳地，輸出離子吸引用之高頻電力的高頻電源為第1高頻電源及第2高頻電源。
可變直流電源50係透過該匹配器225來連接於上部電極34，並可藉由開啟．關閉開關52來開啟．關閉供電。可變直流電源50之極性及電流．電壓以及開啟．關閉開關52之開啟．關閉係以控制器51來加以控制。
腔室10底部係透過排氣管來連接有排氣裝置84。排氣裝置84係具有渦輪分子泵等真空泵，並可將腔室10內減壓至所欲真空度。又，腔室10之側壁係設置有晶圓W之搬出入口85，該搬出入口85係可藉由閘閥86來加以開閉。
相關構成之蝕刻裝置的各構成部係藉由控制部100來加以控制。控制部100係具有CPU101(Central Processing Unit)、ROM102(Read Only Memory)、RAM103(Random Access Memory)等。CPU101係依照儲存於ROM102等記憶區域的各種配方來實行蝕刻處理。配方係記憶有裝置針對程序條件之控制資訊之程序時間、處理室內溫度(上部電極溫度、處理室之側壁溫度、ESC溫度等)、壓力(氣體之排氣)、高頻電力或電壓、各種程序氣體流量、導熱氣體流量等。
另外，控制部100之機能可藉由使用軟體來動作而加以實現，亦可藉由使用硬體來動作而加以實現。
以上，已就本實施形態相關的蝕刻裝置之整體構成一範例來加以說明。在相關構成之蝕刻裝置中進行蝕刻處理時，首先，使閘閥86為開啟狀態，而透過搬出入口85來將為蝕刻對象之晶圓W搬入至腔室10內，並載置於晶座16上。將來自直流電源22之直流電壓施加至靜電夾具18之電極20，而將晶圓W靜電吸附於晶座16。
然後，蝕刻用之處理氣體係從處理氣體供給源66以既定之流量來朝氣體擴散室40供給，並透過氣體流通孔41及氣體孔37來朝腔室10內供給。又，腔室10內係藉由排氣裝置84來加以排氣，並將腔室10內之壓力控制為例如0.1~150Pa之範圍內的設定值。
如此一來，在將蝕刻氣體導入至腔室10內之狀態下，以既定功率來將電漿生成用高頻電力施加至上部電極34，並且以既定功率來將離子吸引用高頻施加至為下部電極之晶座16。藉此，便會從蝕刻氣體生成電漿，並藉由電漿來對晶圓W施予蝕刻處理。
[蝕刻方法]
接著，便就本實施形態相關之蝕刻方法來加以說明。另外，將使用本實施形態相關之蝕刻方法所蝕刻之蝕刻對象膜一範例顯示於圖2(a)。
(蝕刻對象膜)
蝕刻對象膜係在晶圓W以氮化鈦(TiN)膜110、氧化矽膜112、聚矽膜114、有機膜116、反射防止膜(Si-ARC)118之順序來加以形成。在反射防止膜118上則形成有經圖案化之遮罩PR。
氮化鈦膜110係藉由使用例如TiN靶材之濺鍍來沉積於晶圓W上。氧化矽膜112係藉由例如將四乙氧基矽烷(TEOS)作為原料之電漿CVD來沉積於氮化鈦膜110上。聚矽膜114係藉由電漿CVD來形成於氧化矽膜112上。有機膜116係藉由將有機材料作為主成分之旋塗(Spin-on)材料來形成於聚矽膜114上。
有機膜116上面係依序形成有反射防止膜118與光阻膜(未圖示)，藉由光微影技術使光阻膜圖案化，便可得到遮罩PR。遮罩PR可具有延伸於一方向之線狀圖案，亦可具有圓狀圖案。
另外，藉由本實施形態相關之蝕刻方法所蝕刻之對象膜並不限於上述所示之層積膜，亦可為含矽膜。作為含矽膜之一範例係有氧化矽、氮化矽、 聚矽、金屬矽化物及單晶矽等。又，在晶圓W上亦可包含有金屬導電性膜、絕緣膜、反射防止膜、擴散膜等其他材料膜。
[蝕刻方法]
本實施形態相關之蝕刻方法中，如圖3之流程圖所示般，係在進行蝕刻前進行遮罩PR之處理。亦即，供給溴化氫氣體(HBr)、氦氣(He)、氧氣(O2)、二氧化碳氣體(CO2)至腔室內。然後，藉由以高頻電力所生成之電漿，以既定時間(例如，5秒、7秒、10秒等)來處理遮罩PR(步驟S10)。藉此，來修整遮罩PR並去除阻劑現象之殘渣。藉此，便可藉由遮罩PR之處理，來將遮罩PR之錐形狀調整為垂直形狀。藉此，便可在接下來的蝕刻中，提升CD收縮值的縱橫比之控制性。
另外，溴化氫氣體(HBr)、氦氣(He)、氧氣(O2)、二氧化碳氣體(CO2)之混合氣體係處理氣體之一範例。處理氣體亦可不含有二氧化碳氣體(CO2)。又，處理氣體雖需要含有非活性氣體，但即便不為氦氣(He)，亦可為氬氣(Ar)等。亦即，處理氣體只要為含有含鹵素氣體、氫氣、非活性氣體、氧氣之氣體即可。
如圖2所示，在對經圖案化之遮罩PR施予上述遮罩處理後，便進行如圖2(b)~圖2(d)所示之蝕刻。接著，關於圖2(b)~圖2(d)所示之蝕刻，便回到圖3來加以說明。
供給第1蝕刻氣體，並蝕刻反射防止膜118(步驟S12)。將該圖2(b)所示之蝕刻反射防止膜118的工序稱為第1蝕刻。
接著，供給第2蝕刻氣體，並蝕刻有機膜116(步驟S14)。將該圖2(c)所示之蝕刻有機膜116的工序稱為第2蝕刻。
接著，供給第3蝕刻氣體，並蝕刻聚矽膜114之一部分(步驟S16)。將該圖2(d)所示之蝕刻聚矽膜114一部分的工序稱為第3蝕刻。
接著，在蝕刻殘留之聚矽膜114後(步驟S18)，實行灰化(步驟S20)，而結束本處理。將步驟S18之蝕刻工序稱為核心蝕刻。
上述第1~第3蝕刻中，係以在蝕刻中讓CD收縮，便會使得加工變得容易。於是，CD之收縮比較佳地係控制CD值之縱及橫的收縮比為1對1。本實施形態相關之蝕刻方法中，係在蝕刻前進行遮罩之處理，並藉此來調 整遮罩形狀。如此一來，藉由在蝕刻前進行調整遮罩形狀之遮罩處理，便會使得蝕刻中之CD收縮比改善變得容易。
[蝕刻結果]
(全蝕刻結果1：處理時間5秒)
以下，便就實行本實施形態相關的蝕刻方法之結果所得到的CD收縮比等，參照圖4~圖6來加以說明。圖4~圖6係從上方顯示自第1蝕刻至灰化為止的蝕刻後(以下，亦將自第1蝕刻至灰化為止之蝕刻工序稱為「全蝕刻」。)之CD狀態的圖式與顯示關於CD收縮比等數值。
<程序條件>
在此，程序條件係如下顯示。
(遮罩處理)
高頻(HF) 500W
高頻(LF) 75W
氣體 HBr/He/O2/CO2=40~70/140~220/10~30/20~50sccm
實行時間 5秒
(第1蝕刻)
高頻(HF) 500W
高頻(LF) 100W
氣體 CF4/CH4=160~240/5~20sccm
實行時間 45秒
(第2蝕刻)
高頻(HF) 200W
高頻(LF) 100W
氣體 HBr/He/O2/CO2=20~40/160~240/30~50/60~100sccm
實行時間 1分3秒
(第3蝕刻)
高頻(HF) 650W
高頻(LF) 100W
氣體 CF4=160~240sccm
實行時間 23秒
(第4蝕刻(核心蝕刻))
高頻(HF) 300W
高頻(LF) 90W
氣體 HBr/He/O2/=400~600/350~530/1~10sccm
實行時間 60秒
(灰化工序1)
高頻(HF) 600W
高頻(LF) 0W
氣體 CF4/H2=80~120/160~240sccm
實行時間 60秒
(灰化工序2)
高頻(HF) 600W
高頻(LF) 50W
氣體 O2=280~420sccm
實行時間 60秒
在以上述條件來進行5秒之遮罩處理後，進行全蝕刻之結果，如圖4所示，線圖案之CD偏差為14.3nm，橢圓孔圖案之CD偏差的長徑側(圖之橢圓的長徑側)為17.4nm，短徑側(圖之橢圓的短徑側)為14.0nm。在此，CD偏差係蝕刻前之CD初期值與蝕刻後CD值的差距。又，CD值係測量遮罩高度方向之中央線寬(線CD的情況)，長徑及短徑(孔CD的情況)。顯示孔CD(短徑)之狀態的圖式係讓顯示孔CD(長徑)之狀態的圖式旋轉90度之圖式。
其結果，如圖4所示，CD偏差(Max-Min)係3.4nm。CD偏差(Max-Min)係CD偏差之最大值與最小值的差距，且不僅顯示孔CD，亦顯示包含線CD之CD偏差的結果。在此，從孔CD之長徑的CD偏差減去孔CD之短徑的CD偏差之結果便顯示為CD偏差(Max-Min)之值。
CD收縮比，在孔CD之長徑的情況為1.22，在孔CD之短徑的情況為0.98。1.22係孔CD之長徑最大值與最小值之差距，0.98係孔CD之短徑最大值與最小值之差距。
考量上述結果。CD收縮比較佳地係盡可能地為接近1之數值。又，CD偏差(Max-Min)較佳地係盡可能小之數值。藉此，得知在蝕刻處理(包含CD之收縮處理)前，藉由進行5秒的調整遮罩形狀之遮罩處理，便可讓CD收縮比在孔CD之長徑及短徑中接近1，而改善CD收縮比。
(全蝕刻結果2：處理時間7秒)
接著，關於以與全蝕刻結果1相同之程序條件，將處理時間從5秒變更為7秒來進行遮罩處理後，實行全蝕刻之結果2，便參照圖5來加以說明。
如圖5所示，線圖案之CD偏差為10.4nm，孔圖案之CD偏差(長徑)為9.4nm，CD偏差(短徑)為11.3nm。CD偏差(Max-Min)係1.9nm。
又，CD收縮比，在孔CD之長徑的情況為0.9，孔CD之短徑的情況為1.08。藉此，得知藉由在全蝕刻處理(包含CD之收縮處理)前，進行7秒的調整遮罩形狀之遮罩處理，便可讓CD收縮比在孔CD之長徑及短徑中接近1，而改善CD收縮比。又，從結果2得知，藉由將遮罩處理時間從5秒→7秒，便會讓長徑之收縮比與短徑之收縮比產生逆轉。又，關於CD偏差(Max-Min)，亦得知藉由將遮罩處理時間從5秒→7秒，便會成為更小值而減少差異，以提高控制性。
(全蝕刻結果3：處理時間10秒)
接著，關於以與全蝕刻結果1相同之程序條件，將處理時間從7秒變更為10秒來進行遮罩處理後，實行全蝕刻之結果3，便參照圖6來加以說明。
如圖6所示，線圖案之CD偏差為7.3nm，孔圖案之CD偏差(長徑)為5.7nm，CD偏差(短徑)為8.6nm。CD偏差(Max-Min)係2.9nm。
又，CD收縮比，在孔CD之長徑的情況為0.79，孔CD之短徑的情況為1.18。從結果3得知，藉由將遮罩處理時間從7秒→10秒，便會讓CD收縮比在孔CD之長徑及短徑中的CD收縮比惡化。
由上述，為了改善CD收縮比，得知適當地控制遮罩處理時間是重要的。圖7係分別顯示關於線CD、孔CD(長徑)、孔CD(短徑)之相對遮罩處理時間之CD偏差。圖7(a)係顯示全蝕刻(第1~第3蝕刻)後之CD偏差值。藉此，得知會有依存於遮罩處理時間，而讓長徑之收縮比與短徑之收縮比 會產生逆轉的點。亦即，得知可依存於遮罩處理時間，而進行長徑之收縮比與短徑之收縮比的相對控制。
(第1蝕刻結果1：處理時間5秒)
接著，關於藉由與全蝕刻結果1所示之程序條件相同之遮罩處理及在第1蝕刻之程序條件下實行5秒之遮罩處理後，實行第1蝕刻的結果，便參照圖8來加以說明。
如圖8所示，線圖案之CD偏差為29.2nm，孔圖案之CD偏差(長徑)為30.8nm，CD偏差(短徑)為27.0nm。CD偏差(Max-Min)係3.8nm。
又，CD收縮比，在孔CD之長徑的情況為1.05，孔CD之短徑的情況為0.92。藉此，藉由在第1蝕刻處理(包含CD之收縮處理)前，進行5秒的調整遮罩形狀之遮罩處理，便會讓CD之收縮比在孔CD之長徑及短徑中接近1，而可見到第1蝕刻處理後因遮罩處理的CD收縮比的改善效果。
(第1蝕刻結果2：處理時間7秒)
接著，關於藉由與全蝕刻結果1(第1蝕刻結果1)相同之程序條件，將處理時間從7秒變更為10秒而進行遮罩處理後，實行第1蝕刻之結果2，便參照圖9來加以明。
如圖9所示，線圖案之CD偏差為21.6nm，孔圖案之CD偏差(長徑)為19.5nm，CD偏差(短徑)為21.2nm。CD偏差(Max-Min)係2.1nm。
又，CD收縮比，在孔CD之長徑的情況為0.90，孔CD之短徑的情況為0.98。藉此，得知藉由在第1蝕刻處理(包含CD之收縮處理)前，進行7秒的調整遮罩形狀之遮罩處理，便會讓CD收縮比在孔CD之長徑及短徑中接近1，而可見到第1蝕刻處理後的CD收縮比中的改善效果。又，從結果2得知，藉由將遮罩處理時間從5秒→7秒，便會讓長徑之收縮比與短徑之收縮比產生逆轉。
(第1蝕刻結果3：處理時間10秒)
接著，關於在進行10秒之遮罩處理後，以下述程序條件來實行第1蝕刻之結果3，便參照圖10來加以說明。
<程序條件>
程序條件顯示如下。由於遮罩處理之程序條件除了實行時間為10秒之外，均同於全蝕刻結果1(第1蝕刻結果1)所示之程序條件，故在此省略。
(第1蝕刻)
高頻(HF) 400W
高頻(LF) 100W
氣體 CF4/CH4/O2=120~200/5~20/1~10sccm
實行時間 45秒
關於將處理時間變更為10秒而實行遮罩處理後，以上述程序條件來實行第1蝕刻之結果3，便參照圖10來加以說明。
如圖10所示，線圖案之CD偏差為13.6nm，孔圖案之CD偏差(長徑)為9.8nm，CD偏差(短徑)為12.9nm。CD偏差(Max-Min)係3.8nm。
又，CD收縮比，在孔CD之長徑的情況為0.72，孔CD之短徑的情況為0.95。由結果3，在將遮罩處理時間從7秒變更為10秒，即便改變程序條件(RF、氣體種類)，亦為較遮罩處理時間為7秒之CD收縮值結果要差之結果。
由上述結果，得知與圖7(a)之全蝕刻(第1~第3蝕刻)後之CD偏差值同樣地，圖7(b)之第1蝕刻後的CD偏差值會有依存於遮罩處理時間，而讓長徑之收縮比與短徑之收縮比產生逆轉的點。亦即，已知即便在第1蝕刻後，仍可得到依存於遮罩處理時間，來進行長徑之收縮比與短徑之收縮比的相對控制之效果。
(遮罩處理結果1：處理時間5秒)
接著，關於藉由以全蝕刻結果1所示之遮罩處理的程序條件相同的條件來實行5秒的遮罩處理之結果1，便參照圖11來加以說明。
如圖11所示，線圖案之CD偏差為5.2nm，孔圖案之CD偏差(長徑)為8.1nm，CD偏差(短徑)為6.9nm。CD偏差(Max-Min)係2.9nm。
又，CD收縮比，在孔CD之長徑的情況為1.56，在孔CD之短徑的情況為1.32。
(遮罩處理結果2：處理時間7秒)
接著，關於藉由以全蝕刻結果1所示之遮罩處理的程序條件相同的條件來實行7秒的遮罩處理之結果2，便參照圖12來加以說明。
如圖12所示，線圖案之CD偏差為4.0nm，孔圖案之CD偏差(長徑)為4.1nm，CD偏差(短徑)為2.4nm。CD偏差(Max-Min)係1.7nm。
又，CD收縮比，在孔CD之長徑的情況為1.04，在孔CD之短徑的情況為0.60。藉此，得知以將遮罩處理時間從5秒→7秒，便會讓長徑之收縮比與短徑之收縮比之數值變小。
(遮罩處理結果3：處理時間20)
接著，藉由以與全蝕刻結果1所示之遮罩處理的程序條件相同之條件來實行20秒的遮罩處理之結果，則遮罩圖案便會消失。因此，遮罩處理之實行時間，較佳地係未達20秒。又，遮罩處理之實行時間在5秒以上的情況，則良好之遮罩圖案便不會消失，而可得到良好的CD收縮比。因此，遮罩處理之實行時間較佳地係5秒以上。
(第1蝕刻結果(氣體流量變更)：處理時間10秒)
接著，關於在10秒之遮罩處理後，以下述之程序條件來實行第1蝕刻的結果(氣體流量變更)，便參照圖13來加以說明。圖12所示之短徑對長徑的收縮比相較於圖11所示之短徑對長徑的收縮比，收縮比值會變小。因此，為了讓收縮比接近1，便在接下來的程序中，則增加第1蝕刻之蝕刻氣體所含有的甲烷氣體(CH4)之氣體流量，以增加第1蝕刻中之沉積物的量。
<程序條件>
程序條件顯示如下。由於遮罩處理之程序條件除了實行時間為10秒之外，皆同於全蝕刻結果1所示之程序條件，故在此省略。
(第1蝕刻)
高頻(HF) 500W
高頻(LF) 100W
氣體 CF4/CH4=160~240/10~20sccm
實行時間 45秒
其結果，如圖13所示，線圖案之CD偏差為15.6nm，孔圖案之CD偏差(長徑)為16.0nm，CD偏差(短徑)為16.6nm。CD偏差(Max-Min)係1.0nm。
又，CD收縮比，在孔CD之長徑的情況為1.02，在孔CD之短徑的情況為1.07。從該結果，得知當將遮罩處理時間為10秒，並讓第1蝕刻之蝕刻氣體所含有的CH4氣體的氣體流量增加，以增加第1蝕刻中之沉積物的量時，便會顯示CD收縮值之結果會接近1的良好結果。
另外，上述程序條件中，作為氣體種類雖僅記載有CF4氣體及CH4氣體，但只要為含有CF4及CH4之混合氣體即可。
(循序檢查結果)
接著，便依程序來檢驗遮罩處理→第1蝕刻→第2蝕刻→第3蝕刻之各程序。各步驟之程序條件係如全蝕刻結果1所示般。
圖14(a)係顯示CD收縮之累積值，圖14(b)係顯示CD收縮之各步驟中的數值。根據該結果，CD收縮值較高之步驟係第1蝕刻步驟及第3蝕刻步驟。又，已知相對於收縮方向在第1蝕刻步驟中為正側，亦即，CD值為收縮之方向(收縮方向)，在第3蝕刻步驟中則為負側，亦即，CD值為擴張之方向(調整方向)。
圖14(a)及圖14(b)所示之數值係將孔CD之長徑CD偏差值與短徑之CD偏差值之差距數值化者。藉此，第1及第3蝕刻步驟相較於其他步驟，所顯示長徑之CD偏差值與短徑之CD偏差值之差距的數值會較大。從而，得知長徑及短徑之CD變動差較大之步驟係第1及第3蝕刻步驟。考量其理由，便有在第1蝕刻步驟之情況，第1蝕刻時所供給的CH4氣體會關係到第1蝕刻中之沉積物的量，而多少對收縮比造成影響之可能性。
又，第3蝕刻步驟的情況，在蝕刻時形成於聚矽膜114之凹部會有讓收縮比朝惡化方向的影響之可能性。
進一步地，在第3蝕刻後之核心蝕刻步驟中，收縮比及長徑之CD偏差值與短徑之CD偏差值之差距的變動值則顯示與其他步驟完全相反之狀況。因此，已知第3蝕刻後之核心蝕刻步驟亦有可利用於CD收縮比之改善的可能性。
(氣體種類之變更)
接著，關於變更遮罩處理氣體之氣體種類的結果，便參照圖15~圖17來加以說明。
(遮罩處理：氣體種類1)
圖15中，係使用下述程序條件所示之處理氣體來進行蝕刻。
<程序條件>
高頻(HF) 300W
高頻(LF) 0W
氣體 H2/Ar=80~120/640~960sccm
實行時間 20秒
如圖15所示，線圖案之CD偏差為6.0nm，孔圖案之CD偏差(長徑)為10.4nm，CD偏差(短徑)為6.2nm。CD偏差(Max-Min)為4.4nm。
又，CD收縮比，在孔CD之長徑的情況為1.73，在孔CD之短徑的情況為1.02。由該結果得知，即便將遮罩處理時間為20秒，並使用氫氣(H2)及氬氣(Ar)之混合氣體為處理氣體，仍可良好地控制CD收縮值。
(遮罩處理：氣體種類2)
圖16中，係使用下述程序條件所示之處理氣體來進行蝕刻。
<程序條件>
高頻(HF) 800W
高頻(LF) 100W
氣體 H2/N2=160~240/80~120sccm
實行時間 5秒
如圖16所示，線圖案之CD偏差為8.7nm，孔圖案之CD偏差(長徑)為15.2nm，CD偏差(短徑)為8.0nm。CD偏差(Max-Min)為7.2nm。
又，CD收縮比，在孔CD之長徑的情況為1.75，在孔CD之短徑的情況為0.92。由該結果得知，即便使用氫氣(H2)及氮氣(N2)之混合氣體為處理氣體，仍可良好地控制CD收縮值。
另外，亦可取代氫氣及氬氣，或氫氣及氮氣，而供給由氫氣與氬氣，N2以外之非活性氣體所構成之處理氣體，以從該處理氣體所生成之電漿來處理遮罩PR。
(遮罩處理：氣體種類3)
圖17中，係使用下述條件所示之處理氣體來進行蝕刻。
高頻(HF) 500W
高頻(LF) 100W
氣體 CF4=100~160sccm
實行時間 5秒
如圖17所示，線圖案之CD偏差為13.8nm，孔圖案之CD偏差(長徑)為15.6nm，CD偏差(短徑)為12.5nm。CD偏差(Max-Min)為3.1nm。
又，CD收縮比，在孔CD之長徑的情況為1.13，在孔CD之短徑的情況為0.91。由該結果得知，即便使用四氟化碳氣體(CF4)為處理氣體，仍可良好地控制CD收縮值。
另外，亦可取代四氟化碳氣體，而供給由二氟甲烷氣體(CH2F2)所構成之處理氣體，以從該處理氣體所生成之電漿來處理遮罩PR。
根據上述所說明一實施形態相關之蝕刻方法，便可控制蝕刻圖案之CD收縮比。
以上，雖已藉由上述實施形態來說明蝕刻方法，但本發明並不被限定於上述實施形態，而可在本發明之範圍內進行各種變形及改良。又，亦可在不矛盾之範圍內將上述實施形態及變形例加以組合。
例如，上述實施形態之蝕刻方法中，雖將CD之縱對橫的收縮比控制為1對1，但CD收縮比的控制方法並不被限於此。例如，亦可僅控制CD之縱收縮比，亦可僅控制CD之橫收縮比。
作為在實行本發明相關之蝕刻方法的裝置中讓電漿產生之機構係可使用電容耦合型電漿(CCP：Capacitively Coupled Plasma)產生機構、感應耦合型電漿(ICP：Inductively Coupled Plasma)產生機構、螺旋波激發型電漿(HWP：Helicon Wave Plasma)產生機構、包含由幅線槽形天線所生成之微波電漿或SPA(Slot Plane Antenna)電漿之微波激發表面波電漿產生機構、電子迴旋共振電漿(ECR：Electron Cyclotron Resonance Plasma)產生機構、使用上述產生機構之遠距離電漿產生機構等。
本發明中被施予處理之基板並不限於上述實施形態之說明所使用的(半導體)晶圓，例如，亦可為平面顯示器(Flat Panel Display)用之大型基板、EL元件或太陽能電池用之基板。

Claims (8)

  1. 一種蝕刻方法，係將基板上之蝕刻對象膜蝕刻處理之方法，其係包含有供給含有含鹵素氣體、氫氣、非活性氣體與氧氣之處理氣體，而藉由從該處理氣體所生成之電漿來處理在蝕刻對象膜上形成圖案之遮罩；並藉由從蝕刻氣體所生成之電漿來蝕刻經該處理的蝕刻對象膜之步驟。
  2. 如申請專利範圍第1項之蝕刻方法，其中該處理氣體係含有二氧化碳氣體。
  3. 如申請專利範圍第1項之蝕刻方法，其中該處理時間係5秒以上，未達20秒。
  4. 如申請專利範圍第2項之蝕刻方法，其中該處理時間係5秒以上，未達20秒。
  5. 如申請專利範圍第1至4項中任一項之蝕刻方法，其中該蝕刻對象膜係含矽膜。
  6. 一種蝕刻方法，係將基板上之蝕刻對象膜蝕刻處理之方法，其係包含有供給由氫氣及非活性氣體所構成之處理氣體，而藉由從該處理氣體所生成之電漿，來處理在蝕刻對象膜上形成圖案之遮罩；並藉由從蝕刻氣體所生成之電漿來蝕刻經該處理的蝕刻對象膜之步驟。
  7. 一種蝕刻方法，係將基板上之蝕刻對象膜蝕刻處理之方法，其係供給含有四氟化碳(CF4)氣體或二氟甲烷(CH2F2)氣體之處理氣體，而藉由從該處理氣體所生成之電漿，來處理在蝕刻對象膜上形成圖案之遮罩；並藉由從該蝕刻氣體所生成之電漿來蝕刻經該處理的蝕刻對象膜之步驟。
  8. 一種蝕刻方法，係將基板上之蝕刻對象膜蝕刻處理之方法，其係供給由氫氣及氮氣所構成之處理氣體，而藉由從該處理氣體所生成之電漿，來處理在蝕刻對象膜上形成圖案之遮罩；並藉由從該蝕刻氣體所生成之電漿來蝕刻經該處理的蝕刻對象膜之步驟。
TW103142528A 2013-12-10 2014-12-08 Etching method TWI628713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013255349A JP6243722B2 (ja) 2013-12-10 2013-12-10 エッチング処理方法
JP2013-255349 2013-12-10

Publications (2)

Publication Number Publication Date
TW201530656A true TW201530656A (zh) 2015-08-01
TWI628713B TWI628713B (zh) 2018-07-01

Family

ID=53271893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142528A TWI628713B (zh) 2013-12-10 2014-12-08 Etching method

Country Status (5)

Country Link
US (1) US9543164B2 (zh)
JP (1) JP6243722B2 (zh)
KR (1) KR102304163B1 (zh)
CN (1) CN104701159B (zh)
TW (1) TWI628713B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009185A (ja) * 2017-06-21 2019-01-17 東京エレクトロン株式会社 プラズマ処理装置
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
JP6960351B2 (ja) * 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
JP7229750B2 (ja) 2018-12-14 2023-02-28 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US11495436B2 (en) * 2020-04-30 2022-11-08 Tokyo Electron Limited Systems and methods to control critical dimension (CD) shrink ratio through radio frequency (RF) pulsing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460436B2 (ja) * 1996-03-28 2003-10-27 ソニー株式会社 半導体装置の製造方法
US6583065B1 (en) 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
US6579809B1 (en) * 2002-05-16 2003-06-17 Advanced Micro Devices, Inc. In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
US7018928B2 (en) * 2003-09-04 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment method to reduce silicon erosion over HDI silicon regions
CN100365772C (zh) * 2004-06-16 2008-01-30 东京毅力科创株式会社 半导体装置的制造方法
US7449414B2 (en) * 2006-08-07 2008-11-11 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
JP5271267B2 (ja) * 2006-08-07 2013-08-21 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8298951B1 (en) * 2011-04-13 2012-10-30 Asm Japan K.K. Footing reduction using etch-selective layer
JP5934523B2 (ja) * 2012-03-02 2016-06-15 東京エレクトロン株式会社 半導体装置の製造方法及びコンピュータ記録媒体

Also Published As

Publication number Publication date
CN104701159A (zh) 2015-06-10
KR20150067738A (ko) 2015-06-18
TWI628713B (zh) 2018-07-01
JP6243722B2 (ja) 2017-12-06
US20150162202A1 (en) 2015-06-11
CN104701159B (zh) 2018-05-08
JP2015115410A (ja) 2015-06-22
KR102304163B1 (ko) 2021-09-17
US9543164B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
US9230819B2 (en) Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
TWI508164B (zh) Manufacturing method of semiconductor device
TWI628713B (zh) Etching method
TWI613728B (zh) 使用離子遮蔽件處理基材的方法及設備
TWI584374B (zh) Plasma etching method and plasma etching device
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
TW201351499A (zh) 半導體裝置之製造方法
TW201720952A (zh) 原子層次解析度與電漿處理控制的方法
JP2014096499A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TWI487023B (zh) Semiconductor manufacturing apparatus and semiconductor manufacturing method
TWI603396B (zh) Plasma etching method
TWI540638B (zh) 半導體裝置之製造方法
TW201403705A (zh) 半導體裝置之製造方法及電腦記錄媒體
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
TW201201276A (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
KR20160088855A (ko) 피에칭층을 에칭하는 방법
JP2011049360A (ja) プラズマエッチング方法
TW202226378A (zh) 選擇性各向異性金屬蝕刻
KR20150043978A (ko) 플라즈마 처리 방법
TW201707041A (zh) 蝕刻方法及蝕刻裝置
TWI588890B (zh) 電漿蝕刻方法及電漿蝕刻裝置
TWI602243B (zh) Etching method