CN1044948C - 用于制造半导体器件叠层电容器的方法 - Google Patents

用于制造半导体器件叠层电容器的方法 Download PDF

Info

Publication number
CN1044948C
CN1044948C CN95106001A CN95106001A CN1044948C CN 1044948 C CN1044948 C CN 1044948C CN 95106001 A CN95106001 A CN 95106001A CN 95106001 A CN95106001 A CN 95106001A CN 1044948 C CN1044948 C CN 1044948C
Authority
CN
China
Prior art keywords
film
oxide
polysilicon
polysilicon film
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95106001A
Other languages
English (en)
Other versions
CN1118935A (zh
Inventor
崔梁圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940014250A external-priority patent/KR0154152B1/ko
Priority claimed from KR1019940015010A external-priority patent/KR0147772B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1118935A publication Critical patent/CN1118935A/zh
Application granted granted Critical
Publication of CN1044948C publication Critical patent/CN1044948C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种制造可用于高集成化半导体器件如64兆级或以上的DRAM的叠层电容器的方法。通过使用选择性氧化膜只可能淀积在氧化膜上的特性和多晶硅膜优良台阶覆盖率特性，使得所制成的叠层电容器分别在其存储电极两端上具有右转90°U形和左转90°U形的翼形结构。这些翼形结构导致了存储电极表面积的增大。

Description

用于制造半导体器件叠层电容器的方法
本发明涉及一种用以制造半导体器件叠层电容器的方法，特别涉及一种用以通过用简单工艺步骤制造可用于高集成半导体器件的叠层电容器的方法。
通常，一高集成度的动态随机存取存储器(DRAM)(其是一种半导体存储器件)具有不可避免的单元面积的减小并由此限制了获得充足容量的缺陷。为了解决由这种不可避免地单元单位面积减小所产生的问题，以获得高集成化的集成半导体电路，已进行了各种尝试，研制出了成熟的工艺技术，并保证了器件的可靠性和器件单元的足够容量。
作为这种尝试的一部分，已提出了一种增加电容器有效面积的方法和一种使用高介电薄膜的方法。高介电薄膜的研制没有达到将高介电薄膜应用于半导体器件的水平。在这方面，正积极地进行着研究，以便获得所需水平的容量或使小面积更有效应用。
例如，已提出了三维结构的电容器，如针形结构、圆柱形结构和叠层结构。美国专利5,330,928揭示了一种制作叠层结构电容器的方法。然而，这种三维电容器结构需要使用较复杂的工艺步骤以获得容量的较大增加。另外，这种结构包含了电容器高度的增加，由此导致了在接下来的金属布线形成步骤中的半导体器件布局问题。
因此，本发明的目的就是提供一种制造叠层电容器的方法，它能够简化制造，同时增加电容器的容量，并使电容器的表面积达到最大而不增加电容器的高度。
按照本发明的一个方面，它提供了一种制造半导体器件的叠层电容器的方法，其包括下列步骤：在一衬底上形成用以平面化的第一氧化膜，在第一氧化膜上淀积第一氮化膜，然后在淀积第一氮化膜以后所获得的结构上形成电容器接触孔；在接触孔形成以后所获得的最后结构的整个露出表面上淀积掺杂的第一多晶硅膜，使得多晶硅膜填入接触孔，然后接着在第一多晶硅膜上淀积第二氮化膜和第二氧化膜；接下来，通过使用存储电极掩模的光刻工艺腐蚀第二氧化膜、第二氮化膜和第一多晶硅膜，由此形成了由腐蚀后所留薄膜构成的图形；在第二氧化膜上厚厚地生长选择性的第三氧化膜，其向下延伸超过第二氧化膜的侧面；在第三氧化膜生长之后所获得的最后结构的整个露出表面上淀积掺杂的第二多晶硅膜；使用均厚干腐蚀(blanket dry etch)来蚀刻第二多晶硅膜，由此分别在第一多晶硅膜和第二氮化膜图形的侧壁上形成第二多晶硅膜图形；去除第三氧化膜和第二氧化膜；去除第二氮化膜和第一氮化膜；并在由第一多晶硅膜图形和第二多晶硅膜图形构成的存储电极上形成介电薄膜，然后在介电薄膜上形成平板电极。
按照本发明的另一方面，它提供了一种制造半导体器件的叠层电容器的方法，其包括下列步骤：在一衬底上形成的用以平面化第一氧化膜，然后在第一氧化膜形成之后所获得的最后结构上形成电容器接触孔；在接触孔形成之后所获得的最后结构的整个露出表面上淀积掺杂的第一多晶硅膜，使得该第一多晶硅膜填入接触孔，然后在该第一多晶硅膜上淀积第二氧化膜；接下来通过使用存储电极掩模的光刻工艺腐蚀第二氧化膜和第一多晶硅膜，由此形成了由腐蚀后所留薄膜构成的图形；在腐蚀后露出的第一氧化膜的一部分上形成光刻胶膜，使得光刻胶膜延伸到第二氧化膜经选择的高度部分上；在光刻膜形成之后露出的第二氧化膜的一部分上生长选择性的第三氧化膜，其向下延伸超过第二氧化膜的侧面，然后除去残留的光刻胶膜；在去除了光刻胶膜后所获得最后结构的整个露出表面上淀积掺杂的第二多晶硅膜，然后使用干腐蚀来腐蚀第二多晶硅膜，由此分别在第一多晶硅膜和第二氧化膜的图形的侧壁上形成第二多晶硅膜图形；除去第三氧化膜和第二氧化膜，并同时在第一和第二多晶硅膜的图形下面形成凹形；并且在由第一和第二多晶硅膜的图形构成的存储电极上形成介电薄膜，然后在介电薄膜上形成平板电极。
参照下列附图对实施例的描述将使本发明的其它目的和各个方面更为清楚，其中：
图1至7是截面图，其分别示出了根据本发明的第一实施例的一种制造半导体器件叠层电容器的方法的各顺序步骤；和
图8至15是截面图，其分别示出了根据本发明第二实施例的一种制造半导体器件叠层电容器的方法的各顺序步骤。
图1至7是截面图，其分别示出了根据本发明的第一实施例的一种制造可用于DRAM的叠层电容器的方法的各顺序步骤。为便于图示说明，所示DRAM结构没有包含金属氧化物场效应晶体管(MOSFET)以及与此相连接的电容器，实际上，MOSFET是在设置于电容器下的衬底上形成的。
根据这种方法，在衬底上以通常方式形成一场氧化膜和MOSFET之后所获得结构上形成用以平面化的第一氧化膜1，如图1中所示；然后，在第一氧化膜1上淀积第一氮化膜2，以后，在相应于所形成电容器的存储电极将与衬底接触的区域上蚀刻第一氮化膜2和第一氧化膜1的各部分；通过该蚀刻步骤，形成接触孔；在所得结构的整个露出表面上，涂覆掺杂的第一多晶硅膜4；接下来，依次在第一多晶硅膜4上淀积第二氮化膜5和第二氧化膜6；通过使用电容器存储电极掩模的光刻工艺，顺序地蚀刻第二氧化膜6、第二氮化膜5和第一多晶硅膜4，以形成所需图形。第一氮化膜2适用于保证在下面的步骤时第三氧化膜的选择性生长，也就是说，第一氮化膜2用以防止第三氧化膜在第一氧化膜上的生长。第一氧化膜1是由硼磷硅酸盐玻璃(BPSG)膜组成的。
以后，在第二氧化膜6上生长选择性的氧化膜，由此形成了由参考数字7表示的第三氧化膜，如图2中所示；第三氧化膜7过度地生长，使得它向下延伸到第二氧化膜6的侧面以外，并由此覆盖了第二氮化膜5每个侧面的一部分。第三氧化膜7是由O3-四乙基原硅酸酯(TEOS)、硅酸磷玻璃(PSG)或TEOS制成。
然后，在包含有第三氧化膜7的所得结构的整个露出表面上，淀积掺杂的第二多晶硅膜8至所需厚度，如图3所示；第二多晶硅膜8显示出优良的台阶覆盖率，使得它可以以均匀的厚度淀积，甚至淀积在第三氧化膜7外伸部分下所限定的区域上。
下面，对第二多晶硅膜8进行均厚干腐蚀，由此形成在由第一多晶硅膜4和第二氮化膜5所构成结构的相对部位上的第二多晶硅膜8的图形8′，如图4所示；图形8′的一个具有右转90°U型，同时另一图形8′具有左转90°U形。
然后，将所得结构进行各向同性或各向异性腐蚀，以除去第三氧化膜7和第二氧化膜6，如图5中所示。
其后，将所得结构进行各向同性腐蚀，以去除第二氮化膜5和第一氮化膜2，如图6中所示。结果，获得存储电极20，它是由第一多晶硅膜4和在第一多晶硅膜4相对两端上的第二多晶硅膜图形8’构成的。
然后，在存储电极20上形成电容器介电薄膜9，如图7中所示，最后，在所得结构上淀积掺杂的多晶硅膜，由此形成电容器的平板电极10。
图8至16是截面图，它分别地示出了一种根据本发明第二实施例制造应用于DRAM的叠层电容器的方法的顺序步骤。为了便于说明，所示的DRAM结构没有包含MOSFET及与其相连接的电容器。实际上，MOSFET是在位于电容器下的衬底上形成的。
根据该方法，在以通常方式在衬底上形成的一场氧化膜和MOSFET(未示出)以后，在所获得的结构上形成用以平面化的第一氧化膜11，如图8中所示，然后，将第一氧化膜11在其对应于所形成电容器存储电极将与衬底接触的区域上进行腐蚀，通过该腐蚀步骤，形成接触孔；在所得结构的整个露出表面上，淀积一掺杂的第一多晶硅膜13，然后，在第一多晶硅膜13上淀积第二氧化膜14。其后，通过使用电容器存储电极掩模的光刻工艺，腐蚀第二氧化膜14和第一多晶硅膜13以形成所需图形。然后，在所得结构的整个露出表面上涂覆光刻胶膜15。
第一氧化膜11是由BPSG膜组成的。
其后，使用O2等离子体将光刻胶膜15均厚腐蚀到所需深度，使得只将其留至第二氧化膜14高度的一半，如图9中所示。
然后，在第二氧化膜14的露出部分上选择地生长一氧化膜，由此形成第三氧化膜16，如图10中所示，第三氧化膜16是由O3-TEOS,PSG或TEOS制成。
接下来，使用湿法腐蚀完全地除去所保留的光刻胶膜15，如图11所示。
然后，在包含有第三氧化膜16所得结构的整个露出表面上，淀积掺杂的第二多晶硅膜17至所需厚度，如图12中所示。由于多晶硅膜优良的台阶覆盖率，使第二多晶硅膜17能以均匀厚度淀积，甚至是在第三氧化膜16外伸部分下所限定的区域上。
此后，对第二多晶硅膜17进行均厚干腐蚀，由此在由第一多晶硅膜13和第二氧化膜14所构成结构的相对部位上，形成第二多晶硅膜17的图形17′，如图13中所示，其图形17′中的一个具有右转90°U型，同时另一图形17′具有左转90°U形，使电容器的有效面积达到最大。
然后，将所得结构进行各向同性腐蚀，如使用缓冲氧化腐蚀剂或HF溶液，由此除去第三氧化膜16和第二氧化膜14，如图14中所示，同时，将设置在第二多晶硅膜图形17′和第一多晶硅膜13下的第一氧化膜11腐蚀到所需深度，由此形成凹形。结果，获得存储电极22，它是由第一多晶硅膜13和在第一多晶硅膜13的相对两端上的第二多晶硅膜图形17′所构成。通过凹形，使存储电极22与常用存储电极相比具有增大的有效表面积。
然后，在存储电极22上形成电容器介电薄膜18，如图15中所示，最后，在所得结构上淀积掺杂的多晶硅膜，由此形成电容器的平板电极19。
通过上述描述可以清楚地看到，本发明使用了一种相对简单的制造方法获得了存储电极有效表面积的增加，其步骤包括使用存储电极掩模而在氧化膜构成图形的露出表面上生长选择性的氧化膜，由此形成了凹形结构，在包含凹形结构的所得结构上淀积显示出优良台阶覆盖率的多晶硅膜，并使用均厚干腐蚀而形成多晶硅膜图形，该图形构成了所形成电容器存储电极的侧壁，以便增加电容器的有效表面积。
虽然为了说明目的已公开了本发明的优选实施例，但是本技术领域的普通专业人员将会理解，各种改型、附加和替换均是可能的，但其均不会脱离所附权利要求所公开的本发明的范围和精神。

Claims (6)

1．一种用以制造半导体器件叠层电容器的方法，它包括下列步骤：
在一衬底上形成用以平面化的第一氧化膜，在第一氧化膜上淀积第一氮化膜；然后在淀积第一氮化膜以后所获得的结构上形成电容器接触孔；
在接触孔形成以后所获得的最后结构的整个露出表面上淀积掺杂的第一多晶硅膜，使得多晶硅膜填入接触孔，然后在第一多晶硅膜上淀积第二氮化膜和第二氧化膜；
其后，通过使用存储电极掩模的光刻工艺，腐蚀第二氧化膜，第二氮化膜和第一多晶硅膜，由此形成了由腐蚀后所留薄膜构成的图形；
在第二氧化膜上厚厚地生长第三氧化膜，其向下延伸超过所述第二氧化膜的侧面；
在第三氧化膜生长以后所获得结构的整个露出表面上淀积掺杂的第二多晶硅膜；
使用均厚干腐蚀来蚀刻第二多晶硅膜，由此在第一多晶硅膜和第二氮化膜图形侧壁上分别形成第二多晶硅膜图形；
去除第三氧化膜和第二氧化膜；
去除第二氮化膜和第一氮化膜；并且
在由第一多晶硅膜图形和第二多晶硅膜图形所构成的存储电极上形成介电薄膜，然后在介电薄膜上形成平板电极。
2．按照权利要求1的方法，其中第三氧化膜是由O3-四乙基原硅酸酯膜、硅酸磷玻璃膜或四乙基原硅酸酯膜组成。
3．一种用于制造半导体器件叠层电容器的方法，它包括下列步骤：
在一衬底上形成用以平面化的第一氧化膜，然后在形成第一氧化膜以后所获得的最后结构上形成电容器接触孔；
在接触孔形成后所获得的最后结构的整个露出表面上淀积掺杂的第一多晶硅膜，使得第一多晶硅膜填入接触孔，然后在第一多晶硅膜上淀积第二氧化膜；
其后，通过使用存储电极掩模的光刻工艺腐蚀第二氧化膜和第一多晶硅膜，由此形成由腐蚀后所留薄膜构成的图形；
在腐蚀后露出的第一氧化膜的一部分上形成光刻胶膜，使得光刻胶膜延伸至第二氧化膜的一个经选择的高度部分上；
在光刻胶膜形成后露出的第二氧化膜的一部分上生长选择性的第三氧化膜，其向下延伸超过第二氧化膜的侧面，然后除去所残留的光刻胶膜；
在光刻胶膜除去以后所获得的结构的整个露出表面上淀积掺杂的第二多晶硅膜，然后使用干腐蚀来腐蚀第二多晶硅膜，由此分别在第一多晶硅膜和第二氧化膜图形的侧壁上形成第二多晶硅膜图形；
除去第三氧化膜和第二氧化膜，并同时在第一和第二多晶硅膜图形下形成凹形；并且
在由第一和第二多晶硅膜图形构成的存储电极上形成介电薄膜，然后在介电薄膜上形成平板电极。
4．按照权利要求3的方法，其中第三氧化膜是由O3-四乙基原硅酸酯膜、硅酸磷玻璃膜或四乙基原硅酸酯膜。
5．按照权利要求3的方法，其中形成光刻胶膜的步骤包括下列步骤：
在腐蚀第二氧化膜和第一多晶硅膜以后所获得的最后结构的整个露出表面上涂覆光刻胶膜；并且
均厚腐蚀光刻胶膜至所选择的深度，使得光刻胶膜留至第二氧化膜所选择的高度部分。
6．按照权利要求3的方法，其中除去第三氧化膜和第二氧化膜并同时形成凹形的步骤是使用缓冲氧化腐蚀剂或HF溶液来完成的。
CN95106001A 1994-06-22 1995-05-26 用于制造半导体器件叠层电容器的方法 Expired - Fee Related CN1044948C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR94-14250 1994-06-22
KR9414250 1994-06-22
KR1019940014250A KR0154152B1 (ko) 1994-06-22 1994-06-22 반도체소자의 스택 캐패시터 제조방법
KR1019940015010A KR0147772B1 (ko) 1994-06-28 1994-06-28 반도체장치의 캐패시터 제조방법
KR94-15010 1994-06-28
KR9415010 1994-06-28

Publications (2)

Publication Number Publication Date
CN1118935A CN1118935A (zh) 1996-03-20
CN1044948C true CN1044948C (zh) 1999-09-01

Family

ID=26630455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95106001A Expired - Fee Related CN1044948C (zh) 1994-06-22 1995-05-26 用于制造半导体器件叠层电容器的方法

Country Status (5)

Country Link
US (1) US5510289A (zh)
JP (1) JP2622243B2 (zh)
CN (1) CN1044948C (zh)
DE (1) DE19522370C2 (zh)
GB (1) GB2291738B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810664A3 (en) * 1996-05-31 1999-08-18 Texas Instruments Incorporated DRAM cell and method of its manufacture
KR100219483B1 (ko) * 1996-06-03 1999-09-01 윤종용 반도체 장치의 커패시터 제조방법
US5677221A (en) * 1996-06-19 1997-10-14 Vanguard International Semiconductor Corp. Method of manufacture DRAM capacitor with reduced layout area
KR100235938B1 (ko) 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
GB2321779A (en) * 1996-08-16 1998-08-05 United Microelectronics Corp Semiconductor memory device having a capacitor
KR100236069B1 (ko) * 1996-12-26 1999-12-15 김영환 캐패시터 및 그 제조방법
KR100253086B1 (ko) * 1997-07-25 2000-04-15 윤종용 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법
KR100252055B1 (ko) * 1997-12-11 2000-04-15 윤종용 커패시터를 포함하는 반도체장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
EP0682372A1 (en) * 1994-05-13 1995-11-15 Samsung Electronics Co., Ltd. DRAM device with upper and lower capacitor and production method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
JP2886280B2 (ja) * 1990-06-29 1999-04-26 宮城沖電気株式会社 半導体記憶装置の製造方法
KR920017248A (ko) * 1991-02-18 1992-09-26 문정환 반도체 메모리 소자의 커패시터 제조방법
JPH05183121A (ja) * 1991-04-01 1993-07-23 Fujitsu Ltd 半導体装置とその製造方法
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US5330928A (en) * 1992-09-28 1994-07-19 Industrial Technology Research Institute Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
KR940022841A (ko) * 1993-03-22 1994-10-21 김광호 반도체장치의 커패시터 및 그 제조방법
US5449635A (en) * 1993-12-28 1995-09-12 Goldstar Electron Co., Ltd. Method of fabricating a semiconductor memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
EP0682372A1 (en) * 1994-05-13 1995-11-15 Samsung Electronics Co., Ltd. DRAM device with upper and lower capacitor and production method

Also Published As

Publication number Publication date
JP2622243B2 (ja) 1997-06-18
GB2291738B (en) 1998-04-29
CN1118935A (zh) 1996-03-20
JPH0832034A (ja) 1996-02-02
US5510289A (en) 1996-04-23
DE19522370A1 (de) 1996-01-04
DE19522370C2 (de) 1996-09-26
GB9512769D0 (en) 1995-08-23
GB2291738A (en) 1996-01-31

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
US7179706B2 (en) Permeable capacitor electrode
US6037216A (en) Method for simultaneously fabricating capacitor structures, for giga-bit DRAM cells, and peripheral interconnect structures, using a dual damascene process
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
US6303434B1 (en) Method of forming an electrically conductive structure such as a capacitor
CN1044948C (zh) 用于制造半导体器件叠层电容器的方法
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
US6066541A (en) Method for fabricating a cylindrical capacitor
US6924524B2 (en) Integrated circuit memory devices
CN1237782A (zh) 用于制造半导体器件的触点的方法
CN1122956A (zh) 制造半导体器件电容的方法
KR100356826B1 (ko) 반도체장치 및 그의 제조방법
US20020102807A1 (en) Method for forming storage node electrode of semiconductor device
US6333219B1 (en) Method for forming a polysilicon node in a semiconductor device
US20010036730A1 (en) Method for fabricating a dram cell capacitor
JP3435849B2 (ja) 半導体装置の製造方法
US7582524B2 (en) Method for preparing a memory structure
US6033966A (en) Method for making an 8-shaped storage node DRAM cell
CN1236993A (zh) 动态随机存取存储器单元电容器及其制造方法
US6133085A (en) Method for making a DRAM capacitor using a rotated photolithography mask
US6297121B1 (en) Fabrication method for capacitors in integrated circuits with a self-aligned contact structure
US5658817A (en) Method for fabricating stacked capacitors of semiconductor device
KR100390733B1 (ko) 플레이트 퓨즈를 구비하는 반도체 메모리장치의 제조방법
GB2297648A (en) Capacitors for semiconductor memory cells
KR100240588B1 (ko) 반도체 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee