CN1236993A - 动态随机存取存储器单元电容器及其制造方法 - Google Patents

Abstract

公开了一种显著增加了表面积的双柱型层叠电容器以及其工艺简单的制造方法。双柱型层叠电容器包括:形成在半导体衬底上并电连接到所述半导体衬底上的源/漏区的存储接触焊盘;包括所述存储接触焊盘的所述半导体衬底上的绝缘层;具有第一和第二导电柱的所述电容器的存储电极,所述第一和第二导电柱互相隔开并通过形成在所述绝缘层上的导电层图形互相电连接,所述第一导电柱穿过所述绝缘层并与所述存储接触焊盘电连接。

Description

动态随机存取存储器单元电容器及其制造方法

本发明涉及半导体器件，特别涉及表面积增加的动态随机存取存储器(DRAM)单元电容器及其制造方法。

在小的面积内获得足够的电荷存储电容值是超大规模集成电路(ULSI)DRAM技术中最具挑战性的设计问题之一。为了提高DRAM的密度，每个存储单元的电荷存储器件必须在结构上与越来越小的面积相适应。由减小存储单元面积导致的单元电容值的减小是对DRAM中增加封装密度的一个严重障碍。因此，必须解决单元电容值减小的问题，以在半导体存储器件中达到更高的封装密度。

为了使将这种电容器的电容量保持在可接收的值，建议采用具有三维结构的层叠电容器。所述层叠电容器包括，例如，圆柱形的和简单的盒型构成的电容器。由于内外表面都可作为有效的电容器面积，由此圆柱形结构尤其适合作为三维层叠电容器。最近，开发出了一些新技术，通过蚀刻或控制多晶硅的成核和生长条件，改变多晶硅存储电极自身的表面形态来增加有效表面积。可在存储电极上淀积半球形晶粒(HSG)多晶硅层，以增加表面积和电容值。

但是，光刻工艺的局限使在超大规模集成电路的应用中构图这种圆柱形电容器很困难，并且HSG硅的形成可能导致相邻存储电极之间的短路并需要复杂的工艺。另一方面，简单的盒型结构的电容器具有不能提供足够的电容值的缺点。

因此，强烈的需求能提供具有非常大的存储电极表面积的电容器工艺，具有高电容值，同时使工艺复杂性最小化。

鉴于上述问题形成本发明，本发明的目的是提供一种具有显著增加表面积的电容器及其工艺简单的制造方法。为达到此目的，本发明提供双柱型电容器，其中一个多晶硅导电柱通过由多晶硅的导电层图形(即连接桥)电连接到另一个多晶硅导电柱上。其中一个导电柱穿过多晶硅图形和绝缘层，到达底层的接触焊盘(或扩散层)。在形成其中一个具有接触焊盘的导电柱之后和在形成另一个导电柱之前形成连接桥。通过使用多晶硅导电侧壁间隔层以自对准方法形成与接触焊盘(或扩散层)接触的导电柱。简单地说，在绝缘层形成第一开口，随后在其内形成侧壁间隔层。之后，使用间隔层作为掩模，在底层的另一个绝缘层内形成到接触焊盘的第二开口。在第一和第二开口内淀积作为存储电极的导电层，形成第一导电柱。因此，第一开口和第二开口之间及对应的存储接触孔和存储电极之间不可能未对准。

为了获得这些及其它优点并根据本发明的目的，制造双柱型电容器的方法包括：在半导体衬底上形成器件隔离层以限定有源和无源区。在半导体衬底上和其内形成栅电极和源/漏区。在整个半导体衬底上形成第一氧化层。通过适当的方法在氧化层内形成到源/漏区的存储接触焊盘。在第一氧化层和连接焊盘上形成第二氧化层。在第二氧化层上形成位线。随后在第二氧化层和位线上形成第三氧化层和氮化硅层。

在氮化硅层上淀积第一多晶硅层，用做两个导电柱的连接桥。然后构图第一多晶硅层形成对本发明来说新的第一多晶硅图形，所述第一多晶硅图形覆盖接触焊盘并沿接触焊盘的侧面方向延伸。在氮化硅层和多晶硅图形之上形成称作牺牲氧化层的第四氧化层。牺牲氧化层的厚度决定于存储电极的高度，因此其厚度根据需要的电容值变化。优选厚度大约从8,000到11,000。相对于第四氧化层具有腐蚀选择性的材料层淀积在其上，用作随后腐蚀第四氧化层的腐蚀掩模。例如多晶硅层可以用作这种材料层。

将第一光刻胶层涂敷在多晶硅的材料层上并构图形成与多晶硅图形一个端部对准的开口部分。使用构图的第一光刻胶层，腐蚀材料层、第四氧化层、多晶硅图形和氮化硅层，形成到达第三氧化层的具有基本垂直侧壁的第一开口。必须注意到，部分多晶硅层图形被掩埋在第四氧化层中并与第一开口的侧壁对准并位于氮化硅层上。去掉第一构图的光刻胶层后，在第一开口内形成厚度大约为250的导电的多晶硅侧壁间隔层。使用多晶硅材料层和多晶硅侧壁间隔层作为腐蚀掩模，将第三和第二氧化层腐蚀到达接触焊盘，由此形成第二开口。由于这些侧壁间隔层，第二开口与第一开口自对准。存储电极材料，即，多晶硅层是淀积在第一和第二开口中和多晶硅材料层上的，然后并平面化到第四氧化层，由此形成用于双柱型存储电极的第一多晶硅导电柱。

将第二光刻胶层涂敷在第四氧化层上并构图，形成与多晶硅图形和部分氮化硅层对准的开口部分。使用构图的第二光刻胶层，将第四氧化层腐蚀到多晶硅图形和氮化硅层，从而形成第三开口。这里，部分多晶硅图形被掩埋在第四氧化层中，并与第一导电柱的侧壁对准。所述第三开口与第一导电柱间隔大约100nm并通过掩埋在第四氧化层中的余下的多晶硅图形电连接第一导电柱。即，余下的多晶硅图形从第一导电柱的侧壁伸入到第三开口中。去掉已构图的第二光刻胶后，将用作存储电极的导电材料，即，多晶硅淀积在第三开口内，形成用于双柱型存储电极的第二导电柱。由上述说明可知，第二导电柱通过位于底部的余下的多晶硅图形连接到第一导电柱。因此，完全形成了双柱型电容器。第二导电柱的数量可以增加从而进一步增加表面积。随后，在存储电极上面形成电介质膜和上部电极，从而形成电容器。

所述电容器具有如下优点：通过形成附加的存储电极(第二导电柱)并通过连接桥(多晶硅图形)与主存储电极相连而增加表面积。另外，主存储电极(第一导电柱)利用多晶硅侧壁间隔层以自对准方法形成，并且主存储电极的工艺步骤可以被简化。

通过参考附图可以理解本发明，对于本领域的技术人员来说，本发明的目的将变得显然。

图1A到图1G示出了在制造的选择阶段，根据本发明的一个实施例沿DRAM单元电容器位线方向截取的剖面图；

图2A到图2G示出了在制造的选择阶段，根据本发明的一个实施例沿DRAM单元电容字线方向截取的剖面图；

图3为根据本发明的一个实施例形成多晶硅图形后DRAM单元电容器的顶视平面图；

图4为根据本发明的一个实施例形成第一开口后DRAM单元电容的顶视平面图；

图5为根据本发明的一个实施例在第一开口中形成侧壁多晶硅间隔层然后形成第二开口后DRAM单元电容器的顶视平面图；

图6为根据本发明的一个实施例形成第二导电柱后DRAM单元电容器的顶视平面图；并且

图7示意性的示出了根据本发明的一个实施例得到的双柱型存储电极结构。

现在参考附图说明本发明的优选实施例。本发明涉及DRAM单元电容器及其制造方法。为了更好的理解本发明下面简要介绍目前在实际制造DRAM单元中实施的形成场氧化层和场效应晶体管结构的工艺。图1A到图1G示出了在制造的选择阶段，根据本发明的一个实施例的DRAM单元电容沿位线方向截取的剖面图，而图2A到图2G示出了在制造的选择阶段，根据本发明的一个实施例沿DRAM单元电容器沿字线方向截取的剖面图。在图2A到图2G中，与图1A到图1G中功能相同的部分用相同的参考数字表示，为了更好的理解本发明，将同时参考图1和图2来介绍本发明的优选实施例。

现在参考图1A和图2A，器件隔离层12，即场氧化层，形成在半导体衬底10的预定区域，以确定衬底上的有源区11和无源区。由常规技术例如浅沟槽隔离形成器件隔离层12。也可以使用局部硅氧化。多个具有保护绝缘层(即，硬掩模和侧壁间隔层)的栅电极14使用常规的光刻和腐蚀工艺形成在半导体基片10上。多个源/漏区(未示出)对准栅电极14的侧缘用常规的离子注入工艺形成在半导体基片10中。第一氧化层15形成在包括栅电极14的整个半导体基片10上。多个存储接触焊盘16用适当的方法形成在第一氧化层15内接触到源/漏区。第二氧化层18形成在第一氧化层15和接触焊盘16上。多个位线19形成在第二氧化层18上。第三氧化层20形成在第二氧化层18和位线19上。相对于第三氧化层20具有腐蚀选择性的层22，例如氮化硅层22形成在第三氧化层20上。所述氮化硅层22作为随后腐蚀第四氧化层的腐蚀停止层，也可不必形成。

下一步骤对本发明很关键。第一多晶硅层24淀积在氮化硅层22上用做与连接桥24a一起形成存储电极46的图1G的两个导电柱38和44之间的电连接桥24a。形成第一多晶硅层24，其厚度大约为550到1,000。

参考图1B和图2B，将第一光刻胶层涂敷在第一多晶硅层24上并构成图形26。利用该构图的第一光刻胶层26，将第一多晶硅层24腐蚀到氮化硅层22形成对本发明来说新的多个多晶硅图形(连接桥)。例如形成多晶硅图形24a覆盖接触焊盘16并在接触焊盘16的横向内延伸。参考图3作详细说明，该图显示了形成多晶硅图形24a后DRAM单元电容的顶视平面图。图3中，多晶硅图形24a按预定的图形形成在氮化硅层22上。形成的多晶硅图形24a与有源区11的一部分重叠，更具体地，对准作为存储电极的接触焊盘16并同时将接触焊盘16设置在多晶硅图形24a的一端的下面。多晶硅图形24a具有重叠(eclipse)形或矩形，并且多晶硅图形24a长的方向(“a”)大约350nm，其短的方向(“c”)大约150nm。沿位线方向的相邻多晶硅图形之间的距离(“b”)大约250nm，沿字线方向的相邻多晶硅图形之间的距离(“d”)大约150nm。

现在参考图1C和图2C，去掉构图的第一光刻胶层26后，第四氧化层28，也称作牺牲氧化层，形成在氮化硅层22和多晶硅图形24a上。该牺牲氧化层28的厚度决定于存储电极的高度，因此其厚度根据所需电容值而变化。在本实施例中，形成的牺牲氧化层28厚度约为8,000到11,000。将相对于第四氧化层28具有腐蚀选择性的材料层30淀积在第四氧化层28上，作为随后腐蚀第四氧化层28的腐蚀掩模。例如多晶硅层可以作为所述材料层，其厚度大约为1,500到2,000。

将第二光刻胶层涂敷在材料层30上并构成图形31，以形成与多晶硅图形24a一端对准的开口部分，该多晶硅图形24a一端与接触焊盘16对准。利用该第二已构图的光刻胶层31，腐蚀材料层30、第四氧化层28、多晶硅图形24a和氮化硅层22以形成多个第一开口。例如，形成的第一开口32具有基本垂直的侧壁并到达第三氧化层20。必须注意，部分多晶硅图形24a被掩埋在第四氧化层28中并与第一开口32的一个侧壁对准且在氮化硅层22上。形成的第一开口32的开口尺寸(“e”)大约为150nm。图4为形成第一开口32后DRAM单元电容器的顶视平面图。参考图4，第一开口32对准接触焊盘16上的多晶硅图形24a的一端。

去掉构图的第二光刻胶层31后，如图1E和图2E所示由多晶硅在第一开口32中形成导电侧壁间隔层34，其厚度大约为250。使用多晶硅材料层30和多晶硅侧壁间隔层34作为腐蚀掩模，腐蚀第三和第二氧化层20和18到达接触焊盘16，从而形成多个第二开口。例如形成的第二开口36的开口尺寸大约为100nm。由于侧壁间隔层34，第二开口36与第一开口32自对准。在这里，第二开口36对应于常规简单盒型电容器的存储电极的接触孔。因此，可以避免在现有技术中遇到的存储接触孔与存储电极之间的错位。图5是在第一开口32中形成侧壁多晶硅间隔层34并形成第二开口36后的DRAM单元电容器的顶视平面图。可以看出，第二开口36比第一开口32小了侧壁多晶硅间隔层34的厚度。

参考图1F和图2F，将用于存储电极的导电材料例如多晶硅淀积在第一和第二开口32和36中及多晶硅材料层30上。在多晶硅和多晶硅材料层30上进行平面化腐蚀到达第四氧化层28，形成多个用于存储电极的第一导电柱。例如，第一导电柱38形成在接触焊盘16上。平面化腐蚀可以是CMP(化学机械抛光)或深腐蚀技术。如上所述，多晶硅图形24a电连接到第一导电柱38的一侧缘并伸出氮化硅层22。

下一步形成第二导电柱。要求第二导电柱通过由第一导电柱38的侧面伸出的多晶硅图形24a与第一导电柱38连接。要达到此目的，将第二光刻胶层涂敷到第四氧化层28上并构成图形40，以形成对准多晶硅图形24a的另一端部和氮化硅层22的开口部分。利用所述构图的第三光刻胶层40，腐蚀第四氧化层28形成多个第三开口。例如第三开口42形成到多晶硅图形24a的另一端部和氮化硅层22上。因此，多晶硅图形24a和氮化硅层22起到了停止层的作用。在没有形成氮化硅层22的情况下，采用定时腐蚀的方法进行腐蚀第四氧化层28。在该实施例中，第三开口42的开口尺寸(“h”)大约为200nm并与第一导电柱32相距大约100nm(“g”)。

去掉构图的第三光刻胶层40后，将作为存储电极的导电材料，即多晶硅淀积在第三开口中和第四氧化层28上。对多晶硅上进行平面化腐蚀到达第四氧化层28并由此形成作为存储电极的多个第二导电柱。例如形成的第二导电柱44通过多晶硅图形24a与第一导电柱38电连接。之后，用湿腐蚀剂去掉第四氧化层28从而形成多个双柱型存储电极46，每个电极对包括第一导电柱38、第二导电柱44和多晶硅图形24a，如图1G和图2G所示。第二导电柱44的数量可以增加，从而进一步增加表面积。

图6为形成第二导电柱44后的DRAM单元电容器的顶视平面图。参考图6，双柱型存储电极包括与存储接触焊盘(未示出)接触的第一导电柱38、第二导电柱44和连接前两者的多晶硅图形24a。沿位线方向测量相邻的存储电极之间的距离(“i”)大约为150nm。沿字线方向测量相邻的存储电极之间的距离大约为150nm。

随后，在存储电极46上形成介质膜(未示出)和上电极(未示出)，从而形成双柱型电容器。因此，形成的电容器具有如下优点：通过形成额外的存储电极(第二导电柱)并通过连接桥(多晶硅图形)与主存储电极相连从而增加了表面积。另外，利用多晶硅侧壁间隔层采用自对准的方式形成主存储电极(第一导电柱)，简化了主存储电极的工艺步骤。根据本发明，由于大大的增加了电容器的表面积，可使用Ta2O5作为介质膜得到所需的电容量，而不需要用要求高温形成的并产生不希望应力的例如BST的铁电介质材料。

图7示意性的示出了根据本发明的两个相邻的双柱型存储电极结构。双柱型存储电极结构可参考图1G和图7。双柱型存储电极46包括第一导电柱38、第二导电柱44和多晶硅图形24a。第一和第二导电柱38和44通过多晶硅图形24a互相电连接。第一导电柱38穿过多晶硅图形24a的一端并到达与源/漏区接触的存储接触焊盘16。第二导电柱44与多晶硅图形24a的另一端接触。在多晶硅图形24a以下的第一导电柱尺寸小于在多晶硅图形24a以上的尺寸。对于本领域的技术人员来说，由于第二导电柱44和多晶硅图形24a的尺寸，可以增加第二导电柱44的数量。第一导电柱38的上部尺寸大约为150nm，其下部尺寸大约为100nm。第二导电柱44的尺寸大约为200nm。相邻存储电极之间的距离大约为150nm，第一和第二导电柱之间的距离大约为100nm。

现在已结合本发明的优选实施例详细的图示和说明了本发明，本领域的技术人员可以理解不背离本发明的精神和范围可以在形式和细节上进行很多变化。

Claims (14)

1．一种制造DRAM单元电容器的方法，包括以下各步骤：

提供具有栅电极及与所述栅电极的侧面对准的一对源/漏区的半导体衬底；

形成到所述源/漏区上一对存储接触焊盘；

在所述半导体衬底上形成第一绝缘层；

在所述在第一绝缘层上形成导电层图形，所述导电层图形覆盖所述存储接触焊盘中的一个并在所述存储接触焊盘中的一个的横向内延伸，所述导电图形具有两个相对端；

随后在包括所述导电层图形的所述第一绝缘层上形成第二绝缘层和第一材料层，所述第一材料层相对于所述第二绝缘层具有选择腐蚀性；

随后用第一次光刻腐蚀所述第一材料层、所述第二绝缘层和所述导电层图形，在所述存储接触焊盘中的一个上的所述第一绝缘层上形成第一开口，所述第一开口穿过所述导电图形的一端；

在所述第一开口中形成导电侧壁间隔层；

利用所述导电侧壁间隔层和所述第一材料层作为掩膜并腐蚀所述第一绝缘层到达所述存储接触焊盘中的一个上，形成第二开口；

在所述第一和第二开口中和所述第一材料层上淀积导电材料，然后平面化到所述第二绝缘层，以形成第一导电柱；

使用第二次光刻腐蚀所述第二绝缘层直到露出所述第一绝缘层及所述导电层图形的另一端，形成与所述第一开口间隔开的第三开口；并且

用与所述第一导电柱相同的材料填充所述第三开口以形成第二导电柱，所述第二导电柱通过所述导电层图形连接到所述第一导电柱，

其中所述第一导电柱、所述第二导电柱和所述导电层图形构成了所述DRAM单元电容器的存储电极。

2．根据权利要求1的方法，其中所述导电层图形用与所述第一导电柱相同的材料制成。

3．根据权利要求1的方法，其中所述第二绝缘层的厚度至少与所述存储电极的厚度相同。

4．根据权利要求1的方法，其中所述第二绝缘层包括氧化层，所述第一材料层包括多晶硅层。

5．根据权利要求1的方法，其中所述导电层图形的厚度大约为550到1,000，所述第二绝缘层的厚度大约为8,000到11,000，所述第一材料层的厚度大约为1,500到2,000。

6．根据权利要求1的方法，其中所述侧壁间隔层用与所述第一柱相同的材料制成。

7．根据权利要求1的方法，其中通过CMP或深腐蚀进行所述平面化。

8．根据权利要求1的方法，其中所述第一开口的直径大约为150nm，所述第二开口的直径大约为100nm，所述第三开口的直径大约为200nm。

9．根据权利要求1的方法，其中所述第一导电柱和所述第二导电柱互相间隔大约为100nm，所述存储电极与相邻的存储电极相距大约为150nm。

10．根据权利要求1的方法，还包括在形成所述导电层图形的所述步骤之前，在所述第一绝缘层上形成第二材料层，所述第二材料层相对于所述第二绝缘层具有选择腐蚀性，并作为形成第三开口的所述步骤中的腐蚀停止层。

11．根据权利要求10的方法，其中所述第二材料层由氮化硅层制成。

12．一种DRAM单元电容器包括：

形成在半导体衬底上并电连接到所述半导体衬底上的源/漏区的存储接触焊盘；

包括所述存储接触焊盘的所述半导体衬底上的绝缘层；具有第一和第二导电柱的所述DRAM单元电容器的存储电极，所述第一和第二导电柱互相隔开并通过形成在所述绝缘层上的导电层图形互相电连接，所述第一导电柱穿过所述绝缘层并与所述存储接触焊盘电连接。

13．根据权利要求12的DRAM单元电容器，其中所述第一导电柱的上部直径大约为150nm，在所述绝缘层中的下部直径大约为100nm，所述第二导电柱的直径大约为200nm。

14．根据权利要求12的DRAM单元电容器，其中所述第一和第二导电柱彼此间隔大约为100nm，所述存储电极与相邻的存储电极间隔大约为150nm。

Images