CN104363021A - 基于fpga精细延迟单元的时间数字转换方法及装置 - Google Patents

基于fpga精细延迟单元的时间数字转换方法及装置 Download PDF

Info

Publication number
CN104363021A
CN104363021A CN201410525684.7A CN201410525684A CN104363021A CN 104363021 A CN104363021 A CN 104363021A CN 201410525684 A CN201410525684 A CN 201410525684A CN 104363021 A CN104363021 A CN 104363021A
Authority
CN
China
Prior art keywords
trig
signal
tap
iodelay
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410525684.7A
Other languages
English (en)
Other versions
CN104363021B (zh
Inventor
王元庆
彭正枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201410525684.7A priority Critical patent/CN104363021B/zh
Publication of CN104363021A publication Critical patent/CN104363021A/zh
Application granted granted Critical
Publication of CN104363021B publication Critical patent/CN104363021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

一种基于FPGA精细延迟单元的TDC方法，激光脉冲触发信号TRIG_IN(1)经过基板布线延迟(2)到达缓冲器BUFR(3)，再经过64路布线延迟(4)到达64级精细延时单元IODEALY模块(5)，每一级或每一路精细延时单元IODELAY依次增加1tap(78ps)，IODELAY模块的延迟精度受到延时校准单元IDELAYCTRL模块(6)的控制，双边沿采样后的信号经过或逻辑OR(10)产生触发信号的初步判别信号，并分别经过4bit移位寄存器4bit shift reg(12)，等0逻辑(13)和与门逻辑AND(14)产生最后的TRIG_OUT(15)信号。

Description

基于FPGA精细延迟单元的时间数字转换方法及装置
技术领域
本发明涉及高精度时间测量领域，尤其是基于FPGA精细延迟单元的时间数字转换方法及装置。
背景技术
高精度时间测量应用于多通道激光三维雷达***中时，获得每一通道内光路触发脉冲与***时钟的延时关系，以此得到激光三维雷达中多通道数据精确到达的时刻(时间数字转换),从而为后续点云成像的技术做好铺垫背景技术.
传统的的时间数字转换TDC设计架构中，使用进位链充当延迟抽头来获取高精确的延时信息已经被广泛采用。然而，这种基于进位链结构的TDC受限于延迟抽头的均匀性。不同的环境温度，不同的FPGA都会使延迟抽头发生变化，这是提高TDC性能的主要限制性因素。基于ASIC技术的TDC,其功能结构是固定好的，但其精度较低，成本高，可扩展性低。
发明内容
本发明目的是，针对上述存在的问题，提出了一种基于FPGA精细延迟单元IODELAY的时间数字转换方法及装置、包括TDC算法设计，这种装置结构的TDC不受限于环境温度的变化，时间分辨率达到了78ps,充分满足***测量精度的需求,在多通道激光三维雷达中有很高的应用价值。
本发明目的还在于，根据多通道激光三维雷达***的需要，解决每一通道的内光路触发脉冲与***测量时钟之间延时量精确测量的技术问题。
基于FPGA精细延迟单元IODELAY的时间数字转换装置，在基板上布线延迟后设有FPGA芯片，FPGA芯片设有缓冲器BUFR(3)、64级精细延时单元IODELAY模块(5)，延时校准单元IDELAYCTRL模块(6),AD时钟双沿采样输出模块IDDR，上升沿锁存寄存器r_TRIG_IN_R,下降沿锁存寄存器r_TRIG_IN_F,采样值累加模块，TRIG_TAP判别模块、移位寄存器；外部输入TRIG_IN信号经过基板布线延迟,缓冲器BUFR，精细延时单元IDELAY延迟；缓冲器BUFR(3)64级IODELAY(5)模块的输出信号由AD时钟双沿采样输出模块IDDR(7)进行时钟上下边沿的采样，上升沿的采样信号由上升沿锁存寄存器r_TRIG_IN_R(8)进行寄存，下降沿的采样信号由下降沿锁存寄存器r_TRIG_IN_F(9)进行寄存，双边沿采样后的信号经过或逻辑OR(10)产生触发信号的初步判别信号TRIG_EARLY(11),TRIG_EARLY(11)分别经过4bit移位寄存器4bit shift reg(12),等0逻辑(13)和与门逻辑AND(14)产生最后的TRIG_OUT(15)信号；
上升沿锁存寄存器r_TRIG_IN_R(8)寄存的信号通过采样值累加模块(17)产生r_TRIG_R_TAP(18),经过下降沿锁存寄存器r_TRIG_IN_F(9)寄存的信号通过采样值累加模块(17)产生r_TRIG_F_TAP(19),r_TRIG_R_TAP(18)与r_TRIG_F_TAP(19)最后经过TRIG_TAP判别模块(20)产生最终的TDC延时校准信息TRIG_TAP[7：0](21).一种基于FPGA精细延迟单元的TDC方法，包括以下步骤：
首先，激光脉冲触发信号TRIG_IN(1)经过基板布线延迟(2)到达缓冲器BUFR(3),提高了TRIG_IN(1)信号的驱动能力，再经过64路布线延迟(4)到达64级精细延时单元IODEALY模块(5)，每一级或每一路精细延时单元IODELAY依次增加1tap(78ps),IODELAY模块(5)的延迟精度受到延时校准单元IDELAYCTRL模块(6)的控制，64级IODELAY(5)模块的输出信号由AD时钟双沿采样输出模块IDDR(7)进行时钟上下边沿的采样，上升沿的采样信号由上升沿锁存寄存器r_TRIG_IN_R(8)进行寄存，下降沿的采样信号由下降沿锁存寄存器r_TRIG_IN_F(9)进行寄存，双边沿采样后的信号经过或逻辑OR(10)产生触发信号的初步判别信号TRIG_EARLY(11),TRIG_EARLY(11)分别经过4bit移位寄存器4bit shiftreg(12),等0逻辑(13)和与门逻辑AND(14)产生最后的TRIG_OUT(15)信号；此时的TRIG_OUT(15)信号与***时钟AD_CLK(16)的时钟上升沿对齐；
其次，经过上升沿锁存寄存器r_TRIG_IN_R(8)寄存的信号通过采样值累加模块(17)产生r_TRIG_R_TAP(18),经过下降沿锁存寄存器r_TRIG_IN_F(9)寄存的信号通过采样值累加模块(17)产生r_TRIG_F_TAP(19),r_TRIG_R_TAP(18)与r_TRIG_F_TAP(19)最后经过TRIG_TAP判别模块(20)产生最终的TDC延时校准信息TRIG_TAP[7：0](21)。经过BUFR(3)后的触发信号经过64路等距离布线同时到达64级精细延时单元IODELAY模块(5)，64级IODELAY模块中每级IODELAY延迟依次增加1tap(78ps)，通过64级IODELAY模块依次增加1tap(78ps)实时对准***时钟上升沿AD_CLK(16)。
精细延时单元IODELAY(5)延时精度tap(78ps)受到延时校准单元IDELAYCTRL模块(6)标定，在200MHz的参考时钟下tap值稳定在78ps,IODELAY(5)与IDELAYCTRL(6)的配合减少了精细延时单元IODELAY(5)随温度、工艺、电压变化的影响，增加了精细延时单元IODELAY(5)的稳定性。
本发明的有益效果，提出了一种基于FPGA精细延迟单元的TDC算法设计。随着测量***精度的提高，TDC(时间数字转换器)在高精度的时间测量中发挥越来越大的作用。在各种不同的TDC设计架构中，使用进位链延迟充当抽头来获取高精确的延时信息已经被广泛采用。然而，这种基于进位链结构的TDC受限于延迟抽头的均匀性。不同的环境温度，不同的FPGA都会使延迟抽头发生变化，这是提高TDC性能的主要限制性因素。本发明根据多通道激光三维雷达***的需要，解决每一通道的内光路触发脉冲与***测量时钟之间延时量的技术问题，提出了一种基于FPGA精细延迟单元IODELAY模块的时间数字转换方法(TDC方法的设计)，这种结构的TDC方法不受限于环境温度的变化，时间分辨率达到了78ps,充分满足***测量精度的需求,本发明设计构架主要包括64级精细延时单元IODELAY模块，延时校准单元IDELAYCTRL模块,AD时钟双沿采样输出模块IDDR，上升沿锁存寄存器r_TRIG_IN_R,下降沿锁存寄存器r_TRIG_IN_F,采样值累加模块。
根据多通道激光三维雷达***的需要，本发明解决每一通道的激光脉冲触发信号与***时钟之间延时精确测量的技术问题，提出了一种基于FPGA精细延迟单元IODELAY的时间数字转换方法及装置、包括TDC算法设计，这种装置结构的TDC不受限于环境温度的变化，时间分辨率达到了78ps,充分满足***测量精度的需求,在多通道激光三维雷达中有很高的应用价值。
附图说明
图1基于FPGA精细延迟单元的TDC算法设计内部结构。
图2 IODELAY模块校准过程。
图3 TDC触发信号校准值产生电路。
具体实施方式
下面将结合附图具体说明本发明的实施方式。
基于FPGA精细延迟单元的TDC算法设计内部结构，其包括如下模块：64级精细延时单元IODELAY模块(5)，延时校准单元IDELAYCTRL模块(6),AD时钟双沿采样输出模块IDDR(7)，上升沿锁存寄存器r_TRIG_IN_R(8),下降沿锁存寄存器r_TRIG_IN_F(9),采样值累加模块(17)。如图1所示。激光内光路触发信号TRIG_IN(1)经过缓冲器BUFR(3)提高了触发信号的驱动能力。经过BUFR后的触发信号经过64路等距离布线同时到达64路IODELAY模块，64路IODELAY延迟依次增加1tap，通过64路IODELAY依次增加1tap实时对准***时钟上升沿。激光内光路触发信号TRIG_IN(1)经过缓冲器BUFR(3)提高了触发信号的驱动能力。
经过BUFR(3)后的触发信号经过64路等距离布线同时到达64路精细延时单元IODELAY模块(5)，64路IODELAY延迟依次增加1tap(78ps)，通过64路IODELAY依次增加1tap(78ps)实时对准***时钟上升沿AD_CLK(16)。外部输入TRIG_IN信号经过基板布线延迟,缓冲器BUFR延迟，精细延时单元IDELAY延迟，数据布线延迟，由于IDDR的使用，IODELAY延迟校准过程只需分别针对于AD_CLK的上升沿或下降沿。
本发明由布局布线后的时序分析文件可以得到芯片内部IODELAY模块实际的延时信息；
首先，激光脉冲触发信号TRIG_IN经过基板布线延迟到达缓冲器BUFR,提高了TRIG_IN信号的驱动能力，再经过64路布线延迟到达64级精细延时单元IODEALY模块，每一路IODELAY模块依次增加1tap(78ps),IODELAY模块的延迟精度受到延时校准单元IDELAYCTRL模块的控制，64路IODELAY的输出信号由AD时钟双沿采样输出模块IDDR进行时钟上下边沿的采样，上升沿的采样信号由上升沿锁存寄存器r_TRIG_IN_R进行寄存，下降沿的采样信号由下降沿锁存寄存器r_TRIG_IN_F进行寄存，双边沿采样后的信号经过或逻辑OR产生触发信号的初步判别信号TRIG_EARLY,TRIG_EARLY分别经过4bit移位寄存器4bit shift reg,等0逻辑和与门逻辑AND产生最后的TRIG_OUT信号。此时的TRIG_OUT信号与***时钟AD_CLK的时钟上升沿对齐，到达实时对准的目的。如图1所示。
其次，经过上升沿锁存寄存器r_TRIG_IN_R寄存的信号通过采样值累加模块产生r_TRIG_R_TAP,经过下降沿锁存寄存器r_TRIG_IN_F寄存的信号通过采样值累加模块产生r_TRIG_F_TAP,r_TRIG_R_TAP与r_TRIG_F_TAP(19)最后经过TRIG_TAP判别模块产生最终的TDC延时校准信息TRIG_TAP[7：0]。如图3所示。
64路IODELAY精细延时单元依次增加1tap(78ps),实时计算与AD_CLK的上升沿或下降沿。校准过程如图2所示：IODELAY模块校准过程，DELAY_VALUE是IODEDELAY模块的延迟时间，通过实时对准TRIG_IN_b信号和AD_CLK的上升沿，可以把DELAY_VALUE的误差控制在78ps以内。
本发明采用的IODELAY共有64个，每一路IODELAY依次增加1tap(78ps)延时来实时对准***时钟的上升沿。本发明在布局时，并且64路IODELAY被约束在芯片内部的一条直线上，为了防止引入额外的布局布线延迟，64路IODELAY在芯片内部以上述原则布局约束。
TDC延时单元IODELAY个数的设计，***时钟AD_CLK为8ns,由于IDDR对每一路IODELAY延迟信号双边沿采样的原因，我们只需保证IODELAY的个数num满足如下式(1)
num × 78 ps > 1 2 AD _ CLK - - - ( 1 )
***TDC中num＝64满足要求。

Claims (4)

1.基于FPGA精细延迟单元IODELAY的时间数字转换装置，其特征是在基板上布线延迟后设有FPGA芯片，FPGA芯片设有缓冲器BUFR(3)、64级精细延时单元IODELAY模块(5)，延时校准单元IDELAYCTRL模块(6),AD时钟双沿采样输出模块IDDR，上升沿锁存寄存器r_TRIG_IN_R,下降沿锁存寄存器r_TRIG_IN_F,采样值累加模块，TRIG_TAP判别模块、移位寄存器；外部输入TRIG_IN信号经过基板布线延迟,缓冲器BUFR，精细延时单元IDELAY延迟；缓冲器BUFR(3)64级IODELAY(5)模块的输出信号由AD时钟双沿采样输出模块IDDR(7)进行时钟上下边沿的采样，上升沿的采样信号由上升沿锁存寄存器r_TRIG_IN_R(8)进行寄存，下降沿的采样信号由下降沿锁存寄存器r_TRIG_IN_F(9)进行寄存，双边沿采样后的信号经过或逻辑OR器件(10)产生触发信号的初步判别信号TRIG_EARLY(11),TRIG_EARLY(11)分别经过4bit移位寄存器即4bit shiftreg(12),等0逻辑器件(13)和与门逻辑器件AND(14)产生最后的TRIG_OUT(15)信号；上升沿锁存寄存器r_TRIG_IN_R(8)寄存的信号通过采样值累加模块(17)产生r_TRIG_R_TAP(18),经过下降沿锁存寄存器r_TRIG_IN_F(9)寄存的信号通过采样值累加模块(17)产生r_TRIG_F_TAP(19),r_TRIG_R_TAP(18)与r_TRIG_F_TAP(19)最后经过TRIG_TAP判别模块(20)产生最终的TDC延时校准信息TRIG_TAP[7：0](21)。
2.一种基于FPGA精细延迟单元的TDC方法，其特征是包括以下步骤：
首先，激光脉冲触发信号TRIG_IN(1)经过基板布线延迟(2)到达缓冲器BUFR(3),提高了TRIG_IN(1)信号的驱动能力，再经过64路布线延迟(4)到达64级精细延时单元IODEALY模块(5)，每一级或每一路精细延时单元IODELAY依次增加1tap(78ps),IODELAY模块(5)的延迟精度受到延时校准单元IDELAYCTRL模块(6)的控制，64级IODELAY(5)模块的输出信号由AD时钟双沿采样输出模块IDDR(7)进行时钟上下边沿的采样，上升沿的采样信号由上升沿锁存寄存器r_TRIG_IN_R(8)进行寄存，下降沿的采样信号由下降沿锁存寄存器r_TRIG_IN_F(9)进行寄存，双边沿采样后的信号经过或逻辑OR(10)产生触发信号的初步判别信号TRIG_EARLY(11),TRIG_EARLY(11)分别经过4bit移位寄存器4bit shiftreg(12),等0逻辑(13)和与门逻辑AND(14)产生最后的TRIG_OUT(15)信号；此时的TRIG_OUT(15)信号与***时钟AD_CLK(16)的时钟上升沿对齐；
然后，经过上升沿锁存寄存器r_TRIG_IN_R(8)寄存的信号通过采样值累加模块(17)产生r_TRIG_R_TAP(18),经过下降沿锁存寄存器r_TRIG_IN_F(9)寄存的信号通过采样值累加模块(17)产生r_TRIG_F_TAP(19),r_TRIG_R_TAP(18)与r_TRIG_F_TAP(19)最后经过TRIG_TAP判别模块(20)产生最终的TDC延时校准信息TRIG_TAP[7：0](21)。
3.根据权利要求2所述的基于FPGA精细延迟单元的TDC方法，其特征是经过BUFR(3)后的触发信号经过64路等距离布线同时到达64级精细延时单元IODELAY模块(5)，64级IODELAY模块中每级IODELAY延迟依次增加1tap(78ps)，通过64级IODELAY模块依次增加1tap(78ps)实时对准***时钟上升沿AD_CLK(16)。
4.根据权利要求2所述的基于FPGA精细延迟单元的TDC方法，其特征是精细延时单元IODELAY(5)延时精度tap(78ps)受到延时校准单元IDELAYCTRL模块(6)标定，在200MHz的参考时钟下tap值稳定在78ps。
CN201410525684.7A 2014-10-08 2014-10-08 基于fpga精细延迟单元的时间数字转换方法及装置 Active CN104363021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410525684.7A CN104363021B (zh) 2014-10-08 2014-10-08 基于fpga精细延迟单元的时间数字转换方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410525684.7A CN104363021B (zh) 2014-10-08 2014-10-08 基于fpga精细延迟单元的时间数字转换方法及装置

Publications (2)

Publication Number Publication Date
CN104363021A true CN104363021A (zh) 2015-02-18
CN104363021B CN104363021B (zh) 2017-07-14

Family

ID=52530252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410525684.7A Active CN104363021B (zh) 2014-10-08 2014-10-08 基于fpga精细延迟单元的时间数字转换方法及装置

Country Status (1)

Country Link
CN (1) CN104363021B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932988A (zh) * 2016-04-18 2016-09-07 中国科学技术大学 一种可编程皮秒级延时脉冲产生装置及方法
CN107247272A (zh) * 2017-07-12 2017-10-13 天津津航技术物理研究所 一种基于FPGAIdelay高精度脉冲激光测距方法
CN107306137A (zh) * 2016-04-22 2017-10-31 广州致远电子股份有限公司 一种高速采样器
CN108521280A (zh) * 2018-04-12 2018-09-11 中国科学院微电子研究所 一种结合两步式时间数字转换器的时间放大器校准方法
CN108614272A (zh) * 2018-04-13 2018-10-02 中山大学 一种脉冲式激光测距电路
CN109144938A (zh) * 2018-11-12 2019-01-04 成都傅立叶电子科技有限公司 一种实现eMMC芯片HS400高速接口通信的方法及***
CN109358819A (zh) * 2018-11-28 2019-02-19 四川九洲电器集团有限责任公司 一种基于Iodelay固件的AD采样自校准***和方法
CN110809722A (zh) * 2017-07-20 2020-02-18 深圳市大疆创新科技有限公司 用于光学距离测量的***和方法
CN111033312A (zh) * 2017-08-31 2020-04-17 深圳市大疆创新科技有限公司 光学距离测量设备的延迟时间校准及相关联的***和方法
CN111181551A (zh) * 2020-01-21 2020-05-19 新华三技术有限公司合肥分公司 信号采样方法、逻辑装置和网络设备
CN111912866A (zh) * 2020-08-11 2020-11-10 明峰医疗***股份有限公司 基于iserdes的多次测量型tdc装置及测量方法
CN111913422A (zh) * 2020-08-11 2020-11-10 明峰医疗***股份有限公司 基于iserdes串接链的分相时钟tdc及测量方法
CN112558519A (zh) * 2020-12-07 2021-03-26 中国工程物理研究院核物理与化学研究所 一种基于fpga和高精度延时芯片的数字信号延时方法
CN113141476A (zh) * 2021-04-21 2021-07-20 中国科学院长春光学精密机械与物理研究所 一种高低频串行图像数据的训练方法
CN114637182A (zh) * 2020-12-15 2022-06-17 武汉万集光电技术有限公司 基于fpga进位链的tdc细时间测量***及方法
CN114967410A (zh) * 2022-06-16 2022-08-30 陕西科技大学 一种数字时间转换装置及方法
CN117170210A (zh) * 2023-09-07 2023-12-05 中国科学院近代物理研究所 一种基于fpga的抽头延迟链型tdc

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108132592A (zh) * 2017-12-20 2018-06-08 上海联影医疗科技有限公司 一种时间数字转换装置、探测器、方法和介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101915875A (zh) * 2010-07-30 2010-12-15 西安电子科技大学 基于fpga专用延迟单元的同周期信号相位差测量方法
CN101976036A (zh) * 2010-07-30 2011-02-16 西安电子科技大学 基于专用可编程输入输出延迟单元的短时间间隔测量方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101915875A (zh) * 2010-07-30 2010-12-15 西安电子科技大学 基于fpga专用延迟单元的同周期信号相位差测量方法
CN101976036A (zh) * 2010-07-30 2011-02-16 西安电子科技大学 基于专用可编程输入输出延迟单元的短时间间隔测量方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932988A (zh) * 2016-04-18 2016-09-07 中国科学技术大学 一种可编程皮秒级延时脉冲产生装置及方法
CN105932988B (zh) * 2016-04-18 2018-11-02 中国科学技术大学 一种可编程皮秒级延时脉冲产生装置及方法
CN107306137A (zh) * 2016-04-22 2017-10-31 广州致远电子股份有限公司 一种高速采样器
CN107247272A (zh) * 2017-07-12 2017-10-13 天津津航技术物理研究所 一种基于FPGAIdelay高精度脉冲激光测距方法
CN110809722A (zh) * 2017-07-20 2020-02-18 深圳市大疆创新科技有限公司 用于光学距离测量的***和方法
CN110809722B (zh) * 2017-07-20 2023-05-26 深圳市大疆创新科技有限公司 用于光学距离测量的***和方法
CN111033312A (zh) * 2017-08-31 2020-04-17 深圳市大疆创新科技有限公司 光学距离测量设备的延迟时间校准及相关联的***和方法
CN108521280A (zh) * 2018-04-12 2018-09-11 中国科学院微电子研究所 一种结合两步式时间数字转换器的时间放大器校准方法
CN108521280B (zh) * 2018-04-12 2021-12-07 中国科学院微电子研究所 一种结合两步式时间数字转换器的时间放大器校准方法
CN108614272A (zh) * 2018-04-13 2018-10-02 中山大学 一种脉冲式激光测距电路
CN109144938A (zh) * 2018-11-12 2019-01-04 成都傅立叶电子科技有限公司 一种实现eMMC芯片HS400高速接口通信的方法及***
CN109144938B (zh) * 2018-11-12 2023-11-03 成都傅立叶电子科技有限公司 一种实现eMMC芯片HS400高速接口通信的方法及***
CN109358819A (zh) * 2018-11-28 2019-02-19 四川九洲电器集团有限责任公司 一种基于Iodelay固件的AD采样自校准***和方法
CN109358819B (zh) * 2018-11-28 2024-02-20 四川九洲电器集团有限责任公司 一种基于Iodelay固件的AD采样自校准***和方法
CN111181551B (zh) * 2020-01-21 2023-03-28 新华三技术有限公司合肥分公司 信号采样方法、逻辑装置和网络设备
CN111181551A (zh) * 2020-01-21 2020-05-19 新华三技术有限公司合肥分公司 信号采样方法、逻辑装置和网络设备
CN111912866A (zh) * 2020-08-11 2020-11-10 明峰医疗***股份有限公司 基于iserdes的多次测量型tdc装置及测量方法
CN111913422B (zh) * 2020-08-11 2021-09-24 明峰医疗***股份有限公司 基于iserdes串接链的分相时钟tdc及测量方法
CN111913422A (zh) * 2020-08-11 2020-11-10 明峰医疗***股份有限公司 基于iserdes串接链的分相时钟tdc及测量方法
CN111912866B (zh) * 2020-08-11 2022-09-23 明峰医疗***股份有限公司 基于iserdes的多次测量型tdc装置及测量方法
CN112558519A (zh) * 2020-12-07 2021-03-26 中国工程物理研究院核物理与化学研究所 一种基于fpga和高精度延时芯片的数字信号延时方法
CN114637182A (zh) * 2020-12-15 2022-06-17 武汉万集光电技术有限公司 基于fpga进位链的tdc细时间测量***及方法
CN114637182B (zh) * 2020-12-15 2023-12-01 武汉万集光电技术有限公司 基于fpga进位链的tdc细时间测量***及方法
CN113141476B (zh) * 2021-04-21 2022-05-17 中国科学院长春光学精密机械与物理研究所 一种高低频串行图像数据的训练方法
CN113141476A (zh) * 2021-04-21 2021-07-20 中国科学院长春光学精密机械与物理研究所 一种高低频串行图像数据的训练方法
CN114967410A (zh) * 2022-06-16 2022-08-30 陕西科技大学 一种数字时间转换装置及方法
CN114967410B (zh) * 2022-06-16 2024-03-08 陕西科技大学 一种数字时间转换装置及方法
CN117170210A (zh) * 2023-09-07 2023-12-05 中国科学院近代物理研究所 一种基于fpga的抽头延迟链型tdc
CN117170210B (zh) * 2023-09-07 2024-04-26 中国科学院近代物理研究所 一种基于fpga的抽头延迟链型tdc

Also Published As

Publication number Publication date
CN104363021B (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN104363021A (zh) 基于fpga精细延迟单元的时间数字转换方法及装置
CN102495912B (zh) 一种具有同步校正功能的多通道高速数据采集***
CN101655384B (zh) 一种测量超声回波飞行时间的方法及设备
CN205080373U (zh) 一种基于延迟线内插法的精密时间间隔测量电路
CN104502684A (zh) 一种全数字化峰值到达时刻鉴别方法
CN103092060B (zh) 基于fpga的时间间隔测量***与测量方法
CN103676622B (zh) 一种高精度的正负时间间隔测量方法及装置
CN103186097B (zh) 基于fpga的高分辨率时间间隔测量装置
CN103199870B (zh) 一种触发点快速定位装置
CN103762975A (zh) 基于sca多通道高速采集***的时频同步校准方法
CN103595580B (zh) 一种数字阵列模块接收延时测试方法及装置
CN203775187U (zh) 一种sca多通道高速采集***
CN202256483U (zh) 一种gps秒基实时自适应均匀间隔采样同步数据采集装置
CN104460304A (zh) 一种具有自动校正功的高分辨率时间间隔测量装置
CN102928677A (zh) 一种纳米级脉冲信号采集方法
CN106802593A (zh) 雷达回波模拟器高精度延时控制方法及雷达回波模拟器
CN107168163A (zh) 一种亚微秒多路同步触发装置及其触发方法
CN101866165B (zh) 基于现场可编程门阵列的回波飞行时间测量方法
CN103383539B (zh) 一种基于双时钟***的时间测量方法
CN202033420U (zh) 用于模拟集成电路测试***的时间参数测试专用电路
CN201540331U (zh) 多通道高精度同步测频装置
CN103105534B (zh) 基于fpga相同周期信号的相位差测量方法
CN102221631A (zh) 一种激光测速仪及激光测速方法
CN104655979A (zh) 故障行波仿真信号产生的方法
CN203747768U (zh) 具有校准功能的高分辨精度脉冲触发延时电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant