CN103050540A - 使用高介电常数槽结构的低比导通电阻的横向功率器件 - Google Patents

使用高介电常数槽结构的低比导通电阻的横向功率器件 Download PDF

Info

Publication number
CN103050540A
CN103050540A CN2012105584645A CN201210558464A CN103050540A CN 103050540 A CN103050540 A CN 103050540A CN 2012105584645 A CN2012105584645 A CN 2012105584645A CN 201210558464 A CN201210558464 A CN 201210558464A CN 103050540 A CN103050540 A CN 103050540A
Authority
CN
China
Prior art keywords
drift region
dielectric
drain electrode
isolated area
packing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105584645A
Other languages
English (en)
Other versions
CN103050540B (zh
Inventor
李俊宏
李平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201210558464.5A priority Critical patent/CN103050540B/zh
Publication of CN103050540A publication Critical patent/CN103050540A/zh
Priority to US14/650,176 priority patent/US9324855B2/en
Priority to PCT/CN2013/001594 priority patent/WO2014094362A1/zh
Application granted granted Critical
Publication of CN103050540B publication Critical patent/CN103050540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

使用高介电常数槽结构的低比导通电阻的横向功率器件，涉及半导体功率器件。本发明包括硅衬底、漂移区、第一绝缘介质、栅极、沟道区、欧姆接触重掺杂区、源极、漏极、第二绝缘介质、源极引出线、漏极引出线，在漂移区内至少嵌入设置两个隔离区；隔离区内填充有第一填充材料，在漂移区和隔离区的表面设置有第二绝缘介质，栅极通过第二绝缘介质上的孔与第一填充材料直接接触。本发明在同等漂移区掺杂浓度的条件下，漂移区的载流子出现显著增加，呈数量级降低其比导通电阻。

Description

使用高介电常数槽结构的低比导通电阻的横向功率器件
技术领域
本发明涉及半导体功率器件，特别是横向高压器件耐压区材料和结构。 
背景技术
众所周知，传统的横向功率器件是通过一层低掺杂的半导体漂移区来承受高压。例如最典型的横向双扩散MOS器件（LDMOS），通过合理选择漂移区结深和掺杂浓度，使其满足RESURF（即通过加强漂移区体内电场，削弱表面电场）条件，在其截止时，漂移区将出现全耗尽，从而引入空间电荷，承受高压。而根据文献[J.A.Appels,M.G. Collet.P.Hart,H.Vaes,J.Verhoeven.Thin-layer HV-devices[J].Philips Journal of Research,1980,35(1):1~13]给出了RESURF条件： 
N epi t epi ≤ 2 × 10 12 N epi P sub + N epi ≤ 1.4 × 10 12 cm - 2
上式中Nepi，tepi，Psub，分别是漂移区的掺杂浓度和结深，以及P衬底的掺杂浓度。在LDMOS中，掺杂浓度和结深越大，比导通电阻也就越低。而从上式中可出看出，RESURF条件规定了漂移区掺杂浓度和结深乘积的上限，所以为了保证器件的耐压，比导通电阻将受到严格的限制。横向Super Junction器件使用了交替PN漂移区掺杂的结 构，性能尽管较RESURF LDMOS相比有所提高，但仍然依赖漂移区的掺杂来导电，使得一定耐压条件下的比导通电阻受到限制。 
然而，上述技术均通过优化功率器件截止时的电场分布来实现同等比导通电阻条件下耐压的提高，而未使用其他方法来对器件的比导通电阻进行优化。所以器件的比导通电阻大小仍然依赖于漂移区的掺杂浓度ND和结深，使得耐压和比导通电阻的矛盾仍然存在。文献[S.E.D.Habib,The ALDMOST:A New Power MOS Transistor.IEEE Electr.Dev.Lett.8,257–259(1987)]、[B.J.Baliga,T.Syau,and P.Venkatraman:The accumulation-mode field effect transistor:A new ultralowon-resistance MOSFET.IEEE Electr Dev.Lett.13,427–429(1992)]通过减薄二氧化硅介质厚度的方法来对漂移区引入积累效应，从而在同等漂移区掺杂的情况下加强器件导通时的载流子浓度，降低比导通电阻。但由于二氧化硅介电常数低，积累效应的效果受到限制，而太薄的二氧化硅介质也容易引起器件栅极击穿，使其应用受到限制。在专利[X.Chen,Super-junction voltage sustaining layers with alternatingsemiconductor and high-K dielectric regions.US Patent.7230310,Jun.12,(2007)]中，尽管利用高介电常数介质柱来调整纵向器件的漂移区电场分布从而实现了高耐压，但高介电常数条没有和栅极发生任何接触，故不会在器件导通时产生载流子积累效应，所以器件的比导通电阻较Super Junction相比不会显著降低。 
发明内容
本发明所要解决的技术问题是，提供一种具有较低的比导通电阻 的新型横向硅功率器件。 
本发明解决所述技术问题采用的技术方案是，使用高介电常数槽结构的低比导通电阻的横向功率器件，包括硅衬底、漂移区、第一绝缘介质、栅极、沟道区、欧姆接触重掺杂区、源极、漏极、第二绝缘介质、源极引出线、漏极引出线，漂移区、漏极、源极为第一种导电类型，沟道区、硅衬底、欧姆接触重掺杂区为第二种导电类型；在漂移区内至少嵌入设置两个隔离区；隔离区之间为漂移区和沟道区；每个隔离区从源极延伸到漏极；高介电常数材料条和第一绝缘介质形成隔离区的边界；隔离区内填充有第一填充材料，在漂移区和隔离区的表面设置有第二绝缘介质，栅极通过第二绝缘介质上的孔与第一填充材料直接接触。 
进一步的说，隔离区为长方体形，也可以是梯形体，平行四边形体，其垂直于衬底且方向为源极到漏极的边界为高介电常数材料条。 
隔离区内靠近源极的一端填充有与栅极材质相同的第三填充材料，第三填充材料通过第二绝缘介质上的孔与栅极直接接触，隔离区的剩余部分填充第一填充材料，第一填充材料的材质与高介电常数条相同。 
所述第一填充材料为P-或N-型材料。 
在隔离区之间，相邻的高介电材料条的中间位置还设置有与高介电材料条平行且材质相同的内部高介电材料条，内部高介电材料条两端分别与源极和漏极直接接触。 
或者，在隔离区内，设置有与高介电材料条平行且材质相同的内 部高介电材料条，内部高介电材料条两端分别与源极和漏极直接接触。 
更进一步的，在高介电常数材料条两侧设置有缓冲层。 
或者，隔离区内横向设置有绝缘板；绝缘板将第一填充材料分割为漏极邻近部分和源极邻近部分，源极邻近部分通过第二绝缘介质上的孔与栅极接触，漏极邻近部分与漏极接触。与漏极接触的隔离区边界以第一填充材料取代第一绝缘介质。 
所述第一种导电类型为N型硅，第二种导电类型为P型硅；或者，第一种导电类型为P型硅，第二种导电类型为N型硅。 
本发明所提出的新结构器件，由于在漂移区中同时使用了PN交替的超级结和高介电常数材料，所以在器件截止时将同时出现电荷平衡和电场调制的效应，使横向电场均匀分布，充分保证耐压。更重要的是，当器件导通时，由于栅极与隔离区内部的第一填充材料直接接触，使得第一填充材料的电压和栅极一致，并通过高介电常数材料条在两侧漂移区产生很强的积累效应，使得在同等漂移区掺杂浓度的条件下，漂移区的载流子出现显著增加，从而呈数量级降低其比导通电阻。 
另一方面，超强积累效应的出现也会带来一些不良效果，本发明提出的新器件会导致栅极和漏极之间出现较大的寄生电容，使得器件出现较大的开关功率损耗。在实际应用中，可将比导通电阻降低的优势反映到面积的降低上来，即，尽量使用尺寸较小的器件，使寄生电容值也随尺寸的减小而减小，从而把寄生电容来的负面影响降到最 低。尽管使用小面积器件会使本发明的导通电阻增大，但却获得了面积的大幅减低，且不会带来额外的开关功率损耗。所以，本发明在实际应用中的最有益效果为：可在不降低耐压和不提高比导通电阻的前提下，大幅降低功率器件的面积。 
附图说明
图1~图4是实施例1中器件的各剖面三维示意图。 
图5~图7是实施例2中器件的各剖面三维示意图。 
图8~图10是实施例4中器件的各剖面三维示意图。 
图11~图12是实施例5中器件的各剖面三维示意图。 
图13~图14是实施例6中器件的各剖面三维示意图。 
标记说明：漂移区1，第一填充材料2，高介电常数材料条3，硅衬底4，栅极5，沟道区6，欧姆接触重掺杂区7，源极8，第二绝缘介质9，第一绝缘介质10，漏极11，漏极引出线12，内部高介电材料条13，缓冲层15，源极引出线16，第三填充材料51。 
具体实施方式
如图1，2，3，4所示，本发明包括硅衬底4、漂移区1、栅极5、沟道区6、欧姆接触重掺杂区7、源极8、漏极11、源极引出线16、漏极引出线12。漂移区1、漏极11、源极8为第一种导电类型，沟道区6、衬底4、欧姆接触重掺杂区7为第二种导电类型，在漂移区1内至少嵌入设置两个隔离区；隔离区之间为漂移区1和沟道区6；每个隔离区从源极8延伸到漏极11；高介电常数材料条3和第一绝缘介质10形成隔离区的边界；隔离区内填充有第一填充材料2，在 漂移区1和隔离区的表面设置有第二绝缘介质9，栅极5通过第二绝缘介质9上的孔与第一填充材料2直接接触。第一种导电类型为N型，第二种导电类型为P型。 
该器件的典型应用如图1所示，每间隔相邻的高介电常数材料条之间第一填充材料为P型硅。使用SiO2或同等材料的高介电材料作为第一绝缘介质，使P型硅的第一填充材料通过高介电材料或SiO2与漂移区、沟道区、源极、漏极完全隔离，但通过第二绝缘介质上的孔与栅极直接接触。当栅极为低电平，器件处于截止状态，漏极为高压，源极接地。根据文献[X.Chen,J.Sin,Optimization of the specificOn-resistance of the COOLMOS.IEEE Trans.Electr.Dev.48,344-348(2001)]的论述，尽管N掺杂的漂移区1和P掺杂的第一填充材料2存在横向介质隔离，但由于漂移区1和第一填充材料2通过介质接触各部分均存在横向电势差（如果不考虑漂移区1和第一填充材料2之间的交互作用，作为N-区的漂移区1的主要电压降在沟道区6和漂移区3交界PN结处，而P-区第一填充材料2的主要电压降存在于第一填充材料2和靠近漏极的第二绝缘介质10的交界处），所以即使使用二氧化硅作为纵向介质隔离材料替代高介电常数材料条3，只要其足够薄，漂移区1、第一填充材料2之间各处的电势差就会相互影响从而在漂移区内部产生电场，使得N掺杂漂移区1和P掺杂第一填充材料2出现空间电荷，同样出现Super Junction的电荷平衡，实现高耐压。而本发明使用的是高介电常数材料条3对N掺杂的漂移区1和P掺杂的第一填充材料2进行了隔离，由于其高介电性，高介电介质无需很薄， 漂移区1、第一填充材料2之间的电势差将在漂移区内部通过高介电常数材料条产生更强的电场，从而在高介电常数材料条3和漂移区1，第一填充材料2的交界面分别引入了大量的空间电荷，实现SuperJunction的电荷平衡。另一方面，高介电材料引入使得漂移区的平均介电常数被提高，根据泊松方程，单一掺杂的漂移区内电场分布的斜率为qND/ε，所以介电常数越高，ε越大，电场斜率越小，电场分布也就均匀，从而实现更高的耐压。所以高介电常数材料具备电场调制能力。而图1的器件同时利用了Super Junction的电荷平衡和高介电常数材料的电场调制效应来优化漂移区电场分布，使得原本在PN结处集中的电场在上述两种机制的共同作用下更加均匀，所以在耐压方面，该器件较传统Super Junction相比，还有一定的提高。由于漂移区1，第一填充材料2之间存在介质隔离，所以不会出现相互击穿，能允许更高的漂移区掺杂以实现更小的比导通电阻。 
尽管使用专利[X.Chen,Super-junction voltage sustaining layerswith alternating semiconductor and high-K dielectric regions.US Patent.7230310,Jun.12,(2007)]提出的器件结构，也能利用高介电材料的电场调制效应实现电场的均匀分布，但由于高介电常数材料没有和栅极发生直接接触，所以不能实现比导通电阻的降低。而本发明除上述为器件截止时带来的益处外，还能呈数量级的降低器件导通时的比导通电阻。如图1所示，当栅极5为高电平，器件导通，尽管栅极5和作为第一填充材料2的P型掺杂硅接触，但第一填充材料2通过隔离绝缘介质10与漏极11、源极8、衬底4或漂移区1进行了隔离，所以 从栅极到漏极11、源极8、衬底4、漂移区1没有通路，而作为第一填充材料2的P型掺杂硅由于与栅极5直接接触，所以将保持与栅极5完全相同的电势，该电势将通过高介电常数材料条3在两侧材质为N型掺杂硅的漂移区1产生积累效应。由于高介电常数材料条3是高介电常数介质，所以积累效应将非常强，在材质为N型掺杂硅的漂移区1与高介电常数材料条3的交界面引入大量载流子电荷（如图4所示），从而在漂移区形成一个导电通道直接连接漏极4和源极8，使比导通电阻较同等条件下的Super Junction，实现数量级的降低。 
当然，由于高介电材料和超强积累效应的引入，如果使用和传统功率器件同等的面积，会显著增大栅极5和漏极11之间的寄生电容，使得器件的开关损耗明显增加。在本发明的实际应用中，可使用尺寸很小的功率器件，降低本发明中寄生电容的面积，减小寄生电容值，从而尽量削弱开关损耗的影响。即，将本发明中功率器件比导通电阻的数量级降低用器件面积的大幅缩小反映出来，由此可消除或大幅削弱寄生电容带来的负面影响。尽管使用了小面积的本发明功率器件将导致其导通电阻和传统功率器件相比降低不明显，但本发明功率器件却获得了同等条件下面积成本的大幅降低。 
以下为更具体的实施例。 
实施例1： 
参见图1~4。本实施例使用P-作为硅衬底4，使用N-作为漂移区1，并使用P-作为相邻间隔的高介电常数条之间的第一填充材料2。此外还包括沟道区6，欧姆接触重掺杂区7，源极8，栅极5，漏极 11，漏极引出线12，源极引出线16，使用二氧化硅或高介电材料的第二绝缘介质9，高介电常数材料条3，以及第一绝缘介质10；。在漂移区1内至少嵌入设置两个隔离区；隔离区之间为漂移区1和沟道区6；每个隔离区从源极8延伸到漏极11；高介电常数材料条3和第一绝缘介质10形成隔离区的边界；第一绝缘介质10位于第一填充材料的底部，以及第一填充材料2和源极、漏极交界部分，隔离区内填充有第一填充材料2，在漂移区1和隔离区的表面设置有第二绝缘介质9。隔离区为长方体形，其垂直于衬底且方向为源极8到漏极11的边界为高介电常数材料条3。 
第一绝缘介质10可以采用与高介电常数材料条3相同的材料，也可使用其他绝缘材料。栅极5将通过第二绝缘介质9上的孔与第一填充材料2直接接触。源极引出线16将通过第二绝缘介质9上的孔同时与源极8和欧姆接触重掺杂区7接触，漏极11则通过第二绝缘介质9上的孔与漏极引出线12接触。 
当器件处于截止状态时，虽然存在高介电常数材料条3的隔离，但使用N-硅的漂移区1和使用P-硅的第一填充材料2的交替仍将产生Super Junction的电荷平衡；而高介电材料的引入使得漂移区的平均介电常数被提高，根据泊松方程，单一掺杂的漂移区内电场分布的斜率为qND/ε，所以介电常数越高，漂移区内部的平均ε越大，电场斜率越小，电场分布也就越均匀，从而实现更高的耐压。而本实施例同时利用了Super Junction的电荷平衡和高介电常数材料的电场调制效应来优化漂移区电场分布，使得原本在PN结处集中的电场在上述两种机 制的共同作用下更加均匀，所以在耐压方面，该器件较传统SuperJunction相比，还能有一定的提高。由于漂移区1，第一填充材料2之间存在高介电常数材料条3，所以1、2之间不会出现击穿，能允许更高的掺杂以实现更小的比导通电阻。同时在器件导通时，栅极5为高，但第一填充材料2通过绝缘介质10与漏极11，源极8以及衬底4分别进行了隔离，所以漏极11、源极8、衬底4和栅极之间没有通路。第一填充材料2通过第二绝缘介质9上的孔与栅极接触，所以将与栅极5保持完全相同的电势，该电势将通过高介电常数材料条3，在N型掺杂硅的漂移区1产生积累效应。由于高介电常数材料条3的介电常数很高，所以积累效应将非常强，在N型掺杂硅的漂移区1的边缘，与高介电常数材料条3的交界面引入大量载流子电荷，如图4所示，从而在漂移区形成一个低阻导电通道直接连接漏极11和源极8。如果使用高介电常数材料条3的介电常数超过1000，则本实施例的比导通电阻较同等条件下的Super Junction相比，将实现数量级的降低。 
实施例2： 
参见图5~7。本实施例使用P-作为硅衬底4，使用N-作为漂移区1，隔离区内靠近源极8的一端填充有与栅极5材质相同的第三填充材料51，第三填充材料51通过第二绝缘介质9上的孔与栅极5直接接触，隔离区的剩余部分填充第一填充材料2，第一填充材料2的材质与高介电常数条3相同。源极引出线16通过第二绝缘介质9上的孔同时与源极8和欧姆接触重掺杂区7接触，漏极11则通过第二绝 缘介质9上的孔与漏极引出线12接触。 
虽然本实施例由于没有使用NP交替的结构，仅使用高介电材料的电场调制效应来优化电场的分布，但高介电常数材料所占漂移区比例大，使得源漏之间的平均介电常数也显著增大，靠近漏极部分的漂移区中的电场分布较为均匀。但由于器件截止时高介电常数材料条内部的第三填充材料51为导体，所以将地电位引入到了高介电常数材料条的内部，等效于降低了器件的漂移区1的长度，使器件耐压较实施例1相比出现明显的降低。耐压降低的比例约为第三填充材料51的长度和器件漂移区总长度之比。尽管该实施例使用的复合介质牺牲了耐压，但在器件导通时，在同等介电常数条件下第三填充材料51对应的漂移区1的上部分将产生与实施例1一样的超强积累效应，如图7所示，同时将为剩余部分的漂移区带来一定的载流子积累效应。该实施例工艺简单，无需横向Super Junction结构，通过牺牲一部分耐压，加强器件的积累效应，降低器件的比导通电阻。在实际应用中，可根据需要调整第三填充材料51所占比例，使耐压的比导通电阻满足实际要求。 
实施例3： 
本实施例与实施例1的区别是，第一填充材料为N-型。使用P-作为硅衬底4，使用N-作为漂移区1。 
由于同样没有使用P-作为填充材料，所以本实施例仅使用高介电材料的电场调制效应来优化电场的分布，但由于高介电材料所占漂移区比例和实施例2相比较小，所以对整个漂移区的平均介电常数提高 有限，使得器件的耐压较实施例1、2相比会出现一定的降低。但当器件导通时，整个高介电常数条的内部是同漂移区1同样材料的N-型硅，由于同栅极5接触，并同漏极绝缘，所以将在整个漂移区形成同实施例1一样的超强积累效应，如图11所示，也能出现数量级的比导通电阻降低。本实施例同样无需Super Junction结构，工艺较实施例相比容易实现。 
实施例4： 
根据泊松方程给出的电场斜率：qND/ε，如果漂移区中高介电常数材料条占的比例更大，则平均介电常数ε也更大，使得斜率越小，电场分布也就越均匀。在专利[X.Chen,Super-junction voltage sustaininglayers with alternating semiconductor and high-K dielectric regions.USPatent.7230310,Jun.12,(2007)]中，尽管使用了高介电材料的电场调制效应来优化器件截止时的电场分布，但由于该类器件没有积累效应，器件导通时的导电通道依赖漂移区的长度，宽度及掺杂浓度，所以在同等面积的条件下，增大加大高介电常数材料条占的比例来提高击穿电压将会导致漂移区半导体比例的下降，从而使比导通电阻增加。然而如果使用本发明的积累效应，器件导通电阻主要由积累效应强弱决定，所以如果通过提高高介电常数材料条所占比例的方法来提高耐压，几乎不会对器件比导通电阻造成影响。 
参见图8~10，本实施例使用P-作为硅衬底4，使用N-作为漂移区1，并使用第一填充材料2或第二填充材料21相邻间隔的高介电常数条之间的填充材质。 
本实施例在隔离区之间，相邻的高介电材料条3的中间位置还设置有与高介电材料条3平行且材质相同的内部高介电材料条13，内部高介电材料条13两端分别与源极8和漏极11直接接触。 
内部高介电材料条13可以单独加在漂移区中部或第一填充材料中部，也可在漂移区中部第一填充材料中部同时添加，即，内部高介电材料条13既可以设置在隔离区内，也可以设置在隔离区之间。 
本实施例的高介电材料占据了大部分漂移区，所以漂移区平均介电常数被大幅提高，明显超过实施例1，同时本实施例也使用了P-填充，能产生Super Junction的电荷平衡。上述两种效应使得本实施例的漂移区电场分布接近理想，所以本实施例在截止时将实现比实施例1更高的耐压，导通时由于第一填充材料2或第二填充材料21的电位和栅极5电位一致，所以将在整个漂移区1上产生同实施例1一样的超强积累效应，如图10所示，用介电常数为1000的介电材料作为高介电常数材料条3即可实现较Super Junction比导通电阻数量级的降低。 
实施例5 
参见图11~12。由于很多高介电材料需要利用退火来激发高介电性，而高介电常数材料条3与漂移区1，第一填充材料2或第二填充材料21的直接接触容易在退火过程中由于热膨胀系数引起裂缝，所以在前述各实施例的基础上，可分别在高介电常数材料条3与漂移区1、第一填充材料2的交界面之间通过引入一层缓冲层15，缓冲层可以是可加工陶瓷，用来吸收应力，避免开裂。 
实施例6 
传统MOS器件无论横向还是纵向，当器件工作在线性区时，源漏之间的电阻将随源漏电压增大而增大，形成了正反馈。所以当源漏电流线性增大，源漏电压将以超过线性的速度增加，不利于大电流应用。而通过高介电常数条，可改进上述问题。 
参见图13~14。基于以实施例1或实施例3的掺杂及材料，图13与图1的不同在于图1中位于第一填充材料2和源极8、漏极11、以及漂移区1或衬底4的交界处设置有第一绝缘介质10；而图13中第一绝缘介质10除位于第一填充材料2和源极8、漂移区1或衬底4的交界处外，在隔离区的内部设置有与第一绝缘介质10材质相同的绝缘板101；第一填充材料2和漏极11之间没有隔离，直接接触。 
或者说，隔离区内横向设置有绝缘板101；绝缘板101将第一填充材料2分割为漏极邻近部分和源极邻近部分，源极邻近部分通过第二绝缘介质9上的孔与栅极5接触，漏极邻近部分与漏极11接触。所述“横向”是指垂直于源极漏极方向，且垂直于衬底。 
当器件导通时，由于第一绝缘介质10在第一填充材料2或第二填充材料21内部实现隔离，图13的器件栅极高压只会在漂移区1靠近漏极11的部分产生超强积累效应，使得其比导通电阻和实施例相比而言较大。但高介电常数条内部的第一填充材料2或第二填充材料21的另一部分直接同漏极11接触，其电位将受到漏极电压的影响。如果器件导通时漏极电压增大，高介电常数条内部的第一填充材料2或第二填充材料21靠近漏极部分电位也将增大，就会在漂移区的靠 近漏极11部分带来强度随漏极电压递增的积累效应，如图14所示，从而使得器件的比导通电阻随源、漏极电压增大而减小，形成负反馈，使得源漏电流线性增大时，源漏电压将以压线性的速度增加，适用于大电流器件应用。在上述其他实施例中，第一绝缘介质10的位置除可以位于第一填充材料2或第二填充材料21与漏极11的交界处外，也可位于第一填充材料2或第二填充材料21内部，以产生器件导通电阻的随电压增大而降低的器件特性。 

Claims (9)

1.使用高介电常数槽结构的低比导通电阻的横向功率器件，包括硅衬底[4]、漂移区[1]、第一绝缘介质[10]、栅极[5]、沟道区[6]、欧姆接触重掺杂区[7]、源极[8]、漏极[11]、第二绝缘介质[9]、源极引出线[16]、漏极引出线[12]，其特征在于，
漂移区[1]、漏极[11]、源极[8]为第一种导电类型，沟道区[6]、硅衬底[4]、欧姆接触重掺杂区[7]为第二种导电类型；在漂移区[1]内至少嵌入设置两个隔离区；隔离区之间为漂移区[1]和沟道区[6]；每个隔离区从源极[8]延伸到漏极[11]；高介电常数材料条[3]和第一绝缘介质[10]形成隔离区的边界；隔离区内填充有第一填充材料[2]，在漂移区[1]和隔离区的表面设置有第二绝缘介质[9]，栅极[5]通过第二绝缘介质[9]上的孔与第一填充材料[2]直接接触。
2.如权利要求1所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，隔离区为长方体形、梯形体、或平行四边形体，其垂直于衬底且方向为源极[8]到漏极[11]的边界为高介电常数材料条[3]。
3.如权利要求1所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，隔离区内靠近源极[8]的一端填充有与栅极[5]材质相同的第三填充材料[51]，第三填充材料[51]通过第二绝缘介质[9]上的孔与栅极[5]直接接触，隔离区的剩余部分填充第一填充材料[2]，第一填充材料[2]的材质与高介电常数条[3]相同。
4.如权利要求1所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，所述第一填充材料[2]为P-或N-型材料。
5.如权利要求2所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，在隔离区之间，相邻的高介电材料条[3]的中间位置还设置有与高介电材料条[3]平行且材质相同的内部高介电材料条[13]，内部高介电材料条[13]两端分别与源极[8]和漏极[11]直接接触。
6.如权利要求2所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，在隔离区内，设置有与高介电材料条[3]平行且材质相同的内部高介电材料条[13]，内部高介电材料条[13]两端分别与源极[8]和漏极[11]直接接触。
7.如权利要求1所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，在高介电常数材料条[3]两侧设置有缓冲层[15]。
8.如权利要求1所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，隔离区内横向设置有绝缘板[101]；绝缘板[101]将第一填充材料[2]分割为漏极邻近部分和源极邻近部分，源极邻近部分通过第二绝缘介质[9]上的孔与栅极[5]接触，漏极邻近部分与漏极[11]接触；与漏极接触的隔离区边界以第一填充材料[2]取代第一绝缘介质[10]。
9.如权利要求1、2、3、4、5、6、7或8所述的使用高介电常数槽结构的低比导通电阻的横向功率器件，其特征在于，所述第一种导电类型为N型硅，第二种导电类型为P型硅；或者，第一种导电类型为P型硅，第二种导电类型为N型硅。
CN201210558464.5A 2012-12-20 2012-12-20 使用高介电常数槽结构的低比导通电阻的横向功率器件 Active CN103050540B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210558464.5A CN103050540B (zh) 2012-12-20 2012-12-20 使用高介电常数槽结构的低比导通电阻的横向功率器件
US14/650,176 US9324855B2 (en) 2012-12-20 2013-12-19 Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor
PCT/CN2013/001594 WO2014094362A1 (zh) 2012-12-20 2013-12-19 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210558464.5A CN103050540B (zh) 2012-12-20 2012-12-20 使用高介电常数槽结构的低比导通电阻的横向功率器件

Publications (2)

Publication Number Publication Date
CN103050540A true CN103050540A (zh) 2013-04-17
CN103050540B CN103050540B (zh) 2016-03-30

Family

ID=48063126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210558464.5A Active CN103050540B (zh) 2012-12-20 2012-12-20 使用高介电常数槽结构的低比导通电阻的横向功率器件

Country Status (3)

Country Link
US (1) US9324855B2 (zh)
CN (1) CN103050540B (zh)
WO (1) WO2014094362A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545350A (zh) * 2013-10-30 2014-01-29 电子科技大学 一种横向高压器件漂移区的制造方法
WO2014094362A1 (zh) * 2012-12-20 2014-06-26 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法
CN103928522A (zh) * 2014-04-10 2014-07-16 电子科技大学 一种槽型积累层mosfet器件
WO2015021944A1 (zh) * 2013-08-15 2015-02-19 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
CN105118861A (zh) * 2015-08-21 2015-12-02 西南交通大学 一种横向finfet器件
CN106129116A (zh) * 2016-07-27 2016-11-16 西安电子科技大学 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN104253050B (zh) * 2014-04-10 2016-12-21 电子科技大学 一种槽型横向mosfet器件的制造方法
CN111969061A (zh) * 2020-08-12 2020-11-20 无锡先仁智芯微电子技术有限公司 一种ldmos结构及其制作方法
CN114512535A (zh) * 2022-04-18 2022-05-17 泰科天润半导体科技（北京）有限公司 一种双通道SiC横向LDMOS功率器件的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3022771A4 (en) * 2013-07-15 2017-03-15 HRL Laboratories, LLC Hemt device and method
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
CN107863378B (zh) * 2017-09-14 2023-06-02 华羿微电子股份有限公司 超结mos器件及其制造方法
CN112909081B (zh) * 2021-02-09 2022-05-17 电子科技大学 一种横向功率器件
CN113540211A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种沟槽超级结功率mosfet器件及其制备方法
CN117080246A (zh) * 2023-10-08 2023-11-17 希力微电子(深圳)股份有限公司 一种具有纵向超结子层的耐压区

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6768180B2 (en) * 2002-04-04 2004-07-27 C. Andre T. Salama Superjunction LDMOST using an insulator substrate for power integrated circuits
CN1181559C (zh) * 2001-11-21 2004-12-22 同济大学 一种半导体器件
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US20080029814A1 (en) * 2006-08-02 2008-02-07 International Rectifier Corporation Multiple lateral RESURF LDMOST

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040033677A1 (en) 2002-08-14 2004-02-19 Reza Arghavani Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
CN100592533C (zh) * 2007-10-15 2010-02-24 天钰科技股份有限公司 横向扩散金属氧化物晶体管
CN102097482B (zh) 2010-12-31 2012-07-18 杭州电子科技大学 集成双纵向沟道soi ldmos器件单元
CN103137658A (zh) 2011-11-30 2013-06-05 成都成电知力微电子设计有限公司 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层
CN103208516B (zh) 2012-01-11 2016-05-25 电子科技大学 用于半导体器件的表面耐压区、半导体器件和电容器
CN103050540B (zh) 2012-12-20 2016-03-30 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
CN1181559C (zh) * 2001-11-21 2004-12-22 同济大学 一种半导体器件
US6768180B2 (en) * 2002-04-04 2004-07-27 C. Andre T. Salama Superjunction LDMOST using an insulator substrate for power integrated circuits
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US20080029814A1 (en) * 2006-08-02 2008-02-07 International Rectifier Corporation Multiple lateral RESURF LDMOST

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324855B2 (en) 2012-12-20 2016-04-26 University Of Electronic Science And Technology Of China Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor
WO2014094362A1 (zh) * 2012-12-20 2014-06-26 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法
WO2015021944A1 (zh) * 2013-08-15 2015-02-19 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
US9716169B2 (en) 2013-08-15 2017-07-25 Csmc Technologies Fabi Co., Ltd. Lateral double diffused metal oxide semiconductor field-effect transistor
CN103545350A (zh) * 2013-10-30 2014-01-29 电子科技大学 一种横向高压器件漂移区的制造方法
CN103545350B (zh) * 2013-10-30 2016-04-06 电子科技大学 一种横向高压器件漂移区的制造方法
CN103928522A (zh) * 2014-04-10 2014-07-16 电子科技大学 一种槽型积累层mosfet器件
CN104253050B (zh) * 2014-04-10 2016-12-21 电子科技大学 一种槽型横向mosfet器件的制造方法
CN105118861A (zh) * 2015-08-21 2015-12-02 西南交通大学 一种横向finfet器件
CN105118861B (zh) * 2015-08-21 2018-01-12 西南交通大学 一种横向finfet器件
CN106129116A (zh) * 2016-07-27 2016-11-16 西安电子科技大学 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN106129116B (zh) * 2016-07-27 2019-09-20 西安电子科技大学 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN111969061A (zh) * 2020-08-12 2020-11-20 无锡先仁智芯微电子技术有限公司 一种ldmos结构及其制作方法
CN111969061B (zh) * 2020-08-12 2024-06-04 无锡先仁智芯微电子技术有限公司 一种ldmos结构及其制作方法
CN114512535A (zh) * 2022-04-18 2022-05-17 泰科天润半导体科技（北京）有限公司 一种双通道SiC横向LDMOS功率器件的制造方法

Also Published As

Publication number Publication date
CN103050540B (zh) 2016-03-30
WO2014094362A1 (zh) 2014-06-26
US9324855B2 (en) 2016-04-26
US20150333170A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
CN103050540B (zh) 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN102779836B (zh) 使用高介电常数槽结构的低比导通电阻的纵向功率器件
CN100421256C (zh) 集成抗esd二极管的soi ligbt器件单元
CN102148251B (zh) Soi横向mosfet器件和集成电路
CN102231390B (zh) 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN101969074A (zh) 一种高压ldmos器件
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
CN103219386B (zh) 一种具有高k绝缘区的横向功率器件
CN105070760B (zh) 一种功率mos器件
CN104538446A (zh) 一种双向mos型器件及其制造方法
CN102412297A (zh) 基于衬底偏压技术的硅基功率器件结构
CN103794647A (zh) 一种双向igbt器件及其制作方法
CN102969358A (zh) 一种横向高压功率半导体器件
CN107658340A (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN110518065A (zh) 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN104201201A (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN104241365A (zh) 一种soi横向功率mosfet器件
CN107680996A (zh) 横向功率器件
CN103094350A (zh) 一种高压ldmos器件
CN103022134A (zh) 一种超低比导通电阻的soi横向高压功率器件
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
CN104009089B (zh) 一种psoi横向双扩散金属氧化物半导体场效应管
CN102832237A (zh) 一种槽型半导体功率器件
CN109698196B (zh) 功率半导体器件
CN106952960B (zh) 一种具有槽形结构的应变nldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant