CN104022076A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104022076A
CN104022076A CN201410226377.9A CN201410226377A CN104022076A CN 104022076 A CN104022076 A CN 104022076A CN 201410226377 A CN201410226377 A CN 201410226377A CN 104022076 A CN104022076 A CN 104022076A
Authority
CN
China
Prior art keywords
layer
source electrode
contact hole
drain electrode
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410226377.9A
Other languages
English (en)
Other versions
CN104022076B (zh
Inventor
龙春平
刘政
王祖强
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410226377.9A priority Critical patent/CN104022076B/zh
Publication of CN104022076A publication Critical patent/CN104022076A/zh
Priority to US14/646,416 priority patent/US9478562B2/en
Priority to PCT/CN2014/087139 priority patent/WO2015180320A1/zh
Application granted granted Critical
Publication of CN104022076B publication Critical patent/CN104022076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，其中该制作方法包括：在衬底基板上形成有源材料层、栅极绝缘层和金属薄膜，通过第一次构图工艺形成包括有源层的图形和包括栅极、源极、漏极、栅极线和数据线的图形；在衬底基板上形成钝化层，通过第二次构图工艺形成源极接触孔、漏极接触孔和跨桥结构接触孔；在衬底基板上形成透明导电薄膜，通过薄膜剥离工艺去除部分透明导电薄膜，以形成源极接触部分、漏极接触部分、像素电极和跨桥结构。上述制作方法降低了构图工艺的使用次数，具有制作方法简单、生产效率高、产品良率高的优点。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
有源矩阵(Active Matrix)型显示装置是利用薄膜晶体管(Thin FilmTransistor，简称TFT)进行像素显示驱动的一种显示装置，具有轻薄、低功耗、低辐射、低成本等诸多优点，是目前最为主流的显示技术。
有源矩阵型显示装置均包含一TFT阵列基板，根据TFT有源层的形成材料的不同，TFT阵列基板可分为非晶硅(a-Si：H)、低温多晶硅(Low TemperaturePoly-Silicon，简称LTPS)、高温多晶硅(High Temperature Poly-Silicon，简称HTPS)、氧化物半导体等多种类型。其中，LTPS TFT阵列基板以其载流子迁移率高、可高度集成、抗干扰能力强等优点，成为目前领域内研究的热点之一。
常规LTPS TFT阵列基板包括多条沿第一方向的栅极线和多条沿第二方向的数据线，第一方向与第二方向相互垂直，以限定形成呈矩阵式排布的多个像素单元。如图1所示，每个像素单元均包括：像素电极115；位于像素电极115下层的存储电极104；位于栅极线(图中未示出)与数据线(图中未示出)交叉处的TFT，TFT与像素电极115相连，用于驱动像素电极。其中，TFT包括有源层103、栅极106、源极110和漏极111，通常栅极106与栅极线相连，源极110与数据线相连，漏极111与像素电极115相连。
常规制作LTPS TFT阵列基板的方法包括：在衬底基板101上依次形成缓冲层102、包括有源层103和存储电极104的图形、栅极绝缘层105、包括栅极106和栅极线的图形、层间绝缘层107、源极接触孔、漏极接触孔、包括源极110、漏极111和数据线的图形、钝化层112、钝化层内的像素电极接触孔、平坦层113、平坦层113内的像素电极接触孔(与钝化层112内的像素电极接触孔是连通的)、像素电极115和像素定义层116。该方法还包括：在形成包括有源层103和存储电极104的图形后，形成遮挡有源层103，但暴露存储电极104的光刻胶图形，以实现对存储电极104的离子掺杂，再去除该光刻胶图形的步骤。
从上述制作方法中不难发现，整个制作过程至少需要8～9次构图工艺，而每次构图工艺均需经过涂胶、曝光、显影、清洗等多道工序，这就导致现有技术中阵列基板的制作步骤十分繁杂，生产效率较低；另外，构图工艺过程中需要较高的对位精度，高精度的对位难度很大，一旦对位不准会直接引起产品的良率下降。
发明内容
本发明提供一种阵列基板及其制作方法、显示装置，以简化阵列基板的制作方法、提高生产效率，并提高阵列基板的良率。
为达到上述目的，本发明采用如下技术方案：
一种阵列基板的制作方法，包括：在衬底基板上依次形成有源材料层、栅极绝缘层和金属薄膜，通过第一次构图工艺图案化所述有源材料层、所述栅极绝缘层和所述金属薄膜，形成包括有源层的图形和包括栅极、源极、漏极、栅极线和数据线的图形，所述栅极的周围暴露出部分所述栅极绝缘层，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开；在衬底基板上形成钝化层，通过第二次构图工艺图案化所述钝化层，形成暴露出部分所述源极与部分所述有源层的源极接触孔、暴露出部分所述漏极与部分所述有源层的漏极接触孔和暴露出部分断开的栅极线或数据线的跨桥结构接触孔；在衬底基板上形成透明导电薄膜，通过薄膜剥离工艺去除部分所述透明导电薄膜，以在所述源极接触孔中形成电连接所述源极和所述有源层的源极接触部分，在所述漏极接触孔中形成电连接所述漏极和所述有源层的漏极接触部分，在所述漏极上方的钝化层上形成与所述漏极接触部分电连接的像素电极，在所述跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构。
优选的，所述通过第一次构图工艺图案化所述有源材料层、所述栅极绝缘层和所述金属薄膜，形成包括有源层的图形和包括栅极、源极、漏极、栅极线和数据线的图形，所述栅极的周围暴露出部分所述栅极绝缘层，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开具体包括：利用半透式掩膜版，在所述金属薄膜上形成第一光刻胶层和第二光刻胶层，所述第一光刻胶层覆盖待形成有源层区域和待形成栅极线区域，包括覆盖待形成栅极区域与待形成栅极线区域的第一部分和位于所述第一部分周围的第二部分，所述第二光刻胶层覆盖待形成源极区域、待形成漏极区域和待形成数据线区域，所述第一光刻胶层的第一部分和所述第二光刻胶层的厚度均大于所述第一光刻胶层的第二部分的厚度，覆盖所述待形成栅极线区域的第一光刻胶层或覆盖所述待形成数据线区域的第二光刻胶层在二者交叉处断开；以所述第一光刻胶层和所述第二光刻胶层为掩膜，去除暴露的金属薄膜和所述暴露的金属薄膜遮盖的栅极绝缘层与有源材料层，形成所述包括有源层的图形和包括所述源极、所述漏极、所述栅极线和所述数据线的图形，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开；去除所述第一光刻胶层的第二部分；以所述第一光刻胶层的第一部分和所述第二光刻胶层为掩膜，去除所述第一光刻胶层的第一部分周围的金属薄膜，形成包括所述栅极的图形，所述栅极的周围暴露出部分所述栅极绝缘层。
优选的，在所述以所述第一光刻胶层的第一部分和所述第二光刻胶层为掩膜，去除所述第一光刻胶层的第一部分周围的金属薄膜，形成包括所述栅极的图形，所述栅极的周围暴露出部分所述栅极绝缘层之后还包括：以所述栅极为掩膜，对所述栅极周围的有源层进行掺杂；对衬底基板进行退火，以激活所述掺杂的杂质。
优选的，所述通过第二次构图工艺图案化所述钝化层，形成暴露出部分所述源极与部分所述有源层的源极接触孔、暴露出部分所述漏极与部分所述有源层的漏极接触孔和暴露出部分断开的栅极线或数据线的跨桥结构接触孔具体包括：在所述钝化层上形成第三光刻胶层和第四光刻胶层，所述第三光刻胶层覆盖所述栅极、所述源极、所述栅极线和所述数据线，所述第四光刻胶层覆盖所述漏极，所述第三光刻胶层的厚度大于所述第四光刻胶层的厚度；以所述第三光刻胶层和所述第四光刻胶层为掩膜，去除暴露的钝化层，形成暴露出部分所述源极与部分所述有源层的源极接触孔、暴露出部分所述漏极与部分所述有源层的漏极接触孔和暴露出部分断开的栅极线或数据线的跨桥结构接触孔。
优选的，所述在衬底基板上形成透明导电薄膜，通过薄膜剥离工艺去除部分所述透明导电薄膜，以在所述源极接触孔中形成电连接所述源极和所述有源层的源极接触部分，在所述漏极接触孔中形成电连接所述漏极和所述有源层的漏极接触部分，在所述漏极上方的钝化层上形成与所述漏极接触部分电连接的像素电极，在所述跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构具体包括：去除所述第四光刻胶层；在衬底基板上形成透明导电薄膜；剥离所述第三光刻胶层，以去除覆盖在所述第三光刻胶层上的透明导电薄膜，在所述源极接触孔中形成电连接所述源极和所述有源层的源极接触部分，在所述漏极接触孔中形成电连接所述漏极和所述有源层的漏极接触部分，在所述漏极上方的钝化层上形成与所述漏极接触部分电连接的像素电极，在所述跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构。
优选的，形成所述有源材料层具体包括：在所述衬底基板上沉积非晶硅材料；采用晶化工艺，使所述非晶硅材料转化为多晶硅材料，形成所述有源材料层。
优选的，在形成所述包括有源层的图形的步骤中，还同时形成包括存储电极的图形，以与所述像素电极构成存储电容。
优选的，在形成所述有源材料层之前，还包括：在所述衬底基板上形成缓冲层。
优选的，在形成所述源极接触部分、所述漏极接触部分和所述像素电极之后还包括：在衬底基板上形成像素定义层。
本发明还提供了一种阵列基板，包括：位于衬底基板上的有源层；覆盖所述有源层的栅极绝缘层；位于所述栅极绝缘层上且位于同一膜层的栅极、源极、漏极、栅极线和数据线，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开；覆盖所述栅极、所述源极、所述漏极、所述栅极线和所述数据线的钝化层；
位于所述钝化层和所述栅极绝缘层内部的源极接触孔、漏极接触孔和跨桥结构接触孔，所述源极接触孔暴露出部分所述源极和部分所述有源层，所述漏极接触孔暴露出部分所述漏极和部分所述有源层，所述跨桥结构接触孔暴露出部分断开的栅极线或数据线；
位于同一膜层的源极接触部分、漏极接触部分、像素电极和跨桥结构，其中，所述源极接触部分位于所述源极接触孔内部，电连接所述源极与所述有源层；所述漏极接触部分位于所述漏极接触孔内部，电连接所述漏极与所述有源层；所述像素电极位于所述漏极上方的钝化层上，通过所述漏极接触部分与所述漏极电连接；所述跨桥结构位于所述跨桥结构接触孔内和上方的钝化层上，电连接断开的栅极线或数据线。
优选的，所述有源层的材料为多晶硅。
优选的，所述钝化层的材料为亚克力。
优选的，所述源极接触部分、所述漏极接触部分、所述像素电极和所述跨桥结构的厚度为20nm～150nm。
优选的，所述阵列基板还包括：与所述有源层同层设置的存储电极，所述存储电极与所述像素电极构成存储电容。
优选的，所述阵列基板还包括：位于所述衬底基板与所述有源层之间的缓冲层。
优选的，所述阵列基板还包括：覆盖所述源极接触部分、所述漏极接触部分和所述跨桥结构的像素定义层。
优选的，所述像素定义层的材料为亚克力。
本发明还提供了一种显示装置，包括以上所述的阵列基板。
优选的，所述显示装置为液晶显示装置或有机发光二极管显示装置。
本发明实施例所提供的阵列基板的制作方法中，有源层、栅极、源极、漏极、栅极线和数据线在同一构图工艺步骤下形成，将形成有源层所需的构图工艺、形成栅极和栅极线所需的构图工艺与形成源极、漏极和数据线所需的构图工艺合并为第一次构图工艺；在后续步骤中，通过第二次构图工艺形成源极接触孔、漏极接触孔和跨桥结构接触孔；通过覆盖透明导电薄膜，并利用薄膜剥离工艺使源极通过源极接触孔电连接有源层、漏极通过漏极接触孔电连接有源层、形成跨桥结构电连接断开的栅极线或数据线，并形成通过漏极接触孔电连接漏极的像素电极，从而将在源极接触孔和漏极接触孔内填充导电材料以实现源极和漏极与有源层的电连接这一步骤与形成像素电极所需的构图工艺步骤合二为一，同时省略了制作像素电极接触孔所需的构图工艺步骤。因此，本发明实施例中的制作方法简化了工艺制程，提高了生产效率。
并且，构图工艺需要较高的对位精度，高的对位精度使对位的难度较大，多次进行构图极易引起对位的偏差，造成器件的良率下降。本发明实施例中，由于减少了制作阵列基板时需要进行构图工艺的次数，因此改善了多次构图引起对位不准的问题，提高了阵列基板的良率。
另外，本发明实施例所提供的阵列基板和显示装置，其栅极、源极和漏极位于同一膜层中，因此栅极与源极和漏极之间不存在重叠，也就不存在由重叠引起的寄生电容；而现有技术中由于栅极与源极和漏极位于不同的膜层中，栅极与源极和漏极之间重叠会产生寄生电容，进而影响器件的电性能。可见，本发明实施例中的阵列基板和显示装置的寄生电容较小，电性能更加优良。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中TFT阵列基板的制作方法各步骤的示意图；
图2～图4为本发明实施例一所提供的阵列基板的制作方法各步骤的示意图；
图5～图9为本发明实施例一所提供的阵列基板的制作方法中步骤S11的具体步骤的示意图；
图10～图12为本发明实施例一所提供的阵列基板的制作方法中步骤S12的具体步骤的示意图；
图13～图15为本发明实施例一所提供的阵列基板的制作方法中步骤S13的具体步骤的示意图；
图16为本发明实施例一所提供的阵列基板的制作方法中电连接断开的数据线的步骤的示意图；
图17为本发明实施例二所提供的阵列基板的基本结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
本发明实施例提供了一种阵列基板的制作方法，该方法包括以下步骤：
步骤S11：在衬底基板201上依次形成有源材料层、栅极绝缘层204和金属薄膜，通过第一次构图工艺图案化有源材料层、栅极绝缘层204和金属薄膜，形成包括有源层203的图形和包括栅极205、源极206、漏极207、栅极线(图中未示出)和数据线(图中未示出)的图形，栅极205的周围暴露出部分栅极绝缘层204，栅极线或数据线在栅极线和数据线的交叉处断开，如图2所示。
本实施例中，上述步骤S11优选的可具体包括以下步骤：
步骤S111：在衬底基板201上依次形成有源材料层501、栅极绝缘层204和金属薄膜502，如图5所示。
为保证产品的各项性能更优良，优选的可对衬底基板201进行初始清洗，以清除生产过程中残留在衬底基板表面的杂质粒子。
所提供的衬底基板201的具体材料可根据实际情况而定，若需要制作的显示装置为非柔性的，则衬底基板201优选的可选用玻璃基板，若需要制作柔性或可弯曲显示装置，则衬底基板201优选的可为塑料薄膜等具有柔性或可弯曲性的材料。
本实施例中，有源层的形成材料可根据实际需要进行不同的选择，例如可选用非晶硅、多晶硅、氧化物等材料。
以有源层的形成材料为多晶硅为例，本实施例中形成有源材料层501优选的可具体包括：在衬底基板上沉积非晶硅材料；采用晶化工艺，使非晶硅材料转化为多晶硅材料，形成有源材料层501。
具体的，可首先采用溅射工艺或PECVD等淀积工艺在衬底基板的一侧上沉积非晶硅材料，所沉积的非晶硅材料的厚度优选的为40nm～100nm，然后对非晶硅材料进行激光退火结晶、金属诱导结晶、固相结晶等晶化工艺，使非晶硅材料转化为多晶硅材料，形成有源材料层501。另外，在沉积完非晶硅材料之后，进行晶化工艺之前，优选的可使用热处理炉对非晶硅材料进行脱氢工艺处理，以防止后续结晶过程中的氢爆；在晶化结束后，优选的可采用稀释的氢氟酸溶液对所形成的有源材料层501进行清洗，以降低有源材料层501的表面粗糙度。
在形成有源材料层501后，优选的可采用离子注入、离子云注入等掺杂方法，对有源材料层501进行薄膜晶体管沟道掺杂，以调整薄膜晶体管的阈值电压，改善薄膜晶体管的开关特性。掺杂离子优选为含H2的PH3或者含H2的B2H6，离子注入剂量的范围优选为10^11～13^16ions/cm2，注入能量优选在10KeV～100KeV之间。通过上述沟道掺杂过程能够。
本实施例中，在形成有源材料层501之前优选的还可包括：在衬底基板201上形成缓冲层202。
具体的，可采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)或其它工艺在衬底基板201上依次形成氮化硅薄膜和氧化硅薄膜，将该两层薄膜的叠层作为缓冲层202。其中，氮化硅薄膜的厚度优选为50nm～100nm，氧化硅薄膜的厚度优选为100nm～400nm。氮化硅薄膜具有很强的扩散阻挡特性，能够抑制金属离子对后续形成的多晶硅薄膜的影响，氧化硅薄膜能够与后续形成的多晶硅薄膜形成优良的界面，从而防止氮化硅薄膜的缺陷对多晶硅薄膜质量的损害。
需要说明的是，上述缓冲层202中的各膜层的厚度仅为本实施例所提供的优选范围，在本发明的其它实施例中，还可根据实际情况对缓冲层202中的各膜层的厚度进行不同于上述优选范围的具体设定。
并且，本实施例中的缓冲层202的具体结构并不仅限于为氮化硅薄膜和氧化硅薄膜所构成的叠层结构，其还可为单层薄膜结构或包括至少三层薄膜的叠层结构，且缓冲层202的形成材料也并不仅限于氮化硅和氧化硅两种。
另外，缓冲层202可根据实际情况选择是否设置，在本发明的其它实施例中，也可不设置缓冲层202。
本步骤中，形成栅极绝缘层204所采用的工艺优选的可为PECVD等工艺，在此并不限定。
所形成的栅极绝缘层204优选的可为氧化硅薄膜与氮化硅薄膜所构成的叠层结构，氧化硅薄膜相对于氮化硅薄膜靠近衬底基板，氧化硅薄膜的厚度优选的可为30nm～100nm，氮化硅薄膜的厚度优选的可为20nm～100nm；栅极绝缘层204还可为单层薄膜结构或者包括至少三层薄膜的叠层结构。
需要说明的是，栅极绝缘层204的形成材料还可为除氧化硅和氮化硅外的绝缘材料；并且，构成栅极绝缘层204的各层薄膜的厚度并不仅限于上述优选范围，可根据实际情况进行设定。
本步骤中，形成金属薄膜502优选的可采用PECVD、磁控溅射等工艺，在此并不进行限定。
金属薄膜219的厚度可根据实际情况设定，优选的可为200nm～500nm；金属薄膜219的形成材料优选的可包括铝、铜、钼、钛和铝钕化合物等中的至少一种；金属薄膜219可为单层薄膜结构，也可为多层薄膜构成的叠层结构，如：钼、铝和钼三层薄膜依次叠层的结构，或钛、铝和钛三层薄膜依次层叠的结构等。
步骤S112：利用半透式掩膜版，在金属薄膜502上形成第一光刻胶层A1和第二光刻胶层A2，第一光刻胶层A1覆盖待形成有源层区域和待形成栅极线区域，包括覆盖待形成栅极区域与待形成栅极线区域的第一部分A11和位于第一部分A11周围的第二部分A12，第二光刻胶层A2覆盖待形成源极区域、待形成漏极区域和待形成数据线区域，第一光刻胶层的第一部分A11和第二光刻胶层A2的厚度均大于第一光刻胶层的第二部分A12的厚度，覆盖待形成栅极线区域的第一光刻胶层A1或覆盖待形成数据线区域的第二光刻胶层A2在二者交叉处断开，如图6所示。
本步骤中对第一光刻胶层A1和第二光刻胶层A2的具体厚度并不限定。其中，第一光刻胶层A1的第一部分A11的厚度优选的可为1～3μm，第二部分A12的厚度优选的额可为0.5～1μm，第二光刻胶层A2的厚度优选的可为1～3μm，第一光刻胶层A1的第一部分A11和第二光刻胶层A2的厚度可相同，也可不同。
第一光刻胶层A1的第一部分A11覆盖待形成栅极区域与待形成栅极线区域，用于后续步骤中形成栅极与栅极线；第一光刻胶层A1的第二部分A12位于第一部分A11的周围，与第一部分A11共同覆盖待形成有源层区域，用于后续步骤中形成有源层；第二光刻胶层A2覆盖待形成源极区域、待形成漏极区域和待形成数据线区域，用于后续步骤中形成源极、漏极和数据线。
需要说明的是，由于本实施例中栅极线与数据线形成于同一膜层中，因此为避免栅极线与数据线相连而短路，覆盖待形成栅极线区域的第一光刻胶层A1或覆盖待形成数据线区域的第二光刻胶层A2需在二者交叉处断开。以在后续步骤中形成在栅极线与数据线交叉处断开的栅极线或数据线。
步骤S113：以第一光刻胶层A1和第二光刻胶层A2为掩膜，去除暴露的金属薄膜和暴露的金属薄膜遮盖的栅极绝缘层与有源材料层，形成包括有源层203的图形和包括源极206、漏极207、栅极线和数据线的图形，栅极线或数据线在栅极线和数据线的交叉处断开，如图7所示。
本步骤中，优选的可采用等离子体或电感耦合等干法刻蚀工艺对未被光刻胶层保护的膜层进行连续刻蚀，刻蚀以完全去除未被光刻胶保护的有源材料层为终点，防止由于有源材料层相连导致的晶体管特性下降。
需要说明的是，本实施例对去除暴露的金属薄膜和暴露的金属薄膜遮盖的栅极绝缘层与有源材料层所采用的工艺方法并不限定，优选的可根据金属薄膜材料的不同选择相匹配的工艺。例如：若金属薄膜为钼、铝和钼三层薄膜依次叠层而成，则优选的可使用湿法刻蚀方法进行上述去除工序；若金属薄膜为钛、铝和钛依次层叠而成，则优选的可使用电感耦合等离子方法刻蚀进行上述去除工序。
经过步骤S113后，源极206、漏极207、栅极线和数据线形成，但是栅极并未形成，覆盖在待形成栅极区域上的金属薄膜作为待形成栅极层701。由于源极206和漏极207均需要与有源层203电连接，而此时待形成栅极层701是完全覆盖有源层203的，因此需要在后续步骤中去除部分待形成栅极层701，以形成栅极，使其仅覆盖有源层203的一部分。
本实施例中，在形成包括有源层203的图形的步骤中，优选的还可同时形成包括存储电极的图形，该存储电极用于与后续形成的像素电极构成存储电容，以在两帧画面切换时，维持上一帧画面的显示。
需要说明的是，附图中所示出的203′为有源材料层501经过上述步骤S113后所剩余的部分中除形成有源层203的部分外其它部分。
步骤S114：去除第一光刻胶层的第二部分A12，如图8所示。
本步骤中，优选的可使用等离子体灰化工艺去除第一光刻胶层A1的第二部分A12。在灰化去除的过程中，第一光刻胶层A1的第一部分A11和第二光刻胶层A2也会同时被去除一定的量，但是由于第一光刻胶层A1的第一部分A11和第二光刻胶层A2的厚度均大于第一光刻胶层A1的第二部分A12的厚度，因此灰化去除过程结束后，待形成栅极区域和栅极线仍然被第一部分A11遮盖，源极206、漏极207和数据线仍然被第二光刻胶层A2覆盖，仅有待形成栅极区域周围的金属薄膜(待形成栅极层701)表面被暴露出来。
步骤S115：以第一光刻胶层的第一部分A12和第二光刻胶层A2为掩膜，去除第一光刻胶层的第一部分A11周围的金属薄膜，形成包括栅极205的图形，栅极205的周围暴露出部分栅极绝缘层204，如图9所示。
本步骤中，优选的可采用湿法刻蚀或者干法刻蚀工艺对待形成栅极区域(即第一光刻胶层的第一部分A11)周围的金属薄膜(即待形成栅极层701)进行去除，剩余的金属薄膜形成栅极205。
由于源极206和漏极207会与有源层203电连接，因此栅极205周围的栅极绝缘层所覆盖的有源层被作为与源极206和漏极207进行欧姆接触的区域。基于减小欧姆接触电阻的考虑，本实施例中，在形成包括栅极205的图形之后，优选的还可进行以下操作：以栅极205为掩膜，对栅极205周围的有源层203进行掺杂；对衬底基板进行退火，以激活掺杂的杂质。通过该掺杂过程，能够降低掺杂区域(即作为源漏接触区的有源层)的导电特性，降低欧姆接触电阻。
需要说明的是，上述掺杂过程优选的可采用离子注入或者离子云注入的方法，掺杂离子可为含H2的PH3或者含H2的B2H6，离子注入剂量可在10^15～10^16ions/cm2之间，注入能量可在10～100KeV之间。
需要说明的是，在完成整个步骤S11后，可去除剩余的光刻胶层(第一光刻胶层的第一部分A11和第二光刻胶层A2)。
本实施例中，通过在衬底基板上连续形成有源材料层501、栅极绝缘层204和金属薄膜502。利用半透式掩膜构图工艺形成第一光刻胶层A1和第二光刻胶层A2，使第一光刻胶层A1中较厚的部分遮盖待形成栅极和栅极线区域，较薄的部分遮盖待形成栅极区域周围的待形成有源层区域，第二光刻胶层A2覆盖待形成源极、漏极和数据线区域，其厚度比第一光刻胶层A1中的较薄部分的厚度厚。然后去除暴露的金属薄膜及其覆盖的栅极绝缘层和有源材料层，形成有源层203、源极206、漏极207、栅极线和数据线。之后去除第一光刻胶层A1中的较薄部分，暴露出待形成栅极区域周围的金属薄膜，去除该部分金属薄膜形成栅极205。可见，通过上述步骤S11(步骤S111～步骤S115)实现了在同一次构图工艺下形成有源层203、栅极205、源极206、漏极207、栅极线和数据线，将形成有源层所需的构图工艺、形成栅极和栅极线所需的构图工艺与形成源极、漏极和数据线所需的构图工艺合并为一次构图工艺，从而简化了阵列基板的制作方法，同时改善了多次构图对位的难度较大所引起对位偏差的问题，提高了阵列基板的良率。
步骤S12：在衬底基板上形成钝化层301，通过第二次构图工艺图案化钝化层301，形成暴露出部分源极206与部分有源层203的源极接触孔302、暴露出部分漏极207与部分有源层203的漏极接触孔303和暴露出部分断开的栅极线或数据线的跨桥结构接触孔，如图3所示。
本实施例中，上述步骤S12优选的可具体包括以下步骤：
步骤S121：在衬底基板上形成钝化层301，如图10所示。
形成钝化层301的过程具体的可为：首先在包括栅极205、源极206、漏极207、栅极线和数据线的图形背离衬底基板201的一侧沉积含氢的钝化层材料，然后进行快速热退火或者热处理炉退火等退火工艺，使氢进入有源层203内部，修复其内部体缺陷，并进入有源层203与其它膜层的界面，修复界面缺陷，从而达到提高TFT特性的目的。
钝化层301的材料优选的可为含氢的氮化硅薄膜，厚度优选的可为200nm～500nm。
步骤S122：在钝化层301上形成第三光刻胶层A3和第四光刻胶层A4，第三光刻胶层A3覆盖栅极205、源极206、栅极线和数据线，第四光刻胶层A4覆盖漏极207，第三光刻胶层A3的厚度大于第四光刻胶层A4的厚度,如图11所示。
本步骤中可采用具有待形成源极接触孔图案和待形成漏极接触孔图案的半透式掩膜版，优选的可为半色调掩膜版或灰色调掩膜版等，利用半透式掩膜版上特定区域的光透过率不同的特性，在钝化层301上形成不同厚度的光刻胶层：第三光刻胶层A3的厚度大于第四光刻胶层A4的厚度。
第三光刻胶层A3的厚度优选的可为1μm～3μm，第四光刻胶层A4的厚度优选的可为0.5μm～1μm。
步骤S123：以第三光刻胶层A3和第四光刻胶层A4为掩膜，去除暴露的钝化层，形成暴露出部分源极206与部分有源层203的源极接触孔302、暴露出部分漏极207与部分有源层203的漏极接触孔303和暴露出部分断开的栅极线或数据线的跨桥结构接触孔，如图12所示。
上述步骤中，优选的可利用干法刻蚀工艺进行源极接触孔、漏极接触孔和跨桥结构接触孔的刻蚀。起初，所暴露出来的钝化层301被刻蚀；当刻蚀至源极206、漏极207、栅极线和数据线所在膜层的表面时，由于对不同材料的刻蚀速率不同，源极206、漏极207、栅极线和数据线的形成材料(通常为金属)相对于钝化层材料的刻蚀的选择比极小，因此源极206、漏极207、栅极线和数据线材料并不会被去除或仅仅被去除极少的量，而源极206、漏极207、栅极线和数据线所在膜层中属于待形成源极接触孔区域、待形成漏极接触孔区域、待形成跨桥结构接触孔区域内的钝化层材料则被刻蚀掉，从而在源极206和漏极207处形成台阶状的结构，二者的部分表面被暴露出来，同时断开的栅极线或数据线被部分暴露，跨桥结构接触孔形成；继续向下刻蚀的过程中，未被源极206和漏极207遮盖且处于待形成源极接触孔区域和待形成漏极接触孔区域内的栅极绝缘层204的材料被去除，直至暴露出有源层203的表面，刻蚀结束，源极接触孔302和漏极接触孔303形成。
本步骤中，所使用的干法刻蚀工艺优选的可为电感耦合等离子体刻蚀等刻蚀工艺。
需要说明的是，本步骤中在去除暴露的钝化层的同时，还去除暴露的钝化层所覆盖的、位于栅极205周围的栅极绝缘层。
步骤S13：在衬底基板上形成透明导电薄膜，通过薄膜剥离工艺去除部分透明导电薄膜，以在源极接触孔中形成电连接源极206和有源层203的源极接触部分401，在漏极接触孔中形成电连接漏极207和有源层203的漏极接触部分402，在漏极207上方的钝化层301上形成与漏极接触部分402电连接的像素电极403，在跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构，如图4所示。
上述步骤S13具体可包括以下步骤：
步骤S131：去除第四光刻胶层A4，如图13所示；
本步骤中，优选的可通过等离子体灰化等灰化工艺去除第四光刻胶层A4。由于第三光刻胶层A3的厚度大于第四光刻胶层A4，因此在光刻胶层去除过程中，第三光刻胶层A3虽然被去除了一部分，但是仍然剩余一定的厚度遮盖在栅极205、源极206、栅极线和数据线的上方。该剩余的第三光刻胶层A3在后续步骤中会作为剥离层。
步骤S132：在衬底基板上形成透明导电薄膜1401，如图14所示；
本步骤中，形成透明导电薄膜1401优选的可采用磁控溅射、化学汽相淀积等工艺。
透明导电薄膜1401的厚度、形成材料和具体结构可根据实际需要相应选择，本实施例对此并不限定，其厚度范围优选的可为20nm～150nm，形成材料优选的可为ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，氧化铟锌)、ZTO(氧化锡铝)、Ag、Al、Au等中的一种或多种，具体结构优选的可为单层薄膜结构或多层薄膜构成的复合结构。
例如，若所制作的阵列基板应用于底发射的AMOLED显示装置，则透明导电薄膜1401优选的为ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，氧化铟锌)、ZTO(氧化锡铝)等氧化物透明导电薄膜，其厚度优选为20nm～100nm；若所制作的阵列基板应用于顶发射的AMOLED显示装置，则透明导电薄膜1401优选的为ITO薄膜、Ag(银)薄膜和ITO薄膜所构成的复合薄膜，或者可为IZO薄膜和Ag薄膜所构成的复合薄膜，或者可为其它复合薄膜，透明导电薄膜1401中ITO薄膜的厚度优选的可为10nm～50nm，Ag的薄膜厚度优选的可为20nm～100nm。
步骤S133：剥离第三光刻胶层A3，以去除覆盖在第三光刻胶层A3上的透明导电薄膜，在源极接触孔302中形成电连接源极206和有源层203的源极接触部分401，在漏极接触孔303中形成电连接漏极207和有源层203的漏极接触部分402，在漏极207上方的钝化层301上形成与漏极接触部分402电连接的像素电极403，在跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构，如图15所示。
具体的，优选的可把形成完透明导电薄膜1401的衬底基板放入剥离机台里，使用光刻胶剥离液去除残留的第三光刻胶层A3，通过薄膜剥离工艺同时去除第三光刻胶层A3上覆盖的透明导电薄膜，源极接触孔302、漏极接触孔303及处于待形成像素电极区域内的透明导电薄膜被保留下来。源极接触孔302内的透明导电薄膜作为源极接触部分401电连接源极206与有源层203，漏极接触孔303内的透明导电薄膜作为漏极接触部分402电连接漏极207与有源层203，与漏极207相邻的待形成像素电极区域内的钝化层301上方的透明导电薄膜作为像素电极403与漏极207电连接，同时像素电极403与存储电极形成一存储电容，用于在相邻两帧画面切换过程中，维持上一帧画面的显示。
需要说明的是，本实施例中，栅极线和数据线与栅极206、源极207和漏极208在同一光刻步骤下形成，在数据线与栅极线交叉处，数据线或栅极线需断开。以栅极线连续、数据线在与栅极线交叉处断开为例，如图16所示，在沉积完钝化层301后，需要在断开处制作跨桥结构接触孔，然后采取跨桥结构1602将断开的数据线1601电连接，以此实现数据线1601与栅极线相互之间的电性绝缘。电连接断开的数据线1601所需制作的跨桥结构接触孔与源极接触孔302和漏极接触孔303同时形成，填充于跨桥结构接触孔内、电连接断开的数据线1601的跨桥结构1602由部分透明导电薄膜1401形成，在形成透明导电薄膜1401的同时将透明导电薄膜材料填充于跨桥结构接触孔内，并在剥离第三光刻胶层A3的同时剥离跨桥结构1602周围需要剥离的透明导电薄膜材料，形成电连接断开的数据线1601的跨桥结构1602。
本实施例中，从上述步骤S12(步骤S121～步骤S123)～步骤S13(步骤S131～步骤S133)，首先通过使用半透式掩膜版形成不同厚度的光刻胶层，进行刻蚀形成源极接触孔和漏极接触孔，然后去除存在于待形成像素电极区域内的、厚度较薄的光刻胶层，之后形成透明导电薄膜，采用薄膜剥离工艺去除存在于源极206和栅极205上方的、厚度较厚的光刻胶层及其上覆盖的透明导电薄膜，形成像素电极403，且实现源极206和漏极207与有源层203的电连接，从而将现有技术的源极接触孔和漏极接触孔的形成与像素电极接触孔的形成所需进行的两次构图合二为一，简化了阵列基板的制作步骤，提高了生产效率；且由于减少了构图工艺的使用次数，因此能够在一定程度上避免多次构图造成的对位偏差问题，提高了产品的良率。
在形成完源极接触部分401、漏极接触部分402和像素电极403之后优选的还可包括：在衬底基板上形成像素定义层的步骤。
具体的，在经过步骤S13的衬底基板上沉积像素定义层材料，利用构图工艺形成具有像素定义层图案的光刻胶掩膜，进行刻蚀，去除待形成像素定义层外的像素定义层材料，形成像素定义层。
像素定义层的形成材料优选的可以采用亚克力等材料，其厚度优选为1μm～4μm。
在像素定义层制备完毕后，优选的可使用快速热退火炉或热处理炉，对完成的阵列基板进行退火处理，以稳定TFT的特性。
需要说明的是，本实施例中的所提供制作方法优选的可应用于LTPS TFT阵列基板的制作，但是这并不能对本实施例所提供的制作方法的应用范围构成限定，在本发明的核心思想不变的前提下，本实施例所提供的制作方法还能够应用于非晶硅TFT阵列基板、HTPS TFT阵列基板、氧化物TFT阵列基板、有机TFT阵列基板等的制作。
本实施例所提供的阵列基板的制作方法中，仅通过一次构图工艺同时形成有源层、栅极、源极、漏极、栅极线和数据线，省去了栅极与源漏极之间的层间绝缘层，将现有技术中形成有源层、形成栅极和栅极线与形成源漏极和数据线所需用到的构图工艺合并为一次。
并且，本实施例仅通过一次构图工艺形成底部具有台阶状结构的源极接触孔和漏极接触孔，同时形成跨桥结构接触孔，并通过一次性沉积透明导电薄膜，结合薄膜剥离工艺，在形成像素电极的同时，实现源极和漏极与有源层的电连接，断开的栅极线或数据线的电连接，从而将现有技术的源极接触孔和漏极接触孔的形成与像素电极接触孔的形成所需进行的两次构图工艺合二为一。
可见，本实施例所提供的制作方法能够将现有技术中需要进行的8～9次构图工艺减少至3次，从而极大地简化了阵列基板的制作步骤，提高了生产效率；且由于减少了构图工艺的使用次数，因此能够极大地改善多次光刻的多次高精度对位造成的对位偏差问题，提高产品的良率。
实施例二
本实施例提供了一种阵列基板，如图17所示，本实施例所提供的阵列基板包括：位于衬底基板201上的有源层203；覆盖有源层203的栅极绝缘层204；位于栅极绝缘层204上且位于同一膜层的栅极205、源极206、漏极207、栅极线和数据线，栅极线或数据线在栅极线和数据线的交叉处断开；覆盖栅极205、源极206、漏极207、栅极线和数据线的钝化层301；位于钝化层301和栅极绝缘层204内部的源极接触孔、漏极接触孔和跨桥结构接触孔，源极接触孔暴露出部分源极206和部分有源层203，漏极接触孔暴露出部分漏极207和部分有源层203，跨桥结构接触孔暴露出部分断开的栅极线或数据线；位于同一膜层的源极接触部分401、漏极接触部分402、像素电极403和跨桥结构，其中，源极接触部分401位于源极接触孔内部，电连接源极206与有源层203；漏极接触部分402位于漏极接触孔内部，电连接漏极207与有源层203；像素电极403位于漏极207上方的钝化层301上，通过漏极接触部分402与漏极207电连接；跨桥结构位于跨桥结构接触孔内和上方的钝化层上，电连接断开的栅极线或数据线。
其中，有源层203、栅极绝缘层204、栅极205、源极206、漏极207、栅极线、数据线和钝化层301的位置关系优选的可如图17所示，即有源层203位于衬底基板201上，栅极绝缘层204位于有源层203背离衬底基板201的一侧，栅极205、源极206、漏极207、栅极线和数据线位于栅极绝缘层204背离衬底基板201的一侧，钝化层301位于栅极205、源极206、漏极207、栅极线和数据线背离衬底基板201的一侧。
需要说明的是，本实施例仅以图17所示出的上述各膜层的位置关系为例进行说明，在本发明的其它实施例中，上述有源层203、栅极绝缘层204、栅极205、源极206、漏极207、栅极线、数据线和钝化层301的相对位置还可以有其它的变化。
本实施例所提供的阵列基板的栅极205、源极206、漏极207、栅极线和数据线位于同一膜层中，因此栅极205与源极206和漏极207之间不存在重叠部分，即栅极205与源极206和漏极207之间没有寄生电容；而现有技术中由于栅极与源极和漏极位于不同的膜层中，栅极与源极和漏极之间的重叠导致寄生电容的产生，进而影响器件的电性能。可见，本实施例中的阵列基板的寄生电容较小，电性能更优。且上述结构相对于现有技术省略了栅极与源漏极之间的层间绝缘层，在一定程度上减少了材料的使用量，降低了生产成本。
并且，由实施例一可知本实施例中的阵列基板能够采用更少次数的构图工艺形成，因此本实施例所提供的阵列基板具有制作方法简单、生产效率高的优点。
同时，由于构图工艺需要较高的对位精度，高的对位精度使对位的难度较大，多次构图极易引起对位的偏差，造成器件的良率下降，本实施例中的阵列基板能够利用更少次数的构图工艺制作完成，减少构图次数能够改善对位不准的问题，因此本实施例所提供的阵列基板具有较高的良率。
需要说明的是，附图中所示出的203′为有源材料层501经过被刻蚀一部分后所剩余的部分中除形成有源层203的部分外其它部分。
本实施例中有源层203的形成材料优选为多晶硅。
本实施例对栅极205、源极206、漏极207栅极线和数据线的材料并不限定，三者的材料优选的可包括铝、铜、钼、钛和铝钕化合物等中的至少一种，以达到更好的导电效果。
另外，本实施例中，源极接触部分401、漏极接触部分402、像素电极403和跨桥结构的厚度优选为20nm～150nm，以达到更好的导电效果。
相对于现有技术中的阵列基板，本实施例中阵列基板可在形成完钝化层301后省略平坦层的制作，从而达到节约材料、降低成本、简化工艺的目的。基于该思想，本实施例中钝化层301的材料优选的可选用与平坦层相同的材料，例如为亚克力，以在隔绝平坦层上下膜层的同时，平坦化衬底基板的表面。
本实施例所提供的阵列基板优选的还可包括：与有源层203同层设置的存储电极，该存储电极优选的可与有源层203形成于同一步骤下，与像素电极403重叠构成存储电容，用于在两帧画面切换时，维持上一帧画面的显示。
本实施例中，阵列基板还可包括：位于衬底基板201与有源层203之间的缓冲层202，以保护衬底基板201。缓冲层202优选的可包括氮化硅薄膜和氧化硅薄膜，其中，氮化硅薄膜优选的可相对于氧化硅薄膜靠近衬底基板201，氮化硅薄膜具有很强的扩散阻挡特性，能够抑制金属离子对后续形成的多晶硅薄膜的影响，氧化硅薄膜能够与后续形成的多晶硅薄膜形成优良的界面，从而防止氮化硅薄膜的缺陷对多晶硅薄膜质量的损害。
另外，本实施例所提供的阵列基板还可包括：覆盖源极接触部分401、漏极接触部分402和跨桥结构的像素定义层1701，该像素定义层1701用于保持源极206和漏极207与形成于像素定义层1701上的膜层相互电性绝缘，并且像素定义层1701形成于像素电极403的周围，还用于定义出像素区域。像素定义层1701可采用与平坦层相同的材料，例如可采用亚克力等材料，以平坦化衬底基板的表面。
本实施例所提供的阵列基板优选的可为LTPS TFT阵列基板，在本发明的其它实施例中，还可为非晶硅TFT阵列基板、HTPS TFT阵列基板、氧化物TFT阵列基板、有机TFT阵列基板等，在此并不进行限定。
实施例三
基于实施例二，本实施例提供了一种显示装置，该显示装置包括实施例二所述的阵列基板。
本实施例所提供的显示装置优选的可为OLED(Organic Light EmittingDiode，有机发光二极管)显示装置，如：AMOLED(Active Matrix Organic LightEmitting Diode，有源矩阵有机发光二极管)显示装置；还可为LCD(LiquidCrystal Display，液晶显示装置)，如：IPS(In-Plane Switching，平面转换)型LCD等。
由于本实施例所提供的显示装置，其TFT的栅极与源漏极处于同一膜层，因此栅极与源极和漏极之间不存在寄生电容，从而改善了显示装置的性能。
并且，由于本实施例中的显示装置，其阵列基板能够利用更少次数的构图工艺制作形成，因此显示装置生产效率更高；同时，减少构图次数能够改善对位不准的问题，因此本实施例中的显示装置具有较高的良率。
进一步的，由于本实施例所提供的显示装置中的TFT不存在栅极与包括源极和漏极的图形之间的层间绝缘层，节省了材料的使用，因此使得本实施例中的显示装置的生产成本降低，工艺步骤简化。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上依次形成有源材料层、栅极绝缘层和金属薄膜，通过第一次构图工艺图案化所述有源材料层、所述栅极绝缘层和所述金属薄膜，形成包括有源层的图形和包括栅极、源极、漏极、栅极线和数据线的图形，所述栅极的周围暴露出部分所述栅极绝缘层，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开；
在衬底基板上形成钝化层，通过第二次构图工艺图案化所述钝化层，形成暴露出部分所述源极与部分所述有源层的源极接触孔、暴露出部分所述漏极与部分所述有源层的漏极接触孔和暴露出部分断开的栅极线或数据线的跨桥结构接触孔；
在衬底基板上形成透明导电薄膜，通过薄膜剥离工艺去除部分所述透明导电薄膜，以在所述源极接触孔中形成电连接所述源极和所述有源层的源极接触部分，在所述漏极接触孔中形成电连接所述漏极和所述有源层的漏极接触部分，在所述漏极上方的钝化层上形成与所述漏极接触部分电连接的像素电极，在所述跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过第一次构图工艺图案化所述有源材料层、所述栅极绝缘层和所述金属薄膜，形成包括有源层的图形和包括栅极、源极、漏极、栅极线和数据线的图形，所述栅极的周围暴露出部分所述栅极绝缘层，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开具体包括：
利用半透式掩膜版，在所述金属薄膜上形成第一光刻胶层和第二光刻胶层，所述第一光刻胶层覆盖待形成有源层区域和待形成栅极线区域，包括覆盖待形成栅极区域与待形成栅极线区域的第一部分和位于所述第一部分周围的第二部分，所述第二光刻胶层覆盖待形成源极区域、待形成漏极区域和待形成数据线区域，所述第一光刻胶层的第一部分和所述第二光刻胶层的厚度均大于所述第一光刻胶层的第二部分的厚度，覆盖所述待形成栅极线区域的第一光刻胶层或覆盖所述待形成数据线区域的第二光刻胶层在二者交叉处断开；
以所述第一光刻胶层和所述第二光刻胶层为掩膜，去除暴露的金属薄膜和所述暴露的金属薄膜遮盖的栅极绝缘层与有源材料层，形成所述包括有源层的图形和包括所述源极、所述漏极、所述栅极线和所述数据线的图形，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开；
去除所述第一光刻胶层的第二部分；
以所述第一光刻胶层的第一部分和所述第二光刻胶层为掩膜，去除所述第一光刻胶层的第一部分周围的金属薄膜，形成包括所述栅极的图形，所述栅极的周围暴露出部分所述栅极绝缘层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，在所述以所述第一光刻胶层的第一部分和所述第二光刻胶层为掩膜，去除所述第一光刻胶层的第一部分周围的金属薄膜，形成包括所述栅极的图形，所述栅极的周围暴露出部分所述栅极绝缘层之后还包括：
以所述栅极为掩膜，对所述栅极周围的有源层进行掺杂；
对衬底基板进行退火，以激活所述掺杂的杂质。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过第二次构图工艺图案化所述钝化层，形成暴露出部分所述源极与部分所述有源层的源极接触孔、暴露出部分所述漏极与部分所述有源层的漏极接触孔和暴露出部分断开的栅极线或数据线的跨桥结构接触孔具体包括：
在所述钝化层上形成第三光刻胶层和第四光刻胶层，所述第三光刻胶层覆盖所述栅极、所述源极、所述栅极线和所述数据线，所述第四光刻胶层覆盖所述漏极，所述第三光刻胶层的厚度大于所述第四光刻胶层的厚度；
以所述第三光刻胶层和所述第四光刻胶层为掩膜，去除暴露的钝化层，形成暴露出部分所述源极与部分所述有源层的源极接触孔、暴露出部分所述漏极与部分所述有源层的漏极接触孔和暴露出部分断开的栅极线或数据线的跨桥结构接触孔。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述在衬底基板上形成透明导电薄膜，通过薄膜剥离工艺去除部分所述透明导电薄膜，以在所述源极接触孔中形成电连接所述源极和所述有源层的源极接触部分，在所述漏极接触孔中形成电连接所述漏极和所述有源层的漏极接触部分，在所述漏极上方的钝化层上形成与所述漏极接触部分电连接的像素电极，在所述跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构具体包括：
去除所述第四光刻胶层；
在衬底基板上形成透明导电薄膜；
剥离所述第三光刻胶层，以去除覆盖在所述第三光刻胶层上的透明导电薄膜，在所述源极接触孔中形成电连接所述源极和所述有源层的源极接触部分，在所述漏极接触孔中形成电连接所述漏极和所述有源层的漏极接触部分，在所述漏极上方的钝化层上形成与所述漏极接触部分电连接的像素电极，在所述跨桥结构接触孔内和上方的钝化层上形成电连接断开的栅极线或数据线的跨桥结构。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，形成所述有源材料层具体包括：
在所述衬底基板上沉积非晶硅材料；
采用晶化工艺，使所述非晶硅材料转化为多晶硅材料，形成所述有源材料层。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，在形成所述包括有源层的图形的步骤中，还同时形成包括存储电极的图形，以与所述像素电极构成存储电容。
8.根据权利要求1～7任一项所述的阵列基板的制作方法，其特征在于，在形成所述有源材料层之前，还包括：
在所述衬底基板上形成缓冲层。
9.根据权利要求1～7任一项所述的阵列基板的制作方法，其特征在于，在形成所述源极接触部分、所述漏极接触部分和所述像素电极之后还包括：
在衬底基板上形成像素定义层。
10.一种阵列基板，其特征在于，包括：
位于衬底基板上的有源层；
覆盖所述有源层的栅极绝缘层；
位于所述栅极绝缘层上且位于同一膜层的栅极、源极、漏极、栅极线和数据线，所述栅极线或所述数据线在所述栅极线和所述数据线的交叉处断开；
覆盖所述栅极、所述源极、所述漏极、所述栅极线和所述数据线的钝化层；
位于所述钝化层和所述栅极绝缘层内部的源极接触孔、漏极接触孔和跨桥结构接触孔，所述源极接触孔暴露出部分所述源极和部分所述有源层，所述漏极接触孔暴露出部分所述漏极和部分所述有源层，所述跨桥结构接触孔暴露出部分断开的栅极线或数据线；
位于同一膜层的源极接触部分、漏极接触部分、像素电极和跨桥结构，其中，所述源极接触部分位于所述源极接触孔内部，电连接所述源极与所述有源层；所述漏极接触部分位于所述漏极接触孔内部，电连接所述漏极与所述有源层；所述像素电极位于所述漏极上方的钝化层上，通过所述漏极接触部分与所述漏极电连接；所述跨桥结构位于所述跨桥结构接触孔内和上方的钝化层上，电连接断开的栅极线或数据线。
11.根据权利要求10所述的阵列基板，其特征在于，所述有源层的材料为多晶硅。
12.根据权利要求10所述的阵列基板，其特征在于，所述钝化层的材料为亚克力。
13.根据权利要求10所述的阵列基板，其特征在于，所述源极接触部分、所述漏极接触部分、所述像素电极和所述跨桥结构的厚度为20nm～150nm。
14.根据权利要求10所述的阵列基板，其特征在于，还包括：与所述有源层同层设置的存储电极，所述存储电极与所述像素电极构成存储电容。
15.根据权利要求10～14任一项所述的阵列基板，其特征在于，还包括：位于所述衬底基板与所述有源层之间的缓冲层。
16.根据权利要求10～14任一项所述的阵列基板，其特征在于，还包括：覆盖所述源极接触部分、所述漏极接触部分和所述跨桥结构的像素定义层。
17.根据权利要求16所述的阵列基板，其特征在于，所述像素定义层的材料为亚克力。
18.一种显示装置，其特征在于，包括权利要求10～17任一项所述的阵列基板。
19.根据权利要求18所述的显示装置，其特征在于，所述显示装置为液晶显示装置或有机发光二极管显示装置。
CN201410226377.9A 2014-05-27 2014-05-27 阵列基板及其制作方法、显示装置 Active CN104022076B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410226377.9A CN104022076B (zh) 2014-05-27 2014-05-27 阵列基板及其制作方法、显示装置
US14/646,416 US9478562B2 (en) 2014-05-27 2014-09-23 Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
PCT/CN2014/087139 WO2015180320A1 (zh) 2014-05-27 2014-09-23 阵列基板及其制作方法、显示装置、薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410226377.9A CN104022076B (zh) 2014-05-27 2014-05-27 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104022076A true CN104022076A (zh) 2014-09-03
CN104022076B CN104022076B (zh) 2017-01-25

Family

ID=51438767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410226377.9A Active CN104022076B (zh) 2014-05-27 2014-05-27 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US9478562B2 (zh)
CN (1) CN104022076B (zh)
WO (1) WO2015180320A1 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022077A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104851789A (zh) * 2015-06-08 2015-08-19 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN104992949A (zh) * 2015-06-04 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2015180320A1 (zh) * 2014-05-27 2015-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、薄膜晶体管及其制作方法
CN105448824A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105514116A (zh) * 2015-12-03 2016-04-20 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN105977206A (zh) * 2016-06-27 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板的制造方法及阵列基板
WO2018223691A1 (zh) * 2017-06-05 2018-12-13 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2019127884A1 (zh) * 2017-12-31 2019-07-04 深圳市华星光电技术有限公司 弹性显示面板的制作方法、弹性显示面板及弹性显示器
WO2019134257A1 (zh) * 2018-01-08 2019-07-11 深圳市华星光电半导体显示技术有限公司 一种p型薄膜晶体管及其制备方法
CN110391283A (zh) * 2019-07-31 2019-10-29 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
GB2548732B (en) * 2014-12-31 2020-09-23 Shenzhen China Star Optoelect LTPS TFT pixel unit and manufacture method therefor
WO2020186448A1 (zh) * 2019-03-19 2020-09-24 深圳市柔宇科技有限公司 透明显示面板和显示装置
CN111799296A (zh) * 2019-08-16 2020-10-20 合肥维信诺科技有限公司 一种显示面板的制备方法、显示面板及显示装置
CN113809102A (zh) * 2021-11-03 2021-12-17 合肥维信诺科技有限公司 阵列基板、阵列基板的制作方法、显示面板及显示装置
WO2023044957A1 (zh) * 2021-09-24 2023-03-30 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板
CN116184730A (zh) * 2023-04-27 2023-05-30 惠科股份有限公司 阵列基板及其制备方法和显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078424B (zh) * 2014-06-30 2017-02-15 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN106229321B (zh) * 2016-09-29 2024-03-29 上海天马微电子有限公司 一种阵列基板及显示面板
US10424750B2 (en) 2017-12-31 2019-09-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Stretchable display panel, manufacturing method thereof, and stretchable display apparatus
KR102656371B1 (ko) * 2018-04-04 2024-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108321152A (zh) * 2018-04-04 2018-07-24 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备
US10665622B2 (en) * 2018-07-17 2020-05-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and array substrate
CN109148488A (zh) * 2018-08-30 2019-01-04 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN109742031B (zh) * 2019-01-10 2022-07-05 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN111883542A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 阵列基板的制备方法、阵列基板及显示装置
CN116367596B (zh) * 2023-05-11 2023-08-11 惠科股份有限公司 显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120120362A1 (en) * 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Thin film transistor array panel and display device including the same, and manufacturing method thereof
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104022077A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501706B1 (ko) * 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
JP2011253921A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp アクティブマトリックス基板及び液晶装置
CN102683338B (zh) * 2011-09-13 2016-08-24 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板及其制造方法
CN103022145B (zh) * 2012-10-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN104022076B (zh) 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120120362A1 (en) * 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Thin film transistor array panel and display device including the same, and manufacturing method thereof
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104022077A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634043B2 (en) 2014-05-27 2017-04-25 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
WO2015180320A1 (zh) * 2014-05-27 2015-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、薄膜晶体管及其制作方法
WO2015180310A1 (zh) * 2014-05-27 2015-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、薄膜晶体管及其制作方法
CN104022077A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9818775B2 (en) 2014-05-27 2017-11-14 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
US9478562B2 (en) 2014-05-27 2016-10-25 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
CN104022077B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
GB2548732B (en) * 2014-12-31 2020-09-23 Shenzhen China Star Optoelect LTPS TFT pixel unit and manufacture method therefor
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104992949A (zh) * 2015-06-04 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9847400B2 (en) 2015-06-04 2017-12-19 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
WO2016192447A1 (zh) * 2015-06-04 2016-12-08 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10483296B2 (en) 2015-06-08 2019-11-19 Boe Technology Group Co., Ltd. TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN104851789B (zh) * 2015-06-08 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN104851789A (zh) * 2015-06-08 2015-08-19 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN105514116B (zh) * 2015-12-03 2018-08-14 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN105514116A (zh) * 2015-12-03 2016-04-20 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN105448824A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105448824B (zh) * 2016-01-04 2019-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105977206B (zh) * 2016-06-27 2019-01-25 深圳市华星光电技术有限公司 一种阵列基板的制造方法及阵列基板
WO2018000477A1 (zh) * 2016-06-27 2018-01-04 深圳市华星光电技术有限公司 一种阵列基板的制造方法及阵列基板
CN105977206A (zh) * 2016-06-27 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板的制造方法及阵列基板
WO2018223691A1 (zh) * 2017-06-05 2018-12-13 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2019127884A1 (zh) * 2017-12-31 2019-07-04 深圳市华星光电技术有限公司 弹性显示面板的制作方法、弹性显示面板及弹性显示器
WO2019134257A1 (zh) * 2018-01-08 2019-07-11 深圳市华星光电半导体显示技术有限公司 一种p型薄膜晶体管及其制备方法
WO2020186448A1 (zh) * 2019-03-19 2020-09-24 深圳市柔宇科技有限公司 透明显示面板和显示装置
CN110391283A (zh) * 2019-07-31 2019-10-29 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
CN111799296A (zh) * 2019-08-16 2020-10-20 合肥维信诺科技有限公司 一种显示面板的制备方法、显示面板及显示装置
WO2023044957A1 (zh) * 2021-09-24 2023-03-30 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板
CN113809102A (zh) * 2021-11-03 2021-12-17 合肥维信诺科技有限公司 阵列基板、阵列基板的制作方法、显示面板及显示装置
CN116184730A (zh) * 2023-04-27 2023-05-30 惠科股份有限公司 阵列基板及其制备方法和显示装置
CN116184730B (zh) * 2023-04-27 2023-07-18 惠科股份有限公司 阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
WO2015180320A1 (zh) 2015-12-03
US20160181289A1 (en) 2016-06-23
CN104022076B (zh) 2017-01-25
US9478562B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN104022077A (zh) 阵列基板及其制作方法、显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
EP2985784B1 (en) Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9825069B2 (en) Array substrate manufacturing method
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104078423A (zh) 一种阵列基板的制造方法、阵列基板及显示装置
CN105390443A (zh) Tft基板的制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN102629590A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN105765709A (zh) 阵列基板及其制备方法、显示面板、显示装置
CN104576745A (zh) 一种薄膜晶体管及其制备方法和应用
CN102208365A (zh) 薄膜晶体管数组基板的制造方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant