CN111883542A - 阵列基板的制备方法、阵列基板及显示装置 - Google Patents
阵列基板的制备方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN111883542A CN111883542A CN202010740588.XA CN202010740588A CN111883542A CN 111883542 A CN111883542 A CN 111883542A CN 202010740588 A CN202010740588 A CN 202010740588A CN 111883542 A CN111883542 A CN 111883542A
- Authority
- CN
- China
- Prior art keywords
- mask
- array substrate
- photoetching
- photoetching mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 118
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims description 49
- 238000004380 ashing Methods 0.000 claims description 33
- 238000000206 photolithography Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910018503 SF6 Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 9
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 167
- 239000011229 interlayer Substances 0.000 description 9
- 238000001459 lithography Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 sensitizers Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70066—Size and form of the illuminated area in the mask plane, e.g. reticle masking blades or blinds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制备方法，包括以下步骤：在衬底基板上依次形成栅极、栅极绝缘层、有源层、欧姆接触层和金属层；在所述金属层上形成光刻掩膜，所述光刻掩膜的厚度范围为1.7μm‑1.8μm；利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度；基于曝光后的所述光刻掩膜制备形成阵列基板。本发明还公开了一种阵列基板以及显示装置。本发明提高了阵列基板的稳定性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制备方法、阵列基板以及显示装置。
背景技术
目前在四道光刻制程(4-Mask)制备薄膜晶体管阵列基板的过程中，通过蚀刻形成阵列基板的沟道区之前，需要在金属层上形成一层光刻掩膜，且该光刻掩膜在沟道区对应的区域部分(该区域部分与掩膜板半曝光区对应)的厚度比其余部分要小。
在生产过程中，光刻掩膜在沟道区内的厚度不易于调控，若厚度偏薄，在后续去除光刻掩膜依次蚀刻金属层和欧姆接触层时会形成欧姆接触层残留；若厚度偏厚，在后续去除光刻掩膜时会形成光刻掩膜残留，从而造成沟道区各层尺寸异常，导致关键尺寸偏差过大(无法完全蚀刻对应的金属层、欧姆接触层、有源层，导致形成一系列的金属层残留、欧姆接触层残留和有源层残留)，严重时甚至无法形成沟道区，严重影响阵列基板的显示性能。
发明内容
本发明的主要目的在于提供一种阵列基板的制备方法、阵列基板以及显示装置，提高了阵列基板的稳定性。
为实现上述目的，本发明提供一种阵列基板的制备方法，所述阵列基板的制备方法包括以下步骤：
在衬底基板上依次形成栅极、栅极绝缘层、有源层、欧姆接触层和金属层；
在所述金属层上形成光刻掩膜，所述光刻掩膜的厚度范围为1.7μm-1.8μm；
利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度；以及
基于曝光后的所述光刻掩膜制备形成阵列基板。
可选地，所述利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度的步骤包括：
利用掩膜板和光刻机对所述光刻掩膜进行曝光，使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度，所述光刻机的聚焦深度取值范围为1.8μm-2.0μm。
可选地，所述预设均匀度的范围为20％-40％。
可选地，所述阵列基板的制备方法还包括：
在对所述光刻掩膜进行曝光后，所述光刻掩膜在所述半曝光区内的厚度范围达到0.4μm-0.5μm。
可选地，所述基于曝光后的所述光刻掩膜制备形成阵列基板的步骤包括：
蚀刻曝光后的所述光刻掩膜覆盖范围外的所述金属层、所述欧姆接触层和所述有源层；
对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜；以及
基于灰化处理后的光刻掩膜，依次蚀刻所述金属层、所述欧姆接触层和所述有源层，形成阵列基板。
可选地，所述对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜的步骤包括：
利用氧气对所述光刻掩膜进行为时70秒-80秒的灰化处理，以除去所述半曝光区内的所述光刻掩膜。
可选地，所述对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜的步骤包括：
基于第一预设量的六氟化硫和第二预设量的氧气对所述光刻掩膜进行为时80秒-100秒的灰化处理，以除去所述半曝光区内的所述光刻掩膜，所述第一预设量和所述第二预设量之间的比值范围为1:1至3:1。
可选地，所述第一预设量的取值范围为10000sccm-24000sccm，所述第二预设量的取值范围为8000sccm-10000sccm。
为实现上述目的，本发明还提供一种阵列基板，所述阵列基板由上述阵列基板的制备方法制备形成。
为实现上述目的，本发明还提供一种显示装置，所述显示装置基于上述阵列基板制备形成。
本发明提供的阵列基板的制备方法、阵列基板以及显示装置，在衬底基板上依次形成栅极、栅极绝缘层、有源层、欧姆接触层和金属层；在所述金属层上形成光刻掩膜，所述光刻掩膜的厚度范围为1.7μm-1.8μm；利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度；基于曝光后的所述光刻掩膜制备形成阵列基板。这样，解决了在形成阵列基板的沟道区的过程中，容易形成欧姆接触层残留或光刻掩膜残留的问题，避免影响到阵列基板的显示性能，从而提高了阵列基板的稳定性。
附图说明
图1为本发明阵列基板的制备方法的一实施例的流程示意图；
图2为本发明阵列基板的制备方法的另一实施例的流程示意图；
图3为本发明阵列基板的制备方法的又一实施例的流程示意图；
图4为本发明阵列基板的制备方法的又一实施例的流程示意图；
图5为本发明阵列基板的制备方法的一实施例的光刻掩膜示例图；
图6为本发明阵列基板的制备方法的一实施例的曝光前光刻掩膜示例图；
图7为本发明阵列基板的制备方法的一实施例的曝光后光刻掩膜示例图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供一种阵列基板的制备方法，解决了在形成阵列基板的沟道区的过程中，因形成欧姆接触层残留或光刻掩膜残留而影响到阵列基板的显示性能的问题，从而提高了阵列基板的稳定性。
参照图1，在一实施例中，所述阵列基板的制备方法包括：
步骤S10、在衬底基板上依次形成栅极、栅极绝缘层、有源层、欧姆接触层和金属层。
本实施例中，薄膜晶体管阵列基板中设置于有源层(非晶硅层，A-Si)和金属层之间的欧姆接触层(掺杂型非晶硅层，N+A-Si)可以是N型欧姆接触层，也可以是P型欧姆接触层。
在制造薄膜晶体管阵列基板时，利用四道光刻制程，预先形成衬底基板(玻璃基板)，以及在衬底基板上形成栅极，并采用化学气相法在衬底基板上沉积形成覆盖栅极的栅极绝缘层，然后在栅极绝缘层上依次沉积形成有源层、欧姆接触层和金属层(即有源层设置于栅极绝缘层的上层、欧姆接触层设置于有源层的上层、金属层设置于欧姆接触层的上层)。
需要说明的是，所述金属层的材质可以是锰、钼、钛、铝和铜中的一种或多种的堆栈组合；所述有源层可以是A-Si材质；所述栅极绝缘层的材质可以是氧化硅和/或氮化硅；所述栅极可以是钼、钛、铝和铜中的一种或多种的堆栈组合；所述衬底基板可以是玻璃基板或聚酰亚胺(PI)等柔性衬底。
步骤S20、在所述金属层上形成光刻掩膜，所述光刻掩膜的厚度范围为1.7μm-1.8μm。
参照图5，在欧姆接触层30上沉积形成金属层20后(欧姆接触层30在有源层40之上)，在金属层20上涂抹光刻胶，并对涂抹的光刻胶进行预烘工序和冷却工序，形成光刻掩膜10。可选地，光刻胶材料包括树脂、感光剂、溶剂和添加剂，其中，感光剂是光刻胶内的光敏成分，对光形式的辐射能(特别是紫外区)会发生光化学反应。
可选地，形成的光刻掩膜的层间厚度的取值范围为1.7μm-1.8μm。在后续基于层间厚度为1.7μm-1.8μm的光刻掩膜制备阵列基板的过程中，可以减少各层的关键尺寸偏差，能更为精准地图案化金属层、欧姆接触层和有源层，从而提高最终形成的阵列基板的稳定性。
步骤S30、利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度。
参见图6，掩膜板50具有半透光结构和非透光结构，在利用光刻机发射紫外光束透过掩膜板50对光刻掩膜10进行曝光时，掩膜板50的半透光结构所处区域对应形成掩膜板50的半曝光区70，掩膜板50的非透光结构所处区域对应形成掩膜板50的非曝光区80。光束透过半曝光区70达到光刻掩膜10时，会减少处于半曝光区70区域范围内的光刻掩膜的层间厚度，而光束一般无法通过非曝光区80到达光刻掩膜10，因此，处于非曝光区80区域范围内的光刻掩膜的层间厚度不受影响或影响甚微。而掩膜板50覆盖范围外的区域，则可作为完全曝光区60，处于完全曝光区60区域范围内的光刻掩膜，则会被完全去除掉(即对光刻掩膜进行曝光时)。需要说明的是，所述掩膜板可以是单缝隙掩膜板，也可以是双缝隙掩膜板。
光刻机的制程能力主要考量的是解析度和聚焦深度，其中，解析度是光学***能够分辨出两个物体的最小间距，聚焦深度或焦深(DOF:Depth of Focus)是光沿着光通路，可以保持图形最佳焦面的移动距离。
解析度R的计算公式为：
聚焦深度DOF的计算公式为：
其中，λ为光波波长，NA为数值孔径，k1为第一工艺因子，k2为第二工艺因子。由此可知，光刻机的解析度和聚焦深度是成正比例关系的。
在实际生产中，为了保证阵列基板的量产，光刻机一般会采用较大的焦深，这样就对导致光刻机的解析度的增大，解析度的增大会导致光刻机的分辨率减少，而分辨率过少时会导致光照对光刻掩膜的曝光程度不均匀，导致随后在显影工艺和蚀刻工艺后形成的光刻掩膜在半曝光区内的部分的均匀性很差。这样，在后续采用灰化工艺去除光刻掩膜过程时，容易形成光刻掩膜残留，主要体现为半曝光区内的光刻掩膜的去除效果差，在半曝光区内残留过多的光刻掩膜，导致影响后续阵列基板的沟道区的制程。而通过选取聚焦深度范围为1.8μm-2.0μm的光刻机对层间厚度的取值范围为1.7μm-1.8μm的光刻掩膜进行曝光，可以保证曝光程度均匀，同时能够避免曝光后在半曝光区内具有光刻掩膜残留。
参照图7，利用光刻机发射光束，通过掩膜板50对光刻掩膜进行曝光，其中，对完全曝光区60对应区域范围内的光刻掩膜进行完全曝光，对与掩膜板半曝光区70对应区域范围内的光刻掩膜进行部分曝光，然后基于O2对曝光后的光刻掩膜进行干蚀刻，以蚀刻掉已受光照影响的光刻胶，形成曝光后的光刻掩膜11。在蚀刻与掩膜板半曝光区70对应区域范围内的光刻掩膜后，形成的光刻掩膜11在掩膜板半曝光区70的厚度Δhd为预设厚度，所述预设厚度的厚度范围为0.4μm-0.5μm
所述预设厚度可选为0.42μm、0.43μm、0.47μm或者0.48μm；而与掩膜板非曝光区80对应区域范围内的光刻掩膜11的岛状结构部分的层间厚度Δhd1的范围为1.7μm-1.8μm，基于与曝光前的光刻掩膜的层间厚度对应；同时，完全去除完全曝光区60对应区域范围内的光刻掩膜部分。
由于曝光前的光刻掩膜的层间厚度范围为1.7μm-1.8μm，为了能完全去除完全曝光区内的光刻掩膜部分，因此光刻机的聚焦深度的取值需要大于曝光前的光刻掩膜的层间厚度。可选地，利用掩膜板和聚焦深度取值范围为1.8μm-2.0μm的光刻机对所述光刻掩膜进行曝光，这样，能够减少曝光后的光刻掩膜的关键尺寸偏差，且能使得曝光后的光刻掩膜在掩膜板的半曝光区内部分的均匀度达到预设均匀度。所述预设均匀度的取值范围为20％-40％。
可选地，在设置光刻机的曝光参数时，可以通过调配掩膜板半曝光区域的光剂量能量(Photo Dose Energy)的热值，实现对光刻掩膜形成后的在掩膜板半曝光区域的厚度值的调控。在所述金属层上涂抹光刻胶后，基于掩膜板和预设剂量的光剂量能量对光刻胶进行曝光，以在所述金属层上形成所述光刻掩膜，所述预设剂量的取值范围为41.5MJ-43MJ。比如，设置41.5MJ的光剂量能量，可对应调控出光刻掩膜在半曝光区的部分的预设厚度为0.5μm；设置43MJ的光剂量能量，可对应调控出光刻掩膜在半曝光区的部分的预设厚度为0.4μm。
步骤S40、基于曝光后的所述光刻掩膜制备形成阵列基板。
基于曝光后的所述光刻掩膜，依次蚀刻所述光刻掩膜覆盖范围外的金属层、欧姆接触层和有源层。具体地，基于所述光刻掩膜，通过湿蚀刻，蚀刻光刻掩膜覆盖范围外的金属层，然后对因金属层蚀刻后裸露出来的欧姆接触层和有源层依次进行干蚀刻。
在依次对光刻掩膜覆盖范围外的金属层、欧姆接触层和有源层进行蚀刻后，对所述光刻掩膜进行灰化处理，以去半曝光区对应范围内的光刻掩膜，使得在掩膜板半曝光区的金属层的表面露出。这样，对均匀度为20％-40％的光刻掩膜进行灰化处理，能避免灰化处理后在半曝光区内存在光刻掩膜残留。
基于灰化处理后的光刻掩膜，依次蚀刻所述金属层、所述欧姆接触层和所述有源层，形成阵列基板的沟道区。然后剥离剩余的光刻掩膜，即可形成包括衬底基板、栅极、栅极绝缘层，以及图形化的欧姆接触层、有源层和金属层的薄膜晶体管阵列基板。
需要说明的是，在后续形成阵列基板的过程中，在所述阵列基板的栅极绝缘层上，形成覆盖包括欧姆接触层、有源层和所述金属层的图形的钝化层，以及形成通过钝化层的钝化过孔的像素层，即可形成薄膜晶体管阵列基板。
进一步地，基于形成的薄膜晶体管阵列基板，可用于制备显示装置。
在一实施例中，在衬底基板上依次形成栅极、栅极绝缘层、有源层、欧姆接触层和金属层；在所述金属层上形成光刻掩膜，所述光刻掩膜的厚度范围为1.7μm-1.8μm；利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度；基于曝光后的所述光刻掩膜制备形成阵列基板。这样，解决了在形成阵列基板的沟道区的过程中，容易形成欧姆接触层残留或光刻掩膜残留的问题，避免影响到阵列基板的显示性能，从而提高了阵列基板的稳定性。
在另一实施例中，如图2所示，在上述图1所示的实施例基础上，所述基于曝光后的所述光刻掩膜制备形成阵列基板的步骤包括：
步骤S41、蚀刻曝光后的所述光刻掩膜覆盖范围外的所述金属层、所述欧姆接触层和所述有源层。
步骤S42、对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜。
步骤S43、基于灰化处理后的光刻掩膜，依次蚀刻所述金属层、所述欧姆接触层和所述有源层，形成阵列基板。
本实施例中，基于曝光后的所述光刻掩膜，依次蚀刻所述光刻掩膜覆盖范围外的金属层、欧姆接触层和有源层。具体地，基于所述光刻掩膜，通过湿蚀刻，蚀刻光刻掩膜覆盖范围外的金属层，然后对因金属层蚀刻后裸露出来的欧姆接触层和有源层依次进行干蚀刻。
可选地，可以是基于混合化合物对所述金属层进行湿蚀刻，所述混合化合物包括H3PO4磷酸、CH3COOH乙酸和HNO3硝酸；在对欧姆接触层和有源层进行第一次干蚀刻时，可以是基于第一混合气体对非晶硅层进行干蚀刻，所述第一混合气体包括SF6六氟化硫气体和Cl2氯气。
在依次对光刻掩膜覆盖范围外的金属层、欧姆接触层和有源层进行蚀刻后，对所述光刻掩膜进行灰化处理，以去除沟道区对应范围内的光刻掩膜，使得在掩膜板半曝光区域的金属层的表面露出。
基于灰化处理后的光刻掩膜，对金属层、欧姆接触层和有源层进行第二次蚀刻。具体地，对所述光刻掩膜覆盖范围外的金属层进行湿蚀刻，其中，蚀刻半曝光区对应范围内的金属层，以形成金属层的源电极和漏电级，以及裸露出与半曝光区范围对应的欧姆接触层。然后基于灰化处理后的光刻掩膜，以及湿蚀刻后的金属层，对所述金属层覆盖范围外的欧姆接触层和有源层进行干蚀刻，最终形成阵列基板的沟道区(掩膜板半曝光区对应的区域)。
具体地，可以是基于混合化合物对所述金属层进行湿蚀刻，所述混合化合物包括H3PO4、CH3COOH和HNO3；在对所述有源层进行第二次干蚀刻时，可以是基于第二混合气体对非晶硅层进行干蚀刻，所述第二混合气体包括SF6气体、Cl2和He气体。
在使所述金属层覆盖沟道区外的所述有源层后，剥离剩余的光刻掩膜，即可形成包括衬底基板、栅极、栅极绝缘层，以及图形化的欧姆接触层、有源层和金属层的薄膜晶体管阵列基板。
需要说明的是，在后续形成阵列基板的过程中，在所述阵列基板的栅极绝缘层上，形成覆盖包括欧姆接触层、有源层和所述金属层的图形的钝化层，以及形成通过钝化层的钝化过孔的像素层，即可形成薄膜晶体管阵列基板。
进一步地，基于形成的薄膜晶体管阵列基板，可用于制备显示装置。
在又一实施例中，如图3所示，在上述图1至图2的实施例基础上，所述对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜的步骤包括：
步骤S421、利用氧气对所述光刻掩膜进行为时70秒-80秒的灰化处理，以除去所述半曝光区内的所述光刻掩膜。
本实施例中，形成在半曝光区对应范围内的厚度范围为
的光刻掩膜，并基于该光刻掩膜蚀刻所述光刻掩膜覆盖范围外的所述金属层、所述欧姆接触层和所述有源层，然后，利用氧气对所述光刻掩膜进行为时70秒-80秒的灰化处理，以去除沟道区对应范围内的所述光刻掩膜，其中，氧气的反应剂量的取值范围为8000sccm-10000sccm。即采用8000sccm-10000sccm的氧气对光刻掩膜进行为时70秒-80秒的灰化处理，以去除半曝光区对应范围内的光刻掩膜，使得在半曝光区对应范围内的金属层的表面露出。
这样，通过减少灰化过程中氧气的反应时间至70秒-80秒，可以使得整个阵列基板的制备环境中的氧气减少，便难以在金属层表面形成氧化物残留，从而避免因金属层表面存在氧化物残留，导致后续在蚀刻欧姆接触层时，在半曝光区内形成欧姆接触层残留。
在又一实施例中，如图4所示，在上述图1至图3的实施例基础上，所述对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜的步骤包括：
步骤S422、基于第一预设量的六氟化硫和第二预设量的氧气对所述光刻掩膜进行为时80秒-100秒的灰化处理，以除去所述半曝光区内的所述光刻掩膜。
本实施例中，形成在半曝光区对应范围内的厚度范围为
的光刻掩膜，并基于该光刻掩膜蚀刻所述光刻掩膜覆盖范围外的所述金属层、所述欧姆接触层和所述有源层，然后，基于第一预设量的六氟化硫SF6和第二预设量的氧气O2对所述光刻掩膜进行为时80秒-100秒的灰化处理(预设时间取值为80秒-100秒)。
可选地，所述第一预设量的取值范围为10000sccm-24000sccm，所述第二预设量的取值范围为8000sccm-10000sccm。即采用8000sccm-10000sccm的氧气和10000sccm-24000sccm的六氟化硫SF6对光刻掩膜进行为时80秒-100秒的灰化处理，以去除半曝光区对应范围内的光刻掩膜，使得在半曝光区对应范围内的金属层的表面露出。
这样，在灰化的过程中，六氟化硫SF6可以与多余的氧气进行反应，可以使得在灰化光刻掩膜时能消耗更多的氧气，从而使得整个阵列基板的制备环境中的氧气减少，便难以在金属层表面形成氧化物残留，从而避免因金属层表面存在氧化物残留，导致后续在蚀刻欧姆接触层时，在半曝光区内形成欧姆接触层残留。
此外，本发明还提出一种阵列基板，所述阵列基板由上述阵列基板的制备方法形成。
此外，本发明还提供一种显示装置，所述显示装置基于上述阵列基板制备形成。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是电视机，手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述阵列基板的制备方法包括以下步骤：
在衬底基板上依次形成栅极、栅极绝缘层、有源层、欧姆接触层和金属层；
在所述金属层上形成光刻掩膜，所述光刻掩膜的厚度范围为1.7μm-1.8μm；
利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度；以及
基于曝光后的所述光刻掩膜制备形成阵列基板。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述利用掩膜板对所述光刻掩膜进行曝光，并使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度的步骤包括：
利用掩膜板和光刻机对所述光刻掩膜进行曝光，使所述掩膜板的半曝光区内的所述光刻掩膜的均匀度达到预设均匀度，所述光刻机的聚焦深度取值范围为1.8μm-2.0μm。
3.如权利要求1或2所述的阵列基板的制备方法，其特征在于，所述预设均匀度的范围为20％-40％。
4.如权利要求1或2所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
在对所述光刻掩膜进行曝光后，所述光刻掩膜在所述半曝光区内的厚度范围达到0.4μm-0.5μm。
5.如权利要求1所述的阵列基板的制备方法，其特征在于，所述基于曝光后的所述光刻掩膜制备形成阵列基板的步骤包括：
蚀刻曝光后的所述光刻掩膜覆盖范围外的所述金属层、所述欧姆接触层和所述有源层；
对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜；以及
基于灰化处理后的光刻掩膜，依次蚀刻所述金属层、所述欧姆接触层和所述有源层，形成阵列基板。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，所述对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜的步骤包括：
利用氧气对所述光刻掩膜进行为时70秒-80秒的灰化处理，以除去所述半曝光区内的所述光刻掩膜。
7.如权利要求5所述的阵列基板的制备方法，其特征在于，所述对所述光刻掩膜进行灰化处理，以除去所述半曝光区内的所述光刻掩膜的步骤包括：
基于第一预设量的六氟化硫和第二预设量的氧气对所述光刻掩膜进行为时80秒-100秒的灰化处理，以除去所述半曝光区内的所述光刻掩膜，所述第一预设量和所述第二预设量之间的比值范围为1:1至3:1。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述第一预设量的取值范围为10000sccm-24000sccm，所述第二预设量的取值范围为8000sccm-10000sccm。
9.一种阵列基板，其特征在于，所述阵列基板由权利要求1至8中任一项所述的阵列基板的制备方法制备形成。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9中所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010740588.XA CN111883542A (zh) | 2020-07-28 | 2020-07-28 | 阵列基板的制备方法、阵列基板及显示装置 |
| US17/159,445 US11574939B2 (en) | 2020-07-28 | 2021-01-27 | Method for manufacturing array substrate, array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010740588.XA CN111883542A (zh) | 2020-07-28 | 2020-07-28 | 阵列基板的制备方法、阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111883542A true CN111883542A (zh) | 2020-11-03 |
Family
ID=73201857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010740588.XA Pending CN111883542A (zh) | 2020-07-28 | 2020-07-28 | 阵列基板的制备方法、阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11574939B2 (zh) |
| CN (1) | CN111883542A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5370969A (en) * | 1992-07-28 | 1994-12-06 | Sharp Kabushiki Kaisha | Trilayer lithographic process |
| CN101750903A (zh) * | 2008-12-15 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
| CN110335871A (zh) * | 2019-06-11 | 2019-10-15 | 惠科股份有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3474692B2 (ja) * | 1994-12-19 | 2003-12-08 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| CN104022076B (zh) * | 2014-05-27 | 2017-01-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN107689345B (zh) * | 2017-10-09 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法与oled面板及其制作方法 |
| CN109786335B (zh) * | 2018-12-25 | 2021-07-06 | 惠科股份有限公司 | 阵列基板结构的制备方法、阵列基板及显示面板 |
| CN110112072B (zh) * | 2019-04-08 | 2021-07-27 | 苏州华星光电技术有限公司 | 阵列基板的制造方法和阵列基板 |
-
2020
- 2020-07-28 CN CN202010740588.XA patent/CN111883542A/zh active Pending
-
2021
- 2021-01-27 US US17/159,445 patent/US11574939B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5370969A (en) * | 1992-07-28 | 1994-12-06 | Sharp Kabushiki Kaisha | Trilayer lithographic process |
| CN101750903A (zh) * | 2008-12-15 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
| CN110335871A (zh) * | 2019-06-11 | 2019-10-15 | 惠科股份有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
Non-Patent Citations (1)
| Title |
|---|
| 王亚飞: "数字无掩膜光刻技术及其大面积曝光方案研究", 《中国优秀硕博士学位论文全文数据库（硕士） 信息科技辑》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220037378A1 (en) | 2022-02-03 |
| US11574939B2 (en) | 2023-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI483079B (zh) | Pattern formation method | |
| JP5145654B2 (ja) | 基板処理装置及び基板処理方法 | |
| CN109786335B (zh) | 阵列基板结构的制备方法、阵列基板及显示面板 | |
| US6221564B1 (en) | Method for forming a spacer out of photosensitive material | |
| US8338086B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
| CN110335871B (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| JP2000195789A (ja) | 半導体素子の製造方法 | |
| JPH065560A (ja) | 半導体装置の製造方法 | |
| US8815496B2 (en) | Method for patterning a photosensitive layer | |
| KR100919366B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100403933B1 (ko) | 마스크의 형성방법 | |
| KR100870264B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| CN111883542A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| JP2004117728A (ja) | マスク、マスクの製造方法及び半導体装置の製造方法 | |
| KR100748857B1 (ko) | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 | |
| US6989333B2 (en) | Process for forming a pattern | |
| CN107464836B (zh) | 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| JP2011215404A (ja) | フォトマスクブランクとその製造方法 | |
| KR100258365B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| US11189495B2 (en) | Semiconductor structure and fabrication method thereof | |
| US7015508B2 (en) | Thin film transistor structure | |
| US20030215752A1 (en) | Device manufacturing method | |
| TW202326812A (zh) | Euv光阻的混合式顯影 | |
| CN113488591A (zh) | 一种平面型无寄生电容的有机场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201103 |