CN103443918B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103443918B
CN103443918B CN201280012270.3A CN201280012270A CN103443918B CN 103443918 B CN103443918 B CN 103443918B CN 201280012270 A CN201280012270 A CN 201280012270A CN 103443918 B CN103443918 B CN 103443918B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor wafer
wafer
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280012270.3A
Other languages
English (en)
Other versions
CN103443918A (zh
Inventor
大场隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokyo NUC
Original Assignee
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokyo NUC filed Critical University of Tokyo NUC
Publication of CN103443918A publication Critical patent/CN103443918A/zh
Application granted granted Critical
Publication of CN103443918B publication Critical patent/CN103443918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板上对被切割了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片部分进行切割的半导体装置的制造方法，其具有：第1步骤，在所述半导体基板的所述主面上形成绝缘层；第2步骤，将主面侧具有半导体集成电路的被切割了半导体晶片，以使与所述主面相反侧的面面对所述绝缘层并介由所述绝缘层的方式，在所述半导体基板上所形成的半导体晶片上进行积层；及第3步骤，形成可使不同层的半导体晶片之间进行信号传递的连接部。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，尤其涉及一种在包含半导体晶片的半导体基板上对被划片了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片的部分进行划片的半导体装置的制造方法。
背景技术
近年，半导体应用产品作为数码相机和手机等各种移动机器的用途等正在急剧趋于小型化、薄型化、及轻量化。同时，就半导体应用产品上所安装的半导体装置而言，也存在着小型化和高密度化的要求，为了响应该要求，例如，提出了一种在晶圆(Wafer)状态的半导体晶片(Chip)上直接对其它半导体晶片进行积层的所谓的“晶片堆叠晶圆”(以下称“COW”)技术。
[现有技术文献]
[专利文献]
[专利文献1](日本)特开2010－278279号公报
发明内容
[发明要解决的课题]
但是，在现有的COW技术中，使用了一种预先埋设纵横比较大的连接孔(TSV)并形成凸点或金属突起，再对半导体晶片进行接合，或者，使半导体晶片的装置面(形成了半导体集成电路的面)合在一起后，再进行薄型化并由连接孔(TSV)进行接合的方法。
为此，在前者的情况下，对半导体晶片进行接合时，因为需要在从双方的半导体晶片所露出的导通孔内形成凸点或金属突起的步骤，所以存在着生产率较低，半导体装置的制造成本上升的问题。另外，在后者的情况下，因为采用使装置面相对的方式来进行半导体晶片的接合，所以需要具有预先进行了设计的配线，并且，由于用于连接的连接配线的柔软性较低，如果单纯地重复进行同样的步骤，则不能对3个以上的半导体晶片进行积层。即，因为对3个以上的半导体晶片进行积层时需要特别的步骤，所以存在着生产率较低，半导体装置的制造成本上升的问题。
另外，不论在前者还是后者的情况下，当形成较深的导通孔时，因为导通孔的孔加工和金属填充的时间较长，另外还需要增加必要的材料，所以都存在着半导体装置的制造成本上升的问题。
另外，不论在前者还是后者的情况下，通过干蚀刻(Dry Etching)等形成导通孔时，导通孔的大小和密度随着深度的不同而不同，导致导通孔前端部分的直径发生变化。其结果为，因为当将半导体晶片薄型化至预期的厚度时所露出的导通孔的直径并不相同，所以存在着电连接时电阻值不均、可靠性下降的问题。
本发明是鉴于上述问题而提出的，其目的在于提供一种可靠性和生产率较高，并可降低制造成本的半导体装置的制造方法。
[用于解决课题的手段]
为了实现上述目的，本发明是一种在主面侧形成了多个(本文中，多个指“2个以上”)具有半导体集成电路的半导体晶片的半导体基板上对被划片了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片的部分进行划片的半导体装置的制造方法，其特征在于，具有：第1步骤，在所述半导体基板的所述主面上形成绝缘层；第2步骤，将主面侧具有半导体集成电路的被划片了的半导体晶片，以使与所述主面相反侧的面面对(对着)所述绝缘层并介由所述绝缘层的方式，在所述半导体基板上所形成的半导体晶片上进行积层；及第3步骤，形成可使不同层的半导体晶片进行信号传递的连接部。
为了实现上述目的，本发明提供另一种半导体装置的制造方法，在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板上对被划片了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片的部分进行划片，所述制造方法的特征在于，具有：
第1步骤，将主面侧具有半导体集成电路的被划片了的半导体晶片，以使所述主面朝向支持体侧的方式临时固定在所述支持体上，形成对所述被划片了的半导体晶片的至少侧面的一部分进行密封的密封绝缘层；
第2步骤，所述被划片了的半导体晶片的从所述密封绝缘层露出的所述主面相反侧的面面对所述半导体基板的主面，并介由绝缘层在所述半导体基板上所形成的半导体晶片上进行积层，然后去除所述支持体；及
第3步骤，形成可使不同层的半导体晶片进行信号传递的连接部。
[发明的效果]
根据本发明，能够提供一种可靠性和生产率较高，并可降低制造成本的半导体装置的制造方法。
附图说明
图1是对第1实施方式的半导体装置进行例示的截面图。
图2A是对第1实施方式的半导体装置的制造步骤进行例示的图(其1)。
图2B是对第1实施方式的半导体装置的制造步骤进行例示的图(其2)。
图2C是对第1实施方式的半导体装置的制造步骤进行例示的图(其3)。
图2D是对第1实施方式的半导体装置的制造步骤进行例示的图(其4)。
图2E是对第1实施方式的半导体装置的制造步骤进行例示的图(其5)。
图2F是对第1实施方式的半导体装置的制造步骤进行例示的图(其6)。
图2G是对第1实施方式的半导体装置的制造步骤进行例示的图(其7)。
图2H是对第1实施方式的半导体装置的制造步骤进行例示的图(其8)。
图2I是对第1实施方式的半导体装置的制造步骤进行例示的图(其9)。
图2J是对第1实施方式的半导体装置的制造步骤进行例示的图(其10)。
图2K是对第1实施方式的半导体装置的制造步骤进行例示的图(其11)。
图2L是对第1实施方式的半导体装置的制造步骤进行例示的图(其12)。
图2M是对第1实施方式的半导体装置的制造步骤进行例示的图(其13)。
图2N是对第1实施方式的半导体装置的制造步骤进行例示的图(其14)。
图2O是对第1实施方式的半导体装置的制造步骤进行例示的图(其15)。
图2P是对第1实施方式的半导体装置的制造步骤进行例示的图(其16)。
图2Q是对第1实施方式的半导体装置的制造步骤进行例示的图(其17)。
图2R是对第1实施方式的半导体装置的制造步骤进行例示的图(其18)。
图2S是对第1实施方式的半导体装置的制造步骤进行例示的图(其19)。
图2T是对第1实施方式的半导体装置的制造步骤进行例示的图(其20)。
图2U是对第1实施方式的半导体装置的制造步骤进行例示的图(其21)。
图2V是对第1实施方式的半导体装置的制造步骤进行例示的图(其22)。
图2W是对第1实施方式的半导体装置的制造步骤进行例示的图(其23)。
图2X是对第1实施方式的半导体装置的制造步骤进行例示的图(其24)。
图3A是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其1)。
图3B是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其2)。
图3C是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其3)。
图3D是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其4)。
图3E是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其5)。
图3F是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其6)。
图3G是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其7)。
图3H是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其8)。
图3I是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其9)。
图3J是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图(其10)。
图4A是对第1实施方式的变形例2的半导体装置的制造步骤进行例示的图(其1)。
图4B是对第1实施方式的变形例2的半导体装置的制造步骤进行例示的图(其2)。
图4C是对第1实施方式的变形例2的半导体装置的制造步骤进行例示的图(其3)。
图4D是对第1实施方式的变形例2的半导体装置的制造步骤进行例示的图(其4)。
图5是对第2实施方式的半导体装置进行例示的截面图(其1)。
图6A是对第2实施方式的半导体装置的制造步骤进行例示的图(其1)。
图6B是对第2实施方式的半导体装置的制造步骤进行例示的图(其2)。
图6C是对第2实施方式的半导体装置的制造步骤进行例示的图(其3)。
图6D是对第2实施方式的半导体装置的制造步骤进行例示的图(其4)。
图6E是对第2实施方式的半导体装置的制造步骤进行例示的图(其5)。
图6F是对第2实施方式的半导体装置的制造步骤进行例示的图(其6)。
图6G是对第2实施方式的半导体装置的制造步骤进行例示的图(其7)。
图7是对第2实施方式的半导体装置进行例示的截面图(其2)。
图8是对第3实施方式的半导体装置进行例示的截面图。
图9A是对第3实施方式的半导体装置的制造步骤进行例示的图(其1)。
图9B是对第3实施方式的半导体装置的制造步骤进行例示的图(其2)。
图9C是对第3实施方式的半导体装置的制造步骤进行例示的图(其3)。
图9D是对第3实施方式的半导体装置的制造步骤进行例示的图(其4)。
图9E是对第3实施方式的半导体装置的制造步骤进行例示的图(其5)。
图9F是对第3实施方式的半导体装置的制造步骤进行例示的图(其6)。
图10是对第4实施方式的半导体装置进行例示的截面图。
图11A是对第4实施方式的半导体装置的制造步骤进行例示的图(其1)。
图11B是对第4实施方式的半导体装置的制造步骤进行例示的图(其2)。
图11C是对第4实施方式的半导体装置的制造步骤进行例示的图(其3)。
图11D是对第4实施方式的半导体装置的制造步骤进行例示的图(其4)。
图11E是对第4实施方式的半导体装置的制造步骤进行例示的图(其5)。
图11F是对第4实施方式的半导体装置的制造步骤进行例示的图(其6)。
图12是对第5实施方式的半导体装置进行例示的截面图。
图13A是对第5实施方式的半导体装置的制造步骤进行例示的图(其1)。
图13B是对第5实施方式的半导体装置的制造步骤进行例示的图(其2)。
图13C是对第5实施方式的半导体装置的制造步骤进行例示的图(其3)。
图13D是对第5实施方式的半导体装置的制造步骤进行例示的图(其4)。
图13E是对第5实施方式的半导体装置的制造步骤进行例示的图(其5)。
图13F是对第5实施方式的半导体装置的制造步骤进行例示的图(其6)。
图13G是第5实施方式的半导体装置的制造步骤进行例示的图(其7)。
图13H是对第5实施方式的半导体装置的制造步骤进行例示的图(其8)。
图14是对第6实施方式的半导体装置进行例示的截面图。
图15A是对第7实施方式的半导体装置的制造步骤进行例示的图(其1)。
图15B是对第7实施方式的半导体装置的制造步骤进行例示的图(其2)。
图16是对第8实施方式的半导体装置进行例示的截面图。
图17A是对第8实施方式的半导体装置的制造步骤进行例示的图(其1)。
图17B是对第8实施方式的半导体装置的制造步骤进行例示的图(其2)。
图17C是对第8实施方式的半导体装置的制造步骤进行例示的图(其3)。
图17D是对第8实施方式的半导体装置的制造步骤进行例示的图(其4)。
图17E是对第8实施方式的半导体装置的制造步骤进行例示的图(其5)。
图17F是对第8实施方式的半导体装置的制造步骤进行例示的图(其6)。
图17G是对第8实施方式的半导体装置的制造步骤进行例示的图(其7)。
图17H是对第8实施方式的半导体装置的制造步骤进行例示的图(其8)。
图17I是对第8实施方式的半导体装置的制造步骤进行例示的图(其9)。
图17J是对第8实施方式的半导体装置的制造步骤进行例示的图(其10)。
图17K是对第8实施方式的半导体装置的制造步骤进行例示的图(其11)。
图17L是对第8实施方式的半导体装置的制造步骤进行例示的图(其12)。
图18是对第8实施方式的变形例的半导体装置进行例示的截面图。
图19是对第9实施方式的半导体装置进行例示的一部分的截面图。
图20是对构成第9实施方式的半导体装置的各半导体晶片进行例示的一部分的平面图。
具体实施方式
以下参照附图对实施本发明的方式进行说明。这里需要说明的是，在各附图中存在着对相同的构成部分赋予了相同的符号，并对重复说明进行了省略的情况。
〈第1实施方式〉
[第1实施方式的半导体装置的结构]
首先，对第1实施方式的半导体装置的结构进行说明。图1是对第1实施方式的半导体装置进行例示的截面图。参照图1，第1实施方式的半导体装置100具有半导体晶片110、半导体晶片210、半导体晶片310、及半导体晶片410被积层了的结构。半导体晶片210～半导体晶片410的各侧面分别被作为密封绝缘层的树脂层255～455所密封。
半导体晶片110～410分别具有基板主体120～420、半导体集成电路130～430、及电极垫150～450。基板主体120～420例如由硅等构成。半导体集成电路130～430例如是在硅等中形成了扩散层(图中未示)、绝缘层(图中未示)、导通孔(Via Hole)(图中未示)、及配线层(图中未示)等的集成电路，并被设置在基板主体120～420的一个面侧。下面有时将半导体晶片110～410中设置了半导体集成电路130～430那侧的面称为“主面”或“装置面”。
电极垫150～450介由绝缘层(图中未示)被设置在半导体集成电路130～430上。电极垫150～450与设置在半导体集成电路130～430上的配线层(图中未示)电连接。作为电极垫150～450，例如可使用在Ti层上积层了Au层的积层体等。作为电极垫150～450，也可以使用在Ni层上积层了Au层的积层体、在Ni层上依次积层了Pd层及Au层的积层体、使用以Co、Ta、Ti、TiN等高融点金属取代Ni而构成的层并在该层上积层了Cu层或Al层的积层体或者镶嵌结构(Damascene Structure)状的配线等。
半导体晶片110和半导体晶片210介由作为绝缘层的树脂层160被接合，半导体晶片110的电极垫150和半导体晶片210的电极垫250介由导通孔210y内所填充的金属层380被电连接。半导体晶片210和半导体晶片310介由作为绝缘层的树脂层260被接合，半导体晶片210的电极垫250和半导体晶片310的电极垫350介由导通孔310y内所填充的金属层480被电连接。半导体晶片310和半导体晶片410介由作为绝缘层的树脂层360被接合，半导体晶片310的电极垫350和半导体晶片410的电极垫450介由导通孔410y内所填充的金属层580被电连接。
这里需要说明的是，导通孔是为了在半导体晶片之间(并不限定于上下毗邻的半导体晶片之间)进行连接而设置的连接孔，通过在内部形成金属层或光导波路等，在半导体晶片之间以可传递信号的方式进行连接。下面有时将导通孔内部所形成的金属层或光导波路等称为“连接部”。
半导体晶片410的主面上形成有作为绝缘层的具有开口部460x的阻焊层460，开口部460x内所露出的电极垫450上形成有外部连接端子910。外部连接端子910是为了对半导体装置100和半导体装置100的外部所设置的配线基板等进行电连接而设置的端子，并与电极垫450电连接。作为外部连接端子910，可使用焊料球、Au凸点、及导电膏等。作为外部连接端子910，在使用了焊料球的情况下，作为外部连接端子910的材料，例如，可使用包含Pb的合金、Sn和Cu的合金、Sn和Ag的合金、及、Sn、Ag及Cu的合金等。
[第1实施方式的半导体装置的制造步骤]
接下来，对第1实施方式的半导体装置的制造步骤进行说明。图2A～图2X是对第1实施方式的半导体装置的制造步骤进行例示的图。
首先，在图2A所示的步骤中，对半导体晶圆进行切割，以准备被划片(切割)了的多个半导体晶片210。各半导体晶片210没有被进行薄型化，其厚度例如可为600～800μm左右。
接下来，在图2B所示的步骤中，准备支持体(支撑体)970，并在支持体970的一个面上形成黏接层960。作为支持体970，优选为使用进行对准(Alignment)时光可透过的基板，例如可使用石英玻璃基板等。作为黏接层960，例如可使用在后述的图2G所示的步骤中的加热温度下可软化的黏接剂(在200℃温度左右或其以下的温度下可软化的黏接剂)。黏接层960例如可通过旋涂法形成在支持体970的一个面上。也可以采用贴附膜状黏接剂的方法等以取代旋涂法，将黏接层960形成在支持体970的一个面上。
接下来，在图2C所示的步骤中，介由黏接层960，将各半导体晶片210在面朝下的状态下接合(临时黏接)在支持体970的一个面上。各半导体晶片210被接合在与后述的图2G所示的步骤中被积层的半导体基板111的装置配置(Device Layout)相对应的位置处。
接下来，在图2D所示的步骤中，在黏接层960上形成对各半导体晶片210的至少侧面的一部分进行密封的树脂层255。这里需要说明的是，在该步骤中，只要至在后述的图2E所示的步骤中对各半导体晶片210进行了薄型化后的、各半导体晶片210的侧面被树脂层255完全密封的位置为止，对各半导体晶片210的侧面进行密封即可。但是，也可以通过树脂层255对各半导体晶片210的侧面及背面(没有形成装置那侧的面)进行密封。在此情况下，在后述的图2E所示的步骤中，对各半导体晶片210的侧面的一部分及背面进行密封的树脂层255进行去除，并同时对各半导体晶片210进行薄型化。
作为树脂层255的材料，例如可使用主要成分为苯并环丁烯(BCB)的热硬化性绝缘性树脂。另外，作为树脂层255的材料，也可以使用主要成分为环氧系树脂、丙烯系树脂、聚亚硫胺系树脂的热硬化性绝缘性树脂、及添加了二氧化硅等固形微细粉末的绝缘性复合材料等。树脂层255例如可通过采用旋涂法在黏接层960上涂敷例如主要成分为苯并环丁烯(BCB)的热硬化性绝缘性树脂后、或涂敷后再进行刮除(Squeegee)处理后，加热至预定的硬化温度以使其硬化的方式形成。这里需要说明的是，可以采用气相成长法来取代旋涂法形成树脂层255，也可以采用贴付方法形成膜状的树脂。
这里需要说明的是，树脂层255具有：在进行再配线时提供可实施微影处理的平坦表面的功能、在形成贯穿后述的如图5所示的树脂层255的导通孔时作为加工材料的功能、在划片时对半导体晶片210进行保护以防止被切割机损伤的功能、及确保耐湿性的功能等。
接下来，在图2E所示的步骤中，由研磨机等对树脂层255的不要的部分、及各半导体晶片210的背面侧的基板主体220的一部分进行研削(研磨)，以使各半导体晶片210薄型化。据此，各半导体晶片210可被薄型化，同时，薄型化后的各半导体晶片210的侧面还可被树脂层255密封。此时，也可以同时使用干拭擦(Dry Polishing)和湿蚀刻(Wet Etching)等。薄型化后的各半导体晶片210的厚度例如可为1μm～100μm左右。
薄型化后的各半导体晶片210的厚度必须为1μm以上的理由如下。为了不使各半导体晶片210的背面所产生的缺陷和污染等扩散至装置，薄型化后的各半导体晶片210的厚度最低也要为半导体集成电路230的晶体三极管等装置的元件分离深度(图中未示)的5倍以上。这里，半导体集成电路230的晶体三极管等装置的元件分离深度(图中未示)为200～500nm左右。所以，薄型化后的各半导体晶片210的厚度必须为所述元件分离深度的最低值200nm的5倍、即、1μm以上。
接下来，在图2F所示的步骤中，准备半导体基板111，并在半导体基板111的主面111a侧形成树脂层160。半导体基板111具有多个半导体晶片110、及对多个半导体晶片110进行分离的划片区域B。划片区域B中的C示出了切割刀等对半导体基板111进行切割的位置(以下称“切割位置C”)。半导体基板111的直径例如为6英寸(约150mm)、8英寸(约200mm)、或12英寸(约300mm)等。半导体基板111的厚度例如为0.625mm(直径为6英寸时)、0.725mm(直径为8英寸时)、0.775mm(直径为12英寸时)等。
如前所述，各半导体晶片110具有基板主体120、半导体集成电路130、及电极垫150。但是，在此时点，各半导体晶片110还没有被薄型化。关于树脂层160的材料和形成方法，因为可与前述的树脂层255的情况相同，所以省略其说明。
在图2F所示的步骤中，优选为以半导体基板111的背面111b(没有形成装置那侧的面)为基准面，并使树脂层160的面160a(没有与半导体基板111的主面111a相接那侧的面)与该基准面平行。如果树脂层160的面160a与基准面不平行，则因为例如在后述的图2K的步骤中导通孔210y被倾斜地形成，并且金属层380等被形成在被倾斜地形成的导通孔210y中，所以会产生被积层了的半导体晶片之间的连接可靠性下降等的问题。这里需要说明的是，此时的平行是指相对于基准面的树脂层160的面160a的高度H1的不均为1μm以下。因此，在形成了树脂层160之后，优选为设置对高度H1的不均进行确认的步骤。在高度H1的不均为超过了1μm的情况下，优选为设置对树脂层160的面160a进行加工的步骤，以使高度H1的不均为1μm以下。树脂层160的面160a例如可由CMP等进行加工(研削)。
这里需要说明的是，在已经于最下层的半导体基板(第1层)上积层了(n－1)个半导体晶片，并在其最上层的半导体晶片(第n层)上形成了树脂层的情况下，优选为以最下层的半导体基板的背面(没有形成装置那侧的面)为基准面，并使树脂层的上面与该基准面平行。此时的平行是指相对于基准面的树脂层的上面的高度不均为(1×n)μm以下。即，如前所述，在1个半导体基板上形成树脂层的情况下，相对于基准面的树脂层的上面的高度不均优选为1×1＝1μm以下，在例如9个半导体晶片被积层了的半导体基板上形成树脂层的情况下，相对于基准面(最下层的半导体基板的背面)的树脂层的上面的高度不均优选为1×10＝10μm以下。
接下来，在图2G所示的步骤中，在半导体基板111的主面111a上介由树脂层160使图2E所示的结构体上下反转地进行接合。具体而言，首先，对图2E所示的结构体进行配置，以使各半导体晶片210的背面与在半导体基板111的主面111a上所形成的树脂层160相接。各半导体晶片210及半导体基板111上预先形成了用于高精度地进行位置调整的对准标记。可采用现有的方法并以该对准标记为基准，进行图2E所示结构体的相对于半导体基板111的配置。对准的精度例如可为2μm以下。
接下来，在例如以250℃的温度进行了加热的状态下，从支持体970的方向对图2E所示的结构体进行按压，使图2E所示结构体的各半导体晶片210的背面与树脂层160的面160a压着(压接)。据此，树脂层160发生硬化，图2E所示的结构体被接合在半导体基板111的主面111a侧。加热温度可为300℃以上，但优选为200℃以下。其理由在于，如果使用了300℃那样的高温，则热膨张的不同导致产生应力，这将成为随着积层数量的增加半导体基板产生剥离或破裂的原因。
接下来，在图2H所示的步骤中，对图2G所示的黏接层960及支持体970进行去除。因为黏接层960使用了在图2G所示步骤中的加热温度下可发生软化的黏接剂(200℃左右或其以下可发生软化的黏接剂)，所以支持体970在使树脂层160发生硬化以将图2E所示结构体接合至半导体基板111的主面111a侧后可被容易地去除。换言之，图2G所示的步骤和图2H所示的步骤是相继的连续步骤。
接下来，在图2I所示的步骤中，以对各半导体晶片210的主面及树脂层255的上面进行覆盖的方式形成感光性光阻膜270。光阻膜270例如可通过将光阻剂涂敷在各半导体晶片210的主面及树脂层255的上面的方式形成。光阻膜270的厚度例如可为10μm左右。
接下来，在图2J所示的步骤中，介由预定的掩膜对图2I所示的光阻膜270进行露光，接下来，对被进行了露光处理的光阻膜270进行显影，据此，在光阻膜270上形成开口部270x。这里需要说明的是，为了便于说明，图2J～图2U仅对图2I所示结构体的一部分(电极垫150及电极垫250的附近)进行了放大并表示。图2J的140及240是图2A～图2I中被省略了的在半导体集成电路130及半导体集成电路230上分别被设置的绝缘层。绝缘层140及240例如由Si3N4或SiO2等构成。绝缘层140及240的厚度例如分别为可实现半导体集成电路130及半导体集成电路230的电绝缘的0.1μm～2.0μm左右。
接下来，在图2K所示的步骤中，在各半导体晶片210上形成导通孔210y。导通孔210y以贯穿与开口部270x相对应的一部分的半导体晶片210(基板主体220、半导体集成电路230、绝缘层240、及电极垫250)及树脂层160，并使半导体基板111的各半导体晶片110的电极垫150露出的方式形成。导通孔210y例如可通过干蚀刻等形成。导通孔210y在平面视图中例如为圆形，其直径例如可为1μm～30μm左右。但是，导通孔210y的直径优选为可使纵横比(＝深度D1/直径)为0.5以上5以下的值。其理由在于，通过将导通孔210y的直径设定为可使纵横比(＝深度D1/直径)为0.5以上5以下的值，可实现形成导通孔210y时的蚀刻加工速度(生产能力)的提高、及后述的金属层380向导通孔210y埋入时的容易度的提高等。
接下来，在图2L所示的步骤中，对图2K所示的光阻膜270进行去除。接下来，在图2M所示的步骤中，以对绝缘层240的上面、电极垫250的上面和侧面、导通孔210y的壁面、及导通孔210y的底部所露出的电极垫150的上面进行覆盖的方式形成绝缘层280。绝缘层280例如可通过等离子CVD法等形成。作为绝缘层280的材料，例如可使用Si3N4或SiO2等。绝缘层280的厚度例如可为0.1μm～2.0μm。
接下来，在图2N所示的步骤中，对除了导通孔210y的壁面以外的部分的绝缘层280进行去除。绝缘层280的去除例如可通过RIE(Reactive IonEtching)进行。该步骤是不使用光掩膜仅对绝缘层280的预定部分进行去除的步骤，被称为“自对准处理”。通过自对准处理，可对导通孔210y和电极垫250进行正确的定位。另外，通过采用一部分没有设置电极垫的设计，例如在不存在电极垫之处进行蚀刻，再至下层所设置的不同半导体晶片的电极垫为止进行蚀刻，可以形成深度不同的导通孔。
接下来，在图20所示的步骤中，以对绝缘层240的上面、电极垫250的上面及侧面、绝缘层280的上面及侧面、及导通孔210y的底部所露出的电极垫150的上面进行覆盖的方式形成金属层290。金属层290例如可通过非电解电镀法等形成。金属层290也可以通过例如溅射法、CVD法等形成。作为金属层290，例如可使用在Ti层上积层了Cu层的积层体等。作为金属层290，也可以使用例如在Ta层上积层了Cu层的积层体等。另外，埋入材料可为满足设计规范的导体，可使用取代Cu的W或Al、掺杂多晶硅、碳纳米管等炭素材料、及导电性聚合物中的任一种。另外，在绝缘层具有充分的绝缘性的情况下，可以选用不使用拜耳(Bayer)金属层的埋入配线的组合。
接下来，在图2P所示的步骤中，以对除了导通孔210y的内部以外的金属层290的上面进行覆盖的方式形成感光性光阻膜370。光阻膜370例如可通过将干膜光阻膜贴付在金属层290的上面的方式形成。光阻膜370的厚度例如可为10μm。接下来，在图2Q所示的步骤中，介由预定的掩膜对图2P所示的光阻膜370进行露光，接下来，对被进行了露光处理的光阻膜370进行显影，据此，在光阻膜370上形成开口部370x。开口部370x被形成为使导通孔210y及其周边部的金属层290的上面露出。开口部370x在平面视图中例如为圆形，其直径例如可为1μm～30μm。
接下来，在图2R所示的步骤中，在图2Q的所示导通孔210y的内部及开口部370x的一部分上形成金属层380。金属层380例如可通过采用将金属层290作为供电层的方法，析出镀膜并使其成长，以对图2Q所示的导通孔210y的内部及开口部370x的一部分进行填充的方式形成。作为构成金属层380的镀膜，例如可使用Cu镀膜。接下来，在图2S所示的步骤中，对图2R所示的光阻膜370进行去除。
接下来，在图2T所示的步骤中，对没有被金属层380所覆盖的部分的金属层290进行去除。金属层290例如可通过湿蚀刻等进行去除。接下来，在图2U所示的步骤中，以对电极垫250及金属层380进行覆盖的方式形成金属层390。金属层390例如可通过采用在绝缘层240上形成对电极垫250及金属层380进行开口的光阻膜，并使电极垫250及金属层380作为供电层的方法，析出镀膜并使其成长以填充开口部，之后，对光阻膜进行去除的方式形成。作为金属层390，例如可使用在Ti层上积层了Au层的积层体等。作为金属层390，例如也可以使用在Ni层上依次积层了Pd层及Au层的积层体、采用由取代Ni的Co、Ta、Ti、iN等高融点金属所构成的层并在该层上积层了Cu层或Al层的积层体或者镶嵌结构状配线等。
接下来，在图2V所示的步骤中，重复进行图2I～图2U所示的步骤，对半导体晶片310及410进行积层。这里，尽管在半导体基板111上进行了3层的半导体晶片210、310、及410的积层，但是，也可以在半导体基板111上进行1层、2层、或4层以上的半导体晶片的积层。另外，在各层上进行积层的半导体晶片可以具有相同的功能，也可以具有不同的功能。
另外，在图2V等中，尽管将半导体晶片210等描绘为相同的形状，但是，并不限定于此。例如，在图2V中，也可以使用形状各异的半导体晶片作为3个半导体晶片210。
接下来，在图2W所示的步骤中，通过现有的方法形成外部连接端子910。在形成外部连接端子910时，例如形成Ni层作为金属层390。然后，在阻焊层460上形成使Ni层露出的开口部460x，之后，在开口部460x内所露出的Ni层上形成外部连接端子910。外部连接端子910是用于对半导体装置100和半导体装置100的外部所设置的配线基板等进行电连接而设置的端子。作为外部连接端子910，可使用焊料球、Au凸点、及导电膏等。在使用焊料球作为外部连接端子910的情况下，作为外部连接端子910的材料，例如可使用包含Pb的合金、Sn及Cu的合金、Sn及Ag的合金、及、Sn、Ag及Cu的合金等。
接下来，在图2X所示的步骤中，使用研磨机等对半导体基板111的背面进行研削，以使半导体基板111薄型化。此时，也可以同时使用干拭擦和湿蚀刻等。薄型化后的半导体基板111的厚度例如可为1μm～100μm左右。
接下来，在图2X所示的步骤之后，通过对图2X所示的结构体在切割位置C处使用切割刀等进行切割、划片，制成图1所示的半导体装置100。这里需要说明的是，也可以适当地设置切割位置C，以具有多个包含半导体晶片的积层体。例如，可以适当地设置切割位置C，以包含具有功能A的半导体晶片的积层体、及具有不同于功能A的功能B的半导体晶片的积层体。此时，包含具有功能A的半导体晶片的积层体的平面形状可以不同于包含具有功能B的半导体晶片的积层体的平面形状。
这样，根据第1实施方式，准备一在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板，并在准备好的半导体基板的主面上形成绝缘层。之后，将主面侧具有半导体集成电路的被划片了的半导体晶片，以使背面与所述绝缘层相对并介由所述绝缘层的方式，在半导体基板上所形成了的半导体晶片上进行积层。接下来，形成贯穿被划片了的半导体晶片的导通孔，并对被划片了的半导体晶片的电极垫和半导体基板上所形成了的半导体晶片的电极垫介由导通孔内所填充了的金属层进行电连接。
通过重复进行这样的步骤，可在半导体基板上对多个半导体晶片进行积层，并可在不同层的半导体晶片之间以可传递信号的方式进行连接。其结果为，在半导体晶片之间进行连接时，因为不需要在导通孔内形成凸点的步骤，所以能够提供一种生产率较高，并可降低制造成本的半导体装置的制造方法。
另外，根据第1实施方式，因为采用使形成了半导体集成电路的面和没有形成半导体集成电路的面相对着的方式在半导体晶片之间进行接合，所以仅单纯地重复进行同样的步骤，就可在半导体基板上进行2层以上的半导体晶片的积层，这样，就能够提供一种生产率较高，并可降低制造成本的半导体装置的制造方法。
另外，根据第1实施方式，因为导通孔形成在被薄型化了的半导体晶片上，并且也不需要形成较深的导通孔，所以，不会导致增加导通孔的孔加工和金属填充的时间，也不会导致增加必要的材料，这样，就可以防止半导体装置的制造成本的上升。
另外，根据第1实施方式，因为在使半导体晶片极薄化后再形成导通孔，所以即使导通孔的大小和密度不同，也可以减小导通孔前端部分的直径的变化度，这样，就可以降低电连接时的电阻值的不均并提高可靠性。
另外，根据第1实施方式，因为在半导体基板上对被进行了划片的半导体晶片进行积层，所以可容易对装置大小不同的半导体晶片进行积层。
〈第1实施方式的变形例1〉
第1实施方式的变形例1中示出了将预先进行了薄型化的多个半导体晶片不使用支持体地安装在半导体基板上，并在半导体基板上由树脂层对各半导体晶片的主面及侧面进行了密封的例子。另外，还示出了在被积层的半导体晶片的电极之间采用与第1实施方式不同的方法进行电连接的例子。这里需要说明的是，在第1实施方式的变形例1中，对与已经说明了的实施方式相同的构成部件的说明进行了省略。
图3A～图3J是对第1实施方式的变形例1的半导体装置的制造步骤进行例示的图。
首先，在图3A所示的步骤中，在由研磨机等对半导体晶圆的背面进行研削以使其薄型化后，准备通过切割而被进行了划片的多个半导体晶片210。各半导体晶片210的厚度例如可为1μm～100μm左右。
接下来，在图3B所示的步骤中，与图2F所示步骤同样地，准备在主面111a侧形成了树脂层160的半导体基板111。然后，在半导体基板111的主面111a上介由树脂层160对各半导体晶片210进行接合。具体而言，首先，与图2G所示步骤同样地进行对准并进行配置，以使各半导体晶片210的背面与半导体基板111的主面111a上所形成的树脂层160相接。接下来，与图2G所示步骤同样地进行加热及按压，以使各半导体晶片210的背面和树脂层160的面160a压接。据此，树脂层160发生硬化，各半导体晶片210被接合在半导体基板111的主面111a侧。
接下来，在图3C所示的步骤中，与图2D所示步骤同样地，在树脂层160的面160a上形成对各半导体晶片210的主面及侧面进行密封的树脂层255。接下来，在图3D所示的步骤中，以对树脂层255的上面进行覆盖的方式形成感光性光阻膜270。光阻膜270例如通过将光阻剂涂敷在树脂层255的上面的方式形成。光阻膜270的厚度例如可为10μm左右。
接下来，在图3E所示的步骤中，与图2J所示步骤同样地，在图3D所示光阻膜270上形成开口部，并与图2K所示步骤同样地，在各半导体晶片210上形成导通孔210y。之后，与图2L所示步骤同样地，对图3D所示的光阻膜270进行去除。这里需要说明的是，为了便于说明，图3E～图3J仅对图3D所示结构体的一部分(电极垫150及电极垫250的附近)进行了放大并表示。图3E的140及240是在图3A～图3D中被省略了的、被设置在半导体集成电路130及半导体集成电路230上的绝缘层。
接下来，在图3F所示的步骤中，在图3E所示的树脂层255上形成光阻膜(图中未示)。然后，在光阻膜上形成开口部(图中未示)，并在对光阻膜的开口部内所露出的树脂层255进行去除后形成开口部255x。之后，对光阻膜进行去除。通过该步骤，电极垫250可在开口部255x内露出。接下来，在图3G所示的步骤中，与图2M所示步骤同样地形成绝缘层280，并与图2N所示步骤同样地对除了导通孔210y的壁面以外的部分的绝缘层280进行去除。接下来，在图3H所示的步骤中，与图20所示步骤同样地形成金属层290。
接下来，在图3I所示的步骤中，在金属层290上形成金属层385。金属层385例如可通过采用以金属层290为供电层的方法析出镀膜并使其成长的方式形成。作为构成金属层385的镀膜，例如可使用Cu镀膜。接下来，在图3J所示的步骤中，对树脂层255上所形成的金属层290及385进行去除。金属层290及385例如可通过CMP等进行去除。树脂层255的表面和金属层290、385的表面大致同面。
接下来，在图3J所示结构体上形成了树脂层后，重复进行图3A～图3J所示的步骤，对半导体晶片310及410进行积层。然后，与图2W所示步骤同样地采用现有的方法形成了外部连接端子910后，通过采用切割刀等进行切割、划片，制成与图1相对应的半导体装置。这里需要说明的是，也可将图3E～图3J所示的步骤置换为图2J～图2U所示的步骤。
这样，根据第1实施方式的变形例1，除了可实现与第1实施方式同样的效果之外，还可实现如下效果。即，通过将预先进行了薄型化的多个半导体晶片安装在半导体基板上，并在半导体基板上由树脂层对半导体晶片的主面及侧面进行密封，可以不需要使用支持体，这样，就可以简化制造步骤。
〈第1实施方式的变形例2〉
第1实施方式的变形例2中示出了将预先进行了薄型化的多个半导体晶片不使用支持体地安装在半导体基板上，并采用与第1实施方式的变形例1不同的方法在半导体基板上由树脂层对各半导体晶片的侧面进行密封的例子。这里需要说明的是，在第1实施方式的变形例2中，对与已经说明了的实施方式相同的构成部件的说明进行了省略。
图4A～图4D是对第1实施方式的变形例2的半导体装置的制造步骤进行例示的图。
首先，在图4A所示的步骤中，与图2F所示步骤同样地，准备在主面111a侧形成了树脂层160的半导体基板111。然后，在半导体基板111的主面111a上介由树脂层160进行框体部件990的接合。框体部件990例如是在平面形状为圆形的部件上形成了多个开口部990x的部件，开口部990x具有可***半导体晶片210的开口大小。框体部件990具有与半导体晶片210大致相同的厚度。作为框体部件990，例如可使用硅或玻璃等。
接下来，在进行了与图3A同样的步骤后，在图4B所示的步骤中，在与半导体基板111的主面111a相接合的框体部件990的各开口部990x内介由树脂层160分别进行半导体晶片210的接合。具体而言，首先，与图2G所示步骤同样地进行对准并进行配置，以使各半导体晶片210的背面与半导体基板111的主面111a上所形成的树脂层160相接。接下来，与图2G所示步骤同样地进行加热及按压，以使各半导体晶片210的背面和树脂层160的面160a压接。据此，树脂层160发生硬化，各半导体晶片210被接合在半导体基板111的主面111a侧。另外，在各半导体晶片210的侧面和框体部件990的各开口部990x的侧面之间还形成了平面形状为额缘状的间隙990y。
接下来，在图4C所示的步骤中，在树脂层160的面160a上形成对各半导体晶片210的侧面进行密封的树脂层255。具体而言，例如，使用分配器(Dispenser)等在各间隙990y内进行作为树脂层255的树脂的填充，然后，通过由玻璃等构成的按压部件975对填充了的树脂向半导体基板111侧进行按压，并同时加热至预定的温度以使树脂发生硬化。之后，取下按压部件975。
这里需要说明的是，尽管也可以采用不使用框体部件990地通过分配器等将树脂涂敷至毗邻的半导体晶片210的侧面之间的方法，然而，存在着被涂敷至树脂层160的外缘部的树脂发生滴落，难以形成预期形状的树脂层的可能性。所以，优选为使用框体部件990。但是，也可以使用仅被配置在树脂层160的面160a的外缘部的环状框体部件，以取代具有开口部990x的框体部件990。换言之，也可以使用围绕整个半导体晶片210那样的环状框体部件。
接下来，在图4D所示的步骤中，以对各半导体晶片210的主面、树脂层255的上面、及框体部件990的上面进行覆盖的方式形成感光性光阻膜270。光阻膜270例如通过将光阻剂涂敷在各半导体晶片210的主面、树脂层255的上面、及框体部件990的上面的方式形成。光阻膜270的厚度例如可为10μm左右。
接下来，进行与图3E～图3J同样的步骤，然后，在图3J所示结构体上形成了树脂层后，重复进行图3A～图3J所示的步骤，对半导体晶片310及410进行积层。之后，与图2W所示步骤同样地采用现有的方法形成了外部连接端子910后，使用切割刀等进行切割、划片，据此，制成与图1相对应的半导体装置。这里需要说明的是，也可以将图3E～图3I所示的步骤置换为图2J～图2U所示的步骤。
这样，根据第1实施方式的变形例2，可获得与第1实施方式及第1实施方式的变形例1同样的效果。
〈第2实施方式〉
第2实施方式中示出了在被积层的半导体晶片的电极之间介由树脂层内所形成的连接孔进行电连接的例子。这里需要说明的是，在第2实施方式中，对与已经说明了的实施方式相同的构成部件的说明进行了省略。
[第2实施方式的半导体装置的结构]
首先，对第2实施方式的半导体装置的结构进行说明。图5是对第2实施方式的半导体装置进行例示的截面图。参照图5，第2实施方式的半导体装置100A在除了作为连接孔的导通孔210y以贯穿树脂层255的方式形成，并且，半导体晶片210的电极垫250和半导体晶片110的配线155介由导通孔210y内及树脂层255上所形成的金属层380进行电连接这点之外，与第1实施方式的半导体装置100(图1参照)具有同样的构成。配线155例如由Cu等构成，并与电极垫150电连接。
[第2实施方式的半导体装置的制造步骤]
接下来，对第2实施方式的半导体装置的制造步骤进行说明。图6A～图6G是对第2实施方式的半导体装置的制造步骤进行例示的图。
首先，在进行了与第1实施方式的图2A至图2E同样的步骤后，在图6A所示的步骤中，与图2F所示步骤同样地准备半导体基板111，并在半导体基板111的主面111a侧形成树脂层160。这里需要说明的是，在图6A中，半导体基板111中图示了在图2F中被省略了的配线155，这点与图2F不同。配线155例如由Cu等构成，并与电极垫150电连接。
接下来，在进行了与第1实施方式的图2G至图2I同样的步骤后，在图6B所示的步骤中，介由预定的掩膜对图2I所示的光阻膜270进行露光，接下来，对被进行了露光处理的光阻膜270进行显影，据此，在光阻膜270上形成开口部270x。但是，在图2J所示的步骤中，开口部270x是形成在电极垫250上，然而，在本步骤中，是形成在半导体基板111的配线155上。这里需要说明的是，为了便于说明，图6B～图6G仅对图6A所示结构体的一部分(电极垫150、配线155、及电极垫250的附近)进行了放大并表示。
接下来，在图6C所示的步骤中，与图2K所示步骤同样地，在各半导体晶片210上形成导通孔210y。但是，在本步骤中，通过使半导体基板111的配线155的上面露出的方式形成导通孔210y。之后，与图2L所示步骤同样地，对图6B所示的光阻膜270进行去除。接下来，在图6D所示的步骤中，与图2M所示步骤同样地形成绝缘层280，并与图2N所示步骤同样地，对除了导通孔210y的壁面以外的部分的绝缘层280进行去除。
接下来，在图6E所示的步骤中，与图2O所示步骤同样地形成金属层290。然后，与图2P及图2Q所示步骤同样地形成光阻膜370，该光阻膜370具有开口部370x，该开口部370x使包含导通孔210y及电极垫250的区域露出。接下来，在图6F所示的步骤中，与图2R所示步骤同样地，在图6E所示导通孔210y的内部及开口部370x的一部分上形成金属层380。
接下来，在图6G所示的步骤中，在对图6F所示的光阻膜370进行了去除后，与图2T所示步骤同样地，对没有被金属层380覆盖的一部分金属层290进行去除。然后，与图2U所示步骤同样地，以对金属层380进行覆盖的方式形成金属层390。接下来，进行与图2V～图2X同样的步骤，然后，在切割位置C处使用切割刀等进行切割、划片，据此，制成图5所示的半导体装置100A。
这里需要说明的是，也可以如图7所示的半导体装置100B那样，通过进行与图6B～图6G同样的步骤，在半导体晶片210和半导体晶片310之间、以及、半导体晶片310和半导体晶片410之间分别介由树脂层355及455内所形成的导通孔310y及410y进行电连接。另外，在相同的层内也可以同时存在贯穿半导体晶片的导通孔、及贯穿树脂层的导通孔。
这样，根据第2实施方式，除了可实现与第1实施方式同样的效果之外，还可实现如下效果。即，在被积层了的半导体晶片的电极之间介由树脂层内所形成的导通孔进行电连接，据此，即使在半导体晶片内不能形成导通孔的情况下，也可以绕过半导体晶片与下层的半导体晶片进行电连接，这样，就可以提高配线设计的自由度。
〈第3实施方式〉
[第3实施方式的半导体装置的结构]
首先，对第3实施方式的半导体装置的结构进行说明。图8是对第3实施方式的半导体装置进行例示的截面图。第3实施方式的半导体装置100C在除了对上下毗邻的半导体晶片的金属垫进行连接的导通孔及金属层由1个变为4个这点之外，与第1实施方式的半导体装置100(参照图1)具有同样的构成。
在图8中，210z～410z表示导通孔，380a～580a表示填充导通孔210z～410z的金属层。导通孔及金属层相对于各半导体晶片的1个金属垫被各设置了4个。
这样，通过对1个金属垫设置多个导通孔及金属层，可以提高金属垫之间的连接可靠性。另外，如果在正下面的半导体基板上不设计金属垫，则可对1个以上的下层的半导体基板设置导通孔及金属层。在该方式中，可将相同的电信号或不同的电信号连接至预期的半导体基板。另外，因为导通孔的直径变得很小，所以可以缩短用于设置导通孔及金属层的步骤所需要的时间。这里需要说明的是，针对1个金属垫所设置的导通孔及金属层的数量也可为2个、3个或5个以上。
[第3实施方式的半导体装置的制造步骤]
接下来，对第3实施方式的半导体装置的制造步骤进行说明。图9A～图9F是对第3实施方式的半导体装置的制造步骤进行例示的图。这里需要说明的是，关于与第1实施方式的半导体装置的制造步骤相类似的部分，存在着省略其说明的情况。
首先，进行与图2A～图2I同样的步骤。接下来，在图9A及图9B所示的步骤中，介由预定的掩膜对图2I所示的光阻膜270进行露光，接下来，对被进行了露光处理的光阻膜270进行显影，据此，在光阻膜270内形成开口部270y。图9A是截面图，图9B是平面图。这里需要说明的是，为了便于说明，图9A～图9F仅对图2I所示结构体的一部分(电极垫150及电极垫250的附近)进行了放大并表示。
接下来，在图9C所示的步骤中，在半导体晶片210上形成导通孔210z。导通孔210z通过对与开口部270y相对应的一部分的半导体晶片210(基板主体220、半导体集成电路230、绝缘层240、及电极垫250)及树脂层160进行贯通，并使半导体晶片110的电极垫150露出的方式形成。导通孔210z例如可通过干蚀刻等形成。导通孔210z在平面视图中例如为圆形，其直径例如可为1μm～10μm。但是，导通孔210z的直径优选为可使纵横比(＝深度D2/直径)为0.5以上5以下的值。通过将导通孔210z的直径设为可使纵横比(＝深度D2/直径)为0.5以上5以下的值，可以提高导通孔210z形成时的蚀刻加工速度(生产能力)、及提高金属层380a的向导通孔210z埋入时的容易度等。
接下来，在图9D所示的步骤中，对图9C所示的光阻膜270进行去除。接下来，进行与图2M～图2S同样的步骤，并如图9E所示，在导通孔210z内填充金属层380a。接下来，在对没有被金属层380a覆盖的一部分的金属层290例如通过湿蚀刻等进行去除后，如图9F所示，通过对电极垫250及金属层380a进行覆盖的方式形成金属层390。金属层390例如可通过在绝缘层240上形成对电极垫250及金属层380a进行开口的光阻膜，并采用以电极垫250及金属层380a为供电层的方法，析出镀膜并使其成长以填充开口部，之后，再对光阻膜进行去除的方式形成。
之后，通过重复进行与第1实施方式同样的步骤，制成图8所示的半导体装置100C。
这样，根据第3实施方式，不仅可获得与第1实施方式同样的效果，还可获得如下效果。即，因为导通孔直径较小，所以可缩短用于设置导通孔及金属层的步骤所需要的时间，并且，通过针对1个金属垫设置多个的导通孔及金属层，可提高金属垫之间的连接可靠性。
〈第4实施方式〉
[第4实施方式的半导体装置的结构]
首先，对第4实施方式的半导体装置的结构进行说明。图10是对第4实施方式的半导体装置进行例示的截面图。第4实施方式的半导体装置100D除了将第3实施方式的半导体装置100C中针对4个导通孔及金属层设置1个金属垫变为针对1个导通孔及金属层设置1个金属垫这点之外与第3实施方式的半导体装置100C具有同样的构成。
在图10中，150a及150b～450a及450b示出了金属垫。金属垫相对于1个导通孔及金属层被各设置1个。
这样，通过针对1个金属垫设置1个导通孔及金属层，在对毗邻的金属垫分配了相同的信号的情况下，可以与第3实施方式同样地提高金属垫之间的连接可靠性。另外，在对毗邻的金属垫分配了不同的信号的情况下，可以提高配线设计的自由度。
[第4实施方式的半导体装置的制造步骤]
接下来，对第4实施方式的半导体装置的制造步骤进行说明。图11A～图11F是对第4实施方式的半导体装置的制造步骤进行例示的图。这里需要说明的是，关于与第1实施方式或第2实施方式的半导体装置的制造步骤类似的部分，存在着省略了其说明的情况。
首先，进行与图2A～图2I同样的步骤。接下来，在图11A及图11B所示的步骤中，介由预定的掩膜对图2I所示的光阻膜270进行露光，接下来，对被进行了露光处理的光阻膜270进行显影，据此，在光阻膜270上形成开口部270y。图11A是截面图，图11B是平面图。这里需要说明的是，为了便于说明，图11A～图11F仅对图2I所示结构体的一部分(电极垫150及电极垫250的附近)进行了放大并表示。
接下来，在图11C所示的步骤中，在半导体晶片210上形成导通孔210z。导通孔210z通过贯穿与开口部270y相对应的一部分的半导体晶片210(基板主体220、半导体集成电路230、绝缘层240、及电极垫250)及树脂层160，并使半导体晶片110的电极垫150a及150b露出的方式形成。导通孔210z例如可通过干蚀刻等形成。导通孔210z在平面视图中例如为圆形，其直径例如可为1μm～10μm。但是，导通孔210z的直径优选为可使纵横比(＝深度D2/直径)为0.5以上5以下的值。通过将导通孔21z的直径设为可使纵横比(＝深度D2/直径)为0.5以上5以下的值，可以提高导通孔210z形成时的蚀刻加工速度(生成能力)、及提高金属层380b的向导通孔210z埋入时的容易度等。
接下来，在图11D所示的步骤中对图11C所示的光阻膜270进行去除。接下来，进行与图2M～图2S同样的步骤，如图11E所示，在导通孔210z内填充金属层380b。接下来，在对没有被金属层380b覆盖的一部分的金属层290例如通过湿蚀刻等进行去除后，如图11F所示，通过对电极垫250及金属层380b进行覆盖的方式形成金属层390a。金属层390a例如可通过在绝缘层240上形成对电极垫250及金属层380b进行开口的光阻膜，并采用以电极垫250及金属层380b为供电层的方法，析出镀膜并使其成长以填充开口部，之后，对光阻膜进行去除的方式形成。
之后，通过重复进行与第1实施方式同样的步骤，制成图10所示的半导体装置100D。
这样，根据第4实施方式，不仅可实现与第1实施方式同样的效果，还可实现如下效果。即，在对毗邻的金属垫分配了相同的信号的情况下，与第3实施方式同样地可以提高金属垫之间的连接可靠性。另外，在对毗邻的金属垫分配了不同的信号的情况下，可以提高配线设计的自由度。
〈第5实施方式〉
[第5实施方式的半导体装置的结构]
首先，对第5实施方式的半导体装置的结构进行说明。图12是对第5实施方式的半导体装置进行例示的截面图。第5实施方式的半导体装置100E除了将第4实施方式的半导体装置100D中的与所有半导体晶片的所有导通孔相对应的位置都设置金属垫变更为一部分不设置金属垫，并且，由导通孔及金属层对设置了金属垫的半导体晶片进行直接连接这点以外，与第4实施方式的半导体装置100D具有同样的构成。
这样，通过将金属垫仅设置在一部分半导体晶片上，可由导通孔及金属层对不毗邻的半导体晶片进行直接连接，因此，可提高配线设计的自由度。
[第5实施方式的半导体装置的制造步骤]
接下来，对第5实施方式的半导体装置的制造步骤进行说明。图13A～图13H是对第5实施方式的半导体装置的制造步骤进行例示的图。这里需要说明的是，关于与第1实施方式至第4实施方式的半导体装置的制造步骤类似的部分，存在着省略其说明的情况。
首先，进行与图2A～图2I同样的步骤。接下来，在图13A及图13B所示的步骤中，介由预定的掩膜对图2I所示的光阻膜270进行露光，接下来，对被进行了露光处理的光阻膜270进行显影，据此，在光阻膜270上形成开口部270z。图13A是截面图，图13B是平面图。这里需要说明的是，为了便于说明，图13A～图13H仅对图2I所示结构体的一部分(电极垫150及电极垫250b的附近)进行了放大并表示。
接下来，在图13C所示的步骤中，在半导体晶片210上形成导通孔210z。导通孔210z通过贯穿与开口部270z相对应的一部分的半导体晶片210(基板主体220、半导体集成电路230、绝缘层240、及电极垫250b)及树脂层160，并使半导体晶片110的电极垫150a及150b露出的方式形成。导通孔210z例如可通过干蚀刻等形成。导通孔210z在平面视图中例如为圆形，其直径例如可为1μm～10μm。但是，导通孔210z的直径优选为可使纵横比(＝深度D2/直径)为0.5以上5以下的值。通过将导通孔210z的直径设为可使纵横比(＝深度D2/直径)为0.5以上5以下的值，可以提高导通孔210z形成时的蚀刻加工速度(生成能力)、及提高金属层380b的向导通孔210z埋入时的容易度等。
接下来，在图13D所示的步骤中，对图13C所示的光阻膜270进行去除。接下来，在进行了与图2M～图2N同样的步骤后，如图13E所示，通过对绝缘层240的上面、电极垫250b的上面及侧面、绝缘层280的上面、导通孔210z的底部所露出的电极垫150a及150b的上面进行覆盖的方式形成金属层290。金属层290例如可通过无电解电镀法等形成。金属层290例如也可采用溅射法、CVD法等形成。作为金属层290，例如可以使用在Ti层上积层了Cu层的积层体等。作为金属层290，例如也可以使用在Ta层上积层了Cu层的积层体等。另外，埋入材料只要是可满足设计规范的导体即可，可使用取代Cu的W或Al、掺杂多晶硅、碳纳米管等炭素材料、及导电性聚合物的任一种。另外，在绝缘层具有充分的绝缘性的情况下，可以选用不使用拜耳(Bayer)金属层的埋入配线的组合。
接下来，在图13F所示的步骤中，以对除了导通孔210z的内部以外的金属层290的上面进行覆盖的方式形成感光性光阻膜370。光阻膜370例如可通过将干膜光阻膜贴付在金属层290的上面的方式形成。光阻膜270的厚度例如可为10μm。之后，介由预定的掩膜对光阻膜370进行露光，接下来，对被进行了露光处理的光阻膜370进行显影，据此，在光阻膜370上形成开口部370y。开口部370y仅被形成在与形成了电极垫250b的部分相对应的导通孔210z之上。
接下来，进行与图2R～图2T同样的步骤，如图13G所示，对没有被金属层380b覆盖的一部分的金属层290进行去除。接下来，在图13H所示的步骤中，以对电极垫250b及金属层380b进行覆盖的方式形成金属层390a。金属层390a例如可通过在绝缘层240上形成对电极垫250b及金属层380b进行开口的光阻膜，并采用以电极垫250b及金属层380b为供电层方法，析出镀膜并使其成长以填充开口部，之后，对光阻膜进行去除的方式形成。
之后，重复进行与第1实施方式同样的步骤，制成图12所示的半导体装置100E。这里需要说明的是，对没有填充金属层的导通孔而言，在积层了具有电极垫的半导体晶片后，采用与第1实施方式同样的方法对其进行填充。
这里需要说明的是，将金属垫设置在哪个半导体基板的哪个位置、及不设置在哪个位置等，可任意决定，并不限定于图12例示的形态。
这样，根据第5实施方式，不仅可获得与第1实施方式同样的效果，还可获得如下效果。即，通过将与所有半导体晶片的所有导通孔相对应的位置都设置金属垫变为在一部分上不设置金属垫，可由导通孔及金属层对不毗邻的半导体晶片进行直接连接，因此，可提高配线设计的自由度。
〈第6实施方式〉
第1～第5实施方式中例示了在半导体基板上对半导体晶片进行积层，并在不同层的半导体晶片之间以可传递信号的方式进行连接的半导体装置的制造方法。但是，用于积层的层可以不是半导体晶片，一部分中可以包含不具有半导体晶片的结构层。所以，在第6实施方式中，对包含不具有半导体晶片的结构层的半导体装置的制造方法进行例示。这里，结构层是指不具有包含硅基板、金属层、绝缘层等的半导体晶片的所有的层。
[第6实施方式的半导体装置的结构]
首先，对第6实施方式的半导体装置的结构进行说明。图14是对第6实施方式的半导体装置进行例示的截面图。第6实施方式的半导体装置100F除了在图1所示的第1实施方式的半导体装置100的树脂层360和半导体晶片410之间设置了结构层810及树脂层860这点以外，与半导体装置100(参照图1)具有同样的构成。
在图14所示的半导体装置100F中，结构层810介由树脂层360被积层在半导体晶片310上，半导体晶片410介由树脂层860被积层在结构层810上。结构层810上设置了用于对半导体晶片310和410进行电连接的导通孔(图中未示)和金属层(图中未示)等。作为树脂层860，可使用与树脂层160等同样的材料。
结构层810包含不具有半导体晶片的硅基板810c、绝缘膜810d、及沟810x。沟810x设置在硅基板810c的半导体晶片410侧，在包含沟810x的硅基板810c的表面上形成有例如由Si3N4或SiO2等构成的绝缘膜810d。硅基板810c通过绝缘膜810d与毗邻的半导体晶片410绝缘。沟810x中填充了例如水或乙醇等的冷却介质，沟810x发挥冷却介质流路的功能。沟810x的形状和形成位置可任意设定。
这样，半导体装置中进行积层的层并不限定于半导体晶片，一部分中可以包含不具有半导体晶片的结构层。通过使在半导体装置中进行积层的结构层例如包含具有冷却介质流路的硅基板，可具有对半导体晶片所发生的热量进行散热的冷却功能。具有冷却功能的结构层如果与包含CPU等发热较大的装置的半导体晶片毗邻地进行设置，则尤其有效。这里需要说明的是，半导体装置也可以包含多层(本文中指2层以上)不具有半导体晶片的结构层。
[第6实施方式的半导体装置的制造步骤]
接下来，对第6实施方式的半导体装置的制造步骤进行说明。
首先，准备结构层810。具体而言，将硅基板810c加工成具有预定的外径，并在一个面上形成沟810x。沟810x例如可通过DRIE(Deep ReactiveIon Etching)等形成。然后，在包含沟810x的硅基板810c的表面上形成绝缘膜810d。绝缘膜810d例如可通过等离子CVD法等形成。通过以上的步骤，制成结构层810。
接下来，按照与图2A～图2X同样的步骤，从半导体晶片110开始依次对半导体晶片310、树脂层360、结构层810、树脂层860、及半导体晶片410进行积层，并形成导通孔和金属层等，制成半导体装置100F。
上面对包含结构层的半导体装置的制造方法进行了例示，该结构层包含不具有半导体晶片的硅基板，但是，结构层除了可以包含不具有半导体晶片的硅基板以外，还可以包含Cu等金属层或环氧树脂等绝缘层，也可以是具有MEMS的结构。作为MEMS的一个例子，可列举出压力传感器或加速度传感器等。
这样，根据第6实施方式，不仅可获得与第1实施方式同样的效果，还可获得如下效果。即，通过在半导体装置内设置不具有半导体晶片的结构层，可实现对半导体晶片所发生的热量进行散热的冷却功能等。
〈第7实施方式〉
第7实施方式中示出了对图1所示的半导体装置100和图7所示的半导体装置100B同时进行制作的例子。这里需要说明的是，在第7实施方式中，对与已经说明了的实施方式相同的构成部件的说明进行了省略。图15A及图15B是对第7实施方式的半导体装置的制造步骤进行例示的图。
首先，在进行了与第1实施方式的图2A至图2E同样的步骤后，在图15A所示的步骤中，与图2F所示步骤同样地准备半导体基板111，并在半导体基板111的主面111a侧形成树脂层160。这里需要说明的是，在图15A中的半导体基板111上，区域A内形成了与电极垫150电连接的配线155(在后述的图15B中与形成于树脂层的金属层380电连接的部分)。
接下来，在进行了与第1实施方式的图2G至图2I同样的步骤后，对区域A进行与第2实施方式的图6B至图6G同样的步骤。另外，对区域A以外的区域进行与第1实施方式的图2J至图2V同样的步骤。据此，制成图15B所示的结构体。换言之，在区域A，被积层了的半导体晶片的电极之间介由于树脂层中所形成的连接孔(导通孔)进行电连接，在A以外的区域，被积层了的半导体晶片的电极之间介由于半导体晶片中所形成的连接孔(导通孔)进行电连接。
接下来，与图2W所示步骤同样地采用现有的方法形成了外部连接端子910后，在切割位置C处使用切割刀等进行切割、划片，据此，由区域A制成图7所示的半导体装置100B，由区域A以外的区域制成图1所示的半导体装置100。
这样，根据第7实施方式，不仅可获得与第1实施方式同样的效果，还可获得如下效果。即，被积层了的半导体晶片的电极之间介由于树脂层中所形成的连接孔(导通孔)进行了电连接的半导体装置、及被积层了的半导体晶片的电极之间介由于半导体晶片中所形成的连接孔(导通孔)进行了电连接的半导体装置可被同时进行制作，这样，就可以提高制造过程的效率。
〈第8实施方式〉
第8实施方式示出了对分别形成了多个半导体晶片的多个半导体基板(晶圆)以半导体基板(晶圆)的状态进行积层，之后，进行划片以制成多个分别具有多个半导体晶片的积层体(所谓的“晶圆叠晶圆”，以下称“WOW”)，接下来，将由WOW技术所制作的积层体再积层至其它半导体基板(晶圆)后再进行划片的例子。这里需要说明的是，在第8实施方式中，对与已经说明了的实施方式相同的构成部件的说明进行了省略。
[第8实施方式的半导体装置的结构]
首先，对第8实施方式的半导体装置的结构进行说明。图16是对第8实施方式的半导体装置进行例示的截面图。参照图16，在第8实施方式的半导体装置100G中，半导体晶片110上介由树脂层160积层了积层体600。积层体600的侧面被作为密封绝缘层的树脂层655所密封。
半导体晶片410的电极垫450介由贯穿树脂层655的导通孔600y内及树脂层655上所形成的金属层680与半导体晶片110的配线155电连接。半导体晶片410的主面上形成了作为绝缘层的具有开口部460x的阻焊层460，开口部460x内所露出的电极垫450上形成了外部连接端子910。
[第8实施方式的半导体装置的制造步骤]
接下来，对第8实施方式的半导体装置的制造步骤进行说明。图17A～图17L是对第8实施方式的半导体装置的制造步骤进行例示的图。
首先，在图17A所示的步骤中，例如准备一与图2F所示半导体基板111具有相同形态的半导体基板611。半导体基板611具有多个半导体晶片610。各半导体晶片610具有基板主体620、半导体集成电路630、及电极垫650。在本实施方式中，作为半导体基板611，以使用了8英寸(约200mm)的硅晶圆的情况为例，进行如下说明。
接下来，在图17B所示的步骤中，对图17A所示半导体基板611的外缘部进行去除，在面611a上形成树脂层660。将去除了外缘部后的半导体基板611作为半导体基板611c。外缘部的去除例如可使用研磨机等对半导体基板611的外缘部进行研削，以使去除了外缘部后的半导体基板611c在平面视图中为圆形。此时，也可以同时使用干拭擦和湿蚀刻等。
这里，干拭擦是指例如使用研磨布对表面进行研削(研磨)的加工方法，该研磨布通过对含有二氧化硅的纤维进行按压、固定的方式形成。湿蚀刻是指例如一边由转子(Spinner)对半导体基板611进行旋转，一边添加氟硝酸等并进行蚀刻的加工方法。在将半导体基板611c加工成在平面视图中例如为圆形的情况下，半导体基板611c的在平面视图中为圆形部分的直径例如可为193.0±0.1mm。在此情况下，直径原为8英寸(约200mm)的半导体基板611被小径化(即，直径被缩小)，变成直径为193.0±0.1mm的半导体基板611c。
接下来，在图17C所示的步骤中，准备一与图17A所示半导体基板611具有同样形态的半导体基板211。半导体基板211具有多个半导体晶片210。各半导体晶片210具有基板主体220、半导体集成电路230、及电极垫250。
接下来，在准备好了的半导体基板211的面211b侧(没有形成电极垫250的那侧)形成凹部211x。凹部211x例如通过仅保留半导体基板211的外缘部，并对中心部附近进行薄型化的方式形成。凹部211x例如也可通过使用研磨机等对半导体基板211的面211b进行研削的方式形成。此时，可以同时使用干拭擦和湿蚀刻等。
凹部211x在平面视图中例如可为圆形，然而，也可为其它形状。在将凹部211x加工成在平面视图中例如为圆形的情况下，凹部211x的在平面视图中为圆形部分的直径可为例如195.2±0.1mm。半导体基板211的被薄型化了的部分的厚度例如可为3μm～100μm左右，然而，优选为10μm～50μm左右。其理由在于，存在着机械振动等导致的破坏和半导体晶片的应力下降等。这里需要说明的是，凹部211x的侧面不一定需要形成为与底面垂直。
这样，通过以在半导体基板211的面211b上仅保留半导体基板211的外缘部，并对中心部附近进行薄型化的方式形成凹部211x，形成了凹部211x后的半导体基板211可维持充分的刚性。所以，可以不需要使用具有支持(支撑)半导体基板211的功能的支持体地、对形成了凹部211x并被进行了薄型化的半导体基板211进行与薄型化前的半导体基板211的同等的处理。其结果为，因为不需要进行在半导体基板上接合和去除支持体这样的与通常的半导体装置的晶圆处理不同的步骤，所以可实现生产率的提高。
接下来，在图17D所示的步骤中，在半导体基板211的凹部211x内对半导体基板611c进行接合。首先，在半导体基板211的凹部211x的底面上配置半导体基板611c，以使该底面与半导体基板611c的面611a上所形成的树脂层660相接。半导体基板611c及半导体基板211的例如划片区域B内预先形成了用于可精确地进行位置对准的对准标记。半导体基板611c的配置可以采用现有的方法以该对准标记为基准来进行。对准的精度例如可为2μm以下。
这里需要说明的是，在半导体基板211的凹部211x的侧面和半导体基板611c的侧面之间形成一定的间隙。在半导体基板211的凹部211x及半导体基板611c在平面视图中都为圆形的情况下，形成了平面图中为圆环状的间隙。接下来，在对图17D所示结构体例如以250℃的温度进行了加热的状态下，从面611b的方向按压半导体基板611c，使半导体基板611c的面611a上所形成的树脂层660压接在半导体基板211的凹部211x的底面。据此，树脂层660发生硬化，半导体基板611c被接合在半导体基板211的凹部211x。该加热也可以使用300℃的温度，然而，优选为200℃以下。其原因在于，如果使用了300℃那样的高温，则热膨张的不同会导致产生应力，随着积层数量的增加，会使半导体基板出现剥离和破裂。
接下来，在图17E所示的步骤中，以对半导体基板211的面211a进行覆盖的方式形成感光性光阻膜270。光阻膜270例如以将光阻剂涂敷在半导体基板211的面211a上的方式形成。光阻膜270的厚度例如可为10μm左右。
接下来，在图17F所示的步骤中，进行与第1实施方式的图2J至图2U同样的步骤，将各半导体晶片210的电极垫250介由导通孔210y内所形成的金属层380与各半导体晶片610的电极垫650电连接。
接下来，在图17G所示的步骤中，对半导体装置211的外缘部进行去除。将去除了外缘部后的半导体基板211作为半导体基板211c。外缘部的去除例如可使用研磨机等对半导体基板211的外缘部进行研削，以使去除了外缘部后的半导体基板211在平面视图中为圆形。此时，也可以同时使用干拭擦和湿蚀刻等。在去除了外缘部后的半导体基板211c在平面视图中例如为圆形的情况下，半导体基板211c的在平面视图中为圆形部分的直径例如与半导体基板611c的在平面视图中为圆形部分的直径同样地，可为193.0±0.1mm。
接下来，在图17H所示的步骤中，在图17G所示半导体基板211c的面211a上形成了树脂层260后，重复进行与图17C～图17G同样的步骤，在半导体基板211上对多个半导体基板进行积层并相互连接，之后，在切割位置C处使用切割刀等进行切割，形成多个积层体600。至此为止是WOW的步骤。
接下来，在图17I所示的步骤中，与第1实施方式的图2B所示步骤同样地准备支持体970，并在支持体970的一个面上形成黏接层960。然后，与第1实施方式的图2C所示步骤同样地，在支持体970的一个面上介由黏接层960使各积层体600在面朝下的状态下进行接合(临时黏接)。各积层体600在与后述的图17K所示步骤中被积层的半导体基板111的装置配置相对应的位置处进行接合。
接下来，在图17J所示的步骤中，与第1实施方式的图2D所示步骤同样地，在黏接层960上形成对各积层体600的至少侧面的一部分进行密封的树脂层655。然后，与第1实施方式的图2E所示步骤同样地，使用研磨机等对树脂层655的不要部分、及构成各积层体600的各半导体晶片610的背面侧的基板主体620的一部分进行研削，以使各半导体晶片610薄型化。据此，各半导体晶片610被薄型化的同时，薄型化后的各半导体晶片610的侧面又被树脂层655所密封。此时，也可以同时使用干拭擦和湿蚀刻等。薄型化后的各半导体晶片610的厚度例如可为1μm～100μm左右。
接下来，在图17K所示的步骤中，与第1实施方式的图2F所示步骤同样地准备半导体基板111，并在半导体基板111的主面111a侧形成树脂层160。然后，与第1实施方式的图2G所示步骤同样地，在半导体基板111的主面111a上介由树脂层160以使图17J所示结构体上下反转的方式对其进行接合。之后，与第1实施方式的图2H所示步骤同样地，对黏接层960及支持体970进行去除。
接下来，在图17L所示的步骤中，进行与第2实施方式的图6B～图6G所示步骤同样的步骤，将各半导体晶片410的电极垫450介由在贯穿树脂层655的导通孔600y内及树脂层655上所形成的金属层680与半导体晶片110的配线155电连接。
接下来，在图17L所示步骤之后，与图2W所示步骤同样地采用现有的方法形成外部连接端子910。然后，通过对图17L所示的结构体在切割位置C处采用切割刀等进行切割、划片，制成图16所示的半导体装置100G。
这里需要说明的是，在第8实施方式中，也可以将图16变形为图18所示的那样。图18是对第8实施方式的变形例的半导体装置进行例示的截面图。图18所示的半导体装置100H中设置有贯穿积层体600的导通孔600z。
半导体晶片410的电极垫450的一部分介由在贯穿树脂层655的导通孔600y内及树脂层655上所形成的金属层680与半导体晶片110的配线155电连接，电极垫450的其它部分介由在贯穿积层体600的导通孔600z内所形成的金属层680与半导体晶片110的配线155电连接。
如图16和图18所示，导通孔可以设置为贯穿树脂层655，也可以设置为贯穿积层体600。例如，如果构成积层体600的各半导体晶片的厚度为10μm左右，则积层体600的厚度为40μm左右。与在厚度为数100μm左右的结构体内形成导通孔的情况不同，贯穿厚度为40μm左右的积层体600的导通孔600z可被较容易地形成。导通孔600z例如也可在图17K所示步骤之后被形成。
这里需要说明的是，也可以是不设置贯穿树脂层655的导通孔600y而仅设置贯穿积层体600的导通孔600z的结构。
这样，根据第8实施方式，不仅可实现与第1实施方式同样的效果，还可实现如下效果。即，在第8实施方式中尽管具有积层体600的形成步骤，但是，因为在积层体600的形成步骤中，通过使形成了半导体集成电路的面和没有形成半导体集成电路的面对向(相对)的方式对半导体基板进行接合，所以，仅通过单纯地重复进行同样的步骤，就可以对3个以上的半导体基板进行积层，这样，就可以实现生产率的提高及制造成本的下降。另外，导通孔仅形成在半导体基板的被薄型化了的部分，因为不需要形成较深的导通孔，所以，导通孔的孔加工和金属填充的时间不会变长，也不会增加必要的材料，这样，就可以防止半导体装置的制造成本的上升。另外，因为是在对半导体基板进行了极薄化之后再形成导通孔，所以，尽管导通孔的大小和密度不同，但是也可以降低导通孔前端部分的直径的变化度，这样，就可以降低电连接时的电阻值的不均并可提高可靠性。
这里需要说明的是，在积层体600的形成步骤中，也可以不形成凹部211x地对半导体基板211的面211b侧的整体进行薄型化。在此情况下，可采用如下的制造步骤。
首先，准备半导体基板611，并不对半导体基板611的外缘部进行去除地在半导体基板611的面611a上形成树脂层660。接下来，准备半导体基板211，并在半导体基板211的面211a上接合支持体。作为支持体，例如可使用玻璃基板等。然后，对半导体基板211的面211b侧的整体进行薄型化。支持体具有对由于被薄型化而导致刚性下降了的半导体基板211进行支持(支撑)的功能。
接下来，在半导体基板211的面211b上配置半导体基板611，以与半导体基板611的面611a上所形成的树脂层660相接。在半导体基板611及被薄型化了的半导体基板211的例如划片区域B内，预先形成了用于进行高精度位置对准的对准标记。半导体基板611的配置可采用现有的方法以该对准标记为基准来进行。对准的精度例如可为2μm以下。
接下来，在例如以250℃的温度进行了加热的状态下，从面611b的方向按压半导体基板611，使半导体基板211的面211b与半导体基板611的面611a上所形成的树脂层660压接。据此，树脂层660发生硬化，半导体基板611被接合在半导体基板211的面211b侧。在进行该加热时也可以使用300℃的温度，但是，优选为200℃以下的温度。其原因在于，如果使用了300℃那样的高温，则热膨张的不同会导致产生应力，随着积层数量的增加，半导体基板会产生剥离和破裂。接下来，在对支持体进行了去除后，在通过对半导体基板211的面211a进行覆盖的方式形成感光性光阻膜270时，可进行与上述同样的步骤。
〈第9实施方式〉
第9实施方式中示出了半导体晶片的电极垫和导通孔的设置方法。这里需要说明的是，在第9实施方式中，对与已经说明了的与实施方式相同的构成部件的说明进行了省略。
图19是对第9实施方式的半导体装置进行例示的截面图的一部分。图20是对构成第9实施方式的半导体装置的各半导体晶片进行例示的平面图的一部分。
参照图19及图20，在构成半导体装置100I的各半导体晶片中，与不同层的半导体晶片相连接的各配线被分配了数量与被积层的半导体晶片的数量相对应的电极垫。在半导体装置100I中，因为进行了半导体晶片110、210、310、及410的4层的积层，所以，与不同层的半导体晶片相连接的各配线分别被分配了4个电极垫。例如，如果在半导体晶片110、210、310、及410上与不同层的半导体晶片相连接的配线各形成了100根，则半导体晶片110、210、310、及410的每个上各形成400个电极垫。
例如，半导体晶片110的配线159被分配了电极垫150a、150b、150c、及150d的4个电极垫。另外，半导体晶片210的配线259被分配了电极垫250a、250b、250c、及250d的4个电极垫。另外，半导体晶片310的配线359被分配了电极垫350a、350b、350c、及350d的4个电极垫。另外，半导体晶片410的配线459被分配了电极垫450a、450b、450c、及450d的4个电极垫。
但是，被分配至各配线的电极垫并不是都与各配线相连接，仅是有必要的一部分进行了连接。换言之，电极垫的一部分与任何配线都没有进行连接。在图20的例子中，半导体晶片110的配线159与电极垫150c及150d相连接。另外，半导体晶片210的配线259与电极垫250a及250b相连接。另外，半导体晶片310的配线359与电极垫350c及350d相连接。另外，半导体晶片410的配线459与电极垫450a及450b相连接。
另外，在配置于毗邻层的对应位置处的电极垫之间，都是介由导通孔内所形成的金属层进行了连接。其结果为，在图20的例子中，半导体晶片110的配线159与半导体晶片310的配线359相连接，半导体晶片210的配线259与半导体晶片410的配线459相连接。这里需要说明的是，对没有与配线相连接的电极垫也设置对应的导通孔并形成金属层的理由在于，与设置仅对应于特定电极垫的导通孔及金属层的情况相比，可简化制造步骤，并可提高散热性等。
这样，在被积层了的各半导体晶片中，与不同层的半导体晶片相连接的各配线被分配了数量与被积层的半导体晶片的数量相同的电极垫，通过仅使有必要的电极垫与各配线相连接，可在被积层的半导体晶片之间进行独立信号的接收和发送。这里需要说明的是，第9实施方式也可以与第1～第8实施方式中的任一个相组合。
以上对本发明的较佳实施方式及其变形例进行了详细说明，但是，本发明并不限定于上述的实施方式及其变形例，只要不脱离本发明的范围，也可以对上述实施方式进行各种各样的变形及置换。
例如，在各实施方式中，尽管以使用了在平面视图中为圆形的半导体基板(硅晶圆)的情况为例进行了说明，但是，半导体基板并不限定于在平面视图中仅为圆形，例如也可以使用在平面视图中为长方形等的面板状的半导体基板。
另外，也可以使用包含不具有半导体晶片的结构层的基板以取代积层了半导体晶片的半导体基板。
另外，形成了半导体集成电路的基板的材料并不限定于硅，例如也可以使用氮化镓或蓝宝石等。
另外，在各实施方式中，尽管示出了被积层了的半导体晶片之间介由导通孔内所形成的金属层通过电信号进行连接的例子，但是，被积层了的半导体晶片之间的连接并不限定于电信号，例如也可通过光信号进行连接。此时，在导通孔内只要形成光导波路以取代金属层即可。
另外，在各实施方式中，尽管示出了在半导体晶片上形成了电极垫之后再形成导通孔的例子，但是，也可以先形成导通孔，然后再形成电极垫。另外，还可以设置对导通孔内所填充的金属层的上面采用CMP(Chemical Mechanical Polishing)等进行研削的步骤(Damascene Step)。
另外，各实施方式中所说明的电极垫与导通孔的连接形态也可以在一个半导体装置中混合存在。
另外，也可以对第2实施方式至第6实施方式增加与第1实施方式的变形例同样的变形。
本国际申请主张2011年3月9日申请的国际申请第PCT/JP2011/055486号的优先权，并在本国际申请中引用了国际申请第PCT/JP2011/055486号的全部内容。
[符号说明]
100、100A、100B、100C、100D、100E、100F、100G、100H、100I半导体装置
111、211、211c、611、611c半导体基板
111a主面
111b背面
160a面
120、220、320、420、620基板主体
130、230、330、430、630半导体集成电路
140、240、280绝缘层
150、150a、150b、250、250a、250b、350、350a、350b、450、450a、450b、650电极垫(Pad)
155、159、259、359、459配线
160、255、260、355、360、455、460、660、655、860树脂层
210y、210z、310y、310z、410y、410z、600y、600z导通孔
211x凹部
270、370光阻膜
290、380、380a、390、390a、380b、385、480、480a、680金属层
270x、270y、270z、370x、370y、460x、990x开口部
600积层体
810结构层
810c硅基板
810d绝缘膜
810x沟
910外部连接端子
960黏接层
970支持体
975按压部件
990框体部件
990y间隙
B划片区域
C切割位置
D1、D2深度
H1高度
直径

Claims (21)

1.一种半导体装置的制造方法，在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板上对被划片了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片的部分进行划片，所述制造方法的特征在于，具有：
第1步骤，将主面侧具有半导体集成电路的被划片了的半导体晶片，以使所述主面朝向支持体侧的方式临时固定在所述支持体上，形成对所述被划片了的半导体晶片的至少侧面的一部分进行密封的密封绝缘层；
第2步骤，所述被划片了的半导体晶片的从所述密封绝缘层露出的所述主面相反侧的面面对所述半导体基板的主面，并介由绝缘层在所述半导体基板上所形成的半导体晶片上进行积层，然后去除所述支持体；及
第3步骤，形成可使不同层的半导体晶片进行信号传递的连接部。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第3步骤中，形成贯穿所述被划片了的半导体晶片的导通孔，
介由所述导通孔，形成可使不同层的半导体晶片进行信号传递的连接部。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第3步骤中，形成贯穿所述密封绝缘层的第2导通孔，介由所述第2导通孔，形成可使不同层的半导体晶片进行信号传递的连接部。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第3步骤中，形成贯穿所述被划片了的半导体晶片的导通孔，并形成贯穿所述密封绝缘层的第2导通孔，介由所述导通孔及所述第2导通孔，形成可使不同层的半导体晶片进行信号传递的连接部。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
在所述第2步骤中，代替所述被划片了的半导体晶片，将由多个被划片了的半导体晶片所积层了的积层体，以使与所述主面相反侧的面面对所述半导体基板的主面，并介由绝缘层在所述半导体基板上所形成的半导体晶片上进行积层。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在所述第2步骤之前具有第5步骤，对在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板进行积层，在构成不同层的所述半导体基板的所述半导体晶片之间以可传递信号的方式进行连接，之后，对所述半导体晶片的部分进行划片以形成所述积层体。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述第5步骤具有：
准备第1半导体基板及第2半导体基板的步骤；
对所述第2半导体基板进行薄型化的步骤；
将被薄型化了的所述第2半导体基板的与主面相反侧的面介由绝缘层固定至所述第1半导体基板的主面的步骤；
在被薄型化了的所述第2半导体基板上形成从所述第2半导体基板的主面贯穿至与主面相反侧的面的导通孔的步骤；
介由所述导通孔，形成可使所述第1半导体基板的所述半导体晶片和所述第2半导体基板的所述半导体晶片之间进行信号传递的连接部的步骤；及
对所述半导体晶片的部分进行划片的步骤。
8.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
在所述第2步骤中，将功能或形状分别不同的半导体晶片介由所述绝缘层在所述半导体基板上所形成的半导体晶片上进行积层。
9.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
在被积层了的每个所述半导体晶片中，与不同层的半导体晶片相连接的每个配线被分配了数量与被积层的半导体晶片的数量相对应的电极垫，
每个所述电极垫与对应的所述连接部相连接，
所述电极垫的一部分不与任何所述配线相连接。
10.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，具有：
第7步骤，准备在主面侧具有半导体集成电路的被划片了的其它半导体晶片，使与所述主面相反侧的面介由第2绝缘层在所述被划片了的半导体晶片上进行积层；及
第8步骤，形成可使所述被划片了的其它半导体晶片和所述被划片了的半导体晶片之间进行信号传递的连接部。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，具有：
第9步骤，对所述半导体基板、所述被划片了的半导体晶片、及所述被划片了的其它半导体晶片的至少1个进行薄型化。
12.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体基板在平面视图中为大致圆形形状。
13.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述连接部通过电气信号对不同层的半导体晶片进行连接。
14.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述连接部通过光信号对不同层的半导体晶片进行连接。
15.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
被积层了的所述半导体晶片的一部分中包含与所述半导体晶片绝缘了的、不具有半导体晶片的结构层。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述结构层为基板、金属层、或绝缘层。
17.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述结构层具有对所述半导体晶片进行冷却的功能。
18.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述结构层具有MEMS。
19.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述第9步骤中被薄型化了的一部分的所述半导体基板、所述被划片了的半导体晶片、或所述被划片了的其它半导体晶片的厚度为分别具有所述半导体基板、所述被划片了的半导体晶片、或所述被划片了的其它半导体晶片的装置的元件分离深度的5倍以上。
20.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述第9步骤中被薄型化了的一部分的所述半导体基板、所述被划片了的半导体晶片、或所述被划片了的其它半导体晶片的厚度为1μm以上。
21.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
在所述第3步骤中，形成纵横比为0.5以上5以下的导通孔，并在所述导通孔内形成所述连接部。
CN201280012270.3A 2011-03-09 2012-03-08 半导体装置的制造方法 Active CN103443918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2011/055486 WO2012120659A1 (ja) 2011-03-09 2011-03-09 半導体装置の製造方法
JPPCT/JP2011/055486 2011-03-09
PCT/JP2012/056005 WO2012121344A1 (ja) 2011-03-09 2012-03-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103443918A CN103443918A (zh) 2013-12-11
CN103443918B true CN103443918B (zh) 2016-08-10

Family

ID=46797662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280012270.3A Active CN103443918B (zh) 2011-03-09 2012-03-08 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9748217B2 (zh)
KR (1) KR101535611B1 (zh)
CN (1) CN103443918B (zh)
TW (1) TWI564992B (zh)
WO (2) WO2012120659A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892972B2 (en) * 2009-10-12 2018-02-13 Monolithic 3D Inc. 3D semiconductor device and structure
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
US9312175B2 (en) 2012-12-20 2016-04-12 Invensas Corporation Surface modified TSV structure and methods thereof
JP6360299B2 (ja) * 2013-12-19 2018-07-18 国立大学法人東京工業大学 半導体装置及びその製造方法
JP6440291B2 (ja) * 2014-02-28 2018-12-19 国立大学法人東京工業大学 半導体装置及びその製造方法
JP6485897B2 (ja) * 2014-09-16 2019-03-20 国立大学法人東京工業大学 半導体装置の製造方法
KR102474242B1 (ko) * 2015-01-09 2022-12-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
KR102495911B1 (ko) 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
TWI628742B (zh) * 2016-07-21 2018-07-01 南亞科技股份有限公司 堆疊式封裝結構
JP7201387B2 (ja) * 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
US11410973B2 (en) 2019-10-17 2022-08-09 Micron Technology, Inc. Microelectronic device assemblies and packages and related methods and systems
CN112687614A (zh) 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
CN112687615A (zh) 2019-10-17 2021-04-20 美光科技公司 微电子装置组合件、封装体和相关方法
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
WO2021252188A1 (en) * 2020-06-11 2021-12-16 Micron Technology, Inc. Methods for fabrication of microelectronic device packages and related packages and systems
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
US20220375892A1 (en) * 2021-05-21 2022-11-24 Institute of semiconductors, Guangdong Academy of Sciences Chip packaging method and chip packaging structure
JP2024062874A (ja) 2022-10-25 2024-05-10 株式会社アドバンテスト 積層チップおよび積層チップの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438022C (zh) * 2003-07-31 2008-11-26 精工爱普生株式会社 半导体装置及其制造方法、电路基板及电子机器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775129B2 (ja) * 1999-09-21 2006-05-17 セイコーエプソン株式会社 半導体チップの接続方法
JP3684978B2 (ja) * 2000-02-03 2005-08-17 セイコーエプソン株式会社 半導体装置およびその製造方法ならびに電子機器
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4365750B2 (ja) 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4797677B2 (ja) * 2006-02-14 2011-10-19 旭硝子株式会社 マルチチップ素子とその製造方法
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
KR100905785B1 (ko) 2007-07-27 2009-07-02 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 웨이퍼 레벨 패키지 및적층 웨이퍼 레벨 패키지의 제조 방법
US7676912B2 (en) 2007-09-05 2010-03-16 Headway Technologies, Inc. Method of manufacturing electronic component package
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
CN102160177B (zh) * 2008-09-18 2015-01-21 国立大学法人东京大学 半导体装置的制造方法
JP2010080752A (ja) 2008-09-26 2010-04-08 Panasonic Corp 半導体装置の製造方法
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
JP4935856B2 (ja) 2009-05-29 2012-05-23 パナソニック株式会社 バンプ付き電子部品の実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438022C (zh) * 2003-07-31 2008-11-26 精工爱普生株式会社 半导体装置及其制造方法、电路基板及电子机器

Also Published As

Publication number Publication date
KR101535611B1 (ko) 2015-07-09
CN103443918A (zh) 2013-12-11
TWI564992B (zh) 2017-01-01
WO2012121344A1 (ja) 2012-09-13
US9748217B2 (en) 2017-08-29
US20130344655A1 (en) 2013-12-26
TW201244004A (en) 2012-11-01
KR20130126979A (ko) 2013-11-21
WO2012120659A1 (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
CN103443918B (zh) 半导体装置的制造方法
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN104051337B (zh) 立体堆叠集成电路***芯片封装的制造方法与测试方法
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
CN103193193B (zh) Mems器件及其形成方法
TWI429031B (zh) 高壓積體電路、電子裝置、與電路的製程與封裝
US20090294916A1 (en) Bonding method for through-silicon-via based 3d wafer stacking
CN109390305B (zh) 一种键合晶圆及其制备方法
TW201608646A (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
CN102530824B (zh) 具微机电元件的封装结构及其制法
TW200901426A (en) Molded reconfigured wafer, stack package using the same, and method for manufacturing the stack package
CN106233462A (zh) 半导体器件以及半导体器件的制造方法
CN203085525U (zh) 可用于堆叠的集成电路
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路***的方法
JP2011165690A (ja) 半導体装置及び半導体装置の製造方法
CN103219282B (zh) 一种tsv露头工艺
CN107195555A (zh) 一种芯片封装方法
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
CN107527875A (zh) 半导体封装结构及制造其之方法
CN101442064A (zh) 半导体器件及其制造方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
JP5389464B2 (ja) 半導体装置の製造方法
CN103904039B (zh) 超薄凹式玻璃基板的封装结构及方法
CN104037138A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN116705625B (zh) 一种基于daf膜的晶圆封装方法、结构和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant