JP4177571B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4177571B2
JP4177571B2 JP2001287031A JP2001287031A JP4177571B2 JP 4177571 B2 JP4177571 B2 JP 4177571B2 JP 2001287031 A JP2001287031 A JP 2001287031A JP 2001287031 A JP2001287031 A JP 2001287031A JP 4177571 B2 JP4177571 B2 JP 4177571B2
Authority
JP
Japan
Prior art keywords
semiconductor device
package
insulating substrate
back surface
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001287031A
Other languages
English (en)
Other versions
JP2003100987A (ja
Inventor
泰 中島
良裕 加柴
秀明 中馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001287031A priority Critical patent/JP4177571B2/ja
Priority to FR0210409A priority patent/FR2829874B1/fr
Priority to DE10238037.6A priority patent/DE10238037B4/de
Priority to US10/247,289 priority patent/US6867484B2/en
Publication of JP2003100987A publication Critical patent/JP2003100987A/ja
Application granted granted Critical
Publication of JP4177571B2 publication Critical patent/JP4177571B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーデバイスを含む半導体装置に関し、特に、インバータ用のスイッチング素子を備えた半導体装置に関する。
【０００２】
【従来の技術】
図７は、特開平１０−５１２４５０号公報に記載された、全体が５００で表される電力用半導体装置の断面図である。半導体装置５００は金属基板５０１を含む。金属基板５０１の上には、回路部５５０が設けられている。
回路部５５０は、絶縁基板５０２を含む。絶縁基板５０２上には、半導体素子５０４が半田層５０３により固定されている。半導体素子５０４の電極には、リード５０５がボンディングワイヤ５０６で接続されている。半導体素子５０４等は、モールド樹脂５０７により封止されている。回路部５５０は、金属基板５０１上に半田層５０８により固定されている。
【０００３】
金属基板５０１の上には、また、制御回路基板５１０が設けられ、制御回路基板５１０上には、導体５１１や中継端子５１２が設けられている。
金属基板５０１の上には、また、中継基板５２０が設けられ、その上に導体５２１が設けられている。
回路部５５０のリード５０５は、導体５１１、５２１を介して、主回路端子５３０、制御端子５３１に接続されている。
【０００４】
かかる半導体装置５００は、金属基板５０１の裏面にヒートシンク（図示せず）を取り付けて使用される。金属基板５０１とヒートシンクとの間には、通常、グリース（図示せず）が薄く塗布される。ヒートシンクと金属基板５０１は、金属基板５０１に設けたねじ穴にねじを通して固定される（図示せず）。
【０００５】
【発明が解決しようとする課題】
しかし、半導体装置５００では、高価な金属基板５０１上に回路部５５０等を設けるため、製造コストの削減が困難であった。特に、金属基板５０１上に設けられた回路配線に大電流を流す場合、回路配線を厚さ方向ではなく幅方向に広くする必要があるため金属基板５０１を小型化できなかった。
【０００６】
また、半導体装置５００からの放熱効率は、金属基板５０１とヒートシンクとの密着性に大きく依存する。金属基板５０１は、回路部５５０等を載置した最終製品の状態で、その裏面が平坦になるように予め設計され、最終製品となった後に、裏面が平坦に加工されるものではない。
このため、半導体装置５００に複数の回路部５５０を組み込む場合、金属基板５０１の面積が大きくなり、裏面の平坦性を確保するのが困難であった。
【０００７】
一方、金属基板５０１上に、半導体素子５０４を直接固定する場合、モールド樹脂５０７に反りが発生し、両者を接続する半田層の膜厚がばらつき、信頼性の低下、熱抵抗のばらつきが生じていた。
また、金属基板５０１とモールド樹脂５０７との間の密着が不充分となり、絶縁破壊が発生するという問題もあった。
【０００８】
更に、主回路端子５３０等の位置を変更する場合には、回路部５５０を含めた半導体装置５００全体の設計変更が必要であった。
【０００９】
そこで、本発明は、ヒートシンクとの密着性が良く、小型化が可能で、かつ外部端子の設計変更が容易な半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、ケースに複数のパッケージが固定された半導体装置であって、半導体素子と該半導体素子に接続されたリード端子とが封止され、平行な表面と裏面とを有するパッケージと、外部端子が設けられ、平行な表面と裏面とを有する額縁状の枠体からなるケースとを含み、ケースの枠内に、複数の該パッケージが並んで配置され、該リード端子と該外部端子とが接続され、外部端子が、ばね作用を有する材料からなり、該パッケージの裏面が上記ケースの裏面より下方に位置することを特徴とする半導体装置である。
【００１１】
かかる半導体装置では、パッケージの設計変更を行うことなく、ケースの設計変更のみで、外部端子の位置の変更のような設計変更を行うことができる。このため、設計変更に伴うコストが低減できるとともに、迅速な設計変更が可能となる。なお、ケースには、外部端子が枠体に封止されたインサートケースと、外部端子が枠体に別途取りつけられたアウターケースとが含まれる。
また、半導体装置の裏面に接続されるヒートシンクとの密着性が高くなり、良好な放熱特性を得ることができる。なお、中継端子を介してリード端子と外部端子とを接続する場合には、中継端子がばね作用を有するようにする。
【００１２】
上記パッケージは、上記半導体素子を埋め込むモールド樹脂と、該半導体素子を載置し、裏面が該モールド樹脂から露出した絶縁基板とを含み、該ケースの裏面と該パッケージの裏面とが、同一平面にあることが好ましい。
【００１３】
上記パッケージは、上記半導体素子が載置された表面と該表面と平行な裏面を有する絶縁基板と、該絶縁基板の裏面に設けられた金属層を含むことが好ましい。半導体装置をヒートシンクに取り付ける場合に、絶縁基板、特にセラミック材料からなる絶縁基板の損傷を防止できるからである。
【００１４】
上記モールド樹脂は、該モールド樹脂の底面から下方に延び、上記絶縁基板を囲むスカート状の突起部を有するものであっても良い。半導体装置をヒートシンクに取り付ける場合に、絶縁基板、特にセラミック材料からなる絶縁基板の損傷を防止できるからである。
【００１５】
上記突起部に囲まれた中空部に、絶縁体を充填したことが好ましい。半導体素子とヒートシンクとの間の絶縁耐性を大きくできる。
【００１６】
上記パッケージは、隣り合って配置された入力用の上記リード端子を有することが好ましい。入力用端子（電源端子）間の端子間距離を小さくし、インダクタンスを小さくすることにより、半導体素子のスイッチング時の損失を低減できる。
【００１７】
また、本発明は、上記ケースが額縁状の枠体からなり、上記パッケージを挟んで対向する該枠体に、入力用外部端子と出力用外部端子とが設けられたことを特徴とする半導体装置でもある。
【００１８】
また、本発明は、上記枠体の一辺に入力用外部端子が設けられ、該一辺に隣接する該枠体の他辺に出力用外部端子が設けられたことを特徴とする半導体装置でもある。
【００１９】
また、本発明は、上記ケースの中に、複数の上記パッケージが、並置されたことを特徴とする半導体装置でもある。
本発明では、パッケージの変更を行わず、ケースの設計のみを変更することにより、搭載される半導体素子の数を変更できる。このため、低価格で、複数の品種の半導体装置を提供することが可能となる。
【００２０】
【発明の実施の形態】
実施の形態１．
図１は、全体が１００で表される、本実施の形態にかかる半導体装置の概略図である。また、図２は、図１のＩ−Ｉ方向の断面図である。
半導体装置１００は、ケース１０と、３つのパッケージ２０を含む。ケース１０は、樹脂材料からなる額縁状の枠体から形成され、外部端子１１、１２が設けられている。外部端子１１、１２は、枠体の樹脂に封止されて形成されても（インサートケース）、枠体形成後に取り付けられても（アウターリード）良い。外部端子１１は入力端子であり、外部端子１２は出力端子である。ケース１０の四隅には、ヒートシンク（図示せず）と接続するための、ねじ穴３０が設けられている。
【００２１】
図２に示すように、パッケージ２０は、例えば銅からなる金属ブロック２１を含む。金属ブロック２１の上には、金属のフレーム２２を介して半導体素子２３が固定されている。半導体素子２３には、例えば、パワーＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が用いられる。
【００２２】
半導体素子２３の電極は、アルミニウム等からなる、直径３００μｍ程度のボンディングワイヤ２４によりリード２５に接続されている。ここでは、半導体素子２３は、直列接続された２つのパワーＦＥＴからなり、両端部がそれぞれ入力側の外部端子１１に接続され、パワーＦＥＴ同士の接続部が出力側の外部端子１２に接続される。
【００２３】
金属ブロック２１等は、エポキシ樹脂等のモールド樹脂２６により封止されている。モールド樹脂２６には、制御端子２７も同時に封止される。また、金属ブロック２１の裏面には、セラミック等の絶縁基板２８が、固定されている。絶縁基板２８の膜厚は、例えば０．６３５ｍｍである。
【００２４】
リード２５と外部端子１１、１２とを接続することにより、パッケージ２０はケース１０の中に固定される。
【００２５】
次に、半導体装置１００の製造方法について、簡単に説明する。
まず、パッケージ２０の組み立ては、金属ブロック２１の上に、半導体素子２３等を設置した後に、トランスファモールド装置を用いて形成する。即ち、金属ブロック２１等が固定されたリードフレームを金型内に配置した後、エポキシ樹脂等を金型に流し込んで、モールド樹脂２６を形成する。この場合、金属ブロック２１の裏面は、金型から露出させておく。モールド樹脂２６を形成した後に、金属ブロック２１を金型から取り出し、銀ペースト等を用いて、金属ブロック２１の裏面に絶縁基板２８を接合する。最後に、リードフレームの不要な部分を除去し、リードフレームを所望の形状に加工してリード２５を形成する。これで、パッケージ２０の組み立てが終了する。
【００２６】
次に、ケース１０の中にパッケージ２０を入れて、外部端子１１、１２とリード２５とを接続する。接続には、例えば半田等が用いられる。ケース１０にパッケージ２０を取り付ける場合に、ケース１０の裏面と、パッケージ２０の裏面（絶縁基板２８）とが、略同一平面となるようにする。即ち、ケース１０にヒートシンク（図示せず）を取り付けた場合に、絶縁基板２８がヒートシンクと接するようにする。
【００２７】
一般に、モールド樹脂と、ヒートスプレッダである金属ブロックとは、線膨張係数が異なる。このため、半導体素子の発熱により温度差が生じ、パッケージが反る場合がある。かかる反りの量が、例えば数１００μｍを超えた場合、パッケージとパッケージが固定されるヒートシンクとの間に隙間が生じ、放熱効果が低下する。特に、このような反りは、パッケージの厚みが大きいほど、大きくなる傾向にある。
【００２８】
これに対して、本実施の形態にかかる半導体装置１００では、半導体素子２３を複数のパッケージ２０に分けて封止し、これを、ケース１０を用いて接続する構造となっている。このため、それぞれのパッケージ２０が小型となり、パッケージ２０は殆ど反らないようになる。このため、半導体装置１００からヒートシンクに、安定した熱の放出が可能となる。
【００２９】
なお、上述のパッケージ２０が反る量を小さくするためには、ヒートスプレッダである金属ブロック２１の線膨張率とモールド樹脂２６の線膨張率とは、できるだけ近くすることが望ましい。例えば、金属ブロック２１が銅からなる場合、モールド樹脂２６の線膨張率は、１６×１０−６／℃程度であることが好ましい。
【００３０】
また、本実施の形態では、樹脂モールド工程の後に、絶縁基板２８を金属ブロック２１の裏面に取り付けている。これは、樹脂モールド工程の前に絶縁基板２８を取り付けると、パッケージ２０の反り量が、より大きくなるためである。絶縁耐圧を大きくするためには、樹脂モールド工程の前に絶縁基板２８を設け、モールド樹脂２６と絶縁基板２８とを密着させるほうが好ましいが、反り量を低減するためには、樹脂モールド工程の後に絶縁基板２８を取り付けるのが好ましい。
【００３１】
また、半導体装置１００をコンバータとして使用する場合は、直列接続された２つのＩＧＢＴを含む半導体素子２３が２つ必要になる。また、３相モータ用出力として使用する場合には、かかる半導体素子２３が３つ必要になる。本実施の形態にかかる半導体装置１００では、ケース１０の構造のみを変えて、組み込まれるパッケージ２０の数を調整することにより、パッケージ２０の設計を変形することなく、２つ、３つ又はそれ以上の半導体素子２３を組み込んだ半導体装置１００を作製することができる。なお、パッケージ２０に含まれる半導体素子２３は、半導体装置１００の用途に応じて任意に変更できる。
【００３２】
図３は、全体が１１０で表される、本発明の実施の形態にかかる他の半導体装置の概略図である。図３中、図１と同一符号は、同一又は相当箇所を示す。図３の半導体装置１１０では、外部端子１２の取り付け位置が、図１に示す半導体装置１００と異なっている。
このように、外部端子１１、１２の位置は、半導体装置１００、１１０に接続される外部配線のレイアウトにより変更する必要が生じる。この場合、図７に示す従来の半導体装置５００では、回路部５５０、制御回路基板５１０、中継基板５２０等の設計変更をする必要があった。
【００３３】
これに対して、本実施の形態にかかる半導体装置１２０では、図３に示すように、パッケージ２０の設計を変更することなく、ケース１０の設計変更だけで、外部端子１２の位置の変更に対応することができる。
なお、中継端子１３と外部端子１２との間は、ケース１０に埋め込まれた配線（図示せず）により接続されている。
【００３４】
なお、半導体装置１００、１１０のように外部端子１１、１２、更には中継端子１３を設け、パッケージ２０を並列に配置することにより、ブリッジ回路を形成できる。特に、入力側の外部端子１２の端子間距離が小さいため、半導体装置１００、１２０全体のインダクタンスを小さくし、半導体素子のスイッチング時に発生する損失を低減できる。
【００３５】
また、絶縁基板２８の材料には、例えば窒化アルミニウムのようなセラミック材料が好ましい。窒化アルミニウムは、一般的なモールド樹脂２６に比較して、熱伝導率が１００倍程度あり、非常に放熱特性に優れているからである。なお、少なくともモールド樹脂２６より熱伝導率が高い材料であれば、窒化アルミニウムの代わりに使用することができる。
【００３６】
また、金属ブロック２１と絶縁基板２８の接着には、銀ペーストを用いたが、例えば、金属ブロック２１や絶縁基板２８の接着面の凹凸を埋め込むようなグリース等の他の材料を用いてもかまわない。
【００３７】
更に、絶縁基板２８をセラミック材料から形成した場合、絶縁基板２８とヒートシンク（図示せず）との間にグリースを塗布する必要がある。これに対して、可撓性、粘着性を有する他の材料から絶縁基板２８を形成した場合には、グリースを用いることなく、絶縁基板２８とヒートシンクとを接続できる。
【００３８】
実施の形態２．
図４は、全体が１２０で表される、本実施の形態にかかる半導体装置の断面図である、図４は、図１のＩ−Ｉ方向に相当する断面図であり、図中、図２と同一符号は、同一又は相当箇所を示す。
半導体装置１２０では、外部端子１１、１２が、ばね作用を有する材料からなる。ばね作用を有する材料には、いわゆるばね材料のみならず、無酸素銅やタフピッチ銅、チタン入りの銅材料、導電性材料とばね材料からなるクラッド材等が含まれる。
また、パッケージ２０の裏面が、ケース１０の裏面からわずかに突出するように、ケース１０とパッケージ２０とが固定されている。
【００３９】
半導体装置１２０は、ケース１０のねじ穴３０を用いて、ヒートシンク（図示せず）に接続される。半導体装置１２０をヒートシンクに載置してねじを締めた場合、弾性を有する外部端子１１、１２が反る。これにより、ケース１０の裏面とパッケージ２０の裏面とが、略同一平面となってヒートシンクに固定される。
【００４０】
半導体装置１２０がヒートシンクに固定された状態では、外部端子１１、１２のばね作用により、パッケージ２０がヒートシンクに押え付けられる。このため、パッケージ２０とヒートシンクの接触状態が良くなり、放熱効率が向上する。特に、パッケージ２０とヒートシンクとの間にグリースを挟みこんだ場合、パッケージ２０がヒートシンクに押し付けられることにより、パッケージ２０とヒートシンクとの間から余分なグリースが押し出され、熱抵抗の低い接続界面とすることができる。
【００４１】
また、半導体装置１２０の使用中に、ケース１０とヒートシンクとを取り付けるねじが緩んだ場合でも、外部端子１１、１２がばね作用を有するため、パッケージ２０とヒートシンクとの接続は維持されたままであり、放熱効率の低下を防止できる。
【００４２】
なお、図１、３のように、ケース１０に複数のパッケージ２０を取り付けて半導体装置１２０を形成した場合には、それぞれのパッケージ２０が独立してヒートシンクに押し付けられる。このため、ヒートシンクの接続面が少々反った状態であっても、個々のパッケージ２０が、かかるヒートシンクの接続面に独立して押し付けられ、良好な放熱効果を得ることができる。
また、ケース１０にパッケージ２０を１つだけ取り付けた場合も、同様に、良好な放熱効果を得ることができる。
【００４３】
本実施の形態では、外部端子１１、１２が弾性を有する材料からなる場合について説明したが、外部端子１１、１２とは別に、ケース１０とパッケージ２０とを板ばね等のばね作用を有する部材で接続しても構わない。この場合、外部端子１１、１２は、ばね作用を有する必要は無いが、可撓性を有する材料から形成する必要がある。なお、図３に示すように、中継端子１３を用いる場合には、中継端子１３がばね作用を有するようにする。
【００４４】
このように、本実施の形態にかかる半導体装置１２０では、パッケージ２０をヒートシンクに押し付けて固定できるため、良好な放熱特性を得ることができる。
【００４５】
実施の形態３．
図５は、全体が１３０で表される、本実施の形態にかかる半導体装置の断面図である、図５は、図１のＩ−Ｉ方向に相当する断面図であり、図中、図２と同一符号は、同一又は相当箇所を示す。
【００４６】
本実施の形態にかかる半導体装置１３０は、半導体装置１３０をヒートシンクに取り付ける際の、絶縁基板２８の割れを防止するものである。
半導体装置１３０では、まず、金属ブロック２１の裏面に固定された絶縁基板２８が、その両面に、例えば銅からなる金属層２９ａ、２９ｂを有する。即ち、絶縁基板２８が可撓性を有する材料からなる場合には、絶縁基板２８をヒートシンクに固定する場合に、絶縁基板２８が割れることはなかった。しかしながら、発熱量が１００Ｗを超えるような半導体装置の場合、熱伝導性の高いセラミック材料を絶縁基板２８に用いることが好ましい。一方で、セラミック材料を絶縁基板２８に用いた場合、ヒートシンクへの取り付け時に、セラミックが割れたり、欠けたりすることがあった。これは、特に、絶縁基板２８の面積が大きいほど、ヒートシンクの接続面が粗いほど、顕著であった。
【００４７】
これに対して、半導体装置１３０では、予め、両面に金属層２９ａ、２９ｂを設けた絶縁基板２８が、金属ブロック２１の裏面に固定されている。これにより、半導体装置１３０をヒートシンクに固定する場合の、絶縁基板２８の割れ等を防止することができる。
【００４８】
また、本実施の形態にかかる半導体装置１３０では、樹脂モールド２６が下方にスカート状に突出した突起部３１を有する。突起部３１は、絶縁基板２８を囲むように設けられ、その端部は、金属層２９ｂの途中に位置する。突起部３１は、樹脂モールド形成用の金型を、突起部を有する形状とすることにより、樹脂モールド２６の形成時に同時に形成される。
【００４９】
このように、樹脂モールド２６が突起部３１を有することにより、半導体装置１３０をヒートシンクに取り付ける際に、両者の接続面が平行とならず、半導体装置１３０の底面の一部がヒートシンクに押し付けられても、セラミックからなる絶縁基板２８が割れたり欠けたりすることがなくなる。また、突起部３１が絶縁基板２８を囲むため、搬送時や取り扱い時に絶縁基板２８に割れ等が発生するのを防止できる。
【００５０】
特に、金属層２９ｂが突起部３１より下方にあるため、半導体装置１３０をヒートシンクに固定した場合に、金属層２９ｂがヒートシンクに押し付けて固定され、放熱効率を向上させることができる。
【００５１】
図６は、全体が１４０で表される、本実施の形態にかかる他の半導体装置である。半導体装置１４０では、突起部３１の内側にシリコーン樹脂等からなる絶縁体３２が設けられている。他の構造は、半導体装置１３０と同じである。
【００５２】
半導体装置の使用電圧が高くなると、絶縁基板２８を挟む金属層２９ａ、２９ｂの間で絶縁破壊が起こりやすくなる。これに対して、金属ブロック２１に対して、絶縁基板２８の面積をより広くすることにより、絶縁破壊は防止できるが、一方で、絶縁基板２８を広くすることは、コストの高騰や、絶縁基板の割れ等を招くこととなる。
そこで、本実施の形態では、突起部３１の内部に絶縁体３２を埋め込み、絶縁基板２８を広くすることなく絶縁耐性を高くしている。
樹脂モールド２６に設けた突起部３１と絶縁基板２８との間は、絶縁体３２を埋め込めるだけの中空部を設けることが好ましい。絶縁体３２は、例えば、ディスペンサを用いて、突起部３１の内部にシリコーン樹脂を注入し、キュアすることにより形成される。
【００５３】
なお、半導体装置１３０、１４０には、両面に金属層２９ａ、２９ｂを設けた絶縁基板２８を用いた。これは、絶縁基板２８の側に、同質の材料なる層を設けることにより、絶縁基板２８の反りを防止したものである。従って、絶縁基板２８が反らない場合には、金属層２９ｂのみを設けても構わない。
【００５４】
また、本実施の形態にかかる構造は、半導体装置１００、１１０、１２０のいずれの構造に対しても適用することができる。
【００５５】
このように、本実施の形態にかかる半導体装置では、セラミック材料から絶縁基板を形成した場合でも、絶縁基板の割れ等を防止することができる。また、絶縁基板の上下での絶縁破壊も防止できる。
【００５６】
【発明の効果】
以上の説明から明らかなように、本発明にかかる半導体装置では、ケースの設計変更のみで、半導体装置全体の設計を変更することができる。
【００５７】
また、本発明にかかる半導体装置では、ヒートシンクとの密着性が高く、良好な放熱特性を得ることができる。
【００５８】
また、本発明にかかる半導体装置では、金属ブロックとヒートシンクとの間の絶縁耐性を大きくできる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる半導体装置の概略図である。
【図２】 本発明の実施の形態１にかかる半導体装置の断面図である。
【図３】 本発明の実施の形態１にかかる半導体装置の概略図である。
【図４】 本発明の実施の形態２にかかる半導体装置の断面図である。
【図５】 本発明の実施の形態３にかかる半導体装置の断面図である。
【図６】 本発明の実施の形態３にかかる半導体装置の断面図である。
【図７】 従来の半導体装置の断面図である。
【符号の説明】
１０ ケース、１１、１２ 外部端子、１３ 中継端子、２０ パッケージ、２１ 金属ブロック、２２ フレーム、２３ 半導体素子、２４ ボンディングワイヤ、２５ リード、２６ モールド樹脂、２７ 制御端子、２８ 絶縁基板、３０ ねじ穴、１００ 半導体装置。

Claims (9)

  1. ケースに複数のパッケージが固定された半導体装置であって、
    半導体素子と該半導体素子に接続されたリード端子とが封止され、平行な表面と裏面とを有するパッケージと、
    外部端子が設けられ、平行な表面と裏面とを有する額縁状の枠体からなるケースとを含み、
    該ケースの枠内に、複数の該パッケージが並んで配置され、該リード端子と該外部端子とが接続され、
    該外部端子が、ばね作用を有する材料からなり、該パッケージの裏面が上記ケースの裏面より下方に位置することを特徴とする半導体装置。
  2. 上記パッケージが、上記半導体素子を埋め込むモールド樹脂と、該半導体素子を載置し、裏面が該モールド樹脂から露出した絶縁基板とを含み、該ケースの裏面と該パッケージの裏面とが、同一平面にあることを特徴とする請求項１に記載の半導体装置。
  3. 上記パッケージが、上記半導体素子が載置された表面と該表面と平行な裏面を有する絶縁基板と、該絶縁基板の裏面に設けられた金属層を含むことを特徴とする請求項２に記載の半導体装置。
  4. 上記モールド樹脂が、該モールド樹脂の底面から下方に延び、上記絶縁基板を囲むスカート状の突起部を有することを特徴とする請求項３に記載の半導体装置。
  5. 上記突起部に囲まれた中空部に、絶縁体を充填したことを特徴とする請求項４に記載の半導体装置。
  6. 上記パッケージが、隣り合って配置された入力用の上記リード端子を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 上記パッケージを挟んで対向する該枠体に、入力用外部端子と出力用外部端子とが設けられたことを特徴とする請求項１に記載の半導体装置。
  8. 上記枠体の一辺に入力用外部端子が設けられ、該一辺に隣接する該枠体の他辺に出力用外部端子が設けられたことを特徴とする請求項１に記載の半導体装置。
  9. 上記複数のパッケージが、同一構造のパッケージからなることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
JP2001287031A 2001-09-20 2001-09-20 半導体装置 Expired - Lifetime JP4177571B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001287031A JP4177571B2 (ja) 2001-09-20 2001-09-20 半導体装置
FR0210409A FR2829874B1 (fr) 2001-09-20 2002-08-20 Systeme a semi-conducteur a boitier et enveloppe
DE10238037.6A DE10238037B4 (de) 2001-09-20 2002-08-20 Halbleitereinrichtung mit Gehäuse und Halterung
US10/247,289 US6867484B2 (en) 2001-09-20 2002-09-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001287031A JP4177571B2 (ja) 2001-09-20 2001-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2003100987A JP2003100987A (ja) 2003-04-04
JP4177571B2 true JP4177571B2 (ja) 2008-11-05

Family

ID=19109906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001287031A Expired - Lifetime JP4177571B2 (ja) 2001-09-20 2001-09-20 半導体装置

Country Status (4)

Country Link
US (1) US6867484B2 (ja)
JP (1) JP4177571B2 (ja)
DE (1) DE10238037B4 (ja)
FR (1) FR2829874B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121491A1 (ja) 2012-02-13 2013-08-22 パナソニック株式会社 半導体装置およびその製造方法
WO2013171946A1 (ja) 2012-05-15 2013-11-21 パナソニック株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791172B2 (en) * 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
JP4363190B2 (ja) 2004-01-08 2009-11-11 株式会社豊田自動織機 半導体装置及びその製造方法
JP4583122B2 (ja) * 2004-09-28 2010-11-17 三菱電機株式会社 半導体装置及びその製造方法
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
US9373563B2 (en) * 2007-07-20 2016-06-21 Infineon Technologies Ag Semiconductor assembly having a housing
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP4930406B2 (ja) * 2008-02-18 2012-05-16 株式会社安川電機 パワー半導体装置及びこれを用いたインバータ装置
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
WO2013175714A1 (ja) * 2012-05-22 2013-11-28 パナソニック株式会社 半導体装置及びその製造方法
JP6368646B2 (ja) * 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
US9397018B2 (en) * 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
DE102013102829B4 (de) * 2013-03-20 2017-10-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Anordnung hiermit
CN105122446B (zh) 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
JP6246051B2 (ja) * 2014-04-17 2017-12-13 三菱電機株式会社 電力半導体装置およびその製造方法
JP6526323B2 (ja) * 2016-04-04 2019-06-05 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
EP3872851A1 (en) * 2020-02-27 2021-09-01 Infineon Technologies Austria AG Protector cap for package with thermal interface material
CN116034473A (zh) 2020-10-14 2023-04-28 罗姆股份有限公司 半导体模块
CN117712049B (zh) 2020-10-14 2024-06-07 罗姆股份有限公司 半导体模块
DE202021004375U1 (de) 2020-10-14 2023-12-21 Rohm Co., Ltd. Halbleitermodul

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236591B2 (ja) 1979-08-27 1990-08-17 Kyoto Pharma Ind Kinonjudotai
DE3631963A1 (de) * 1986-09-19 1988-03-31 Siemens Ag Verfahren zum erstellen einer flachbaugruppe
FR2648620B1 (fr) * 1989-06-16 1994-05-20 Thomson Hybrides Circuit hybride fonctionnant sous haute tension
JPH0476046A (ja) 1990-07-19 1992-03-10 Sumitomo Chem Co Ltd 熱可塑性樹脂組成物
TW212261B (en) * 1992-03-09 1993-09-01 Matsushita Electric Ind Co Ltd Electronic circuit device and manufacturing method
JP2894071B2 (ja) * 1992-03-09 1999-05-24 株式会社日立製作所 半導体装置
US5338974A (en) * 1993-03-17 1994-08-16 Spectrian, Inc. RF power transistor package
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
WO1998010508A1 (fr) * 1996-09-06 1998-03-12 Hitachi, Ltd. Dispositif a semi-conducteur
JPH10223819A (ja) * 1997-02-13 1998-08-21 Nec Kyushu Ltd 半導体装置
JPH10289970A (ja) 1997-04-16 1998-10-27 Takachiho Denki Kk モールド電子部品
US5869353A (en) * 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
FR2780577B1 (fr) * 1998-06-26 2000-09-15 Valeo Equip Electr Moteur Sous-ensemble a composants electroniques pour un alternateur de vehicule automobile
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121491A1 (ja) 2012-02-13 2013-08-22 パナソニック株式会社 半導体装置およびその製造方法
US9136193B2 (en) 2012-02-13 2015-09-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the same
WO2013171946A1 (ja) 2012-05-15 2013-11-21 パナソニック株式会社 半導体装置の製造方法および半導体装置
US9437508B2 (en) 2012-05-15 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20030197255A1 (en) 2003-10-23
FR2829874A1 (fr) 2003-03-21
FR2829874B1 (fr) 2005-11-11
US6867484B2 (en) 2005-03-15
DE10238037A1 (de) 2003-04-30
JP2003100987A (ja) 2003-04-04
DE10238037B4 (de) 2014-02-13

Similar Documents

Publication Publication Date Title
JP4177571B2 (ja) 半導体装置
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US7911792B2 (en) Direct dipping cooled power module and packaging
US9171773B2 (en) Semiconductor device
US5767573A (en) Semiconductor device
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP3610015B2 (ja) 半導体装置
US20160293563A1 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
US20100134979A1 (en) Power semiconductor apparatus
US9466542B2 (en) Semiconductor device
JP2004047883A (ja) 電力半導体装置
JP2010034350A (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2002314038A (ja) パワー半導体モジュール
JP4967701B2 (ja) 電力半導体装置
JPH06151657A (ja) 半導体装置及びその製造方法
JPS6050354B2 (ja) 樹脂封止型半導体装置
JP2009231685A (ja) パワー半導体装置
CN111834307B (zh) 半导体模块
JP3770164B2 (ja) 半導体装置およびその製造方法
JP2022012428A (ja) 回路構成体
JPH09213877A (ja) マルチチップモジュール半導体装置
US5313091A (en) Package for a high power electrical component
TWI778499B (zh) 具有導角金屬間隔單元的電源模組
US11798868B2 (en) Metal tab for chip assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4177571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term