JP2007273884A - 半導体装置、半導体モジュールおよび半導体モジュールの製造方法 - Google Patents

半導体装置、半導体モジュールおよび半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2007273884A
JP2007273884A JP2006100371A JP2006100371A JP2007273884A JP 2007273884 A JP2007273884 A JP 2007273884A JP 2006100371 A JP2006100371 A JP 2006100371A JP 2006100371 A JP2006100371 A JP 2006100371A JP 2007273884 A JP2007273884 A JP 2007273884A
Authority
JP
Japan
Prior art keywords
semiconductor module
terminal
semiconductor
circuit
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006100371A
Other languages
English (en)
Other versions
JP4680816B2 (ja
Inventor
Naoki Yoshimatsu
直樹 吉松
Takaaki Shirasawa
敬昭 白澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006100371A priority Critical patent/JP4680816B2/ja
Publication of JP2007273884A publication Critical patent/JP2007273884A/ja
Application granted granted Critical
Publication of JP4680816B2 publication Critical patent/JP4680816B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】
半導体装置の小型化を行う。また、小型化の際に生じる信頼性への影響を最小限にする。
【解決手段】
表面１０ａと裏面１０ｂとに回路パターンを有するラミネートバスバー１０と、表面１０ａで回路パターン１１ａに接続される第一の半導体モジュール１ａと、裏面１０ｂで回路パターン１１ｂに接続される第二の半導体モジュール１ｂと、第一の半導体モジュール１ａに取付けられる第一の冷却プレート２０ａと、第二の半導体モジュールに取付けられる第二の冷却プレート２０ａとを有する。第一の半導体モジュール１ａと第二の半導体モジュール１ｂとがラミネートバスバー１０を介して略対向した位置にある。
【選択図】図１

Description

本発明は、半導体装置と、半導体モジュールおよび半導体モジュールの製造方法に関する。
近年、設置スペースの利用効率の向上などの観点から、電力制御用の半導体装置の小型化が求められている。それに伴い、電力制御用の半導体モジュールが種々提案されている（例えば、特許文献１および２参照。）。これらの半導体モジュールは、例えば、樹脂成型などの方法で製造されている（例えば、特許文献３参照。）。
一般的に、電力制御用の半導体モジュールは、発熱を抑えるための冷却プレートの一方の面に配置されて用いられる。そして、その上から金属板などの抑え板がネジなどで冷却プレートに固定され、半導体モジュールが挟持固定される。その後、バスバーなどの配線部材を用いて、それぞれの半導体モジュールが電気的に接続される。あるいは、半田などにより固定する方法もある。従来は、このように同一面上に半導体モジュールを配列していた（例えば、特許文献４参照。）。
また、半導体装置の小型化のために、半導体モジュールの小型化を行う方法がある。その一例として、半導体モジュールの一方の面で端子を露出させる構造がある（例えば、特許文献２参照。）。この構造では、ピンなどの突出部を用いて、端子の露出面を金型の一方の面に押付けた状態で、樹脂成型を行う。このとき、樹脂封止後の半導体モジュールに、ピンの形状に対応する開口が形成される。
また、半導体装置の内部回路におけるインダクタンスを小さくする要求もある。そのために、種々の方法が提案されている（例えば、特許文献５参照。）。例えば、インバータ回路などの半導体装置において、電力損失を少なくする観点から、内部回路の低インダクタ化が求められている。
特開２００４−２２８４６１号公報 特開２００３−７９６６号公報 特開平５−２９９４５３号公報 再公表特許ＷＯ９８／１０５０８号公報 特開平５−１６６８６７号公報
しかしながら、従来の技術においては、つぎのような問題があった。複数の半導体モジュールを冷却プレートの同一面上に平面的に配列するため、半導体モジュールの数に比例して、半導体装置が平面方向に大きくなっていた。また、半導体モジュールを冷却プレートに固定するために、抑え板や、ねじなどの取付部材が用いられる場合がある。この場合、半導体モジュール数の増加に比例して取付部材も多くなり、半導体装置の大型化を招きやすい。さらに、装置の大型化は配線長の増大を招き、内部回路のインダクタンス成分の増大を招く恐れがある。
また、半導体モジュールの表面で端子を露出させる構造とする場合、ピンの押し付けが足りないと、樹脂が回りこみ端子近傍にバリができる。半導体モジュールを基板に押付けて固定する場合、このバリが、端子と基板上の回路パターンとの接続を妨げる可能性がある。バリの発生を防ぐために径の大きな突出部で端子を押付けると、それに伴って樹脂に形成される開口が大きくなる。これにより、開口付近で生じる応力が増大し、樹脂が塑性変形する恐れが大きくなる。また、端子と回路基板とを、導電性グリースなどを介して接続する場合がある。導電性グリースの塗布量が多いと、端子の外へはみ出して複数の端子間をまたぎ、回路を短絡してしまう場合がある。結果、半導体装置の信頼性に影響を及ぼす恐れがある。
本発明は、上記の問題点に鑑みて考案されたものであり、半導体モジュールの小型化に関する。本発明の目的は、小型化が可能な半導体装置を提供することである。また、本発明の他の目的は、小型化を行う際に信頼性が低下する可能性を最小限にすることができる半導体装置、半導体モジュールおよび半導体モジュールの製造方法を提供することである。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本願第一の発明にかかる半導体装置は、
表面と裏面に回路パターンを有する基板と、
前記表面上で前記回路パターンに接続される第一の半導体モジュールと、
前記裏面上で前記回路パターンに接続される第二の半導体モジュールと、
前記第一の半導体モジュールに取付けられ該第一の半導体モジュールを冷却する第一の冷却部材と、
前記第二の半導体モジュールに取付けられ該第二の半導体モジュールを冷却する第二の冷却部材とを有し、
前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して略対向した位置にあることを特徴とする。
本願第二の発明にかかる半導体モジュールは、
半導体素子と該半導体素子に接続される端子とを有する半導体モジュールであって、
前記端子は、一方の面から該一方の面に対向する他方の面までの距離がＬ１である部分とＬ２である部分（但し、Ｌ１＜Ｌ２）とを有し、該距離がＬ１である部分が導電性部材を介して前記半導体素子に接続しており、
前記距離がＬ２である部分の前記他方の面が前記半導体モジュールから露出していることを特徴とする。
本願第三の発明にかかる半導体モジュールの製造方法は、
半導体素子と、一方の面から該一方の面に対向する他方の面までの距離がＬ１である部分とＬ２である部分（但し、Ｌ１＜Ｌ２）とを有し、該距離がＬ１である部分が導電性部材を介して前記半導体素子に接続する端子とを準備する工程と、
上金型と下金型とが組み合わされてなり、前記下金型に前記上金型の方向に突出した突出部を有する金型を準備する工程と、
前記下金型の内部であって、前記距離がＬ２である部分の前記一方の面が前記突出部に接し、且つ、前記上金型を前記下金型に勘合したときに、前記距離がＬ２である部分の前記他方の面が前記上金型に接する位置に、前記端子および前記半導体素子を配置する工程と、
前記下金型と前記上金型を勘合する工程と、
前記距離がＬ２である部分の前記他方の面と前記上金型とが密着した状態で、前記金型の中空部に樹脂を注入する工程とを有する。
本願第四の発明に係る半導体モジュールは、
半導体素子と該半導体素子に接続する複数の端子とを有する半導体モジュールであって、
それぞれの前記端子は前記半導体モジュールの一方の面から露出し、
前記一方の面において一つの前記端子と他の前記端子との間に溝が設けられることを特徴とする。
本願第一の発明にかかる半導体装置によれば、回路パターンを有する基板の両面に半導体モジュールおよび冷却部材が接続される。これにより、半導体モジュールを配置するための基板および冷却部材の寸法を小さく出来る。従って、半導体装置の小型化を行うことができる。
本願第二の発明にかかる半導体モジュールおよび本願第三の発明に係る半導体モジュールの製造方法によれば、端子の表面にバリが生じる恐れを小さく、製造の際に半導体モジュールに形成される開口が大型化するのを避けることができる。従って、この半導体モジュールを用いて小型化を行う半導体装置において、信頼性に影響が生じる可能性を最小限にすることができる。
本願第四の発明にかかる半導体モジュールは、端子の近傍に溝を有する。この溝によって、導電性グリースが端子から大きくはみ出すことを防止し、回路パターン間の絶縁性に影響が生じる恐れを少なくできる。よって、この半導体モジュールを用いて小型化を行う半導体装置において、信頼性に影響が生じる可能性を最小限にすることができる。
（第一の実施の形態）
以下、第一の実施の形態に係る半導体装置Ａについて、図面を用いて詳細に説明する。半導体装置Ａは、一例として、三相直流交流インバータ回路を有する半導体装置とする。
半導体装置Ａは、半導体モジュールの一例としてのパワー半導体モジュールと、基板としてのラミネートバスバーと、パワー半導体モジュールを冷却するための冷却部材としての冷却プレートとを有している。以下の説明においては、ラミネートバスバーの表面に位置するパワー半導体モジュールおよび冷却プレートを、第一のパワー半導体モジュールおよび第一の冷却プレートと称す。同様に、裏面に位置するパワー半導体モジュールおよび冷却プレートを、第二のパワー半導体モジュールおよび第二の冷却プレートと称す。実施の形態１では、第一のパワー半導体モジュールと第二のパワー半導体モジュールが同一の構造を有する。また、第一の冷却プレートと第二の冷却プレートとが同一の構造を有する。
図１（ａ）は、表面側から見た半導体装置Ａの正面図を示している。ラミネートバスバー１０上に第一のパワー半導体モジュール１ａ、第一の冷却プレート２０ａが順次取り付けられている。固定部材としてのねじ３０およびナット３５によって、ラミネートバスバー１０に第一の冷却プレート２０ａが固定されている。この時、それらの部材によって、第一のパワー半導体モジュール１ａが挟持固定される。ラミネートバスバー１０の表面および裏面には、回路パターン１１が形成されている。回路パターン１１と、第一のパワー半導体モジュール１ａは電気的に接続されている。そして、回路パターン１１の所定の位置において、ねじ３２によってワイヤハーネス３１が接続されている。ワイヤハーネス３１によって、外部の回路と半導体装置Ａとの接続が行われる。なお、実施の形態１では、ラミネートバスバー１０の表面と裏面の回路パターンを合わせて、回路パターン１１と呼称している。
図１（ｂ）は、図１（ａ）に示した半導体装置Ａの下面図である。ラミネートバスバー１０の表面１０ａに、第一のパワー半導体モジュール１ａが配置されている。裏面１０ｂに、第二のパワー半導体モジュール１ｂが配置されている。表面１０ａにおいて、第一の冷却プレート２０ａが第一のパワー半導体モジュール１ａの紙面上方に位置している。また、裏面１０ｂにおいても同様に、第二の冷却プレート２０ｂが第二のパワー半導体モジュール１ｂの紙面下方に位置している。そして、表面１０ａと裏面１０ｂとの間で略対向する位置に、それぞれの部材が配置されている。
図２は、図１（ｂ）を分解した際の様子を示す半導体装置Ａの組立図である。固定部材としてのねじ３０とボルト３５によって、第一の冷却プレート２０ａおよび第二の冷却プレート２０ｂが固定される。その際、第一のパワー半導体モジュール１ａと第二のパワー半導体モジュール１ｂとが、第一の冷却プレート２０ａおよび第二の冷却プレート２０ｂによって挟持固定される。そして、それぞれのパワー半導体モジュールが、ラミネートバスバー１０に押圧固定される。なお、熱伝導を良好にするためのグリースなどを、パワー半導体モジュールと冷却プレートとの間に塗布することができる。一般的には、パワー半導体モジュールが有する放熱面と冷却部材とが接触するような構造とすることが好ましい。
なお、冷却プレート２０ａには、一例として、入水口２１ａと出水口２２ａおよび水路２３ａを有する水冷式の冷却部材を用いる。同様に、冷却プレート２０ｂは、入水口２１ｂと出水口２２ｂおよび水路（図示せず）を有する。図示しないが、半導体装置Ａを駆動させる際に、入水口２１と出水口２２とを外部の水源と接続してパワー半導体モジュールを冷却することができる。
図３は、第一のパワー半導体モジュール１ａを示す斜視図である。なお、第二のパワー半導体モジュール１ｂは、第一のパワー半導体モジュール１ａと同様の構造とすることができる。第一のパワー半導体モジュール１ａは、例えばトランスファーモールド成型などの方法によって、種々の部品を樹脂によって封止することにより形成される。モジュール内部には、半導体素子としてのＩＧＢＴ素子（絶縁ゲート型バイポーラトランジスタ）素子を有している。そして、例えばヒートスプレッダ、フリーホイールダイオードなどの部品と共に樹脂によって封止されている。第一のパワー半導体モジュール１ａの電極露出面９ａには、第一端子としてのコレクタ端子２、第二端子としてのエミッタ端子３および信号端子４とが設けられている。それぞれの端子は、電極露出面９ａから露出しており、各々の露出面は電極露出面９ａと略同一面上に位置している。また、それぞれの端子の露出面は、電極露出面９ａに全て含まれている。すなわち、端子が第一のパワー半導体モジュール１ａのモールド面（樹脂によって形成される面）に全て含まれている。信号端子４は、特に図示しないが、ゲート端子、エミッタセンス端子、カレントセンス端子、アノード端子、カソード端子などからなる。一般的に、パワー半導体モジュールの内部においては、コレクタ端子２、エミッタ端子３および信号端子４を有する面に対向する面側にヒートスプレッダなどが配置されている。ヒートスプレッダが配置されている面（以下、放熱面と称す）側でより効果的に、モジュール内部の半導体素子が発する熱が排出される。なお、図２で説明したような挟持固定を行う際には、それぞれの端子の露出面と回路パターンとの間に、接続を良好にするための導電性グリースなどを塗布することが好ましい。
続いて、図４を用いて、ラミネートバスバー１０の構造について説明する。図４（ａ）は、ラミネートバスバー１０の表面１０ａの平面図である。図４（ｂ）は、表面１０ａの反対側の裏面１０ｂの平面図である。回路パターンが、ラミネートバスバー１０の表面１０ａおよび裏面１０ｂに、略対称の形状に形成されている。
ラミネートバスバー１０の表面１０ａの回路パターンを、図４（ａ）を用いて説明する。表面１０ａには、正極電力回路パターン１１ａ、負極電力回路パターン１１ｂ、出力回路パターン１２、信号端子部１３が設けられている。破線で囲まれた領域は、第一のパワー半導体モジュール１ａの設置位置（モジュール設置領域１４）である。表面１０ａ上には、出力回路パターン１２が三箇所に設けられている。それぞれの出力回路パターン１２は電気的に独立しており、紙面上方から順に、それぞれ第一出力回路パターン１２ａ、第二出力回路パターン１２ｂ、第三出力回路パターン１２ｃとすることができる。
次に、図４（ｂ）を用いて、裏面１０ｂにおける回路パターンを説明する。裏面１０ｂには、負極電力回路パターン１１ｂ、正極電力回路パターン１１ａ、出力回路パターン１２、信号入力回路パターン１３が設けられている。また、正極電力回路パターン１１ａが裏面１０ｂに形成されている。破線で囲まれた領域は、第二のパワー半導体モジュール１ｂの設置位置（モジュール設置領域１４）である。なお、裏面１０ｂの負極電力回路パターン１１ｂと、表面１０ａの正極電力回路パターン１１ａとは、ラミネートバスバー１０を介して略対称の形状に形成されている。また、出力回路パターン１２および信号入力回路パターン１３も、表面１０ａと裏面１０ｂとの間で略対称となるような位置および形状に形成されている。
ラミネートバスバー１０には、表面１０ａと裏面１０ｂとを電気的に連絡するためのスルーホール１６が形成されている。スルーホール１６によって、表面１０ａ側の出力回路パターンと、裏面１０ｂ側の出力回路パターンとが電気的に接続されている。また、表面１０ａおよび裏面１０ｂのそれぞれの正極電力回路パターンは、スルーホール１６を介して電気的に接続している。負極電力回路パターンも同様に、裏面１０ｂと表面１０ａとで電気的に接続している。
貫通孔１７は、冷却プレートを固定する際に用いるねじ３０を通すために形成される。ねじ３０が貫通孔１７を通り表面１０ａ側から裏面１０ｂ側に到達したのち、ナット３５を用いて固定される。
図５を用いて、回路パターン１１とモジュール設置領域１４との位置関係について説明する。図５は、ひとつのモジュール設置領域１４を拡大した、ラミネートバスバー１０の表面１０ａの平面図である。破線の内側の領域が、モジュール設置領域１４である。モジュール設置領域１４は、コレクタ端子設置領域１４ａ、エミッタ端子設置領域１４ｂ、信号端子設置領域１４ｃを内部に有する。第一のパワー半導体モジュール１ａがモジュール設置領域１４に取り付けられる際には、それぞれの端子と、モジュール設置領域１４のそれぞれの端子設置領域との位置が対応する。具体的には、コレクタ端子２がコレクタ端子設置領域１４ａに、エミッタ端子３がエミッタ端子設置領域１４ｂにそれぞれ対応する。そして、信号端子４は、信号入力回路パターン１３の信号端子設置領域１４ｃに対応する。このようにして、表面１０ａ側に３つの第一のパワー半導体モジュール１ａが取り付けられる。裏面１０ｂにおいても、それぞれのモジュール設置領域に対応させて、第二のパワー半導体モジュール１ｂを取り付ける。その際、表面１０ａの第一のパワー半導体モジュール１ａのコレクタ端子と、裏面１０ｂの第二のパワー半導体モジュール１ｂのエミッタ端子とが、ラミネートバスバー１０を介して対称の位置に備えられる。
次に、半導体装置Ａの内部回路を説明する。前述したように、半導体装置Ａは三相直流交流インバータ回路を有する構造である。
図６は、半導体装置Ａの内部回路５０を示す回路図である。内部回路５０は、第一回路部としての出力回路パターン５０ｃ、第二回路部としての正極電力回路パターン５０ａ、第三回路部としての負極電力回路パターン５０ｂ、そして第一のパワー半導体モジュール１ａのモジュール内部回路５１ａ、第二のパワー半導体モジュール１ｂのモジュール内部回路５１ｂとを有している。半導体装置Ａには、３個の第一のパワー半導体モジュール１ａと、３個の第二のパワー半導体モジュール１ｂが備えられており、合計で６個のパワー半導体モジュールが備えられている。正極電力回路パターン５０ａの入力端子部Ｐからは、正極直流電力が入力される。また、負極電力回路パターン５０ｂの入力端子部Ｎからは、負極直流電力が入力される。モジュール内部回路５１ａおよびモジュール内部回路５１ｂに図示したＧは、外部信号源からの信号をパワー半導体モジュールに入力するための信号端子部である。ＰおよびＮから入力された直流電力が、各々のモジュール内部回路に対して供給されている。電力変換時には、信号端子Ｇにそれぞれ入力される制御信号によって、モジュール内部回路５１ａおよびモジュール内部回路５１ｂにおいてスイッチングが行われる。そして、出力回路パターン５０ｃにおける、Ｕ、Ｖ、Ｗのそれぞれの端子から、交流電力が出力される。なお、正極電力端子部Ｐと負極電力端子部Ｎとの間に平滑コンデンサＣ１を挿入することができる。本明細書では回路図に示すのみとし、平滑コンデンサＣ１の構造の図示および説明は特に行わない。また、インバータ回路の動作などに関する更なる詳細については、多くの文献が開示されているため、説明を省略する。
図７は、図６において破線で示したモジュール内部回路５１ａの拡大図である。モジュール内部回路５１ａは、ＩＧＢＴ素子回路５２とフリーホイールダイオード回路５３とを内部に有する。前述した信号端子部Ｇは、ＩＧＢＴ素子のゲートに対応する。そして、信号端子部Ｇが、図２に示したパワー半導体モジュールの信号端子に対応する。同様に、コレクタＣはコレクタ端子に、エミッタＥはエミッタ端子にそれぞれ対応する。そして、フリーホイールダイオード回路５３は、ＩＧＢＴ素子回路５２におけるコレクタＣとエミッタＥとの間に接続される。ＩＧＢＴ素子およびフリーホイールダイオードの詳細については、多くの文献が開示されているため、説明を省略する。
図８は、図６に示した半導体装置Ａの内部回路５０からモジュール内部回路５１を取り去った状態の回路図である。すなわち、パワー半導体モジュールが搭載される前の、ラミネートバスバー１０の回路図である。ラミネートバスバー１０は、パワー半導体モジュールを実装することにより、図５に示した内部回路５０を形成する。よって、ラミネートバスバー１０単体では、正極電力回路５０ａ、負極電力回路５０ｂ、出力回路５０ｃにそれぞれ対応する回路パターンを有する構造となる。図３と図７との比較において、正極電力回路５０ａは、正極電力回路パターン１１ａに対応する。負極電力回路５０ｂは、負極電力回路パターン１１ｂに対応する。出力回路５０ｃは、出力回路パターン１２に対応する。これらの回路は、互いに電気的に独立した状態に形成される。具体的には、第一のパワー半導体モジュール１ａおよび第二のパワー半導体モジュール１ｂが取り付けられることによって内部回路５０を形成するように、それぞれの回路パターン間の絶縁が行われている。よって、正極電力回路５０ａと出力回路５０ｃとの間の電気抵抗は、少なくとも、第一のパワー半導体モジュール１ａのコレクタ端子とエミッタ端子との間の電気抵抗よりも大きい。同様に、負極電力回路５０ｂと出力回路５０ｃとの間の電気抵抗は、少なくとも、第二のパワー半導体モジュール１ｂのコレクタ端子とエミッタ端子との間の電気抵抗よりも大きい。なお、この場合の電気抵抗は、ＩＧＢＴ素子などの半導体素子の順方向を基準にしている。また、図８に示したように、インバータ回路を形成する回路は、対称な形状になりやすい。
近年では、設置スペースの利用効率の向上などの観点から、半導体装置の小型化が求められている。例えば、エンジンとモータを併用するハイブリッド自動車において用いられている半導体装置の小型化が求められている。一般的に、ハイブリッド自動車では、エンジンに加えて、モータ、インバータ、電池等のハイブリッドシステムを、エンジンルームやトランクルームに配置する。これらの部品は、限られたスペースであるエンジンルームやトランクルームに収納される。従って、スペースの有効活用の観点から、各々の装置が小さいことが好ましい。また、このような電力制御に用いられる半導体装置（例えばインバータなど）を構成する半導体モジュールは、例えば、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ素子と称す）やパワーＭＯＳ−ＦＥＴなどの半導体素子を有している。これらの半導体モジュールは、パワー半導体モジュールと呼ばれている。パワー半導体モジュールは、一般的に発熱量が大きいため、冷却プレートで冷却を行いながら使用される場合が多い。
従来の半導体装置の構造においては、半導体モジュールを冷却プレートの同一面上に平面的に配置していた。具体的には、冷却プレート上に半導体モジュールを配置し、金属板などの抑え板を用いて挟持することによって半導体モジュールを固定していた。その後、種々の配線部材を用いて、半導体モジュール間の電気的接続を行っていた。このような構造では、半導体装置の寸法が半導体モジュールの数に比例して平面方向に大きくなってしまう。
一方、特許文献１や特許文献２においては、半導体モジュールの一方の面内に電極の露出面が含まれる構成であり、半導体モジュール自体の小型化が行われている。これらの半導体モジュールを、特許文献４のような従来の平面配置方法を用いて使用する場合がある。その場合、配置に必要な面積や、隣接する半導体モジュール間の配置ピッチを小さくできる可能性がある。しかしながら、例えば、３相インバータ回路などを形成するために、６個の半導体モジュールを使用するような場合が考えられる。このような場合、配置ピッチが小さくなったとしても、平面方向に６個の半導体モジュールを配置することになる。従って、半導体装置全体が大型化してしまう傾向があった。半導体装置を配置するスペースの効率的な利用が望まれている中で、半導体モジュールのサイズあるいは配置ピッチを小さくするという手法のみでは、小型化の要求を十分に達成することが難しかった。
実施の形態１にかかる半導体装置Ａでは、パワー半導体モジュールと冷却プレートを、両面に回路パターンを有するラミネートバスバーのそれぞれの面に配置する。そして、それぞれの部材を、ラミネートバスバーを介して対向するように配置している。これにより、次のような効果が得られる。
半導体装置Ａでは、半導体モジュールを基板（もしくは冷却部材）の一方の面のみに配置する従来の方法に比べて、ラミネートバスバーや冷却プレートの平面方向の寸法を小さくすることができる。半導体モジュールの構造は、半導体素子（半導体チップ）に対応した形状となることが多く、平面方向に大きな寸法を有し、厚さ方向に小さい寸法となることが多い。従って、平面方向に垂直な方向（厚さ方向）の寸法は若干増加するものの、半導体装置Ａの構造は従来の構造よりも配置スペースを有効に活用できる可能性が高くなる。また、平面方向に大きい半導体装置に比べて、トランクなどの設置スペースへの配置レイアウトの自由度が増加する。また、半導体装置Ａでは、ラミネートバスバー１０の表面１０ａと裏面１０ｂとにおいてパワー半導体モジュールを対称に配置している。このように、パワー半導体モジュールを対称に配置する場合は、ラミネートバスバー１０上にさらに効率よくパワー半導体モジュールを配置できる。よって、小型化をさらに効率よく行うことができる。
また、半導体装置Ａでは、冷却プレートによってパワー半導体モジュールを挟持固定している。従って、パワー半導体モジュールのみを個別に固定するためのねじ（固定部材）を必要としない。これにより、ラミネートバスバー１０上における、ねじを取り付けるための領域（例えば、貫通孔１７）を少なくすることができる。従って、パワー半導体モジュールの配置ピッチを小さくすることができる。また、ねじ（固定部材）の数を削減することもでき、半導体装置Ａの部品点数を削減することができる。換言すれば、冷却機能と固定機能とを冷却プレートに持たせることにより、パワー半導体モジュールの固定部材を少なくできる。
また、コレクタ端子２、エミッタ端子３、信号端子４は、すべて第一のパワー半導体モジュール１ａのモールド面内に含まれている。すなわち、第一のパワー半導体モジュール１ａの外周面には、端子が突出する部分がない。従って、隣接する第一のパワー半導体モジュール１ａ同士の間隔を狭くすることが容易である。結果、ラミネートバスバーや冷却プレートの小型化を行うことができる。第二のパワー半導体モジュール１ｂも、同様の構造とすることができる。
また、半導体装置Ａでは、第一の冷却プレート２０ａと第二の冷却プレート２０ｂとを固定するねじ３０が、ラミネートバスバー１０の表面１０ａから裏面１０ｂまで到達している。そして、ねじ３０とナット３５とが結合して、それぞれの冷却プレートが固定（共締め）されている。従って、第一の冷却プレート２０ａと第二の冷却プレート２０ｂとを別々に固定する場合に比べて、ラミネートバスバー１０上における、ねじを取り付けるための領域（例えば、貫通孔が形成される領域や、ねじの干渉を避けるためのスペース）を少なくすることが可能である。このようにして、平面方向に関して、更なるラミネートバスバー１０の小型化が可能となる。結果、半導体装置Ａ全体の小型化を行うことができる。さらに、部材点数の削減や、固定部材の取付け工数削減の効果も得られる。
また、半導体装置Ａでは、ラミネートバスバー１０の表面１０ａと裏面１０ｂとの両方に回路パターンを形成している。そして、表面１０ａと裏面１０ｂとを貫通して電気的に接続するためのスルーホール１６が備えられている。これにより、表面１０ａ側に設けた回路パターンと裏面１０ｂ側に設けた回路パターンとが、ラミネートバスバー１０の厚さ程度の距離を介して、電気的に接続される。ラミネートバスバー１０を薄い板状とすることにより、表面１０ａの回路パターンと裏面１０ｂの回路パターンとが、短い距離で接続されることになる。すなわち、回路長が短くなり、例えば高周波電流によるインダクタ成分の増加に伴う損失を、抑制することができる。
三相インバータ回路では、二つの半導体モジュールを一つのペアとみなすことができる。そして、３つのペアを用いて回路を形成する。実施の形態１の構造は、このようなインバータ回路に対して好適である。この場合、ペアとなる半導体モジュール同士は、同様の構造を有する場合が多い。また、図６および図８で示したとおり、インバータ回路では、回路パターンが対称の形状となることが多い。従って、半導体装置の位置および回路パターンを表面１０ａと裏面１０ｂとで対称に形成することが容易である。
また、ラミネートバスバー１０において、表面１０ａと裏面１０ｂとにそれぞれ形成されている回路パターンは、ラミネートバスバー１０を介して略対称の形状となっている。その結果、第一のパワー半導体モジュール１ａと第二のパワー半導体モジュール１ｂは、ラミネートバスバー１０を介して略対称な位置に配置される。そして、それぞれのパワー半導体モジュールのコレクタ端子とエミッタ端子および信号端子も同様に、ラミネートバスバー１０を介して略対称な位置に備えられる。図４に示したとおり、表面１０ａにおける正極電力回路パターン１１ａには、電源の正極が接続される。また、裏面１０ｂにおける負極電力回路パターン１１ｂには、電源の負極が接続される。従って、表面１０ａと裏面１０ｂとでは、回路パターンの各々の位置で電流が逆方向に流れる。これによって、回路パターンにおける実効インダクタンスの値を、小さくすることができる。従って、スイッチングロスが大きくなることを防止でき、インバータの損失を防ぐことができる。
なお、実施の形態１は、例えば次に述べるような変形が可能である。
実施の形態１では、第一のパワー半導体モジュール１ａと第二のパワー半導体モジュール１ｂが同一の構造を有する。そして、第一の冷却プレート２０ａと第二の冷却プレート２０ｂとが同一の構造を有する。しかし、実施の形態１はこのような構造に限られない。それぞれのパワー半導体モジュール、およびそれぞれの冷却プレートが、異なる構造を有していてもよい。
また、半導体装置Ａでは、ラミネートバスバー１０を介して対称に、パワー半導体モジュールや冷却プレートを配置した。しかし、本実施の形態はこれに限られるものではない。例えば、他の装置との干渉を避けるためなどの理由から、第一のパワー半導体モジュール１ａと第二のパワー半導体モジュール１ｂを非対称に配置する場合がある。また、半導体装置Ａでは、ねじ３０を用いて冷却プレートを固定した。しかし、例えば、ねじの代わりにリベットなどの他の接続手段や、冷却プレートに接続手段が一体化した構造（取り外し可能な係合構造など）とすることができる。また、実施の形態１では、ラミネートバスバー１０に貫通孔を設けて、固定部材としてのねじとボルトとを貫通孔を介して結合させた。しかし、例えば、ラミネートバスバー１０に貫通孔を設けずに、第一の冷却プレート２０ａと第二の冷却プレート２０ｂとを固定する方法も考えられる。例えば、図１（ｂ）において、ねじ３０およびナット３５のかわりに、コ型の形状を有する固定部材を、紙面左右方向からそれぞれの冷却プレートに取り付ける方法がある。いずれの固定方法を用いる場合でも、第一の冷却プレート２０ａと第二の冷却プレート２０ｂとが、パワー半導体モジュールおよびラミネートバスバーを挟持するように固定することで、半導体装置の小型化の効果が得られる。
また、実施の形態１におけるパワー半導体モジュールは、ＩＧＢＴ素子を有するスイッチング素子とした。しかし、パワーＭＯＳＦＥＴなど、他の半導体素子を有する半導体モジュールを用いることができる。
また、半導体装置Ａは、パワー半導体モジュールを６個備える三相の直流交流変換インバータ回路を有する構造とした。しかし、本実施の形態はこれに限られるものではない。例えば、パワー半導体モジュールを２個備えるインバータ回路や、４個備えるインバータ回路に対して適用することができる。また、インバータ回路以外においても、冷却部材によって半導体モジュールを冷却するような構成の半導体装置であれば、実施の形態１の構造を適用して小型化を行うことができる。
また、ラミネートバスバー１０の回路パターンは、図４に示した例に限られない。パワー半導体モジュールの配置位置に応じて、回路パターンを適宜決定することができる。例えば、第一のパワー半導体モジュール１ａと第二のパワー半導体モジュール１ｂとの間で、外形寸法や電極露出面上の端子の位置が、異なる場合が考えられる。そのため、配置がラミネートバスバー１０を介して対称とならない場合がある。このような場合には、まず、ラミネートバスバー１０の外形が大きくならないように半導体モジュールを配列し、モジュール設置領域を決定する。次いで、各々のモジュール設置領域に定まる端子位置に対応させて、回路パターンを形成すればよい。
また、種々の理由により、パワー半導体モジュールの配置位置と、表面の回路パターンと裏面の回路パターンとの対称性との両立が難しくなる場合もありうる。その際には、インダクタ成分を低減したい部分を選択的に、表面１０ａの回路パターンと裏面１０ｂの回路パターンとを対称に形成する方法もある。
（第二の実施の形態）
以下、第二の実施の形態である半導体装置Ｂについて、図面を用いて詳細に説明する。
図９（ａ）は、半導体装置Ｂの平面図である。図９（ｂ）は、図９（ａ）に示した半導体装置Ｂの下面図である。実施の形態１の説明と同じ符号を付した要素は、実施の形態１の構造と同じものとする。パワー半導体モジュール１００の固定方法は、実施の形態１におけるパワー半導体モジュールの固定方法と同様とすることができる。
図１０は、半導体装置Ｂに取り付けられるパワー半導体モジュール１００の斜視図である。図１０（ａ）は、パワー半導体モジュール１００の電極露出面１０９ａ側を示している。図１０（ｂ）は、電極露出面１０９ａの反対側に位置する放熱面１０９ｂ側を示している。即ち、電極露出面１０９ａと放熱面１０９ｂは、パワー半導体モジュール１００において表裏の位置にある。パワー半導体モジュール１００は、例えばトランスファーモールド成型などの方法によって、種々の部品を樹脂封止することにより得られる。パワー半導体モジュール１００の内部には、半導体素子としてのＩＧＢＴ素子、ヒートスプレッダ、フリーホイールダイオードなどの素子が備えられている。パワー半導体モジュール１００の電極露出面１０９ａからは、外部回路に接続するための端子が露出している。端子は、第一端子としてのコレクタ端子１０３、第二端子としてのエミッタ端子１０２および信号端子１０４とからなる。信号端子１０４は、特に図示しないが、ゲート端子、エミッタセンス端子、カレントセンス端子、アノード端子、カソード端子などからなる。図１０（ｂ）に示すように、パワー半導体モジュール１００の放熱面１０９ｂには、開口１１０および開口１１１がそれぞれ備えられている。そして、放熱面１０９ｂにおける開口１１０は、電極露出面１０９ａにおけるエミッタ端子１０２とコレクタ端子１０３の位置に一つずつ対応している。同様に、開口１１１は、信号端子１０４の位置に対応している。
図１１は、図１０におけるパワー半導体モジュール１００のＡ−Ａ´線に沿う断面図である。パワー半導体モジュール１００の内部において、絶縁シート１２４、ヒートスプレッダ１２３、ＩＧＢＴ素子１２１、フリーホイールダイオード１２２、エミッタ端子１０２、信号端子１０４が備えられている。樹脂１２０によって、それらの部品が封止されている。ＩＧＢＴ素子１２１およびフリーホイールダイオード１２２の表面（図１１で紙面上方を向く面）にエミッタ端子１０２が接続されている。すなわち、本実施の形態では、ＩＧＢＴ素子などの半導体素子の表面が、エミッタ電位となっている。一方、本実施の形態では、半導体素子の裏面（図１１で紙面下方を向く面）がコレクタ電位となる。よって、半導体素子の裏面に接続されているヒートスプレッダは、半導体素子のコレクタ電位と同電位となる。そして、図示しないコレクタ端子１０３は、ヒートスプレッダに接続され、半導体素子のコレクタ電位に一致する。また、ワイヤ１２５を介して、ＩＧＢＴ素子１２１と信号端子１０４とが接続されている。エミッタ端子１０２の下方には、開口１１０が形成されている。また、信号端子１０４の下方にも、開口１１１が形成されている。なお、図１１では開口１１０および開口１１１を明確にするために白色で示している。但し、それぞれの開口は樹脂１２０に形成されるので、実際に開口の側面を形成するのは樹脂１２０である。そして、紙面下方側へ、それぞれの端子が開口を介して露出される。
図１２および図１３を用いて、パワー半導体モジュール１００に用いられる端子の構造を説明する。図１２は、エミッタ端子１０２の斜視図である。図１３は、信号端子１０４の斜視図である。なお、コレクタ端子１０３の構造は、エミッタ端子１０２と類似の構造とすることができる。これらの端子は、導電性材料（例えば金属）を用いて形成することができる。
図１２に示すように、エミッタ端子１０２は、露出面１０２ａと、Ｌ１の厚さを有する第一の部分１０２ｃと、Ｌ２の厚さを有する第二の部分１０２ｂとを有する。第二の部分１０２ｂは、第一の部分１０２ｃよりも厚い構造とする。即ち、第二の部分１０２ｂにおいて、露出面１０２ａに対向する面と露出面１０２ａの距離がＬ２となっている。換言すれば、第二の部分１０２ｂを介して一方の面と他方の面との距離がＬ２となっている。同様に、第一の部分１０２ｃを介して一方の面から他方の面への距離がＬ１となっている。そして、Ｌ１＜Ｌ２の関係を有している。露出面１０２ａは、パワー半導体モジュール１００の電極露出面１０９ａにおいて露出される部分である。パワー半導体モジュール１００がラミネートバスバー１０に固定される際には、露出面１０２ａがラミネートバスバー１０が備える回路パターン１１に接続する。
第一の部分１０２ｃには、ＩＧＢＴ素子などの半導体素子と接続するための接続部１０２ｄが延設される。接続部１０２ｄは、ＩＧＢＴ素子およびフリーホイールダイオードと、半田により直接接続される。なお、エミッタ端子の構造はこれに限られない。例えば、接続部１０２ｄを有さない構造を用いることが出来る。その場合には、第一の部分１０２ｃと半導体素子とを、ワイヤなどの接続部材を用いて接続することができる。
図１３は、信号端子１０４の斜視図である。信号端子１０４は、露出面１０４ａと、Ｌ３の厚さを有する第一の部分１０４ｃと、Ｌ４の厚さを有する第二の部分１０４ｂとを有している。第二の部分１０４ｂは、第一の部分１０４ｃよりも厚い構造とする。第二の部分１０４ｂにおいて、露出面１０４ａに対向する面と露出面１０４ａの距離がＬ４となっている。換言すれば、第二の部分１０４ｂを介して一方の面と他方の面との距離がＬ４となっている。また、第一の部分１０４ｃにおいては、一方の面から他方の面への距離がＬ３となっている。そして、Ｌ３＜Ｌ４の関係を有している。露出面１０４ａは、パワー半導体モジュール１００の電極露出面１０９ａから露出される部分である。第一の部分１０４ｃと、ＩＧＢＴ素子などの半導体素子とが、ワイヤ１２５などの金属線を介して半田で接続される。
上記説明したパワー半導体モジュール１００の、製造方法の一例について述べる。
図１４（ａ）および図１４（ｂ）は、金型１５０の断面図である。図１４（ａ）に示すように、金型１５０は、離間可能な上金型１５１と下金型１５２とからなる。上金型１５１と下金型１５２が組み合わされることによって、図１４（ｂ）のように、樹脂を注入するための中空部１５０ａが形成される。中空部１５０ａは金型１５０の内周面によって形成される空間であり、上金型１５１によって形成される上方内周面１５０ｂと、下金型１５２によって形成される下方内周面１５０ｃとから形成される。下金型１５２の内部には、突出部１５３ａおよび突出部１５３ｂが備えられている。突出部１５３ａおよび突出部１５３ｂは、上金型１５１に向かう方向へ突出している。このとき、上方内周面１５０ｂとそれぞれの突出部の先端との距離を、Ｌ２およびＬ４よりも僅かに小さく形成する。
図１５（ａ）および図１５（ｂ）は、金型内部にパワー半導体モジュール１００の構成部品が配置された様子を示している。図１５（ａ）は、下金型１５２に端子と半導体素子などを収容し、所定の位置に配置された後の様子を示している。図１５（ｂ）は、配置を行った後、上金型１５１と下金型１５２とを勘合させた後の状態を示している。
図１５（ａ）に示すように、突出部１５３ａの上方に、エミッタ端子１０２の第二の部分１０２ｂ（即ち、厚さＬ２の部分）が対応するように配置される。また、突出部１５３ｂの上方に、信号端子１０４の第二の部分１０４ｂ（即ち、厚さＬ４の部分）が対応するように配置される。なお、実施の形態２においては、樹脂成型の工程時には、取り使いを簡易にするなどの目的から、エミッタ端子１０２と信号端子１０４とがフレーム１０５によって一体になっている。配置を行った後、図１５（ｂ）に示すように、上下の金型を勘合させ、中空部１５０ａを形成する。エミッタ端子１０２の露出面１０２ａは、金型１５０内部における中空部１５０ａの上方内周面１５０ｂに接している。上方内周面１５０ｂと突出部との距離は、第一の部分の厚さ（Ｌ２またはＬ４）よりも小さい。従って、金型が勘合した際には、突出部１５３ａが、エミッタ端子１０２を上方内周面１５０ｂに押付ける。換言すれば、それぞれの端子は、上金型と突出部に挟み込まれている。この押付けにより、次の工程で樹脂を中空部１５０ａに注入した時に、露出面１０２ａと上方内周面１５０ｂとの間に樹脂が入り込むのを防ぐことができる。また、信号端子１０４の露出面１０４ａも同様に、上方内周面１５０ｂに当接している。そして、突出部１５３ｂが、信号端子１０４を、上方内周面１５０ｂに押付けている。このような状態を保持し、金型の所定の部分に設けられる樹脂注入経路（図示せず）を介して、中空部１５０ａに樹脂を注入する。
図１６は、樹脂を中空部１５０ａに注入した後の様子を示す、金型１５０の断面図である、中空部１５０ａに、樹脂１２０が充填されている。この工程の最中にも、それぞれの端子の露出面に対向する一方の面には突出部が当接し、露出面が金型の上方内周面に押付けられている。そして、突出部によってそれぞれの端子が上方内周面１５０ｂに押付けられて密着している。なお、実施の形態２では、端子の露出面が略平坦な構造であるため、金型の上方内周面にほぼ密着している。しかし、例えば露出面が平坦ではない場合も考えられる。そのような場合でも、例えば端子の外縁部が金型に密着していれば、端子中央部に向かって樹脂が入り込むことを防ぐことができる。以上の工程の後、樹脂を固化させ、金型１５０から樹脂封止された製品を取り出す。
図１７は、樹脂成型後に金型１５０を取り外した後のパワー半導体モジュール１００の断面図である。図１８は、図１７で示した樹脂成型後のパワー半導体モジュール１００の平面図である。フレーム１０５によって、エミッタ端子１０２、コレクタ端子１０３、信号端子１０４が一体になった状態で、樹脂成型が行われている。一般的に、取り扱いの煩雑さをなくす目的で、このようなフレームを用いて複数の端子を一体化して取り扱うことが多い。この後、フレーム１０５を切断して、個々のパワー半導体モジュール１００に分離する。
なお、実施の形態２では、金型１５０を用いた製造方法の一例を示した。しかし、パワー半導体モジュール１００の製造方法は、これに限られるものではなく、トランスファーモールド成型方法などと称される種々の樹脂成型方法を使用することが可能である。また、突出部１５３ａと突出部１５３ｂの構造に関しても実施の形態２に限られない。例えば、下金型から独立した部材とし、突出方向に可動するピンなどとすることができる。具体的には、下金型１５２に貫通孔を設け、貫通孔を介してピンを中空部１５０ａに挿入するような構造とすることができる。この場合には、上金型への端子の押し付けを、より確実に行うことができる。
従来は、平板状もしくは折り曲げ形状を有する金属板を、エミッタ端子やコレクタ端子、信号端子などの端子として用いていた（以下、エミッタ端子、コレクタ端子、信号端子などの端子を総称して端子と称す。）。樹脂成型を行う際には、金型内部の突出部を用いて、端子の露出面を金型の一方の面に押付けていた。例えば、特許文献２のような方法を用いていた。これにより、端子の露出面と金型の一方の面との間に樹脂材料が入り込むことを防止していた。しかし、突出部が細く長い形状の場合、押付けの際に突出部が撓み、押し付ける力が足りなくなる場合がある。また、端子の板厚が薄い場合などには、突出部によって直接押付けられていない部分の端子が撓むことがある。これにより、露出面と金型内周面との間に隙間が生じ、樹脂が僅かな隙間に侵入してしまう。結果、半導体モジュールの露出面上に樹脂バリなどが生じてしまう。このバリがあると、端子と基板の回路パターンとの間で接触不良が生じる恐れがある。
従って、そのような樹脂バリの発生を防ぐために、金型の突出部の径を大きくする方法がある。突出部の径が大きい場合、突出部の剛性が向上するため、押付けの際に突出部が撓む可能性が少ない。また、端子を押付ける際の、突出部と端子との接触面積が大きくなる。従って、端子の露出面が、金型内周面に十分に押付けられる。結果、樹脂バリの発生を防ぐことができる。
しかしながら、上記のような製造方法において、径の大きな突出部を用いて押付けを行うと、次のような問題が生じる。突出部の径が増加すると、樹脂成型された半導体モジュールに形成される開口のサイズも大きくなる。開口が大きいと、半導体モジュールにおいて、樹脂が占める体積が小さくなる。一般的に、同じ力を、同一形状かつ同一材料の物体に加える場合、小さい体積の物質ほど内部に生じる応力が大きくなる。半導体モジュールを基板の回路パターンに対して押付ける固定方法を用いる場合、樹脂が存在する部分が少なければ、単位体積あたりの樹脂に加わる圧力が大きくなる。大きな圧力が加わると、開口の近傍で樹脂が塑性変形して、押圧力が低下してしまう恐れが大きくなる。従って、端子と回路パターンとの接触が良好に行われなくなる場合がある。また、封止用の樹脂が塑性変形することは、封止されている半導体素子の保護という観点からも好ましくない。このように、樹脂が塑性変形すると、半導体装置の信頼性に影響を与える恐れがある。
以上述べたように、突出部が小さいと、端子の表面にバリが形成され、回路パターンとの電気接続に問題が生じる恐れがある。逆に、突出部の径を大きくすると、樹脂が塑性変形する恐れが大きくなる。結果、端子を基板の回路パターンへ押付ける力が弱まり、電気接続に問題が生じる可能性がある。このように、一方を重視すると、他方において問題が生じる恐れがあった。
実施の形態２にかかるパワー半導体モジュール１００は、次のような思想に基づき、上記の問題に対応している。
図１９（ａ）は、金型内部におけるエミッタ端子１０２と突出部１５３ａの拡大断面図である。エミッタ端子１０２の第二の部分１０２ｂの厚さＬ２と、突出部１５３ａの高さｈおよび直径φの関係が示されている。図１９（ｂ）は、図１９（ａ）を紙面下方から上方に向かってみた場合の、エミッタ端子１０２と突出部１５３ａの接触部分を示す図である。突出部１５３ａによってエミッタ端子１０２を押付ける際、突出部の直径φが小さいほど突出部は細くなり、撓みやすくなる。また、直径φが同じであれば、高さｈが大きくなるほど突出部が長くなり、撓みやすくなる。実施の形態２では、エミッタ端子１０２の第二の部分１０２ｂの厚さＬ２を大きくし、突出部１５３ａの高さｈを小さくする。直径φが同じ場合、高さｈが小さくなると、突出部の剛性が増す。従って、エミッタ端子１０２を押付ける際に、突出部１５３ａが撓みにくくなる。結果、従来の方法のような突出部の直径の増加を行わずに、エミッタ端子１０２を押付ける力が弱まる恐れを少なくできる。図示しないが、信号端子１０４についても同様に、第二の部分１０４ｂの厚さＬ４を調節して突出部の剛性を大きくする。
また、突出部に当接する部分のみを厚くし（Ｌ２およびＬ４）、半導体素子との接続を行う部分を薄くすることで（Ｌ１およびＬ３）、半導体モジュールが不必要に大型化するのを避けることができる。また、従来の半導体モジュールでは、導電性の板状部材を曲げ加工するなどして、端子を形成していた（例えば、特許文献２参照）。これらの従来の構造における端子に対しては、金型の突出部に当接させる部分のみを厚く形成することにより、従来の内部レイアウトや外形寸法への影響を最小限にすることができる。
以上のようにして、開口の径を大きくする恐れを小さくし、端子にバリが形成される恐れを最小限にすることができる。それに伴い、下記のように、樹脂の塑性変形の恐れを少なくすることができる。
図２０は、第一の冷却プレート２０ａおよび第二の冷却プレート２０ｂがパワー半導体モジュール１００を挟持する様子を示す半導体装置Ｂの下面図である。図中に示した大きな矢印は、ねじ３０による締め付け力１７０である。小さな矢印は、それぞれの冷却プレートが締め付け力１７０を受けて、パワー半導体モジュール１００を挟持する挟持力１７２を示している。図中において破線で囲った領域は、パワー半導体モジュール１００の内部を部分的に示す断面領域１０１である。
図２１は、図２０の断面領域１０１を拡大した図である。ラミネートバスバー１０の回路パターン１１に、エミッタ端子１０２が押圧される様子を示している。図中の矢印は、図２０で説明した、冷却プレート（図示せず）による挟持力１７２である。半導体モジュール１００は、ラミネートバスバー１０に対して押圧される。従って、樹脂１２０は、挟持力１７２によって圧縮される。それに伴い、樹脂１２０の内部に圧縮応力が生じる。
外形寸法が変わらない場合、開口の直径φを小さくすると、パワー半導体装置モジュール中で樹脂が占める体積が大きくなる。これにより、単位体積辺りの樹脂に生じる応力が緩和される。発生する応力が小さければ、塑性変形を起こす恐れが小さい。従って、樹脂が塑性変形を起こして端子と回路パターンの接触に影響を与える恐れが、小さくなる。また、樹脂の塑性変形の恐れを小さくし、半導体素子の保護を確実に行うことができる。従って、半導体装置の信頼性に影響が生じる可能性を、小さくできる。
以上述べたように、実施の形態２に係るパワー半導体モジュール１００によれば、端子の露出面にバリが形成される可能性を小さくできる。そして、パワー半導体モジュール１００をラミネートバスバー１０に押付けた際に、樹脂が塑性変形する恐れを小さくすることができる。従って、それぞれの端子がラミネートバスバー１０の回路パターン１１上に押付けられた際に、押付けが不十分になることによる接続不良の可能性を最小限に抑えることができる。結果、信頼性に影響を与える恐れを最小限にして、パワー半導体モジュール１００を用いた半導体装置の小型化を行うことができる。
なお、実施の形態２は、例えば次に述べるような変形が可能である。なお、以下の説明でエミッタ端子１０２に関して述べる記載は、コレクタ端子１０３に対しても同様に適用することができる。
エミッタ端子および信号端子を、電極部と絶縁部とからなる構造とすることができる。図２２は、実施の形態２の変形例を示す、パワー半導体モジュールの断面図である。エミッタ端子１０２と同様に、エミッタ端子１３０にＬ１、Ｌ２の厚さを有する部分（但し、Ｌ１＜Ｌ２）がそれぞれ設けられている。そして、Ｌ２の厚さを有する部分が、電極１３１と絶縁ブロック１３２とからなっている。開口１１０からは絶縁ブロック１３０が露出し、電極１３１が露出されない。よって、開口１１０の上に配置される部材、例えば冷却部材などに対して、高い電気絶縁性を確保することができる。電力制御用などの用途では、大きな電流を扱うことが少なくない。従って、半導体装置の信頼性の向上という観点から、電気絶縁性の向上は重要である。なお、絶縁ブロック１３０は、樹脂封止工程における突出部の押付けに対して耐えうる強度を有するような、種々の絶縁材料を用いて形成することができる。あるいは、絶縁シートなどを用いることも可能である。開口１１０からみて、電極１３１の電気絶縁性を十分に確保できる材料を、適宜選択することができる。同様に、信号端子１４０についても、信号端子１０４と同様に、Ｌ３、Ｌ４の厚さを有する部分（但し、Ｌ３＜Ｌ４）がそれぞれ設けられている。そして、Ｌ４の厚さを有する部分が電極１４１と絶縁ブロック１４２とからなる構造とすることができる。このように、開口１１１から絶縁ブロック１４２が露出する構造とすることで、高い電気絶縁性を確保することができる。
また、エミッタ端子１０２および信号端子１０４の構造は、実施の形態２で示したものに限られない。金属板を圧着したり、導電性接着剤などで接着したり、溶接するなどによって、第二の部分に相当する部分を厚く形成することができる。具体的な例としては、エミッタ端子を、図２３に示すような構造とすることができる。図２３は、エミッタ端子１８０を示す斜視図である。図２３（ａ）および図２３（ｂ）に示すように、金属板１８１に金属板１８２を固着し、金属板１８１の一部を折り曲げ成型した構造とすることができる。これにより、Ｌ１の厚さを有する第一の部分１８０ｃ、Ｌ２の厚さを有する第二の部分１８０ｂ、接続部１８０ｄがそれぞれ形成される。そして、金属板１８２の一方の面が、露出面１８０ａとなる。図２４（ａ）および図２４（ｂ）は、変形例としての、信号端子１９０の斜視図である。金属板１９１と金属板１９２とを固着することにより、信号端子１９０が形成されている。そして、Ｌ３の厚さを有する第一の部分１９０ｃ、Ｌ４の厚さを有する第二の部分１９０ｂ、露出面１９０ａがそれぞれ得られる。以上の例に限られず、一方の面から他方の面までの距離がＬ１である部分と、Ｌ２である部分とを有し、Ｌ１＜Ｌ２の関係を有するような端子を用いることにより、実施の形態２に適用することが可能である。
なお、半導体装置Ｂは、実施の形態１における半導体装置Ａと同様の構造とした。しかし、パワー半導体モジュール１００の配置方法は、これに限られるものではない。例えば、従来の方法のような、パワー半導体モジュールを平面的に配置する構造でも、パワー半導体モジュール１００を用いることができる。また、実施の形態１の変形例に対しても、パワー半導体モジュール１００を適用することができる。これにより、半導体装置の小型化と信頼性の確保を両立させることができる。
（実施の形態３）
以下、第三の実施の形態に係る半導体装置Ｃについて、図面を用いて詳細に説明する。
図２５（ａ）は、半導体装置Ｃの平面図である。図２５（ｂ）は、図２５（ａ）に示した半導体装置Ｃの下面図である。実施の形態１の説明と同じ符号を付した要素は、実施の形態１の構造と同じものとする。パワー半導体モジュール２００の固定方法は、実施の形態１におけるパワー半導体モジュールの固定方法と同様とすることができる。
図２６は、半導体装置Ｃに取り付けられるパワー半導体モジュール２００を示す斜視図である。パワー半導体モジュール２００の内部の構造は、例えば、実施の形態２のパワー半導体モジュール１００と同様とすることができる。コレクタ端子２０２、エミッタ端子２０３および信号端子２０４が露出されている電極露出面２０９ａには、溝２１０が形成される。溝２１０は、電極露出面２０９ａ上に設けられ、それぞれの端子の間に位置する。パワー半導体モジュール２００では、エミッタ端子２０３とコレクタ端子との間に、二本の溝２１０が形成されている。なお、信号端子２０４の近傍にも、必要に応じて、同様に溝を設けることができる。
図２７は、図２６のＢ−Ｂ´線に沿う、パワー半導体モジュール２００の断面図である。コレクタ端子２０２近傍と、エミッタ端子２０３の近傍にそれぞれ溝２１０が設けられている。即ち、コレクタ端子２０２とエミッタ端子２０３の間には、溝２１０が二つ設けられている。パワー半導体モジュール２００においては、溝２１０の形状を、深さ方向に見て矩形の輪郭を有する構造とし、側面と底面とを有する凹形状とした。
小型化などの目的から、半導体モジュールの端子の露出面と回路パターンの表面との間に導電性グリースなどを塗布したうえで、半導体モジュールと回路パターンとを押しつける方法がある。このとき、導電性グリースの塗布量が多いと、半導体モジュールを回路パターンに押付けた際、各々の端子の位置から導電性グリースがはみ出ることがある。はみ出た導電性グリースが、隣接する他の回路パターンや他の端子などに到達する可能性がある。その場合、回路パターン間の絶縁性が、導電性グリースによって阻害されてしまう。結果、半導体装置の動作に影響を与えたり、信頼性に影響を与えたりする恐れがある。
半導体装置Ｃにおいては、溝２１０を設けることで、上記の問題を解決している。以下、溝２１０による導電性グリースのはみ出し防止効果について、図２８を用いて説明する。図２８は、パワー半導体モジュール２００が、ラミネートバスバー１０の回路パターン１１上に接続される様子を示す図である。図２７に示したパワー半導体モジュール２００の断面図を、上下を逆にして示している。図２８（ａ）に示すように、コレクタ端子２０２およびエミッタ端子２０３と回路パターン１１との間に導電性グリース２２０が塗布される。次いで、図２８（ｂ）のように、それぞれの端子が回路パターン１１に向かって押付けられる。その結果、導電性グリース２２０が圧縮され、押し広げられる。その後、更に押付けが進むと、図２８（ｃ）に示すように、導電性グリース２２０が溝２１０に入り込む。このようにして導電性グリース２２０が溝２１０の位置で留まり、それ以上広がらない。よって、導電性グリース２２０が溝２１０を越えて伸び広がる恐れが小さくなる。これにより、隣接する端子に導電性グリース２２０が到達し、絶縁性が低下することを防止できる。なお、パワー半導体モジュール２００を製造する際には、例えば、溝２１０を形成するための突起を内部に設けた金型を用いて、樹脂成型を行うなどの方法がある。
以上説明した実施の形態３によれば、パワー半導体モジュール２００をラミネートバスバー１０に押付けた際に、導電性グリースが端子の位置を大きくはみ出し、他の端子に到る恐れを小さくすることができる。従って、隣接する端子もしくはラミネートバスバー１０上の回路パターン１１が、導電性グリース２２０のはみ出しによって短絡したり、絶縁性に影響を受けたりする恐れを小さくできる。従って、信頼性に影響を与える恐れを最小限にして、パワー半導体モジュール２００を用いた半導体装置の小型化を行うことができる。
なお、実施の形態３は、例えば次に述べるような変形が可能である。実施の形態３では、コレクタ端子２０２およびエミッタ端子２０３の近傍にそれぞれ溝２１０を形成した。信号端子２０４に対しても同様に、隣接する端子の間に溝２１０を形成することができる。それにより、信号端子２０４に対しても、導電性グリースがはみ出して、回路に影響が生じる恐れを小さくできる。また、溝２１０の形状、大きさ、位置、数などは、実施の形態３に限られるものではない。コレクタ端子、エミッタ端子および信号端子などの端子の形状や位置に応じて、適宜決定することができる。また、実施の形態３では、パワー半導体モジュール２００の樹脂の表面に、溝２１０を形成した。これに対し、例えば、溝が端子の表面にわたって形成されていても、同様の効果が得られる。
なお、実施の形態３にかかるパワー半導体モジュール２００は、実施の形態１およびその変形例に対して適用することができる。また、実施の形態２およびその変形例に対しても同様に、パワー半導体モジュール２００の構造を適用することができる。また、パワー半導体モジュール２００の配置方法は実施の形態３に限られるものではなく、適宜好ましい配置を用いることが可能である。
また、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々変形させて実施することができる。
本発明の第一の実施の形態である半導体装置Ａの平面図（ａ）と下面図（ｂ）である。 半導体装置Ａが組み立てられる際の様子を示す図である。 実施の形態１にかかるパワー半導体モジュールの斜視図である。 半導体装置Ａに用いられる基板の表面（ａ）と裏面（ｂ）を示す平面図である。 実施の形態１の基板におけるパワー半導体モジュールが設置される位置の拡大図である。 半導体装置Ａの内部回路を示す回路図である。 実施の形態１のパワー半導体モジュールの内部回路を示す回路図である。 実施の形態１の基板が有する回路パターンに対応する回路図である。 本発明の第二の実施の形態である半導体装置Ｂの平面図（ａ）と下面図（ｂ）である。 実施の形態２にかかるパワー半導体モジュールの電極露出面側（ａ）と放熱面側（ｂ）の斜視図である。 図１０のパワー半導体モジュールのＡ−Ａ´線に沿う断面図である。 実施の形態２にかかるコレクタ端子の斜視図である。 実施の形態２にかかる信号端子の斜視図である。 実施の形態２のパワー半導体モジュールの製造方法およびそれに用いる金型を示す図である。 実施の形態２のパワー半導体モジュールの製造工程を示す図である。 実施の形態２のパワー半導体モジュールの製造工程を示す図である。 実施の形態２のパワー半導体モジュールの製造工程を示す図である。 実施の形態２のパワー半導体モジュールの製造工程を示す図である。 実施の形態２における端子と金型の突出部の関係を表す図である。 パワー半導体モジュールが挟持されている様子を示す図である。 パワー半導体モジュールの開口の近傍を拡大した断面図である。 実施の形態２の変形例のパワー半導体モジュールの断面図である。 実施の形態２の変形例のエミッタ端子の斜視図である。 実施の形態２の変形例の信号端子の斜視図である。 本発明の第三の実施の形態である半導体装置Ｃの平面図（ａ）と下面図（ｂ）である。 実施の形態３にかかるパワー半導体モジュールの斜視図である。 図２６のパワー半導体モジュールのＢ−Ｂ´線に沿う断面図である。 実施の形態３の溝により導電性グリースのはみ出しが防止される様子を示す図である。
符号の説明
半導体装置 Ａ、Ｂ、Ｃ
第一のパワー半導体モジュール １ａ
第二のパワー半導体モジュール １ｂ
電極露出面 ９ａ、１０９ａ、２０９ａ コレクタ端子 ２、２０２
エミッタ端子 ３、２０３ 信号端子 ４、１０４、２０４
ラミネートバスバー １０ 表面 １０ａ 裏面 １０ｂ
回路パターン １１ 正極電力回路パターン １１ａ
負極電力回路パターン １１ｂ 出力回路パターン １２
第一出力回路パターン １２ａ 第二出力回路パターン １２ｂ
第三出力回路パターン １２ｃ 信号入力回路パターン １３
モジュール設置領域 １４ コレクタ端子設置領域 １４ａ
エミッタ端子設置領域 １４ｂ 信号端子設置領域 １４ｃ
スルーホール １６ 貫通孔 １７
第一の冷却プレート２０ａ 第二の冷却プレート２０ｂ
入水口 ２１ａ、２１ｂ 出水口 ２２ａ、２２ｂ
水路 ２３ａ ねじ ３０ ワイヤハーネス ３１
ねじ ３２ ナット ３５ 内部回路 ５０
正極電力回路 ５０ａ 負極電力回路 ５０ｂ
出力回路 ５０ｃ モジュール内部回路 ５１ａ、５１ｂ
ＩＧＢＴ素子回路 ５２ フリーホイールダイオード回路 ５３
パワー半導体モジュール １００、２００
断面領域 １０１ エミッタ端子 １０２ コレクタ端子 １０３
露出面 １０２ａ、１０４ａ
第一の部分 １０２ｃ、１０４ｃ 第二の部分 １０２ｂ、１０４ｂ
接続部 １０２ｄ 露出面 １０４ａ
フレーム １０５ 放熱面 １０９ｂ
開口 １１０ 開口 １１１
樹脂 １２０ ＩＧＢＴ素子 １２１
フリーホイールダイオード １２２ ヒートスプレッダ １２３
絶縁シート １２４ ワイヤ １２５
コレクタ端子 １３０ 電極 １３１ 絶縁ブロック １３２
信号端子 １４０ 電極 １４１ 絶縁ブロック １４２
金型 １５０ 中空部 １５０ａ
上方内周面 １５０ｂ 下方内周面 １５０ｃ
上金型 １５１ 下金型 １５２ 突出部 １５３ａ、１５３ｂ
締め付け力 １７０ 挟持力 １７２
溝 ２１０ 導電性グリース ２２０

Claims (17)

  1. 表面と裏面に回路パターンを有する基板と、
    前記表面上で前記回路パターンに接続される第一の半導体モジュールと、
    前記裏面上で前記回路パターンに接続される第二の半導体モジュールと、
    前記第一の半導体モジュールに取付けられ該第一の半導体モジュールを冷却する第一の冷却部材と、
    前記第二の半導体モジュールに取付けられ該第二の半導体モジュールを冷却する第二の冷却部材とを有し、
    前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して略対向した位置にあることを特徴とする半導体装置。
  2. 前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して対称に配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第一の冷却部材と前記第二の冷却部材とが、前記第一の半導体モジュールと前記基板と前記第二の半導体モジュールとを挟持するように固定されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第一の半導体モジュールおよび前記第二の半導体モジュールがパワー半導体モジュールであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第一の半導体モジュールおよび前記第二の半導体モジュールはそれぞれ第一端子と第二端子とを有し、
    前記基板の回路パターンは、前記基板の表面と裏面に備えられる第一回路部と、前記基板の表面に備えられる第二回路部と、前記基板の裏面に備えられる第三回路部を有し、前記第一回路部は前記基板の表面と裏面とを電気的に接続しており、
    前記第一の半導体モジュールは、前記第一端子が前記第一回路部に、前記第二端子が前記第二回路部にそれぞれ接続され、
    前記第二の半導体モジュールは、前記第二端子が前記第一回路部に、前記第一端子が前記第三回路部にそれぞれ接続されることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第一の半導体モジュールおよび前記第二の半導体モジュールは信号源に接続される信号端子を更に有するスイッチング素子であり、前記第一回路部は交流電力出力端子であり、前記第二回路部と前記第三回路部は互いに異なる極性を有する直流電力の入力回路であり、前記第一の半導体モジュール、前記第二の半導体モジュールおよび前記基板の回路パターンがインバータ回路を形成することを特徴とする請求項５に記載の半導体装置。
  7. 前記回路パターンの少なくとも一部が前記基板を介して前記表面と前記裏面に対称に形成され、前記回路パターンの対称に形成された部分を流れる電流が前記表面と前記裏面とで逆方向であることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. 半導体素子と該半導体素子に接続される端子とを有する半導体モジュールであって、
    前記端子は、一方の面から該一方の面に対向する他方の面までの距離がＬ１である部分とＬ２である部分（但し、Ｌ１＜Ｌ２）とを有し、該距離がＬ１である部分が導電性部材を介して前記半導体素子に接続しており、
    前記距離がＬ２である部分の前記他方の面が前記半導体モジュールから露出していることを特徴とする半導体モジュール。
  9. 前記導電性部材は金属線であることを特徴とする請求項８に記載の半導体モジュール。
  10. 前記導電性部材は、前記端子の一部であって、前記距離がＬ１である部分から延設された部分であることを特徴とする請求項８に記載の半導体モジュール。
  11. 前記距離がＬ２の部分は電極部と絶縁部とからなり、前記一方の面には絶縁部が、前記他方の面には電極部が備えられ、前記電極部が前記半導体モジュールから露出することを特徴とする請求項８〜１０のいずれか一項に記載の半導体モジュール。
  12. 請求項８〜１１のいずれか一項に記載の半導体モジュールと、
    前記半導体モジュールが接続される回路パターンを有する基板と、
    前記半導体モジュールを冷却する冷却部材と、
    前記基板に前記冷却部材を固定するための固定部材とを有し、
    前記半導体モジュールを挟持するように前記基板と前記冷却部材とが固定されていることを特徴とする半導体装置。
  13. 半導体素子と、一方の面から該一方の面に対向する他方の面までの距離がＬ１である部分とＬ２である部分（但し、Ｌ１＜Ｌ２）とを有し、該距離がＬ１である部分が導電性部材を介して前記半導体素子に接続する端子とを準備する工程と、
    上金型と下金型とが組み合わされてなり、前記下金型に前記上金型の方向に突出した突出部を有する金型を準備する工程と、
    前記下金型の内部であって、前記距離がＬ２である部分の前記一方の面が前記突出部に接し、且つ、前記上金型を前記下金型に勘合したときに、前記距離がＬ２である部分の前記他方の面が前記上金型に接する位置に、前記端子および前記半導体素子を配置する工程と、
    前記下金型と前記上金型を勘合する工程と、
    前記距離がＬ２である部分の前記他方の面と前記上金型とが密着した状態で、前記金型の中空部に樹脂を注入する工程とを有する半導体モジュールの製造方法。
  14. 前記導電性部材は金属線であることを特徴とする請求項１３に記載の半導体モジュールの製造方法。
  15. 前記導電性部材は、前記端子の一部であって、前記距離がＬ１である部分から延設された部分であることを特徴とする請求項１３に記載の半導体モジュールの製造方法。
  16. 半導体素子と該半導体素子に接続する複数の端子とを有する半導体モジュールであって、
    それぞれの前記端子は前記半導体モジュールの一方の面から露出し、
    前記一方の面において一つの前記端子と他の前記端子との間に溝が設けられることを特徴とする半導体モジュール。
  17. 請求項１６に記載の半導体モジュールと、
    前記半導体モジュールが接続される回路パターンを有する基板と、
    前記半導体モジュールを冷却する冷却部材と、
    前記基板に前記冷却部材を固定するための固定部材とを有し、
    前記半導体モジュールの前記端子が導電性グリースを介して前記回路パターンに接触し、前記半導体モジュールを挟持するように前記基板と前記冷却部材とが固定されていることを特徴とする半導体装置。
JP2006100371A 2006-03-31 2006-03-31 半導体装置 Active JP4680816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006100371A JP4680816B2 (ja) 2006-03-31 2006-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006100371A JP4680816B2 (ja) 2006-03-31 2006-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2007273884A true JP2007273884A (ja) 2007-10-18
JP4680816B2 JP4680816B2 (ja) 2011-05-11

Family

ID=38676339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006100371A Active JP4680816B2 (ja) 2006-03-31 2006-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JP4680816B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010035369A (ja) * 2008-07-30 2010-02-12 Honda Motor Co Ltd 電力変換装置の導体配置構造及び電力変換ユニット
EP2169718A1 (en) * 2007-06-15 2010-03-31 Toyota Jidosha Kabushiki Kaisha Power module
WO2011016360A1 (ja) * 2009-08-03 2011-02-10 株式会社安川電機 電力変換装置
JP2012033872A (ja) * 2010-06-30 2012-02-16 Denso Corp 半導体装置
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
WO2012073570A1 (ja) * 2010-12-01 2012-06-07 株式会社安川電機 電力変換装置
US8537550B2 (en) 2009-06-19 2013-09-17 Kabushiki Kaisha Yaskawa Denki Wiring board and power conversion device
DE102011076235B4 (de) * 2010-06-01 2014-07-10 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
JP2016105523A (ja) * 2016-03-10 2016-06-09 三菱電機株式会社 半導体装置及びその製造方法
CN108352382A (zh) * 2015-11-27 2018-07-31 罗伯特·博世有限公司 用于电动机的功率模块
US10128166B2 (en) 2014-08-28 2018-11-13 Fuji Electric Co., Ltd. Power semiconductor module
JP2020071335A (ja) * 2018-10-31 2020-05-07 キヤノン株式会社 レンズ装置およびそれを用いたカメラシステム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266898A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd プリント板の冷却構造
JPH06196600A (ja) * 1992-10-06 1994-07-15 Hewlett Packard Co <Hp> マルチ・チップ・モジュール
JPH07106477A (ja) * 1993-07-06 1995-04-21 Hewlett Packard Co <Hp> 熱伝導板付きヒートシンクアセンブリ
JPH0969535A (ja) * 1995-08-31 1997-03-11 Sharp Corp 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
WO1998010508A1 (fr) * 1996-09-06 1998-03-12 Hitachi, Ltd. Dispositif a semi-conducteur
JP3060218U (ja) * 1998-09-25 1999-08-17 愛美達股▲ふん▼有限公司 チップモジュールの放熱装置
JPH11251504A (ja) * 1998-02-27 1999-09-17 Nec Kansai Ltd 電子部品及びその製造方法
JP2001313362A (ja) * 2000-04-28 2001-11-09 Mitsui High Tec Inc 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
JP2004228461A (ja) * 2003-01-27 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114359B2 (ja) * 1989-07-28 1995-12-06 株式会社東芝 半導体集積回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266898A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd プリント板の冷却構造
JPH06196600A (ja) * 1992-10-06 1994-07-15 Hewlett Packard Co <Hp> マルチ・チップ・モジュール
JPH07106477A (ja) * 1993-07-06 1995-04-21 Hewlett Packard Co <Hp> 熱伝導板付きヒートシンクアセンブリ
JPH0969535A (ja) * 1995-08-31 1997-03-11 Sharp Corp 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
WO1998010508A1 (fr) * 1996-09-06 1998-03-12 Hitachi, Ltd. Dispositif a semi-conducteur
JPH11251504A (ja) * 1998-02-27 1999-09-17 Nec Kansai Ltd 電子部品及びその製造方法
JP3060218U (ja) * 1998-09-25 1999-08-17 愛美達股▲ふん▼有限公司 チップモジュールの放熱装置
JP2001313362A (ja) * 2000-04-28 2001-11-09 Mitsui High Tec Inc 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
JP2004228461A (ja) * 2003-01-27 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169718A1 (en) * 2007-06-15 2010-03-31 Toyota Jidosha Kabushiki Kaisha Power module
EP2169718A4 (en) * 2007-06-15 2011-01-05 Toyota Motor Co Ltd POWER MODULE
US8254133B2 (en) 2007-06-15 2012-08-28 Toyota Jidosha Kabushiki Kaisha Power module
JP2010035369A (ja) * 2008-07-30 2010-02-12 Honda Motor Co Ltd 電力変換装置の導体配置構造及び電力変換ユニット
US8537550B2 (en) 2009-06-19 2013-09-17 Kabushiki Kaisha Yaskawa Denki Wiring board and power conversion device
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
CN102484109A (zh) * 2009-08-03 2012-05-30 株式会社安川电机 电力变换装置
JP5678884B2 (ja) * 2009-08-03 2015-03-04 株式会社安川電機 電力変換装置
JPWO2011016360A1 (ja) * 2009-08-03 2013-01-10 株式会社安川電機 電力変換装置
WO2011016360A1 (ja) * 2009-08-03 2011-02-10 株式会社安川電機 電力変換装置
US8546926B2 (en) 2009-08-03 2013-10-01 Kabushiki Kaisha Yaskawa Denki Power converter
DE102011076235B4 (de) * 2010-06-01 2014-07-10 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
US8829534B2 (en) 2010-06-01 2014-09-09 Mitsubishi Electric Corporation Power semiconductor device
JP2012033872A (ja) * 2010-06-30 2012-02-16 Denso Corp 半導体装置
US8558375B2 (en) 2010-06-30 2013-10-15 Denso Corporation Semiconductor package cooled by grounded cooler
US9070666B2 (en) 2010-06-30 2015-06-30 Denso Corporation Semiconductor device including cooler
US8884426B2 (en) 2010-06-30 2014-11-11 Denso Corporation Semiconductor device including cooler
US8957517B2 (en) 2010-06-30 2015-02-17 Denso Corporation Semiconductor device including cooler
WO2012073570A1 (ja) * 2010-12-01 2012-06-07 株式会社安川電機 電力変換装置
US9025341B2 (en) 2010-12-01 2015-05-05 Kabushiki Kaisha Yaskawa Denki Power converter
JP5601376B2 (ja) * 2010-12-01 2014-10-08 株式会社安川電機 電力変換装置
US10128166B2 (en) 2014-08-28 2018-11-13 Fuji Electric Co., Ltd. Power semiconductor module
CN108352382A (zh) * 2015-11-27 2018-07-31 罗伯特·博世有限公司 用于电动机的功率模块
JP2019504476A (ja) * 2015-11-27 2019-02-14 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電動機のための電力モジュール
CN108352382B (zh) * 2015-11-27 2022-04-29 罗伯特·博世有限公司 用于电动机的功率模块
JP2016105523A (ja) * 2016-03-10 2016-06-09 三菱電機株式会社 半導体装置及びその製造方法
JP2020071335A (ja) * 2018-10-31 2020-05-07 キヤノン株式会社 レンズ装置およびそれを用いたカメラシステム
JP7305331B2 (ja) 2018-10-31 2023-07-10 キヤノン株式会社 レンズ装置およびそれを用いたカメラシステム

Also Published As

Publication number Publication date
JP4680816B2 (ja) 2011-05-11

Similar Documents

Publication Publication Date Title
JP4680816B2 (ja) 半導体装置
CN111373524B (zh) 功率半导体装置及其制造方法
US9351423B2 (en) Semiconductor device and semiconductor device connection structure
KR101451533B1 (ko) 반도체 모듈
JP5527330B2 (ja) 半導体装置用ユニットおよび半導体装置
EP2816598B1 (en) Semiconductor device and method for manufacturing same
US6307272B1 (en) Semiconductor device and method for manufacturing the same
EP2674973B1 (en) Power semiconductor module
EP2690658B1 (en) Power semiconductor module and power unit device
US8610263B2 (en) Semiconductor device module
JP6319137B2 (ja) 半導体装置及びその製造方法
JP4138612B2 (ja) 電力用半導体装置
CN109995246B (zh) 开关电源装置
JP2005340639A (ja) 半導体装置及び三相インバータ装置
JP2012182250A (ja) 半導体装置
JP6010942B2 (ja) 半導体装置およびその製造方法
JP2007234694A (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP4715283B2 (ja) 電力変換装置及びその製造方法
WO2019003718A1 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP7151638B2 (ja) パワーモジュールの製造方法
CN116724392B (zh) 功率模块
US20240040689A1 (en) Semiconductor module and method for fabricating a semiconductor module
WO2019021507A1 (ja) 半導体装置及び半導体モジュール
KR20140135443A (ko) 반도체 모듈의 제조 방법 및 이에 따른 반도체 모듈
JP2002076259A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Ref document number: 4680816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250