JP4108909B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4108909B2 JP4108909B2 JP2000255337A JP2000255337A JP4108909B2 JP 4108909 B2 JP4108909 B2 JP 4108909B2 JP 2000255337 A JP2000255337 A JP 2000255337A JP 2000255337 A JP2000255337 A JP 2000255337A JP 4108909 B2 JP4108909 B2 JP 4108909B2
- Authority
- JP
- Japan
- Prior art keywords
- resin package
- semiconductor device
- power semiconductor
- resin
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
この発明は、パワー半導体モジュール等の半導体装置に関する。
【0002】
【従来の技術】
図5は、従来のパワー半導体モジュールの概略構成を示す説明図であり、図5における(a),(b)及び(c)は、それぞれ平面図、縦断面図及び裏面図を示している。このパワー半導体モジュールでは、収納空間24において、パワー半導体素子である複数のシリコンチップ3が絶縁セラミック基板11(基板本体11aとその表裏面に銅等で形成された回路パターン11bとの3層構造)の表主面の回路パターン11b上に半田18によって半田付けされて、樹脂製のケース2内に収納されている。ケース2には、外部接続端子1がインサートされ、ケース底部にはヒートシンクとして機能する銅ベース板17が配置されており、その銅ベース板17の上に絶縁セラミック基板11の裏主面の回路パターン11bが半田18によって半田付けされ、各シリコンチップ3と外部接続端子1とがワイヤ13で接続されている。そして、収納空間24にシリコンゲル23が充填され、さらにその上部がエポキシ樹脂14で封止され、収納空間24の上部が蓋体25で閉じられる。なお、31はパワー半導体素モジュール自体の取り付け穴である。
【0003】
【発明が解決しようとする課題】
しかし、上記のパワー半導体モジュールのように、絶縁セラミック基板11上に複数のシリコンチップ3を半田付けする構成では、それらシリコンチップ3のうち一つだけが不良となった場合でも、モジュール全体を不良品としなければならず、多くの正常なシリコンチップ3を無駄にしてしまうという問題点があった。
【0004】
また、多くのシリコンチップ3を一つの絶縁セラミック基板11上に搭載すると、絶縁セラミック基板11のサイズが大きくなり、基板割れ、半田ボイド不良の発生が高くなるという問題点もあった。
【0005】
この発明は上記問題点を解決するためになされたもので、一部のパワー半導体素子が不良となっても、そのパワー半導体素子を含む必要最小限の取り替え作業だけで良品とすることができる半導体装置を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係る請求項1記載の本願発明は、外部接続端子が設けられたケース内に複数のパワー半導体素子を収納してなる半導体装置であって、前記複数のパワー半導体素子のうち、少なくとも一部のパワー半導体素子それぞれを専用の樹脂パッケージで封止し、前記樹脂パッケージから露出した端子を前記ケース内で前記外部接続端子に接続し、前記ケース内における前記樹脂パッケージから露出した端子と前記外部接続端子との接続をねじ止めによって行っている。
【0007】
また、請求項2の発明は、請求項1記載の半導体装置であって、前記複数のパワー半導体素子すべてを2以上の前記樹脂パッケージに分けて封止している。
【0008】
また、請求項3の発明は、請求項1記載の半導体装置であって、前記複数のパワー半導体素子は、前記樹脂パッケージで封止されずに所定の基板の表面上に実装されたパワー半導体素子を含み、ヒートシンクを前記所定の基板の裏面に当接させている。
【0009】
また、請求項4の発明は、請求項3記載の半導体装置であって、前記ヒートシンクは前記樹脂パッケージにさらに当接される。
【0011】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。なお、図5に示す従来例と同一または同等の部材には一部同一符号を付している。
【0012】
<実施の形態1>
図1は、この発明の実施の形態1である半導体装置の概略の構成を示す説明図であり、図1の(a),(b)及び(c)は、それぞれ一部破断した平面図、縦断面図及び裏面図を示している。実施の形態1の半導体装置は、外部接続端子1をインサートした樹脂製のケース2内に、パワー半導体素子である複数のシリコンチップを収納して構成されるパワー半導体モジュールである。
【0013】
図2は樹脂パッケージの概略の構成を示す説明図であり、図2の(a),(b)及び(c)は、それぞれ一部破断した平面図、縦断面図及び裏面図を示している。各シリコンチップ3は、図2に示すように、2つのディスクリートタイプの樹脂パッケージ4に分けて封止される。
【0014】
すなわち、一つまたは複数のシリコンチップ3が、絶縁セラミック基板11(基板本体11aとその表裏面に銅等で形成された回路パターン11bとの3層構造)の表主面上に形成された回路パターン11bに半田18による半田付けにより実装され、その絶縁セラミック基板11の裏主面がヒートシンクである銅ベース板12に半田18によって半田付けされる。さらに、絶縁セラミック基板11の主表面上の回路パターン11bに端子5が半田18によって半田付けされ、各シリコンチップ3と端子5とがワイヤ13及び回路パターン11bによって電気的に接続された後で、シリコンチップ3を搭載した絶縁セラミック基板11及び端子5を含む銅ベース板12上の主要部がエポキシ樹脂14によって封止され、樹脂パッケージ4とされる。
【0015】
このようにして、複数のシリコンチップ3が、ここでは2つの樹脂パッケージ4に分けて封止され、図1に示すように、各樹脂パッケージ4から露出した端子5は、対応する外部接続端子1にねじ6により接続される。また、各樹脂パッケージ4は、ケース2の底部にねじ7により固定されている。さらに、ケース2の底部の樹脂パッケージ4が配置される部分には、放熱用窓8が開口させてあり、ケース2の上部開口9は蓋体10によって閉じられる。なお、31は実施の形態1の半導体装置自体の取り付け穴である。
【0016】
このような構成としたパワー半導体モジュールでは、一方の樹脂パッケージ4に封止されているシリコンチップ3に不良があった場合、該当する樹脂パッケージ4を同一機能の新たな樹脂パッケージ4と取り替えることにより良品とすることができるので、製品の不良率を大幅に低減できる。また、もう一方の樹脂パッケージ4やケース2を無駄にすることなく、そのまま使用することができる。
【0017】
このように、実施の形態1の半導体装置は、樹脂パッケージ4単位の取り替え作業という、必要最小限の取り替え作業によって良品とすることができる。
【0018】
また、樹脂パッケージ4から露出するシリコンチップ3用の端子5と外部接続端子1とはねじ6で接続され、樹脂パッケージ4そのものも、例えばその銅ベース板12のねじ孔15などを利用してねじ7でケース2に固定されているので、前記取替え作業を汎用工具を用いて簡単かつ迅速に行うことができる。さらに、樹脂パッケージ4を種類の異なる別の樹脂パッケージ4と交換することもできるので、ケース2をそのまま利用して特性の異なるパワー半導体モジュールを容易に作製することができる。
【0019】
加えて、複数のシリコンチップ3が2つの樹脂パッケージ4に分けて封止されるため、複数のシリコンチップ3を1つの絶縁セラミック基板11上に搭載する従来構造に比べ、絶縁セラミック基板11のサイズを小さくすることができるため、基板割れ、半田ボイド不良の発生の低減化を図ることができる。
【0020】
<実施の形態2>
図3はこの発明の実施の形態2である半導体装置の概略の構成を示す説明図であり、図3の(a),(b)及び(c)は、それぞれ一部破断した平面図、縦断面図及び裏面図を示している。実施の形態2の半導体装置も、外部接続端子1をインサートした樹脂製のケース2内に、パワー半導体素子である複数のシリコンチップを収納して構成されるパワー半導体モジュールである。
【0021】
このパワー半導体モジュールでは、外部接続端子1をインサートした樹脂製のケース2内を2つの収納空間21,22に区分して、一方の収納空間21には、実施の形態1で示した一つの樹脂パッケージ4を収納し、他方の収納空間22には、樹脂パッケージ4で封止しない複数のシリコンチップ3を収納している。なお、樹脂パッケージ4で封止しないシリコンチップ3には、樹脂パッケージ4で封止するシリコンチップ3よりも発熱量が大きいものが含まれる。
【0022】
収納空間21内への樹脂パッケージ4の収納構造は、図1及び図2で示した実施の形態1の場合と同様であり、ここではその説明を省略する。収納空間22へのシリコンチップ3の収納は、図5で示した従来例の場合と同様である。すなわち、複数のシリコンチップ3は、絶縁セラミック基板11の表主面上に形成された回路パターン11bに半田18による半田付けにより実装され、その絶縁セラミック基板11が収納空間22内に収納されている。収納空間22の底部にはヒートシンクである銅ベース板19が設置され、絶縁セラミック基板11の裏主面が半田18による半田付けにより銅ベース板19に当接させてある。
【0023】
また、絶縁セラミック基板11上のシリコンチップ3,3間や、シリコンチップ3と対応する外部接続端子1との間や、絶縁セラミック基板11上の回路パターン11bと対応する外部接続端子1との間がワイヤ13で接続される。このように、絶縁セラミック基板11を収納空間22に収納した後に、その収納空間22にはシリコンゲル23が充填され、さらにその上部がエポキシ樹脂14で封止され、最後にその収納空間22の上部開口29が蓋体30で閉じられる。なお、図3の(a)では、収納空間22内にシリコンゲル23やエポキシ樹脂14を充填しない状態を示している。
【0024】
このパワー半導体モジュールでも、樹脂パッケージ4で封止したシリコンチップ3に不良があった場合には、その樹脂パッケージ4を取り替えることができるので、製品の不良率を低減できる。
【0025】
また、このパワー半導体モジュールでは、樹脂パッケージ4で封止されず、樹脂パッケージ4に含まれるシリコンチップ3よりも発熱量の大きいシリコンチップ3を搭載した絶縁セラミック基板11の裏主面を、半田18による半田付けにより収納空間22の底部に設置されたヒートシンクである銅ベース板19の表面に当接させて接続している。
【0026】
したがって、実施の形態2の半導体装置では、樹脂パッケージ4で封止されたシリコンチップ3と樹脂封止されずに絶縁セラミック基板11上に実装されたシリコンチップ3とをケース2の収納空間21,22内にそれぞれ混在させることにより、設計自由度の向上を図ることができる。
【0027】
また、樹脂封止されずに絶縁セラミック基板11上に実装されたシリコンチップ3からの発熱は、銅ベース板19を介した放熱作用によって効率良く放熱することができる。図3の(c)に示すように、銅ベース板19の表面積は、樹脂パッケージ4の銅ベース板12の表面積に比べて十分広く形成されているため、発熱量の大きい収納空間22内のシリコンチップ3からの発熱を銅ベース板19によって効率良く放熱できる。
【0028】
<実施の形態3>
図4はこの発明の実施の形態3でよる半導体装置の概略の構成を示す説明図であり、図4の(a),(b)及び(c)は、それぞれ一部破断した平面図、縦断面図及び裏面図を示している。実施の形態3の半導体装置も、外部接続端子1をインサートした樹脂製のケース2内に、パワー半導体素子である複数のシリコンチップ3を収納して構成されるパワー半導体モジュールである。
【0029】
このパワー半導体モジュールでは、実施の形態2のパワー半導体モジュールにおいて、収納空間21に収納される樹脂パッケージ4と、収納空間22に収納されるシリコンチップ3とに共通のヒートシンクである共通銅ベース板16を、ケース2の底部の全域にわたって設置している。
【0030】
すなわち、シリコンチップ3を搭載した収納空間22内の絶縁セラミック基板11の裏主面を、共通銅ベース板16の表面に半田18による半田付けにより当接させて接続すると共に、収納空間21内の樹脂パッケージ4も同じ共通銅ベース板16の表面に当接させ、ねじ27を用いたねじ止めにより接続している。その他の構成は、実施の形態2の場合と同様である。
【0031】
図4の(c)に示すように、共通銅ベース板16の表面積はケース2の底面積に相当する十分広い形成面積を有しており、放熱作用が格段に優れているため、収納空間21及び収納空間22のいずれのシリコンチップ3からの発熱も効率良く放熱できる。
【0032】
また、ヒートシンクである共通銅ベース板16が収納空間21の樹脂パッケージ4と収納空間22の絶縁セラミック基板11との間で共通化されるので、組立が簡単になる。
【0033】
<その他>
なお、前記各実施の形態では、樹脂パッケージ4から露出した端子5と外部接続端子1との接続をねじ止めにより行う場合を示したが、これに限らず、リード線や半田付けにより接続しても良い。また、樹脂パッケージ4も、前記各実施の形態の場合のように、ケース2にねじ7で固定する場合に限らず、その他の態様によって、ケース2内に安定良く収納するようにしても良い。
【0034】
前記各実施の形態は、複数のシリコンチップ3のうち一部のシリコンチップ3が当該一部のシリコンチップ3に専用の樹脂パッケージ4で封止された例を示しており、実施の形態1では複数のシリコンチップ3のすべてが2つの樹脂パッケージ4に分けて封止された例を示し、実施の形態2及び実施の形態3では、複数のシリコンチップ3の一部のみが一つの樹脂パッケージ4で封止された例を示している。
【0035】
また、前記各実施の形態では、複数のシリコンチップ3の一部を樹脂パッケージ4に封止する例として、2以上のシリコンチップ3を一つの樹脂パッケージ4で封止した例を示したが、一つのシリコンチップ3を一つの樹脂パッケージ4で封止する構成も考えられる。
【0036】
【発明の効果】
以上説明したように、この発明における請求項1記載の半導体装置は、複数のパワー半導体素子の一部のパワー半導体素子を当該一部のパワー半導体素子専用の樹脂パッケージで封止し、樹脂パッケージから露出したパワー半導体素子用の端子をケース内で外部接続端子に接続したため、樹脂パッケージに封止されている一部のパワー半導体素子に不良があった場合でも、一部のパワー半導体素子に専用の樹脂パッケージを同一機能の新たな樹脂パッケージと取り替えるという、必要最小限の取り替え作業によって良品とすることができる。その結果、製品としての不良率を大幅に低減できる。
加えて、請求項1記載の半導体装置は、樹脂パッケージから露出した端子と外部接続端子との接続をねじ止めにより行っているため、樹脂パッケージの取り替え作業を簡単に行うことができる。
【0037】
請求項2記載の半導体装置は、2以上の樹脂パッケージのうち一部の樹脂パッケージに封止されているシリコンチップに不良があった場合、該当する樹脂パッケージを同一機能の新たな樹脂パッケージと取り替えることにより良品とすることができるので、製品の不良率を大幅に低減でき、他の樹脂パッケージやケースを無駄にすることなく、そのまま使用することができる。
【0038】
さらに、2以上の樹脂パッケージそれぞれにおいて、種類の異なる別の樹脂パッケージと交換することもできるので、ケースをそのまま利用して特性の異なる製品を容易に作製することができる。
【0039】
請求項3記載の半導体装置は、樹脂パッケージで封止されたパワー半導体素子と樹脂封止されずに所定の基板上に実装されたパワー半導体素子とをケース内に混在させることにより、設計自由度の向上を図ることができる。
【0040】
また、所定の基板上に実装されたパワー半導体素子は、ヒートシンクを介した放熱作用によって、その発熱を効率良く放熱することができる。
【0041】
請求項4記載の半導体装置は、樹脂パッケージと所定の基板との間でヒートシンクが共通化されるため、組立が簡単になる。
【0042】
さらに、樹脂パッケージ内のパワー半導体素子による発熱も上記ヒートシンクを介した放熱作用によって効率良く放熱できる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1である半導体装置の概略の構成を示す説明図である。
【図2】 樹脂パッケージの概略の構成を示す説明図である。
【図3】 この発明の実施の形態2である半導体装置の概略の構成を示す説明図である。
【図4】 この発明の実施の形態3よる半導体装置の概略の構成を示す説明図である。
【図5】 従来の半導体装置の概略構成を示す説明図である。
【符号の説明】
1 外部接続端子、2 ケース、3 シリコンチップ(パワー半導体素子)、4 樹脂パッケージ、5 端子、6 ねじ、11 絶縁セラミック基板、12,19 銅ベース板(ヒートシンク)、14 エポキシ樹脂、16 共通銅ベース板。
Claims (4)
- 外部接続端子が設けられたケース内に複数のパワー半導体素子を収納してなる半導体装置であって、
前記複数のパワー半導体素子のうち、少なくとも一部のパワー半導体素子それぞれを専用の樹脂パッケージで封止し、前記樹脂パッケージから露出した端子を前記ケース内で前記外部接続端子に接続し、
前記ケース内における前記樹脂パッケージから露出した端子と前記外部接続端子との接続をねじ止めによって行ったことを特徴とする、
半導体装置。 - 請求項1記載の半導体装置であって、
前記複数のパワー半導体素子すべてを2以上の前記樹脂パッケージに分けて封止したことを特徴とする、
半導体装置。 - 請求項1記載の半導体装置であって、
前記複数のパワー半導体素子は、前記樹脂パッケージで封止されずに所定の基板の表面上に実装されたパワー半導体素子を含み、
ヒートシンクを前記所定の基板の裏面に当接させたことを特徴とする、
半導体装置。 - 請求項3記載の半導体装置であって、
前記ヒートシンクは前記樹脂パッケージにさらに当接される、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000255337A JP4108909B2 (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000255337A JP4108909B2 (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076258A JP2002076258A (ja) | 2002-03-15 |
JP4108909B2 true JP4108909B2 (ja) | 2008-06-25 |
Family
ID=18744144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000255337A Expired - Fee Related JP4108909B2 (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4108909B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121491A1 (ja) | 2012-02-13 | 2013-08-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9437508B2 (en) | 2012-05-15 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
-
2000
- 2000-08-25 JP JP2000255337A patent/JP4108909B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121491A1 (ja) | 2012-02-13 | 2013-08-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US9136193B2 (en) | 2012-02-13 | 2015-09-15 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2002076258A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6143590A (en) | Multi-chip semiconductor device and method of producing the same | |
EP0594395B1 (en) | Semiconductor power module | |
US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
KR100752239B1 (ko) | 전력 모듈 패키지 구조체 | |
US6404048B2 (en) | Heat dissipating microelectronic package | |
JPH09139461A (ja) | 半導体パワーモジュール | |
US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
US6091142A (en) | Assembly for dissipating heat from a stacked semiconductor package | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
US6922338B2 (en) | Memory module with a heat dissipation means | |
KR100598652B1 (ko) | 반도체장치 | |
JP4108909B2 (ja) | 半導体装置 | |
JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
GB2168533A (en) | Package for integrated circuits having improved heat sinking capabilities | |
JP2795063B2 (ja) | 混成集積回路装置 | |
JPH08264688A (ja) | 半導体用セラミックパッケージ | |
JP2003133514A (ja) | パワーモジュール | |
JPH02278856A (ja) | 半導体集積回路装置 | |
JPH09121018A (ja) | 半導体装置 | |
JP2765242B2 (ja) | 集積回路装置 | |
JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
JPH0393259A (ja) | 半導体装置 | |
JP4330293B2 (ja) | 電力用半導体装置 | |
JP3235346B2 (ja) | Icパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |