CN103400862B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103400862B
CN103400862B CN201310329571.5A CN201310329571A CN103400862B CN 103400862 B CN103400862 B CN 103400862B CN 201310329571 A CN201310329571 A CN 201310329571A CN 103400862 B CN103400862 B CN 103400862B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
gate electrode
tft
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310329571.5A
Other languages
English (en)
Other versions
CN103400862A (zh
Inventor
山崎舜平
阿部贵征
宍户英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103400862A publication Critical patent/CN103400862A/zh
Application granted granted Critical
Publication of CN103400862B publication Critical patent/CN103400862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供半导体装置。在一些情况下，阈值电压在薄膜晶体管的制造过程中沿负或正方向偏移某个未指定因子。如果离0 V的偏移量很大，则驱动电压增加，这引起半导体装置的功耗的增加。因此，具有良好平坦度的树脂层作为覆盖氧化物半导体层的第一保护绝缘膜而形成，然后第二保护绝缘膜通过低功率条件下的溅射方法或者等离子体CVD方法在树脂层之上形成。此外，为了将阈值电压调整到预期值，栅电极设置在氧化物半导体层之上和之下。

Description

半导体装置
技术领域
本发明涉及具有使用薄膜晶体管(以下称作TFT)所形成的电路的半导体装置及其制造方法。例如，本发明涉及一种电子设备，其中安装了作为其组件的以液晶显示面板或者包括有机发光元件的发光显示装置所代表的电光装置(electro-optical device)。
注意，本说明书中的半导体装置指的是可通过使用半导体特性进行工作的所有装置。电光装置、半导体电路和电子设备全部是半导体装置。
背景技术
各种金属氧化物用于各种应用。氧化铟是众所周知的材料，并且用作液晶显示器等所需的透明电极材料。
一些金属氧化物具有半导体特性。作为具有半导体特性的金属氧化物，例如可给出氧化钨、氧化锡、氧化铟、氧化锌。参考文献公开一种薄膜晶体管，其中具有半导体特性的这种金属氧化物用于沟道形成区(专利文献1至4和非专利文献1)。
此外，不仅单组分氧化物而且多组分氧化物已知作为金属氧化物。例如，InGaO3(ZnO)m(m是自然数)是一种同系化合物(homologous compound)，它已知作为包括In、Ga和Zn的多组分氧化物半导体(非专利文献2至4)。
此外已经证实，包括这种In-Ga-Zn基氧化物的氧化物半导体可适用于薄膜晶体管的沟道层(专利文献5和非专利文献5、6)。
[专利文献]
[专利文献1]日本公布专利申请No.S60-198861
[专利文献2]日本公布专利申请No.H8-264794
[专利文献3]PCT国际申请的日文译文No.H11-505377
[专利文献4]日本公布专利申请No.2000-150900
[专利文献5]日本公布专利申请No.2004-103957
[非专利文献]
[非专利文献1]M.W.Prins、K.O.Grosse-Holz、G.Muller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening和R.M.Wolf，“A forroelectric transparent thin-filmtransistor”，Appl.Phys.Lett，17 June 1996，Vol.68，pp.3650-3652
[非专利文献2]M.Nakamura、N.Kimizuka和T.Mohri，“The Phase Relations inthe In2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem.，1991，Vol.93，pp.298-315
[非专利文档3]N.Kimizuka、M.Isobe和M.Nakamura，“Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and16)in the In2O3-ZnGa2O4-ZnO System”，J.Solid StateChem.，1995，Vol.116，pp.170-178
[非专利文献4]M.Nakamura、N.Kimizuka、T.Mohri和M.Isobe，“HomologousSeries，Synthesis and Crystal Structure of InFeO3(ZnO)m(m：natural number)andits Isostructural Compound”，KOTAI BUTSURI(SOLID STATE PHYSICS)，1993，Vol.28，No.5，pp.317-327
[非专利文献5]K.Nomura、H.Ohta、K.Ueda、T.Kamiya、M.Hirano和H.Hosono，“Thin-film transistor fabricated in single-crystalline transparent oxidesemiconductor”，SCIENCE，2003，Vol.300，pp.1269-1272
[非专利文献6]K.Nomura、H.Ohta、A.Takagi、T.Kamiya、M.Hirano和H.Hosono，“Room-temperature fabrication of transparent flexible thin-film transistorsusing amorphous oxide semiconductors”，NATURE，2004，Vol.432，pp.488-492
发明内容
薄膜晶体管是一种开关元件，它在一定量的电压(称作阈值电压(Vth))施加到栅电极时导通，而在小于该一定量电压被施加时截止。这个阈值电压(Vth)对应于在通过测量薄膜晶体管的电流电压特性所得到的曲线上升的起始点处的电压量。当阈值电压(Vth)越接近0V时，薄膜晶体管越好；可以说，阈值电压(Vth)为0V的薄膜晶体管是理想开关元件。
在一些情况下，阈值电压在薄膜晶体管的制造过程中沿负或正方向偏移某个未指定因子。如果离0V的偏移量很大，则驱动电压增加，这引起半导体装置的功耗的增加。
而且在使用氧化物半导体层以用于沟道的薄膜晶体管中，在一些情况下，阈值电压沿负或正方向偏移某个未指定因子。
根据本发明的一个实施例的一个目的是提供一种包括薄膜晶体管的半导体装置，薄膜晶体管包括用于沟道的氧化物半导体层，并且具有优良的电特性；具体来说，是提供一种包括薄膜晶体管的半导体装置，其中减小阈值电压的改变和变化。
根据本发明的一个实施例的另一个目的是提供一种包括薄膜晶体管的半导体装置，薄膜晶体管包括用于沟道的氧化物半导体层，并且其中沟道长度很小。
根据本发明的一个实施例的另一个目的是提供一种包括薄膜晶体管的半导体装置，薄膜晶体管包括用于沟道的氧化物半导体层，并且极为可靠。
为了将阈值电压调整到预期值，栅电极设置在氧化物半导体层之上和之下。氧化物半导体层之下的栅电极(它可称作第一栅电极)具有与栅极布线相同的电位，而氧化物半导体层之上的栅电极(它可称作第二栅电极或背栅电极)具有等于或低于薄膜晶体管的源极电位的电位。在第一栅电极和第二栅电极具有不同电位的情况下，可控制TFT的电特性、如阈值电压。例如，通过将第二栅电极电位设置为地电位(GND)，可阻挡静电。此外，如果第一栅电极和第二栅电极电连接并且设置为相同电位，则栅极电压可从氧化物半导体层之上和之下的第一栅电极和第二栅电极施加到氧化物半导体层。
另外，为了形成欧姆接触，在氧化物半导体层与源电极层(或者漏电极层)之间特意形成其载流子浓度比氧化物半导体层要高的缓冲层(源区和漏区)。注意，缓冲层具有n型导电，并且可称作n+型区域。在源区和漏区称作n+型区域(N+型区域)的情况下，用作沟道形成区的IGZO半导体层又可称作i型区域(I型区域)，其与n+区域相反。NI结通过提供缓冲层来形成，使得可获得提供有具有5μm或以下的短沟道长度和高场效应迁移率的薄膜晶体管的半导体装置。
另外，在形成氧化物半导体层之后的过程中所产生的等离子体中包含离子、特别是氢基团的情况下，存在曝露于等离子体的氧化物半导体层的表面受到损伤的可能性。此外，存在氧化物半导体层也被在形成氧化物半导体层之后的过程中所产生的等离子体的电荷损伤的可能性。
特别地，在其载流子浓度比氧化物半导体层要高的缓冲层(源区和漏区)特意设置于氧化物半导体层与源电极层(或者漏电极层)之间的情况下，存在缓冲层也被等离子体生成的电荷损伤的可能性，并且缓冲层的电阻增加；因而缓冲层无法展现它自己的功能。
此外，存在氧化物半导体层的特性被改变或者可靠性因氧化物半导体层与水分、氢离子、OH-等等的反应而降低的可能性。
因此，具有良好平坦度的树脂层作为覆盖氧化物半导体层的第一保护绝缘膜而形成，然后第二保护绝缘膜通过低功率条件下的溅射方法或者等离子体CVD方法在树脂层之上形成。通过形成不同保护绝缘膜的叠层，降低等离子体对氧化物半导体层的损伤。因此，可获得具有长期可靠性和优良密封性质的半导体装置。
此外，覆盖氧化物半导体层的第二栅电极具有针对水分、氢离子、OH-等等的阻挡功能。在阻挡光线的导电膜用作第二栅电极的情况下，第二栅电极的作用是防止薄膜晶体管的电特性因氧化物半导体的光敏性而改变，并且因而使薄膜晶体管的电特性稳定。
本说明书中公开的本发明的一个实施例包括一种半导体装置，其中包括绝缘表面之上的第一栅电极、第一栅电极之上的第一绝缘层、第一绝缘层之上的氧化物半导体层、氧化物半导体层之上的源电极层和漏电极层、氧化物半导体层与源电极层之间的第一缓冲层、以及氧化物半导体层与漏电极层之间的第二缓冲层、覆盖源电极层和漏电极层的树脂层以及树脂层之上的第二栅电极。在半导体装置中，氧化物半导体层包括与氧化物半导体层的与源电极层或漏电极层重叠的区域相比厚度很小的区域，并且树脂层与氧化物半导体层的小厚度的区域接触。
通过上述结构，上述问题的至少一个可得到解决。
在上述结构中，第二保护绝缘膜可在用作第一保护绝缘膜的树脂层之上形成并且与其接触，并且第二栅电极可在第二保护绝缘膜之上形成。树脂层可在没有针孔的情况下形成，并且在阶梯覆盖方面是良好的，因为树脂层可形成为具有平坦表面，而不管其上形成该树脂层的表面的不平整性。
此外，在上述结构中，作为第二保护绝缘膜，无机绝缘膜通过溅射方法或等离子体CVD方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)形成。具体来说，使用氮化硅膜、氧化硅膜或氮化氧化硅膜(silicon nitride oxide film)。这些膜的作用是阻挡水分、氢离子、OH-等等。当选择性蚀刻第二栅电极、使得其顶表面具有预期形状时，第二保护绝缘膜可用作蚀刻阻止层。另外，第一保护绝缘膜和第二保护绝缘膜也可用作第二栅绝缘层。
此外，在上述结构中，在第二栅电极设置在用作第一保护绝缘膜的树脂层之上并且与其接触的情况下，第二栅电极可设置在树脂层与第二保护绝缘膜之间。如果第二栅电极设置在第二保护绝缘膜与树脂层之间，则第二栅电极以及树脂层的作用是降低等离子体对氧化物半导体层的损伤。在这种情况下，树脂层用作第二栅绝缘层。
此外，在上述结构中，氧化物半导体层的具有小厚度的区域是与第一栅电极和第二栅电极重叠的沟道形成区。在氧化物半导体层的小厚度的区域中，接近第二栅电极的区域称作背沟道。当执行使用包含水分、氢、OH-等等的等离子体的成膜以形成与背沟道接触的膜时，电荷可积聚，并且等离子体的负电荷或OH-可进入缓冲层的缺氧类型缺陷部分，这可防止预计将要形成的NI结的形成。氧化物半导体层中的氧的缺乏增加Zn，Zn易于接收氧化物半导体层中的负电荷。当等离子体的负电荷进入缓冲层的缺氧类型缺陷部分时，缓冲层(N+型区域)改变成N型区域，并且进一步改变成N-型区域或I型区域。因此，在缓冲层的界面所提供的NI结消失。这可能引起耗尽层的消失以及薄膜晶体管的Vg-Id特性的不稳定值。
此外，基底膜优选地在玻璃衬底等的绝缘表面之上形成。例如，提供氮化硅膜或者氮化氧化硅膜。这些膜可用作蚀刻阻止层，它在选择性蚀刻第一栅电极时防止玻璃衬底被蚀刻，使得其顶表面具有预期形状。另外，基底膜具有针对水分、氢离子、OH-等等的阻挡功能。这样，当具有针对水分、氢离子OH-等的阻挡功能的膜在氧化物半导体层之上、之下和周围形成以便封装氧化物半导体层时，可获得具有优良密封性质和长期可靠性的半导体装置。
虽然以上描述了作为一种底栅薄膜晶体管的沟道蚀刻类型薄膜晶体管的一个示例，但是对于薄膜晶体管的结构没有特别限制。例如，可采用底接触薄膜晶体管。底接触类型结构的氧化物半导体层在源和漏电极层通过选择性蚀刻导电膜而形成之后来形成；因此，与沟道蚀刻类型TFT相比，在形成氧化物半导体层之后的步骤数量很小，并且氧化物半导体层曝露于等离子体的次数也很小。由于曝露于等离子体的次数很小，所以可降低等离子体对氧化物半导体层的损伤。
在薄膜晶体管具有底接触类型结构的情况下，根据本发明的一个实施例的半导体装置包括绝缘表面之上的第一栅电极、第一栅电极之上的第一绝缘层、第一绝缘层之上的源电极层和漏电极层、源电极层和漏电极层之上的氧化物半导体层、覆盖氧化物半导体层的树脂层以及树脂层之上的第二栅电极。在半导体装置中，氧化物半导体层在第一绝缘层之上形成，并且与第一栅电极重叠，氧化物半导体层的至少一部分位于源电极层与漏电极层之间，并且第二栅电极与氧化物半导体层和第一栅电极重叠。
在上述底接触类型结构中，第一缓冲层优选地设置在氧化物半导体层与源电极层之间，并且第二缓冲层优选地设置在氧化物半导体层与漏电极层之间。通过提供第一和第二缓冲层，形成NI结，使得可实现带有具有5μm或以下的小沟道长度和高场效应迁移率的薄膜晶体管的半导体装置。备选地，在底接触类型结构中，第一缓冲层优选地设置在第一绝缘层与源电极层之间，并且第二缓冲层优选地设置在第一绝缘层与漏电极层之间，其方式是使得第一和第二缓冲层的侧表面与氧化物半导体层接触。在第一缓冲层设置在第一绝缘层与源电极层之间并且第二缓冲层设置在第一绝缘层与漏电极层之间的情况下，第一缓冲层(或者第二缓冲层)设置在源电极层(或者漏电极层)之下，并且源电极层(或者漏电极层)的作用是降低对第一缓冲层(或者第二缓冲层)的等离子体损伤。因此，作为用于降低对缓冲层的等离子体损伤的阻挡层，两个层(即，源电极层(或者漏电极层)和第二栅电极)在缓冲层之上形成；因此降低对缓冲层的等离子体损伤。
此外，可采用具有沟道阻止类型结构的薄膜晶体管，其是一种类型底栅薄膜晶体管。在薄膜晶体管具有沟道阻止类型结构的情况下，根据本发明的一个实施例的半导体装置包括绝缘表面之上的第一栅电极、第一栅电极之上的第一绝缘层、第一绝缘层之上的氧化物半导体层、氧化物半导体层之上并且与其接触的沟道保护层、氧化物半导体层之上的源电极层和漏电极层、覆盖源电极层和漏电极层的树脂层、树脂层之上的第二栅电极，以及树脂层之上的第二绝缘层。在半导体装置中，树脂层与沟道保护层接触。
在上述沟道阻止类型结构中，第一和第二缓冲层设置在沟道保护层和氧化物半导体层之上并且与其接触。第一缓冲层设置在氧化物半导体层与源电极层之间，并且第二缓冲层设置在氧化物半导体层与漏电极层之间。通过提供第一缓冲层(或者第二缓冲层)，可减小源电极层(或者漏电极层)与氧化物半导体层之间的接触电阻。
在上述沟道阻止类型结构中，通过使第二栅电极的宽度大于氧化物半导体层的宽度，栅电压可从第二栅电极施加到整个氧化物半导体层。另外，在树脂层的厚度为1μm或以上并且寄生电容没有引起问题的情况下，第二栅电极层可覆盖驱动器电路中的多个薄膜晶体管以成为公共第二栅电极，并且第二栅电极层的面积可与驱动器电路近似相同或者比其更大。
如果寄生电容引起问题，则在上述沟道阻止类型结构中，优选的是，第二栅电极的宽度设置成小于第一栅电极的宽度，使得与源电极层或者漏电极层重叠的第二栅电极的面积减小，由此减小寄生电容。此外，第一栅电极的宽度可设置成大于沟道保护层的宽度但小于第二栅电极的宽度，使得第一栅电极没有与源或漏电极层重叠，由此减小了更多的寄生电容。
在上述沟道阻止类型结构中，作为沟道保护层，可使用通过溅射方法形成的无机绝缘膜或非晶硅或其化合物的膜。在与第一栅电极重叠的氧化物半导体层的区域中，接近第二栅电极的区域称作背沟道。沟道保护层设置成与背沟道接触。作为用作沟道保护层的无机绝缘膜，使用氧化硅膜、氮化硅膜或者氧氮化硅膜(silicon oxynitride film)。用于沟道保护层的非晶硅膜的化合物指的是通过溅射方法形成、包含例如硼等p型杂质元素的p型非晶硅膜或者通过溅射方法形成、包含例如磷等n型杂质元素的n型非晶硅膜。特别地，在将p型非晶硅膜用于沟道保护层的情况下，获得减小截止状态的泄漏电流并且消除在设置成与p型非晶硅膜接触的氧化物半导体层中产生的载流子(电子)的效果。由非晶硅膜形成的沟道保护层具有针对水分、氢离子、OH-等等的阻挡功能。另外，由非晶硅膜形成的沟道保护层还用作挡光层，它阻挡光线入射到氧化物半导体层。
而且在上述沟道蚀刻类型结构中，与氧化物半导体层的小厚度的区域接触的沟道保护层可通过溅射方法、由非晶硅或者其化合物来形成，以便覆盖源电极层和漏电极层。沟道保护层具有针对水分、氢离子、OH-等等的阻挡功能。另外，由非晶硅膜形成的沟道保护层还用作挡光层，它阻挡光线入射到氧化物半导体层。此外，在将p型非晶硅膜用于沟道保护层的情况下，获得减小截止状态的泄漏电流并且消除在设置成与p型非晶硅膜接触的氧化物半导体层中产生的载流子(电子)的效果。
在上述沟道蚀刻类型结构中，通过使第二栅电极的宽度大于氧化物半导体层的宽度，栅电压可从第二栅电极施加到整个氧化物半导体层。另外，在寄生电容没有引起问题的情况下，第二栅电极层可覆盖多个薄膜晶体管而成为驱动器电路中的公共第二栅电极，并且第二栅电极层的面积可与驱动器电路近似相同或者比其更大。如果寄生电容引起问题，优选的是，第二栅电极的宽度设置成小于第一栅电极的宽度，使得与源电极层或者漏电极层重叠的第二栅电极的面积减小，由此减小寄生电容。
此外，在上述底接触类型结构中，沟道保护层可通过溅射方法、由非晶硅或者其化合物在氧化物半导体层的顶表面或侧表面之上形成并且与其接触。沟道保护层具有针对水分、氢离子、OH-等等的阻挡功能。另外，由非晶硅膜形成的沟道保护层还用作挡光层，它阻挡光线入射到氧化物半导体层。此外，在将p型非晶硅膜用于沟道保护层的情况下，获得减小截止状态的泄漏电流并且消除在设置成与p型非晶硅膜接触的氧化物半导体层中产生的载流子(电子)的效果。
在上述底接触类型结构中，通过使第二栅电极的宽度大于第二氧化物半导体层的宽度，栅电压可从第二栅电极施加到整个氧化物半导体层。另外，在寄生电容没有引起问题的情况下，第二栅电极层可覆盖多个薄膜晶体管而成为驱动器电路中的公共第二栅电极，并且第二栅电极层的面积可与驱动器电路近似相同或者比其更大。如果寄生电容引起问题，优选的是，第二栅电极的宽度设置成小于第一栅电极的宽度，使得与源电极层或者漏电极层重叠的第二栅电极的面积减小，由此减小寄生电容。
作为上述结构中使用的树脂层，可使用光敏或者非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺(polyimideamide)、抗蚀剂或苯并环丁烯(benzocyclobutene)或者任意这些材料的叠层。例如，在正性光敏丙烯酸用作树脂层的材料的情况下，树脂层的开口的侧表面优选地具有曲率半径的弧形表面。作为树脂层，可使用通过光照变成不溶于蚀刻剂的负类型或者通过光照变成可溶于蚀刻剂的正类型。有效的是将光敏有机材料用于树脂层，因为开口可在无需使用等离子体的蚀刻或无需形成抗蚀剂掩模的情况下形成；因此，步骤的数量以及氧化物半导体层和缓冲层曝露于等离子体的次数可减小。
上述结构中的源和漏电极层使用从Al、Cr、Ta、Ti、Mo以及W中选取的任意元素、包含任意这些元素作为组分的合金、包含任意这些元素的组合的合金膜等来形成。备选地，源和漏电极层可使用铝掺杂氧化锌(AZO)或镓掺杂氧化锌(GZO)来形成。通过将作为三价离子的例如Al2O3或Ga2O3的元素少量地(例如几个wt％)添加到氧化锌，源和漏电极层的电阻可降低。
具有任意上述结构的薄膜晶体管中的包括沟道形成区的氧化物半导体层可使用Zn-O基非单晶膜、In-Ga-Zn-O基非单晶膜、In-Sn-Zn-O基、Ga-Sn-Zn-O基、In-Zn-O基、Sn-Zn-O基、In-Sn-O基或者Ga-Zn-O基氧化物半导体来形成。注意，以In-Ga-Zn-O基非单晶膜所代表的氧化物半导体是一种具有宽能隙(Eg)的材料；因此，即使两个栅电极设置在氧化物半导体层之上和之下，也可抑制截止电流的增加。
此外，在上述结构中，作为包括薄膜晶体管的沟道形成区的氧化物半导体层，可使用包含氧化硅的氧化物半导体层，它通过使用包含SiOx的氧化物半导体靶的溅射方法来获得。通常，包括0.1wt％至20wt％且包含0.1wt％和20wt％、优选地1wt％至6wt％且包含1wt％和6wt％的SiO2的氧化物半导体靶可用于形成膜，使得氧化物半导体层包括抑制结晶化的SiOx(X＞0)。因此，可实现一种薄膜晶体管，其中当薄膜晶体管的栅极提供有尽可能设置成接近0V的正阈值电压时形成沟道。
此外，在上述结构中，作为薄膜晶体管的缓冲层(又称作N+型区域、n+型层或者源区或漏区)，优选地使用简并氧化物半导体。另外，简并氧化物半导体优选地具有透光性质。至于氧化物半导体层，使用Zn-O基氧化物半导体、In-Ga-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体和Sn-Zn-O基氧化物半导体、In-Sn-O基氧化物半导体、Al-Zn-O基氧化物半导体或者Ga-Zn-O基半导体。备选地，包含氮的In-Ga-Zn-O基非单晶膜、即In-Ga-Zn-O-N基非单晶膜(又称作IGZON膜)可用作缓冲层。备选地，Ga-Zn-O基非单晶膜或者包含氮的Ga-Zn-O基非单晶膜、即Ga-Zn-O-N基非单晶膜可用作缓冲层。备选地，Al-Zn-O基非单晶膜或者包含氮的Al-Zn-O基非单晶膜、即Al-Zn-O-N基非单晶膜可用作缓冲层。注意，Ga-Zn-O基氧化物半导体和Ga-Zn-O-N基氧化物半导体的每个优选地包括1wt％至10wt％且包含1wt％和10wt％的镓，并且Al-Zn-O基氧化物半导体和Al-Zn-O-N基氧化物半导体的每个优选地包括1wt％至10wt％且包含1wt％和10wt％的铝。进一步备选地，可使用包含氮的Zn-O-N基非单晶膜或者包含氮的Sn-Zn-O-N基非单晶膜。
本说明书中，指明例如“上面”、“之上”、“下面”、“之下”或“侧面”等方向的术语基于以下假设：装置设置在衬底表面之上。
通过形成不同保护绝缘膜的叠层，对氧化物半导体层的等离子体损伤降低。因此，可获得具有长期可靠性和优良密封性质的半导体装置。
此外，可实现包括具有5μm或以下的小沟道长度的薄膜晶体管的半导体装置。此外，在以液晶显示装置、包括EL元件的发光装置、其中使用电泳显示元件并且又称作电子纸的显示装置以及半导体装置所代表的电光装置中，可进一步提升更高清晰度(像素数量的增加)、伴随发光装置尺寸的减小的各显示像素间距的小型化以及用于驱动像素部分的驱动器电路的更高度集成。
注意，本说明书中例如“第一”和“第二”等序数是为了方便起见而使用，而不是表示步骤的顺序和层的堆叠顺序。另外，本说明书中的序数不是表示规定本发明的特定名称。
附图说明
图1A至图1C是本发明的一个实施例的截面图。
图2A至图2D是本发明的一个实施例的截面图。
图3A和图3B是本发明的一个实施例的截面图。
图4A和图4B是本发明的一个实施例的截面图。
图5A至图5D是本发明的一个实施例的截面图。
图6A至图6D是本发明的一个实施例的截面图。
图7A和图7B是本发明的一个实施例的截面图和顶视图。
图8A和图8B是显示装置的框图以及用于描述TFT的简图。
图9是显示装置的框图。
图10A和图10B是示出电位变化的波形图。
图11示出像素的布局。
图12示出像素的布局。
图13是显示装置的框图。
图14是示出电位变化的波形图。
图15是显示装置的框图。
图16示出像素的布局。
图17示出像素的布局。
图18是示出TFT的特性的图表。
图19是示出TFT的特性的图表。
图20是示出TFT的特性的图表。
图21示出本发明的一个实施例的半导体装置的像素的等效电路。
图22A至图22C是本发明的一个实施例的半导体装置的截面图。
图23A和图23B是本发明的一个实施例的半导体装置的顶视图和截面图。
图24A1、图24A2和图24B是本发明的一个实施例的半导体装置的顶视图和截面图。
图25是本发明的一个实施例的半导体装置的截面图。
图26A和图26B是本发明的一个实施例的半导体装置的截面图以及电子设备的外部视图。
图27A和图27B示出本发明的一个实施例的电子设备。
图28A和图28B示出本发明的一个实施例的电子设备。
具体实施方式
下面将参照附图详细描述本发明的实施例。注意，本发明并不局限于以下描述，本领域的技术人员将会易于理解，模式和细节可按照各种方式来修改。相应地，本发明不应当被理解为局限于以下提供的实施例的描述。
(实施例1)
图1A是薄膜晶体管的截面图的一个示例，其中氧化物半导体层夹于设置在该氧化物半导体层之上和之下的两个栅电极之间。这个实施例描述一种制造方法的示例，通过该制造方法，用于像素部分和驱动器电路的薄膜晶体管设置在具有绝缘表面的衬底之上。
首先，第一栅电极11在具有绝缘表面的衬底10之上形成。作为具有绝缘表面的衬底10，可使用电子工业中使用的例如铝硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底或者钡硼硅酸盐玻璃衬底等任何玻璃衬底(又称作无碱玻璃衬底)、具有可耐受这个制造过程中的加工温度的耐热性的塑料衬底等等。在衬底10是母板玻璃的情况下，衬底可具有下列尺寸的任一个：第一代(320mm×400mm)，第二代(400mm×500mm)，第三代(550mm×650mm)，***(680mm×880mm或730mm×920mm)，第五代(1000mm×1200mm或1100mm×1250mm)，第六代(1500mm×1800mm)，第七代(1900mm×2200mm)，第八代(2160mm×2460mm)，第九代(2400mm×2800mm或2450mm×3050mm)，第十代(2950mm×3400mm)，等等。
对于第一栅电极11，具有单层结构或叠层结构的导电层可使用例如钼、钛、铬、钽、钨、铝、铜、钕或钪等金属材料或者包含任意这些材料作为主要组分的合金材料来形成。当导电层在衬底10的整个表面之上形成之后，执行光刻步骤，以便在导电层之上形成抗蚀剂。然后，通过蚀刻去除不必要的部分，并且形成布线和电极(包括第一栅电极11的栅极布线、电容器布线、端子电极等等)。在这个实施例中，使用厚度为100nm的单层钨。
例如，在第一栅电极11具有叠层结构的情况下，下列结构是优选的：铝层以及其上堆叠的钼层的二层结构，铜层以及其上堆叠的钼层的二层结构，铜层以及其上堆叠的氮化钛层或氮化钽层的二层结构，以及氮化钛层和钼层的二层结构。备选地，可使用：包括包含Ca的铜层和其上用作障碍层(barrier layer)的包含Ca的氧化铜层的叠层；或包括含Mg的铜层和其上用作障碍层的包含Mg的氧化铜层的叠层。进一步备选地，作为三层结构，钨层或氮化钨层、铝和硅的合金或者铝和钛的合金层以及氮化钛层或钛层的叠层是优选的。
随后，去除抗蚀剂掩模，然后形成覆盖第一栅电极11的第一栅绝缘层13。第一栅绝缘层13通过溅射方法、PCVD方法等形成为50nm至400nm厚。第一栅绝缘层13使用例如氧化硅膜、氧氮化硅膜、氮化氧化硅膜、氮化硅膜或氧化钽膜等无机绝缘膜来形成为具有单层结构或叠层结构。第一栅绝缘层13可通过采用有机硅烷气体的CVD方法、使用氧化硅层来形成。作为有机硅烷气体，可使用例如四乙氧基甲硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基甲硅烷(SiH(OC2H5)3)或三(二甲基氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。
在这个实施例中，厚度为100nm的第一栅绝缘层13按照如下方式在第一栅电极11之上形成：将甲硅烷气体(SiH4)、一氧化二氮(N2O)和稀有气体作为源气体加入高密度等离子体设备的室中，并且在10Pa至30Pa的压力下生成高密度等离子体。第一栅绝缘层13是氧氮化硅膜。在这个实施例中，高密度等离子体设备指的是可实现1×1011/cm3或更高的等离子体密度的设备。例如，等离子体通过施加3kW至6kW的微波功率来形成，供形成绝缘膜。在绝缘膜的形成中，加入室中的甲硅烷气体(SiH4)与一氧化二氮(N2O)流量比是在1∶10至1∶200的范围之内。另外，作为加入室中的稀有气体，可使用氦、氩、氪、氙等等。具体来说，优选地使用低成本的氩。
另外，由于采用高密度等离子体设备所形成的第一栅绝缘层13可具有均匀厚度，所以第一栅绝缘层13具有优良的阶梯覆盖。此外，可精确地控制采用高密度等离子体设备所形成的绝缘薄膜的厚度。
通过高密度等离子体设备所得到的绝缘膜与采用常规平行板PCVD设备所形成的绝缘膜极为不同。在相同蚀刻剂的蚀刻速率相互比较的情况下，采用高密度等离子体设备所得到的绝缘膜的蚀刻速率比采用常规平行板PCVD设备所形成的绝缘膜要低10％或以上或者20％或以上。因此，可以说，通过使用高密度等离子体设备所得到的绝缘膜是致密膜。
随后，氧化物半导体膜在第一栅绝缘层13之上形成。氧化物半导体膜的厚度为至少30nm，优选地为60nm或以上且150nm或以下。在这个实施例中，形成作为氧化物半导体膜的第一In-Ga-Zn-O基非单晶膜。第一In-Ga-Zn-O基非单晶膜在氩或氧气氛中使用直径为8英寸并且包含铟(In)、镓(Ga)和锌(Zn)(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶来形成，其中衬底与靶之间的距离设置在170mm，在0.4Pa的压力下，并且直流(DC)电源为0.5kW。注意，脉冲直流(DC)电源是优选的，因为可减少灰尘，并且膜厚会是均匀的。
注意，在使用大面积玻璃衬底的情况下，将一个大背衬板贴合到一个大的靶材的制造过程是既困难又成本高的。因此，靶材经过分割，并且经分割的靶材接合到背衬板。靶通过将靶材贴合到背衬板(用于将靶与其贴合的板)并且真空包装来形成。在第一In-Ga-Zn-O基非单晶膜的形成中，为了得到薄膜晶体管的优良电特性，优选的是，包括与其贴合的靶材的背衬板设置在溅射设备中，同时尽可能地保持远离空气中的水分等。优选的是，不仅在将靶设置到溅射设备时，而且在包括制造靶材、将靶材接合到背衬板等等的直到真空包装的期间，尽可能地使靶材远离空气中的水分等。
在In-Ga-Zn-O基氧化物半导体膜通过溅射方法来形成的情况下，包含In、Ga和Zn的氧化物半导体靶可包括例如氧化硅等绝缘杂质。在氧化物半导体中包含绝缘杂质便于形成氧化物半导体膜的非晶化。另外，当氧化物半导体层在稍后步骤经过热处理时，可抑制因热处理引起的结晶化。
随后，电阻比第一In-Ga-Zn-O基非单晶膜要低的氧化物半导体(在这个实施例中为第二In-Ga-Zn-O基非单晶膜)通过溅射方法在不曝露于空气的情况下来形成。在这个实施例中，包含铟、镓和锌的氧氮化物膜使用包含铟(In)、镓(Ga)和锌(Zn)(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶(ZnO)在包含氮气体的气氛中通过溅射方法来形成。这个氧氮化物膜成为通过稍后执行的热处理而具有比第一In-Ga-Zn-O基非单晶更低的电阻的氧化物半导体膜。
随后，执行光刻步骤，以便在第二In-Ga-Zn-O基非单晶膜之上形成抗蚀剂掩模。然后，蚀刻第一和第二In-Ga-Zn-O基非单晶膜。注意，在这里，蚀刻并不局限于湿式蚀刻，而是也可执行干式蚀刻。
随后，去除抗蚀剂掩模，并且然后由金属材料所形成的导电膜通过溅射方法或者真空蒸发方法在第一和第二In-Ga-Zn-O基非单晶膜之上形成。作为导电膜的材料，可给出从以下各项中选取的元素：Al、Cr、Ta、Ti、Mo和W；包含任意这些元素作为组分的合金；包含任意这些元素的组合的合金；等等。此外，在以200℃至600℃执行热处理的情况下，导电膜优选地对于这种热处理具有耐热性。由于单独使用Al引起例如低耐热性和易于被腐蚀等缺点，所以Al与具有耐热性的导电材料结合使用。作为与Al结合使用的具有耐热性的导电材料，可使用任意的下列材料：从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选取的元素，包含任意这些元素作为组分的合金，包含任意这些元素的组合的合金，以及包含任意这些元素作为组分的氮化物。
在这里，作为导电膜，使用其中堆叠Al膜和Ti膜的导电膜。备选地，导电膜可以是单层钛膜。又备选地，导电膜可具有三层结构，其中包括：Ti膜；堆叠在Ti膜上面、包含Nd的铝膜(Al-Nd)；以及在这些膜上面形成的Ti膜。导电膜可具有包含硅的铝膜的单层结构。
随后，执行光刻步骤，以便在导电膜之上形成抗蚀剂掩模。然后，通过蚀刻去除不必要的部分，并且形成源和漏电极层15a、15b。在这时将湿式蚀刻或干式蚀刻用作蚀刻方法。在这里，采用干式蚀刻，其中使用SiCl4、Cl2和BCl3的混合气体作反应气体来蚀刻其中堆叠了Ti膜和Al膜的导电膜。因此，形成源和漏电极层15a、15b。另外，在这个蚀刻中，使用相同抗蚀剂掩模选择性地蚀刻第二In-Ga-Zn-O基非单晶膜，以便形成源区和漏区14a、14b，并且曝露第一In-Ga-Zn-O基非单晶膜的一部分。
通过使用抗蚀剂掩模的上述蚀刻步骤，选择性地蚀刻曝露的第一In-Ga-Zn-O基非单晶膜。因此，形成包括厚度比与源电极层15a或者漏电极层15b重叠的区域更小的区域的氧化物半导体层16。在一个步骤中蚀刻源和漏电极层15a和15b、源区和漏区14a和14b以及曝露的第一In-Ga-Zn-O基非单晶膜。因此，源和漏电极层15a和15b以及源区和漏区14a和14b的边缘部分对齐并且是连续的，如图1A所示。注意，源和漏电极层15a和15b、源区和漏区14a和14b、曝露的第一In-Ga-Zn-O基非单晶膜的蚀刻并不局限于一次性蚀刻，而是可在多个步骤中执行蚀刻。
在去除抗蚀剂掩模之后，优选地执行200℃至600℃、通常300℃至500℃的热处理。在这里，热处理在炉中以350℃在包含氧的氮气氛执行1小时。通过这种热处理，在第一In-Ga-Zn-O基非单晶膜中发生原子级的重新排列。由于抑制载流子移动的应变通过热处理而释放，所以热处理(它可以是光退火)是重要的。另外，降低第二In-Ga-Zn-O基非单晶膜的电阻，并且形成具有低电阻的源区和漏区14a、14b。对于执行热处理的时间没有特别限制，只要它在形成第二In-Ga-An-O基非单晶膜之后执行。
随后，树脂层17以0.5μm至3μm的范围之内的厚度来形成，以便覆盖源和漏电极层15a和15b以及包括具有小厚度的区域的氧化物半导体层16。作为树脂层17的光敏或非光敏有机材料，使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者任意这些材料的叠层。在这里，为了减少步骤数量，光敏聚酰亚胺通过涂敷方法来形成。执行曝光、显影(development)和烘焙，并且形成由聚酰亚胺所形成的厚度为1.5μm并且其表面为平坦的树脂层17。树脂层17用作第一保护绝缘层，它防止包括具有小厚度的区域的氧化物半导体层16以及源区和漏区14a、14b在形成第二保护绝缘层的后续步骤中免受等离子体损伤。覆盖氧化物半导体层16的具有小厚度的曝露区域的树脂层17还具有作为第一保护绝缘层的功能，它阻挡水分、氢等进入氧化物半导体层16。
另外，在形成树脂层17之前，氧化物半导体层16的具有小厚度的曝露区域可经过氧基团处理。通过氧基团处理，氧化物半导体层的曝露表面和附近可改性为氧过剩区域。氧基团可在等离子体发生设备中通过使用包含氧的气体或者在臭氧发生设备中产生。通过使薄膜曝露于所产生的氧基团或氧，膜表面可改性。基团处理并不局限于使用氧基团，而是可使用氩和氧基团来执行。使用氩和氧基团的处理是其中加入氩气体和氧气体以生成等离子体、由此对薄膜表面改性的处理。
然后，第二保护绝缘层18通过PCVD方法或溅射方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)形成为50nm至400nm的厚度。备选地，第二保护绝缘层18可使用高密度等离子体设备在低功率条件下形成。通过高密度等离子体设备所得到的第二保护绝缘层18可比通过PCVD方法所得到的更致密。第二保护绝缘层18使用氮化硅膜、氧氮化硅膜或者氮化硅氧膜来形成，并且阻挡水分、氢离子、OH-等等。在这里，厚度为200nm的氮化硅膜通过PCVD方法在下列条件之下形成：硅烷气体的流率为35sccm，氨(NH3)的流率为300sccm，以及氢气的流率为800sccm；压力为60Pa，RF电力为300W；以及功率频率为13.56MHz。
然后，形成导电层。此后，执行光刻步骤，以便在导电层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，使得形成布线和电极(包括第二栅电极19等的布线)。当选择性蚀刻第二栅电极19、使得其顶表面具有预期形状时，第二保护绝缘层18可用作蚀刻阻止层。
作为在第二保护绝缘层18之上形成的导电层，可使用金属材料(从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选取的元素或者包含任意这些元素作为组分的合金)。这些膜具有挡光性质，并且因此可阻挡光到达氧化物半导体层。
在图1A的截面中，第二栅电极19的宽度大于第一栅电极11的宽度并且大于氧化物半导体层的宽度。有效的是，通过将第二栅电极19的宽度增加到大于氧化物半导体层的宽度，使得第二栅电极19覆盖氧化物半导体的顶表面，来阻挡光线。由于氧化物半导体层16的具有小厚度的区域没有被源或漏电极层覆盖，所以存在薄膜晶体管的电特性因光照而改变的可能性。由于通过溅射方法所形成的In-Ga-Zn-O基非单晶膜对波长为450nm或以下的光线敏感，因此，作为阻挡波长为450nm或以下的光线的挡光层的第二栅电极19的提供是有用的。
备选地，第二保护绝缘层18之上形成的导电层可使用例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌或者添加了氧化硅的氧化铟锡等透光导电材料来形成。在使用透光导电材料的情况下，当使用与用于像素电极相同的材料时，第二栅电极和像素电极可使用相同的光掩模来形成。当第二栅电极和像素电极使用相同材料来形成时，可减少步骤的数量。在第二栅电极使用透光导电材料来形成的情况下，优选的是，用于遮蔽包括具有小厚度的区域的氧化物半导体层16免受光线影响的挡光层在氧化物半导体层16的具有小厚度的区域之上单独形成。在波长400nm至450nm的透光率至少小于50％、优选地小于20％的材料用于挡光层。例如，氮化铬或钛的金属膜或黑色树脂可用作挡光层的材料。在黑色树脂用于挡光的情况下，由于光强度较高，所以黑色树脂膜必须更厚。因此，在挡光层的膜需要很薄的情况下，优选地使用具有高挡光性质以及可经过精细蚀刻过程并且可减薄的金属膜。
通过上述过程，可得到图1A所示的薄膜晶体管20。
在以上所述的示例中，一般光掩模用于光刻步骤。当使用通过采用多色调掩模的光刻步骤形成的具有多种厚度(通常为两种厚度)的区域的抗蚀剂掩模时，可减少抗蚀剂掩模的数量，并且因此可简化过程并且可降低成本。注意，在本说明书中，为了方便起见，灰色调曝光掩模和半色调曝光掩模共同称作多色调掩模。另外，在使用多色调掩模的情况下，在形成第一In-Ga-Zn-O基非单晶膜、第二In-Ga-Zn-O基非单晶膜和导电膜的叠层之后，形成具有多种厚度的区域的抗蚀剂掩模。然后，通过使用抗蚀剂掩模，形成具有小厚度的区域的氧化物半导体层以及源和漏电极层。在这种情况下，源和漏电极层的边缘部分以及氧化物半导体层的边缘部分对齐并且是连续的，同时曝露氧化物半导体层的侧表面。相应地，当形成树脂层时，氧化物半导体层的侧表面以及没有与源或漏电极层重叠的区域(具有小厚度的区域)与树脂层接触。
另外，当第二栅电极19和第一栅电极11相互电连接以便第二栅电极19和第一栅电极11具有相同电位时，在第二栅电极19在第二保护绝缘层18之上形成之前，执行光刻步骤，以便在第二保护绝缘层18之上形成抗蚀剂掩模，以及通过蚀刻去除不必要的部分并且形成到达第一栅电极11的开口。
注意，在第二栅电极19和第一栅电极11具有不同电位的情况下，不需要第二栅电极19和第一栅电极11的电连接的开口。
图1B与图1A部分地不同。图1B中，除不同部分之外、与图1A相同的部分由相同参考标号来表示。
图1B示出其中第二栅电极19和第二保护绝缘层18按照与图1A不同的顺序来形成的示例。
如图1B所示，薄膜晶体管21的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。图1A中的薄膜晶体管20的第二栅绝缘层是树脂层17和第二保护绝缘层18的叠层，而薄膜晶体管21的第二栅绝缘层只是树脂层17。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及树脂层17的作用是降低对氧化物半导体层16的等离子体损伤。
另外，图1B示出其中基底绝缘层12设置在第一栅电极11与衬底10之间的示例。在厚度为50nm至200nm的氧氮化硅膜、氮化氧化硅膜、氮化硅膜等等用作基底绝缘层12的情况下，基底绝缘层12可阻挡来自玻璃衬底的杂质、如钠扩散到并且进入稍后在基底绝缘层12之上形成的氧化物半导体。另外，在提供基底绝缘层12的情况下，可防止衬底10在用于形成第一栅电极11的蚀刻步骤中被蚀刻。
此外，在一种优选结构中，基底绝缘层12和第二保护绝缘层18沿衬底周边相互接触，从而密封薄膜晶体管20。在其中基底绝缘层12和第二保护绝缘层18沿衬底的周边相互接触的结构中，例如氮化硅膜等保护层位于薄膜晶体管20之上、之下和周围，以便封装薄膜晶体管20，由此可防止来自外部的例如水分等杂质元素的进入。在其中基底绝缘层12和第二保护绝缘层18沿衬底周边相互接触的结构中，薄膜晶体管的可靠性可进一步提高。
图1C与图1A部分地不同。图1C中，除不同部分之外、与图1A相同的部分由相同参考标号来表示。
作为一个示例给出图1C中的薄膜晶体管39，其中第一栅电极11和第二栅电极19的宽度与图1A不同。图1C中，沿沟道长度方向的第一栅电极11的宽度大于氧化物半导体层16的宽度，而沿沟道长度方向的第二栅电极19的宽度小于氧化物半导体层的宽度。如图1C所示，只要第二栅电极19在沟道长度方向的宽度至少与氧化物半导体层16的具有小厚度的区域(与树脂层17接触的区域)的宽度相同或者比其更大，并且与氧化物半导体层16的具有小厚度的区域重叠，由此可减小寄生电容，则是可接受的。
(实施例2)
图2A是薄膜晶体管的截面图的一个示例，其中氧化物半导体层夹于设置在该氧化物半导体层之上和之下的两个栅电极之间。这个实施例描述一种制造方法的示例，通过该制造方法，用于像素部分和驱动器电路的薄膜晶体管设置在具有绝缘表面的衬底之上。
从在具有绝缘表面的衬底10之上的第一栅电极11的形成直到覆盖第一栅电极11的第一栅绝缘层13的形成采用与实施例1中的相同步骤。因此，在这里省略详细描述，并且与图1A相同的部分由相同参考标号来表示。
通过溅射方法或真空蒸发方法在第一栅绝缘层13之上由金属材料形成导电膜。在这个实施例中，采用Ti膜、包含Nd的铝膜以及Ti膜的三层结构(通过溅射方法形成)。作为导电膜的材料，可给出从以下各项中选取的元素：Al、Cr、Ta、Ti、Mo和W；包含任意这些元素作为组分的合金；包含任意这些元素的组合的合金膜；等等。此外，导电膜可具有二层结构，并且钛膜可堆叠在铝膜之上。备选地，导电膜可具有包含硅的铝膜的单层结构或者钛膜的单层结构。
然后，具有低电阻的氧化物半导体膜(缓冲层)通过溅射方法在不曝露于空气的情况下来形成。对于缓冲层的材料没有特别限制，只要膜的电阻比稍后形成的氧化物半导体层26要低。作为缓冲层，包含铟(In)、镓(Ga)和锌(Zn)的氧氮化物膜通过使用包含铟、镓和锌(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶在包含氮气体的气氛中通过溅射方法在导电膜之上形成。备选地，作为缓冲层，包含SiOx的In-Sn-O基氧化物半导体膜通过使用包含5wt％或以上且50wt％或以下的SiO2的In-Sn-O基氧化物半导体靶通过溅射方法在导电膜之上形成。在这个实施例中，缓冲层在下列条件下形成为10nm的厚度：使用氧化物半导体靶(In2O3∶SnO2∶SiO2＝85∶10∶5)，即包含5wt％的SiO2的氧化物半导体靶，Ar的流率为72sccm，氧的流率为3sccm，电力为3.2kw，以及压力为0.16Pa。注意，为了降低对缓冲层的等离子体损伤，电力可在形成时减小到1kw。
溅射方法的示例包括：RF溅射方法，其中高频电源用作溅射电源；DC溅射方法；以及脉冲DC溅射方法，其中以脉冲方式来施加偏压。RF溅射方法主要用于形成绝缘膜的情况，而DC溅射方法主要用于形成金属膜的情况。
另外，还存在多源溅射设备，其中可设置不同材料的多个靶。通过多源溅射设备，不同材料的膜可形成为堆叠在同一个室中，或者多种材料的膜可通过在同个室中同时放电来形成。
另外，存在一种溅射设备，它提供有室内部的磁***并且用于磁控管溅射方法，并且存在一种用于ECR溅射方法的溅射设备，其中使用通过使用微波所产生的等离子体，而无需使用辉光放电。
此外，作为通过溅射的沉积方法，还存在反应溅射方法，其中靶物质和溅射气体组分在沉积期间相互起化学反应，以形成其化合物薄膜，并且存在一种偏压溅射方法，其中电压在沉积期间还施加到衬底。
靶通过将靶材贴合到背衬板(用于将靶与其贴合的板)来形成。至于靶材到背衬板的贴合，靶材可被分割并且贴合到一个背衬板。4个靶材贴合到一个背衬板的情况称作四个分割。此外，9个靶材贴合到一个背衬板的情况称作九个分割。对于靶材的分割数量没有特别限制。当使用分割的靶材时，靶的翘曲可在将靶材贴合到背衬板中被减轻。特别地，当薄膜在大的衬底之上形成时，这种分割的靶可适当地用于按照大衬底的尺寸变大的靶。不用说，一个靶材可贴合到一个背衬板。
随后，执行光刻步骤，以便在缓冲层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，以及形成源和漏电极层25a、25b。其顶表面具有与源和漏电极层25a、25b相同形状的缓冲层保持在源和漏电极层25a、25b之上。此后，去除抗蚀剂掩模。
随后，形成厚度为5nm至200nm的氧化物半导体膜。在这个实施例中，氧化物半导体膜在下列形成条件下形成为50nm的厚度：使用包含铟(In)、镓(Ga)和锌(Zn)的氧化物半导体靶(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，Ar的流率为50sccm，氧的流率为20sccm，电力为1kw，以及压力为0.22Pa。
另外，在形成氧化物半导体膜之前，优选地执行用于去除附于源和漏电极层25a、25b的表面的灰尘的等离子体处理。例如，还通过执行反溅射(reverse sputtering)对曝露的栅绝缘层执行等离子体处理，在反溅射中，通过加入氩气体由RF电源来生成等离子体。
随后，执行光刻步骤，以便在氧化物半导体膜之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，以及形成氧化物半导体层26。另外，使用相同的抗蚀剂掩模选择性地蚀刻缓冲层，并且形成源区和漏区24a、24b。
在去除抗蚀剂之后，优选地执行200℃至600℃、通常300℃至500℃的热处理。在这里，热处理在炉中以350℃在包含氧的氮气氛执行1小时。通过这种热处理，在In-Ga-Zn-O基非单晶膜中发生原子级的重新排列。由于抑制载流子移动的应变通过热处理而释放，所以热处理(它可以是光退火)是重要的。
然后，树脂层17以0.5μm至3μm的范围之内的厚度来形成，以便覆盖源和漏电极层25a和25b以及氧化物半导体层26。作为树脂层17的光敏或非光敏有机材料，使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者任意这些材料的叠层。
注意，形成树脂层17之后的步骤与实施例1相同，因而在这里进行简要描述。
然后，第二保护绝缘层18通过PCVD方法或溅射方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)在树脂层17之上形成为50nm至400nm的厚度。备选地，第二保护绝缘层18可使用高密度等离子体设备在低功率条件下形成。
然后，形成导电层。此后，执行光刻步骤，以便在导电层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，使得形成布线和电极(包括第二栅电极19等的布线)。
通过上述过程，可得到图2A所示的薄膜晶体管22。薄膜晶体管22包括其中源和漏电极层25a、25b的一部分与氧化物半导体层26的一部分重叠的区域。在那个区域中，提供源区和漏区24a、24b以形成NI结。形成树脂层17以保护NI结。第二保护绝缘层18通过PCVD方法在低功率条件下在其上形成。在形成第二保护绝缘层18期间可防止氧化物半导体层26以及源区和漏区24a、24b的改变，使得可防止薄膜晶体管的电特性改变并且使其稳定。
图2B与图2A部分地不同。图2B中，除不同部分之外、与图2A相同的部分由相同参考标号来表示。
图2B示出其中第二栅电极19和第二保护绝缘层18按照与图2A不同的顺序来形成的示例。
如图2B所示，薄膜晶体管23的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及树脂层17的作用是降低对氧化物半导体层26的等离子体损伤。
图2C与图2A部分地不同。图2C中，除不同部分之外、与图2A相同的部分由相同参考标号来表示。
图2C示出在源区及漏区和源及漏电极层之间的位置关系与图2A不同的一个示例。源区27a(或者漏区27b)设置在源电极层28a(或者漏电极层28b)之下。源电极层28a(或者漏电极层28b)的作用是降低对源区27a(或者漏区27b)的等离子体损伤。
换言之，作为用于降低对源区和漏区27a、27b的等离子体损伤的阻挡层，三个层(源和漏电极层28a和28b、树脂层17以及第二栅电极19)在源区和漏区27a、27b之上形成；因此，对源区和漏区27a、27b的等离子体损伤进一步降低。
至于图2C所示的薄膜晶体管29，具有低电阻的氧化物半导体膜在第一栅绝缘层13之上形成并且与其接触，以及在其上形成导电膜。此后，使用与用于选择性地蚀刻导电膜的相同的抗蚀剂掩模来蚀刻具有低电阻的氧化物半导体膜。因此，通过蚀刻具有低电阻的氧化物半导体膜形成的源区和漏区27a、27b的顶表面具有与在源区和漏区27a、27b之上形成的源和漏电极层28a、28b的顶表面近似相同的形状。源和漏电极层28a、28b的顶表面和侧表面形成为与氧化物半导体层26接触。
图2D与图2C部分地不同。图2D中，除不同部分之外、与图2C相同的部分由相同参考标号来表示。
图2D示出其中第二栅电极19和第二保护绝缘层18按照与图2C不同的顺序来形成的示例。
如图2D所示，薄膜晶体管30的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及树脂层17的作用是降低对氧化物半导体层26的等离子体损伤。
这个实施例可适当地结合实施例1中所述的任意结构来实现。
(实施例3)
图3A是薄膜晶体管的截面图的一个示例，其中氧化物半导体层夹于设置在该氧化物半导体层之上和之下的两个栅电极之间。这个实施例描述一种制造方法的示例，通过该制造方法，用于像素部分和驱动器电路的薄膜晶体管设置在具有绝缘表面的衬底之上。
注意，在具有绝缘表面的衬底10之上形成第一栅电极11、形成覆盖第一栅电极11的第一栅绝缘层13以及形成氧化物半导体膜的步骤与实施例1相同。因此，在这里省略详细描述，并且与图1A相同的部分由相同参考标号来表示。
在这个实施例中，第一栅绝缘层13之上的氧化物半导体膜使用包含5wt％至50wt％并且包含5wt％和50wt％、优选地10wt％至30wt％并且包含10wt％和30wt％的Zn-O基氧化物半导体靶来形成，使得形成包含抑制结晶化的SiOx(X＞0)的Zn-O基氧化物半导体膜。
然后，沟道保护膜通过溅射方法在不曝露于空气的情况下在Zn-O基氧化物半导体膜之上形成。作为沟道保护膜的材料，可使用无机材料(氧化硅膜、氮化硅膜、氧氮化硅膜、氮化氧化硅膜等等)。
注意，氧氮化硅膜指的是在使用卢瑟福后向散射能谱测定(RBS)和氢前向散射(HFS)来执行测量的情况下包含的氧比氮要多的膜。另外，氮化氧化硅膜指的是在使用RBS和HFS来执行测量的情况下包含的氮比氧要多的膜。
随后，执行光刻步骤，以便在沟道保护膜之上形成抗蚀剂掩模。然后，通过蚀刻去除不必要的部分，并且形成沟道保护层34。注意，第一栅电极11的宽度大于沟道保护层34的宽度(沿沟道长度方向的宽度)。
作为沟道保护层34的材料，不仅可使用无机绝缘材料，而且还可使用非晶半导体或者其化合物、通常为非晶硅，它的膜通过溅射方法来获得。用于沟道保护层的非晶硅膜的化合物指的是通过溅射方法形成、包含例如硼等p型杂质元素的p型非晶硅膜或者通过溅射方法形成、包含例如磷等n型杂质元素的n型非晶硅膜。特别地，在将p型非晶硅膜用于沟道保护层34的情况下，获得减小截止状态的泄漏电流并且消除在设置成与p型非晶硅膜接触的氧化物半导体层中产生的载流子(电子)的效果。在非晶硅膜用作沟道保护层34的情况下，非晶硅膜具有针对水分、氢离子、OH-等等的阻挡功能。另外，由非晶硅膜形成的沟道保护层还用作挡光层，它阻挡光线入射到氧化物半导体。
在这个实施例中，通过溅射方法使用包含硼的靶所得到的包含硼的非晶硅膜用作沟道保护层34。包含硼的非晶硅膜在低功率条件中或者在低于200℃的衬底温度下形成。由于沟道保护层34形成为与Zn-O基非单晶膜接触，因此，优选地尽可能降低在形成和蚀刻沟道保护层34时对Zn-O基非单晶膜的损伤。
随后，电阻比Zn-O基非单晶膜要低的氧化物半导体膜(在这个实施例中为In-Ga-Zn-O-N基非单晶膜)通过溅射方法在Zn-O基非单晶膜和保护层34之上形成。在这个实施例中，包含铟(In)、镓(Ga)和锌(Zn)的氧氮化物膜通过使用包含铟、镓和锌(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶在包含氮气体的气氛中通过溅射方法来形成。氧氮化膜通过稍后执行的热处理而成为具有低电阻的氧化物半导体膜。
随后，执行光刻步骤，以便在In-Ga-Zn-O-N基非单晶膜之上形成抗蚀剂掩模。然后，蚀刻Zn-O基非单晶膜和In-Ga-Zn-O-N基非单晶膜。在蚀刻之后，曝露由Zn-O基非单晶膜所形成的氧化物半导体层33的侧表面。注意，在这里，蚀刻并不局限于湿式蚀刻，而是可执行干式蚀刻。
随后，去除抗蚀剂掩模，并且然后由金属材料所形成的导电膜通过溅射方法或者真空蒸发方法在In-Ga-Zn-O-N基非单晶膜之上形成。作为导电膜的材料，可给出从以下各项中选取的元素：Al、Cr、Ta、Ti、Mo和W；包含任意这些元素作为组分的合金；包含任意这些元素的组合的合金；等等。此外，在以200℃至600℃执行热处理的情况下，导电膜优选地对于这种热处理具有耐热性。
执行光刻步骤，以便在导电膜之上形成抗蚀剂掩模。通过蚀刻去除不必要的部分，并且形成源和漏电极层36a、36b。在这种蚀刻中，沟道保护层34用作氧化物半导体层33的蚀刻阻止层。因此，没有蚀刻氧化物半导体层33。另外，在这种蚀刻中，使用相同抗蚀剂掩模来选择性地蚀刻In-Ga-Zn-O-N基非单晶膜，并且形成源区和漏区35a、35b。
由于其中沟道保护层34设置在氧化物半导体层33的沟道形成区之上并且与其接触的结构，所以可防止制造过程中对氧化物半导体层33的沟道形成区的损伤(例如因等离子体或者蚀刻中的蚀刻剂或氧化引起的厚度的减小)。因此，薄膜晶体管31的可靠性可得到提高。
在去除抗蚀剂掩模之后，优选地执行200℃至600℃、通常300℃至500℃的热处理。在这里，热处理在炉中以350℃在氮气氛或者包含氧的氮气氛执行1小时。
然后，树脂层17以0.5μm至3μm的范围之内的厚度来形成，以便覆盖源和漏电极层36a和36b以及沟道保护层34。作为树脂层17的光敏或非光敏有机材料，使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者任意这些材料的叠层。
注意，形成树脂层17之后的步骤与实施例1相同，因而在这里进行简要描述。
然后，第二保护绝缘层18通过PCVD方法或溅射方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)在树脂层17之上形成为50nm至400nm的厚度。备选地，第二保护绝缘层18可使用高密度等离子体设备在低功率条件下形成。
然后，形成导电层。此后，执行光刻步骤，以便在导电层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，使得形成布线和电极(包括第二栅电极19等的布线)。
通过上述过程，可得到图3A所示的薄膜晶体管31。注意，在薄膜晶体管31中，沟道保护层34、树脂层17和第二保护绝缘层18的叠层用作第二栅绝缘层。
通过使第二栅电极19的宽度大于第一栅电极11的宽度和氧化物半导体层33的宽度，栅电压可从第二栅电极19施加到整个氧化物半导体层33。另外，在树脂层17和第二保护绝缘层18的叠层很厚并且寄生电容没有引起问题的情况下，第二栅电极层可覆盖多个薄膜晶体管而成为驱动器电路中的公共第二栅电极，并且第二栅电极层的面积可与驱动器电路近似相同或者更大。
在树脂层17和第二保护绝缘层18的叠层很薄并且寄生电容引起问题的情况下，在图3A的结构中，优选的是，第一栅电极11的宽度设置成小于第二栅电极19的宽度，使得与源电极层或者漏电极层重叠的第一栅电极11的面积减小，由此减小寄生电容。此外，第一栅电极11的宽度可设置成小于沟道保护层34的宽度，并且第二栅电极19的宽度可设置成小于沟道保护层34的宽度，使得第二栅电极19没有与源或漏电极层重叠，由此可减小更多寄生电容。
图3B与图3A部分地不同。图3B中，除不同部分之外、与图3A相同的部分由相同参考标号来表示。
图3B示出其中第二栅电极19和第二保护绝缘层18按照与图3A不同的顺序来形成的示例。
如图3B所示，薄膜晶体管32的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及树脂层17的作用是降低对氧化物半导体层33的等离子体损伤。
这个实施例可适当地结合其它实施例中所述的任意结构来实现。
(实施例4)
图4A是薄膜晶体管的截面图的一个示例，其中氧化物半导体层夹于设置在该氧化物半导体层之上和之下的两个栅电极之间。这个实施例描述用于设置在具有绝缘表面的衬底之上的像素部分和驱动器电路的薄膜晶体管的一个示例。
注意，这个实施例与实施例1相同，但不同的是，非晶硅膜设置成与氧化物半导体层16接触。因此，在这里省略详细描述，并且与图1A相同的部分由相同参考标号来表示。在通过使用源和漏电极层15a、15b作为掩模部分地蚀刻氧化物半导体层16来形成氧化物半导体层16中具有小厚度的区域之前的步骤与实施例1中的相同。
根据实施例1，形成包括厚度比与源电极层15a或者漏电极层15b重叠的区域更小的区域的氧化物半导体层16。
然后，在去除抗蚀剂掩模之后，形成非晶半导体或者其化合物(通常为非晶硅)的膜，它通过溅射方法来获得。注意，非晶硅膜的化合物指的是通过溅射方法形成、包含例如硼等p型杂质元素的p型非晶硅膜，或者通过溅射方法形成、包含例如磷等n型杂质元素的n型非晶硅膜。
为了尽可能地降低对氧化物半导体层16的损伤，膜在低功率条件下或者在衬底温度低于200℃的条件下形成。在这个实施例中，形成非晶硅膜，其中衬底温度设置在室温，并且电力设置在1kw。
另外，在形成非晶硅膜之前，氧化物半导体层16的具有小厚度的曝露区域可经过氧基团处理。通过氧基团处理，氧化物半导体层的曝露表面和附近可改性为氧过剩区域。如果非晶硅膜在通过氧基团处理所形成的氧过剩区域上面形成，则SiOx(X＞0)的薄膜在界面处形成，由此可减小截止电流。
氧基团可在等离子体发生设备中通过使用包含氧的气体或者在臭氧发生设备中产生。通过使薄膜曝露于所产生的氧基团或氧，膜表面可改性。基团处理并不局限于使用氧基团，而是可使用氩和氧基团来执行。使用氩和氧基团的处理是其中加入氩气体和氧气体以生成等离子体、由此对薄膜表面改性的处理。
随后，执行光刻步骤，以便在非晶硅膜之上形成抗蚀剂掩模。然后，通过蚀刻去除不必要的部分，并且形成沟道保护层41。注意，在这个实施例中描述其中选择性地蚀刻非晶硅膜的一个示例，而没有特别限制。光刻步骤在这里可省略，以便减少光掩模和步骤的数量。沟道保护层41可用作层间膜，它可阻挡水分、氢离子、OH-等等。另外，由非晶硅膜形成的沟道保护层41用作挡光层，它阻挡光线入射到氧化物半导体层。
然后，树脂层17以0.5μm至3μm的范围之内的厚度来形成，以便覆盖源和漏电极层15a和15b以及沟道保护层41。作为树脂层17的光敏或非光敏有机材料，使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者任意这些材料的叠层。
注意，形成树脂层17之后的步骤与实施例1相同，因而在这里进行简要描述。
然后，第二保护绝缘层18通过PCVD方法或溅射方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)在树脂层17之上形成为50nm至400nm的厚度。备选地，第二保护绝缘层18可使用高密度等离子体设备在低功率条件下形成。
然后，形成导电层。此后，执行光刻步骤，以便在导电层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，使得形成布线和电极(包括第二栅电极19等的布线)。
通过上述过程，可得到图4A所示的薄膜晶体管37。
由非晶硅膜形成的沟道保护层41还用作挡光层，它阻挡光线入射到氧化物半导体层。在这个实施例中，示出其中非晶硅膜用作沟道保护层41的一个示例。如果p型非晶硅膜用作沟道保护层41，则可减小截止状态的泄漏电流，并且可消除在设置成与p型非晶硅膜接触的氧化物半导体层中产生的载流子(电子)。
图4B与图4A部分地不同。图4B中，除不同部分之外、与图4A相同的部分由相同参考标号来表示。
图4B示出其中第二栅电极19和第二保护绝缘层18按照与图4A不同的顺序来形成的示例。
如图4B所示，薄膜晶体管38的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及沟道保护层41和树脂层17的作用是降低对氧化物半导体层16的等离子体损伤。
这个实施例可适当地结合其它实施例中所述的任意结构来实现。
(实施例5)
图5A是薄膜晶体管的截面图的一个示例，其中氧化物半导体层夹于设置在该氧化物半导体层之上和之下的两个栅电极之间。这个实施例描述用于设置在具有绝缘表面的衬底之上的像素部分和驱动器电路的薄膜晶体管的一个示例。
注意，这个实施例与实施例2相同，但不同在于，非晶硅膜设置成与氧化物半导体层26接触。因此，在这里省略详细描述，并且与图2A相同的部分由相同参考标号来表示。直到形成部分与第一栅绝缘层13接触的氧化物半导体膜的步骤与实施例2中的相同。
在根据实施例2形成氧化物半导体膜之后，在没有曝露于空气的情况下形成非晶半导体或者其化合物的膜、通常为非晶硅，它通过溅射方法来获得。注意，非晶硅膜的化合物指的是通过溅射方法形成、包含例如硼等p型杂质元素的p型非晶硅膜或者通过溅射方法形成、包含例如磷等n型杂质元素的n型非晶硅膜。
为了尽可能地降低对氧化物半导体层26的损伤，膜在低功率条件下或者在衬底温度低于200℃的条件下形成。在这个实施例中，形成包含硼的非晶硅膜，其中衬底温度设置在室温，并且电力设置在1kw。
另外，在形成包含硼的非晶硅膜之前，氧化物半导体膜的曝露区域可经过氧基团处理。通过氧基团处理，氧化物半导体膜的表面及其附近可改性为氧过剩区域。如果非晶硅膜在通过氧基团处理所形成的氧过剩区域上面形成，则SiOx(X＞0)的薄膜在界面处形成，由此可减小截止电流。
氧基团可在等离子体发生设备中通过使用包含氧的气体或者在臭氧发生设备中产生。通过使薄膜曝露于所产生的氧基团或氧，膜表面可改性。基团处理并不局限于使用氧基团，而是可使用氩和氧基团来执行。使用氩和氧基团的处理是其中加入氩气体和氧气体以生成等离子体、由此对薄膜表面改性的处理。
随后，执行光刻步骤，以便在包含硼的非晶硅膜之上形成抗蚀剂掩模。然后，通过蚀刻去除不必要的部分，并且形成沟道保护层42。沟道保护层42可用作层间膜，它可阻挡水分、氢离子、OH-等等。另外，由非晶硅膜形成的沟道保护层42用作挡光层，它阻挡光线入射到氧化物半导体层。另外，使用相同抗蚀剂掩模去除氧化物半导体膜的不必要部分，并且形成氧化物半导体层26。此外，使用相同的掩模选择性地蚀刻缓冲层，并且形成源区和漏区24a、24b。
在去除抗蚀剂掩模之后，优选地执行200℃至600℃、通常300℃至500℃的热处理。在这里，热处理在炉中以350℃在包含氧的氮气氛执行1小时。
然后，树脂层17以0.5μm至3μm的范围之内的厚度来形成，以便覆盖源和漏电极层25a和25b以及氧化物半导体层26。作为树脂层17的光敏或非光敏有机材料，使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者任意这些材料的叠层。
注意，形成树脂层17之后的步骤与实施例2相同，因而在这里进行简要描述。
然后，第二保护绝缘层18通过PCVD方法或溅射方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)在树脂层17之上形成为50nm至400nm的厚度。备选地，第二保护绝缘层18可使用高密度等离子体设备在低功率条件下形成。
然后，形成导电层。此后，执行光刻步骤，以便在导电层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，使得形成布线和电极(包括第二栅电极19等的布线)。
通过上述过程，可得到图5A所示的薄膜晶体管53。
图5B与图5A部分地不同。图5B中，除不同部分之外、与图5A相同的部分由相同参考标号来表示。
图5B示出其中第二栅电极19和第二保护绝缘层18按照与图5A不同的顺序来形成的示例。
如图5B所示，薄膜晶体管54的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及沟道保护层42和树脂层17的作用是降低对氧化物半导体层26的等离子体损伤。
图5C与图5A部分地不同。图5C中，除不同部分之外、与图5A相同的部分由相同参考标号来表示。
图5C示出在源区及漏区和源及漏电极层之间的位置关系与图5A不同的一个示例。源区27a(或者漏区27b)设置在源电极层28a(或者漏电极层28b)之下。源电极层28a(或者漏电极层28b)的作用是降低对源区27a(或者漏区27b)的等离子体损伤。
换言之，作为用于降低对源区和漏区27a、27b的等离子体损伤的阻挡层，四个层(源和漏电极层28a和28b、树脂层17、沟道保护层42以及第二栅电极19)在源区和漏区27a、27b之上形成；因此，对源区和漏区27a、27b的等离子体损伤进一步降低。
至于图5C所示的薄膜晶体管55，具有低电阻的氧化物半导体膜在第一栅绝缘层13之上形成并且与其接触，以及在其上形成导电膜。此后，使用与用于选择性地蚀刻导电膜的相同的抗蚀剂掩模来蚀刻具有低电阻的氧化物半导体膜。因此，通过蚀刻具有低电阻的氧化物半导体膜形成的源区和漏区27a、27b的顶表面具有与在源区和漏区27a、27b之上形成的源和漏电极层28a、28b的顶表面近似相同的形状。源和漏电极层28a、28b的顶表面和侧表面形成为与氧化物半导体层26接触。
图5D与图5C部分地不同。图5D中，除不同部分之外、与图5C相同的部分由相同参考标号来表示。
图5D示出其中第二栅电极19和第二保护绝缘层18按照与图5C不同的顺序来形成的示例。
如图5D所示，薄膜晶体管56的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及沟道保护层42和树脂层17的作用是降低对氧化物半导体层26的等离子体损伤。
这个实施例可适当地结合其它实施例中所述的任意结构来实现。
(实施例6)
图6A是薄膜晶体管的截面图的一个示例，其中氧化物半导体层夹于设置在该氧化物半导体层之上和之下的两个栅电极之间。这个实施例描述用于设置在具有绝缘表面的衬底之上的像素部分和驱动器电路的薄膜晶体管的一个示例。
注意，这个实施例与实施例2相同，但不同在于非晶硅膜设置成与氧化物半导体层26接触。因此，在这里省略详细描述，并且与图2A相同的部分由相同参考标号来表示。直到形成氧化物半导体层26的步骤与实施例2中的相同。
在根据实施例2形成氧化物半导体层26之后，在不曝露于空气的情况下形成非晶半导体或者其化合物的膜、通常为非晶硅而作为氧化物半导体层26之上并且与其接触的沟道保护层43，它通过溅射方法来获得。注意，非晶硅膜的化合物指的是通过溅射方法形成、包含例如硼等p型杂质元素的p型非晶硅膜或者通过溅射方法形成、包含例如磷等n型杂质元素的n型非晶硅膜。
为了尽可能地降低对氧化物半导体层26的损伤，膜在低功率条件下或者在衬底温度低于200℃的条件下形成。在这个实施例中，形成包含硼的非晶硅膜，其中衬底温度设置在室温，并且电力设置在1kw。
另外，在形成包含硼的非晶硅膜之前，氧化物半导体层的曝露区域可经过氧基团处理。通过氧基团处理，氧化物半导体层的表面及其附近可改性为氧过剩区域。如果非晶硅膜在通过氧基团处理所形成的氧过剩区域上面形成，则SiOx(X＞0)的薄膜在界面处形成，由此可减小截止电流。
氧基团可在等离子体发生设备中通过使用包含氧的气体或者在臭氧发生设备中产生。通过使薄膜曝露于所产生的氧基团或氧，膜表面可改性。基团处理并不局限于使用氧基团的处理，而是可使用氩和氧基团来执行。使用氩和氧基团的处理是其中加入氩气体和氧气体以生成等离子体、由此对薄膜表面改性的处理。
沟道保护层43可用作层间膜，它可阻挡水分、氢离子、OH-等等。另外，由非晶硅膜形成的沟道保护层43用作挡光层，它阻挡光线入射到氧化物半导体层。
然后，优选地执行200℃至600℃、通常300℃至500℃的热处理。在这里，热处理在炉中以350℃在包含氧的氮气氛中执行1小时。
然后，树脂层17以0.5μm至3μm的范围之内的厚度来形成，以便覆盖沟道保护层43。作为树脂层17的光敏或非光敏有机材料，使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者任意这些材料的叠层。
注意，形成树脂层17之后的步骤与实施例2相同，因而在这里进行简要描述。
然后，第二保护绝缘层18通过PCVD方法或溅射方法在低功率条件下(或者在200℃或以下、优选地从室温到100℃的低衬底温度下)在树脂层17之上形成为50nm至400nm的厚度。备选地，第二保护绝缘层18可使用高密度等离子体设备在低功率条件下形成。
然后，形成导电层。此后，执行光刻步骤，以便在导电层之上形成抗蚀剂掩模，并且通过蚀刻去除不必要的部分，使得形成布线和电极(包括第二栅电极19等的布线)。
通过上述过程，可得到图6A所示的薄膜晶体管57。
图6B与图6A部分地不同。图6B中，除不同部分之外、与图6A相同的部分由相同参考标号来表示。
图6B示出其中第二栅电极19和第二保护绝缘层18按照与图6A不同的顺序来形成的示例。
如图6B所示，薄膜晶体管58的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及沟道保护层43和树脂层17的作用是降低对氧化物半导体层26的等离子体损伤。
图6C与图6A部分地不同。图6C中，除不同部分之外、与图6A相同的部分由相同参考标号来表示。
图6C示出在源区及漏区和源及漏电极层之间的位置关系与图6A不同的一个示例。源区27a(或者漏区27b)设置在源电极层28a(或者漏电极层28b)之下。源电极层28a(或者漏电极层28b)的作用是降低对源区27a(或者漏区27b)的等离子体损伤。
换言之，作为用于降低对源区和漏区27a、27b的等离子体损伤的阻挡层，四个层(源和漏电极层28a和28b、树脂层17、沟道保护层42以及第二栅电极19)在源区和漏区27a、27b之上形成；因此，对源区和漏区27a、27b的等离子体损伤进一步降低。
至于图6C所示的薄膜晶体管59，具有低电阻的氧化物半导体膜在第一栅绝缘层13之上形成并且与其接触，以及在其上形成导电膜。此后，使用与用于选择性地蚀刻导电膜相同的抗蚀剂掩模来蚀刻具有低电阻的氧化物半导体膜。因此，通过蚀刻具有低电阻的氧化物半导体膜形成的源区和漏区27a、27b的顶表面具有与在源区和漏区27a、27b之上形成的源和漏电极层28a、28b的顶表面近似相同的形状。源和漏电极层28a、28b的顶表面和侧表面形成为与氧化物半导体层26接触。
图6D与图6C部分地不同。图6D中，除不同部分之外、与图6C相同的部分由相同参考标号来表示。
图6D示出其中第二栅电极19和第二保护绝缘层18按照与图6C不同的顺序来形成的示例。
如图6D所示，薄膜晶体管60的第二栅电极19在作为第一保护绝缘膜的树脂层17之上形成并与其接触，并且设置在树脂层17与第二保护绝缘层18之间。在第二栅电极19设置在树脂层17与第二保护绝缘层18之间的情况下，第二栅电极19以及沟道保护层43和树脂层17的作用是降低对氧化物半导体层26的等离子体损伤。
这个实施例可适当地结合其它实施例中所述的任意结构来实现。
(实施例7)
在实施例中，以下描述使用两个n沟道薄膜晶体管来形成驱动器电路中的反相器电路的一个示例。图7A中的薄膜晶体管与实施例1的图1A中的薄膜晶体管20相同，因而相同部分由相同参考标号来表示。
用于驱动像素部分的驱动器电路使用反相器电路、电容器、电阻器等形成。当两个n沟道TFT组合形成反相器电路时，存在下列组合：增强型晶体管和耗尽型晶体管的组合(下文中，由这种组合所形成的电路称作EDMOS电路)以及增强型TFT的组合(下文中，由这种组合所形成的电路称作EEMOS电路)。
图7A示出驱动器电路的反相器电路的截面结构。注意，图7A和图7B中的薄膜晶体管20和第二薄膜晶体管431是底栅薄膜晶体管，并且例示一种薄膜晶体管，其中布线隔着源区或漏区设置在氧化物半导体层之上。
图7A中，第一栅电极11和第三栅电极402设置在衬底10之上。第一栅电极11和第三栅电极402可使用例如钼、钛、铬、钽、钨、铝、铜、钕或钪等金属材料或者包含任意这些材料作为主要组分的合金材料来形成为具有单层结构或叠层结构。
此外，在覆盖第一栅电极11和第三栅电极402的第一栅绝缘层13之上，提供氧化物半导体层16和第二氧化物半导体层407。
用作第一端子的电极层(源电极层15a)和用作第二端子的电极层(漏电极层15b)设置在氧化物半导体层16之上。用作第二端子的电极层通过在第一栅绝缘层13中形成的接触孔404直接连接到第三栅电极402。另外，用作第三端子411的电极层设置在第二氧化物半导体层407之上。
薄膜晶体管20包括第一栅电极11以及与第一栅电极11重叠的氧化物半导体层16，其中第一栅绝缘层13在第一栅电极11与氧化物半导体层16之间。用作第一端子的电极层(源电极层15a)是对其施加负电压VDL的电源线(负电源线)。这个电源线可以是具有地电位的电源线(地电位电源线)。注意，在反相器电路中，在一些情况下，用作第一端子的电极层是漏电极层，而用作第二端子的电极层是源电极层，这取决于连接至用作第二端子的电极层(漏电极层15b)的布线的电位。
第二薄膜晶体管431包括第三栅电极402以及与第三栅电极402重叠的第二氧化物半导体层407，其中第一栅绝缘层13在第三栅电极402与第二氧化物半导体层407之间。第三端子411是对其施加正电压VDH的电源线(正电源线)。注意，在反相器电路中，在一些情况下，用作第二端子的电极层是源电极层，而用作第三端子411的电极层是漏电极层，取决于连接到用作第二端子的电极层(漏电极层15b)的布线的电位。
缓冲层408a(又称作源区或漏区)设置在第二氧化物半导体层407与漏电极层15b之间。缓冲层408b(又称作漏区或源区)设置在第二氧化物半导体层407与第三端子411之间。
此外，图7B是驱动器电路的反相器电路。图7B中，沿链线Z1-Z2截取的截面与图7A对应。
在这个实施例中，为了薄膜晶体管20可用作n沟道增强型晶体管，第二栅绝缘层(树脂层17和第二保护绝缘层18的叠层)设置在氧化物半导体层16之上，并且第二栅电极19设置在第二栅绝缘层之上，使得薄膜晶体管20的阈值通过施加到第二栅电极19的电压来控制。
此外，在这个实施例中，第二栅绝缘层(树脂层17和第二保护绝缘层18的叠层)设置在第二氧化物半导体层407之上，并且第四栅电极470设置在第二栅绝缘层之上，使得第二薄膜晶体管431的阈值通过施加到第四栅电极470的电压来控制。
注意，图7A和图7B中示出其中用作第二端子的电极层(漏电极层15b)通过在第一栅绝缘层13中形成的接触孔404直接连接到第三栅电极402的示例而没有特别地限制。用作第二端子的电极层(漏电极层15b)可电连接到第三栅电极402，其中单独提供连接电极。
注意，这个实施例可与实施例1任意组合。
(实施例8)
在这个实施例中，参照框图、电路图、示出信号的电位变化的波形图、顶视图(布局图)等等描述显示装置。
有源矩阵液晶显示装置的框图的一个示例如图8A所示。图8A所示的液晶显示装置在衬底800之上包括：像素部分801，包括各提供有显示元件的多个像素；扫描线驱动器电路802，它控制连接到像素的栅电极的扫描线；以及信号线驱动器电路803，它控制输入到所选像素的视频信号。各像素提供有图8B中的薄膜晶体管(下文中称作TFT)804。TFT804是采用第一控制信号G1和第二控制信号G2控制In端子与Out端子之间的电流的元件。注意，图8B中的TFT804的符号表示采用任意上述实施例1至6中所述的四个端子来控制的TFT，并且以下用于其它附图中。
注意，虽然这里描述其中扫描线驱动器电路802和信号线驱动器电路803在显示装置中形成的一种模式，但是，扫描线驱动器电路802的一部分可安装在例如IC等半导体装置之上。此外，信号线驱动器电路803的一部分可安装在例如IC等半导体装置之上。此外，多个扫描线驱动器电路802可设置在衬底800之上。
图9示出显示装置中的信号输入端子、扫描线、信号线、包括非线性元件的保护电路和像素部分的位置关系。在具有绝缘表面的衬底820之上，扫描线823A和控制线832B与像素部分827中的信号线824相交。像素部分827对应于图8A中的像素部分801。注意，控制线823B可与信号线824平行排列。
像素部分827包括以矩阵排列的多个像素828。像素828包括连接到扫描线823A、控制线823B和信号线824的像素TFT(它可称作TFT)829、存储电容器830和像素电极831。
在这里，像素结构示出一种情况：存储电容器830的一个电极连接到像素TFT829，而存储电容器830的另一个电极连接到电容器线832。像素电极831用作驱动显示元件(例如液晶元件、发光元件或者对比介质(电子墨水))的电极之一。显示元件的另一个电极(又称作对电极)连接到公共端子833。从公共端子，公共电位施加到显示元件的另一个电极。
保护电路835设置在从像素部分827延伸的布线与信号线输入端子822之间。保护电路835还设置在扫描线驱动器电路802与像素部分827之间。在这个实施例中，提供多个保护电路835，使得像素TFT829等在因静电等而引起的浪涌电压施加到扫描线823A、控制线823B、信号线824或者电容器线832时不会被损坏。相应地，保护电路835形成为使得电荷在浪涌电压被施加时释放到公共布线中。
在这个实施例中，示出保护电路835设置在信号线输入端子822附近的一个示例。但是，保护电路835的位置和保护电路835是否存在并不局限于该示例。
上述实施例1至6的任一个中所述的TFT用作图9的像素TFT829提供下列优点。
上述实施例1至6的任一个中所述的TFT的提供允许TFT的阈值电压受到控制和/或允许TFT的导通电流(on current)增加。
TFT的阈值电压控制的具体示例如图18至图20所示。图18示出控制线823B的电位处于浮动状态时的n沟道TFT的漏极电流(Id)-栅极电压(Vg)曲线和迁移率曲线，其中氧化物半导体用于半导体层。图18中的n沟道TFT通过与实施例2相同的过程来制造。n沟道TFT具有沟道长度为20μm并且沟道宽度为20μm的底接触类型结构。图18中的数据通过漏极电压(Vd)为1V(图表中的细线)和10V(图表中的粗线)的测量来获得。图19示出控制线823B的电位为0V时的n沟道TFT的Id-Vg曲线和迁移率曲线，其中氧化物半导体用于半导体层。图19中的n沟道TFT通过与实施例2相同的过程来制造。n沟道TFT具有沟道长度为20μm并且沟道宽度为20μm的底接触类型结构。图19中的数据通过漏极电压(Vd)为1V(图表中的细线)和10(图表中的粗线)的测量来获得。
从图18和图19中清楚地知道，图18中，关于漏极电压的Id-Vg曲线在控制线823B的电位处于浮动状态的条件下在很大程度上偏移，而图19中，关于漏极电压的Id-Vg曲线在控制线823B的电位是0V的固定电位(GND)的条件下较少漂移。
根据图18和图19，我们发现，当控制线823B的电位设置成固定电位时，关于漏极电压的TFT的Id-Vg曲线的偏移量可减小。
图20示出在控制线823B的电位G2设置成固定电位并且固定电位变化的情况下的阈值电压(Vth)和上升电压(偏移值)的特性。如图20所示，通过改变控制线823B的作为固定电位的电位G2，TFT的上升电压和阈值电压可受到控制。注意，虽然在图18至图20中示出实施例2中所述的底接触类型结构的数据，但是该数据不是TFT的结构特定的。在实施例1和3至6的任一个中所述的TFT中，通过改变控制线823B的作为固定电位的电位G2，可控制上升电压和阈值电压。
注意，上升电压(偏移值)定义为在亚阈值特性中的最大斜率的点处的Id-Vg曲线的切线与Id＝1×10-12A的水平线相交处的电压值。
图10A是示意示出施加到像素828的信号的电位变化的波形图。参照图10A来描述像素828的操作。图10A示出连接到一个像素的扫描线823A、控制线823B、信号线824和电容器线832的每个的电位的波形。图10A中，波形G1示意表示扫描线823A的电位变化，波形G2示意表示控制线823B的电位变化，波形D示意表示信号线824的电位变化，以及波形COM示意表示电容器线832的电位变化。那些波形随时间的变化采用表示时间的水平轴和表示电位的垂直轴示出。注意，波形G1的高电源电位表示为V1，而波形G1的低电源电位表示为V2。波形G2的电位表示为Vc。波形D的高电源电位表示为VD1，而波形D的低电源电位表示为VD2。波形COM的电位表示为VCOM。如图中所示，从波形G1变为V1的时间直到波形G1在变为V2之后再次变为V1的时间周期对应于一个帧周期。此外，如图中所示，从波形G1变为V1的时间直到波形G1变为V2的时间周期对应于一个栅极选择周期。
图10A中，在一个帧周期的一个栅极选择周期中，即，在扫描线823A具有V1的时间周期中，像素828中的存储电容器830保持信号线824的从VD1至VD2的范围之内的电位。图10A中，在一个帧周期中的除栅极选择周期之外的周期中，即，在扫描线823A具有V2的时间周期中，像素828中的存储电容器830保持一个栅极选择周期中输入的电位，而与信号线824的从VD1至VD2的范围之内的电位无关。注意，示意表示控制线823B的电位变化的波形G2优选地保持在其中823B没有引起由扫描线823A控制导通或截止的像素TFT829的误动作的范围之内的固定电位。通过将控制线823B的电位Vc设置在VD2或更低，优选地在从V2至VD2的范围之内，可防止由扫描线823A控制导通或截止的像素TFT829的误动作。
图10B是示意示出在信号线824的电位在某个时间周期具有VD1的情况下的电位变化的波形图的另一个示例。图10B与图10A的不同之处在于，具体示出表示信号线824的电位变化的波形D，并且示出表示由像素828中的存储电容器830所保持的电位的变化的波形Cpix。图10B中，在波形G1变为V1之前，波形D从VD2变为VD1，然后波形G1变为V1，并且像素828中的存储电容器830的电位、即波形Cpix的电位上升。另外，图10B中，在波形G1变为V1之前，波形D从VD1变为VD2，然后波形G1变为V1，并且像素828中的存储电容器830的电位、即波形Cpix的电位下降。如果在波形G1变为V1之前，波形D从VD2变为VD1或者从VD1变为VD2，则可降低因信号延迟等而引起的误动作。注意，图10B中，虽然存在波形D和波形Cpix处于相同电位的周期，但是为了清楚起见而将它们单独示出。
如图10A和图10B所示，通过提供控制线823B，像素TFT829的阈值电压可受到控制，同时获得实施例1至6的任一个中所述的TFT的相似效果。具体来说，通过将控制线823B的波形G2的电位设置在固定电位，可获得具有稳定阈值电压的TFT，这是优选的。
注意，图10A和图10B中示意示出提供给像素828的信号的电位变化的波形图只是示例，并且可与另一种驱动方法组合。例如，可采用诸如反相驱动等驱动方法，其中施加到像素电极的电压的极性每隔一定周期按照公共电极的公共电位来反相。通过反相驱动，可抑制例如图像的闪烁等不均匀显示以及例如液晶材料等显示元件的降级。注意，作为反相驱动的一个示例，可给出源极线反相驱动、栅极线反相驱动、点反相驱动等以及帧反相驱动。注意，作为显示方法，可采用渐进式方法、隔行扫描方法等。此外，一个像素可包括多个子像素。
图11是图9中的像素828的布局图的一个示例。图11示出一个示例，其中薄膜晶体管的结构是实施例1中所述的沟道蚀刻类型。图11中，沿链线A-B截取的截面与图1C的截面图对应。注意，图11的像素的布局图示出所谓的带状排列的一个示例，其中三种颜色RGB(R为红色，G为绿色，以及B为蓝色)的像素沿扫描线823A排列。至于像素828的排列，Δ或拜耳排列可备选地使用。注意，无需局限于RGB三种颜色，可使用三种以上颜色。例如，可使用RGBW(W为白色)或者具有黄色、青色或品红中的一种或多种颜色的RGB。注意，像素中的显示区域的面积在RGB的色彩元素之间可以是不同的。
图11示出一种像素电路，包括：第一导电层1101，它用作充当扫描线823A的布线和电容器线832的一个电极；氧化物半导体层1102，它形成TFT829的沟道区；第二导电层1103，它用作充当信号线824的布线和电容器线832的另一个电极；像素电极层1104，它用作像素电极831；第三导电层1105，它用作充当控制线823B的布线；以及开口1106(称作接触孔)，用于第二导电层1103与像素电极831之间的连接。虽然图11示出其中与第一导电层1101平行的第三导电层1105在氧化物半导体层1102之上延伸的结构，但是可采用图12中第三导电层1105设置成与第一导电层1101和氧化物半导体层1102重叠的结构。当第三导电层1105由挡光导电材料形成时，第三导电层1105作为图12的结构中的挡光膜可以比图11的布局图中更为有效。
注意，图11和图12的布局图的一部分可经过修改，并且TFT的源区或漏区可具有U形或C形形状。另外，用作第一栅电极的第一导电层1101沿沟道长度方向的宽度大于氧化物半导体层1102的宽度。另外，用作第二栅电极的第三导电层1105沿沟道长度方向的宽度小于第一导电层1101的宽度和氧化物半导体层1102的宽度。
图13示出一个示例，其中像素TFT与扫描线之间的连接与图9中不同。在图13的示例中，作为扫描线的第一栅电极11以及作为控制线的第二栅电极19具有相同电位，它们设置成将实施例1至6的任一个中所述的TFT的氧化物半导体层夹在中间。注意，图13中与图9相同的部分不作重复说明。
图13示出显示装置中的信号输入端子、扫描线、信号线、包括非线性元件的保护电路和像素部分的位置关系。图13与图9的不同之处在于，没有提供控制线823B，但是提供与图9的扫描线823A对应的扫描线823。如图13所示，通过采用扫描线823控制像素TFT，可省略控制线，这可减少布线和信号线输入端子822的数量。
图14是示意示出提供给图13的像素828的信号的电位变化的波形图。参照图14来描述图13中的像素828的操作。图14示出连接到一个像素的扫描线823、信号线824和电容器线832的每个的电位的波形。注意，图14中，为了阐明与图10A的差别，扫描线823的电位分别示为第一栅电极的电位和第二栅电极的电位，它们设置成将TFT的氧化物半导体层夹在中间。图14中，波形G1示意表示第一栅电极的电位变化，波形G2示意表示第二栅电极的电位变化，波形D示意表示信号线824的电位变化，以及波形COM示意表示电容器线832的电位变化。那些波形随时间的变化采用表示时间的水平轴和表示电位的垂直轴示出。注意，波形G1和波形G2的高电源电位表示为V1，而波形G1和波形G2的低电源电位表示为V2。波形D的高电源电位表示为VD1，而波形D的低电源电位表示为VD2。波形COM的电位表示为VCOM。如图中所示，从波形G1变为V1的时间、直到波形G1在变为V2之后再次变为V1的时间周期对应于一个帧周期。此外，如图中所示，从波形G1变为V1的时间、直到波形G1变为V2的时间周期对应于一个栅极选择周期。
图14中，在一个帧周期中的一个栅极选择周期中，即，在波形G1和G2具有V1的时间周期中，像素828中的存储电容器830保持信号线824的从VD1至VD2的范围之内的电位。图14中，在一个帧周期中除栅极选择周期之外的周期中，即，在波形G1和G2具有V2的时间周期中，像素828中的存储电容器830保持一个栅极选择周期中输入的电位，而与信号线824的从VD1至VD2的范围之内的电位无关。注意，图14中，虽然波形G1和波形G2处于相同电位的周期，但是为了清楚起见而将它们单独示出。
通过以图14所示波形G1和波形G2处于相同电位的方式来驱动器TFT829，可增加成为像素TFT829中的沟道的面积。因此，流经像素TFT829的电流量增加，由此可实现显示元件的高响应速度。作为以波形G1和波形G2处于相同电位的方式来驱动像素TFT829的结构，可给出提供有图15所示的第一扫描线驱动器电路802A和第二扫描线驱动器电路802B的结构。在图15的显示装置中，TFT由第一扫描线驱动器电路802A和第二扫描线驱动器电路802B来控制，它们分别通过第一扫描线823C和第二扫描线823D向TFT提供第一扫描信号和第二扫描信号号。
注意，图14中示意示出电位变化的波形图是与图10A和图10B的波形图相似的一个示例，并且可与另一种驱动方法组合。例如，可采用诸如反相驱动等驱动方法，其中施加到像素电极的电压的极性每隔一定周期按照公共电极的公共电位来反相。通过反相驱动，可抑制例如图像的闪烁等不均匀显示以及例如液晶材料等显示元件的降级。注意，作为反相驱动的一个示例，可给出源极线反相驱动、栅极线反相驱动、点反相驱动等以及帧反相驱动。注意，作为显示方法，可采用渐进式方法、隔行扫描方法等。此外，一个像素可包括多个子像素。
图16是图13中的像素828的布局图的一个示例。注意，图16的像素的布局图示出所谓的带状排列的一个示例，其中三种颜色RGB(R为红色，G为绿色，以及B为蓝色)的像素沿扫描线823A排列。至于像素828的排列，Δ或拜耳排列可备选地使用。注意，无需局限于RGB三种颜色，可使用三种以上颜色。例如，可使用RGBW(W为白色)或者具有黄色、青色或品红中的一种或多种颜色的RGB。注意，像素中的显示区域的面积在RGB的色彩元素之间可以是不同的。
图16示出一种像素电路，包括：第一导电层1101，它用作充当扫描线823的布线和电容器线832的一个电极；氧化物半导体层1102，它形成TFT829的沟道区；第二导电层1103，它用作充当信号线824的布线和电容器线832的另一个电极；像素电极层1104，它用作像素电极831；第三导电层1105，它连接到第一导电层1101；以及开口1106(称作接触孔)，用于第二导电层1103与像素电极831之间或者第一导电层1101与第三导电层1105之间的连接。虽然图16示出其中第三导电层1105设置在各TFT829的氧化物半导体层1102之上的结构，但是可采用图17中第三导电层1105设置成与第一导电层1101和氧化物半导体层1102重叠的结构。当第三导电层1105由挡光导电材料形成时，第三导电层1105作为图17的结构中的挡光膜可以比图16的布局图中更为有效。
注意，图16和图17的布局图的一部分可经过修改，并且TFT的源区或漏区可具有U形或C形形状。另外，图17中，用作第一栅电极的第一导电层1101沿沟道长度方向的宽度大于氧化物半导体层1102的宽度。另外，用作第二栅电极的第三导电层1105沿沟道长度方向的宽度大于第一导电层1101的宽度，并且大于氧化物半导体层1102的宽度。
如到现在为止所述，通过采用上述实施例1至6的任一个中所述的TFT结构，阈值电压可受到控制，同时可获得上述实施例中所述的效果。
注意，这个实施例中关于各附图的描述可适当地与另一个实施例中的描述任意组合或者用其替代。
(实施例9)
在这个实施例中，将发光显示装置的一个示例描述为包括上述实施例1至6的任一个中所述的晶体管的显示装置。作为显示装置的显示元件，在这里描述利用电致发光的发光元件。利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。前一种称作有机EL元件，而后一种称作无机EL元件。
在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极分别注入包含发光有机化合物的层，并且电流流动。然后，那些截流子(即电子和空穴)重新组合，因而激发发光有机化合物。当发光有机化合物从激发状态返回到基态时，发出光线。由于这种机制，这个发光元件称作电流激发发光元件。
无机EL元件按照其元件结构分为分散类型无机EL元件和薄膜类型无机EL元件。分散类型无机EL元件具有发光层，其中发光材料的微粒在粘合剂中分散，并且其发光机制是利用施主能级和受主能级的施主-受主复合类型发光。薄膜类型无机EL元件具有一种结构，其中，发光层夹在介电层之间(介电层又夹在电极之间)，并且其发光机制是利用金属离子的内壳层电子跃迁的定域类型(localized type)发光。注意，在这里使用有机EL元件作为发光元件来进行描述。
图21示出包括上述实施例1至6的任一个中所述的晶体管的发光显示装置的像素的一个示例。
描述发光显示装置中的像素的结构和操作。在这个示例中，一个像素包括两个n沟道晶体管，在其每个中，氧化物半导体层(通常为In-Ga-Zn-O基非单晶膜)用于沟道形成区。
像素6400包括开关晶体管6401(又称作第一晶体管)、驱动器晶体管6402(又称作第二晶体管)、发光元件6404和电容器6403。开关晶体管6401具有连接到扫描线6406A的第一栅电极、连接到控制线6406B的第二栅电极、连接到信号线6405的第一电极(源电极层和漏电极层其中之一)以及连接到驱动器晶体管6402的栅极的第二电极(源电极层和漏电极层中的另一个)。驱动器晶体管6402具有通过电容器6403连接到电源线6407的第一栅电极、连接到控制线6406B的第二栅电极、连接到电源线6407的第一电极以及连接到发光元件6404的第一电极(像素电极)的第二电极。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接到设置在相同衬底之上的公共电位线，并且连接部分可用作公共连接部分。
注意，发光元件6404的第二电极(公共电极6408)设置成低电源电位。低电源电位是当设置到电源线6407的高电源电位为基准时小于高电源电位的电位。作为低电源电位，例如可采用GND、0V等。高电源电位与低电源电位之间的电位差施加到发光元件6404，以便使电流流经发光元件6404，使得发光元件6404发光。因此，每个电位设置成使得高电源电位与低电源电位之间的电位差等于或大于发光元件6404的正向阈值电压。
注意，驱动器晶体管6402的栅电容可用作电容器6403的替代，使得可省略电容器6403。驱动器晶体管6402的栅电容可在沟道区与栅电极之间形成。
在执行模拟灰度级驱动的情况下，等于或高于发光元件6404的正向电压与驱动器晶体管6402的阈值电压之和的电压施加到驱动器晶体管6402的栅极。发光元件6404的正向电压指明获得预期亮度的电压，并且至少包括正向阈值电压。通过输入视频信号以允许驱动器晶体管6402工作在饱和区域，电流可流经发光元件6404。为了允许驱动器晶体管6402工作在饱和区域，电源线6407的电位设置成高于驱动器晶体管6402的栅电位。当使用模拟视频信号时，电流可按照视频信号流经发光元件6404，并且可以执行模拟灰度级驱动。
如图21所示，通过提供控制线6406B，开关晶体管6401和驱动器晶体管6402的阈值电压可如同实施例1至6的任一个所述的TFT中那样来控制。具体来说，在驱动器晶体管6402中，输入视频信号，使得驱动器晶体管6402工作在饱和区域。因此，通过由控制线6406B的电位来控制阈值电压，输入视频信号与发光元件的亮度之间因阈值电压偏移而引起的偏差可减小。因此，可提高显示装置的显示质量。
注意，开关晶体管6401用作开关，并且不是一直要求第二栅极的电位由控制线6406B来控制。
注意，像素结构并不局限于图21所示。例如，开关、电阻器、电容器、晶体管、逻辑电路等可添加到图21所示的像素中。
在数字灰度级驱动代替模拟灰度级驱动的情况下，将视频信号输入到驱动器晶体管6402的栅极，使得驱动器晶体管6402完全导通或者完全截止。也就是说，驱动器晶体管6402工作在线性区域。由于驱动器晶体管6402工作在线性区域，所以比电源线6407的电压更高的电压施加到驱动器晶体管6402的栅极。注意，等于或高于电源线的电压与驱动器晶体管6402的Vth之和的电压施加到信号线6405。在这种情况中，可采用与图21相同的结构。
接下来参照图22A至图22C描述发光元件的结构。在这里以n沟道驱动器TFT为例来描述像素的截面结构。用作用于图22A至图22C所示的半导体装置的驱动器TFT的TFT7001、7011和7021可通过与用于形成实施例1中所述的薄膜晶体管20的方法相似的方法来形成。TFT7001、7011和7021各包括沟道形成区的氧化物半导体层。
为了取出从发光元件所发出的光线，阳极和阴极中的至少一个应当是透明的。有在与薄膜晶体管相同的衬底之上形成的发光元件的以下结构：顶部发光结构，其中光线通过与衬底相对的表面来取出；底部发光结构，其中光线通过衬底表面来取出；以及双发光结构，其中光线通过与衬底相对的表面和衬底表面来取出。像素结构可适用于具有任意这些发光结构的发光元件。
参照图22A来描述具有顶部发光结构的发光元件。
图22A是像素的截面图，其中通过实施例1中所述的制造薄膜晶体管的方法所形成的TFT7001作为像素中的驱动器TFT来提供，并且从电连接到TFT7001的发光元件7002所发出的光线通过阳极7005出来。TFT7001覆盖有树脂层7017，其上设置由氮化硅膜所形成的第二保护绝缘层7018。In-Zn-O基氧化物半导体用于TFT7001中的氧化物半导体层。图22A中，发光元件7002的阴极7003电连接到用作驱动器TFT的TFT7001，并且发光层7004和阳极7005按照这个顺序堆叠在阴极7003之上。阴极7003可使用具有低功函数并且其导电膜反射光线的导电材料的任一种来形成。例如，优选地使用Ga、Al、MgAg、AlLi等等。
图22A中，由与阴极7003相同的材料形成的第二栅电极7009与氧化物半导体层重叠，以便遮蔽氧化物半导体层免受光线影响。另外，第二栅电极7009控制TFT7001的阈值。通过由相同材料形成阴极7003和第二栅电极7009，步骤的数量可减少。
另外，提供由绝缘材料所形成的分隔物(partition)7006，以便防止第二栅电极7009和阴极7003的短路。发光层7004设置成以便与分隔物7006的一部分和阴极7003的曝露部分重叠。
发光层7004可使用单层或者多层的叠层来形成。当发光层7004使用多层来形成时，通过在阴极7003之上按此顺序堆叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层来形成发光层7004。不需要形成所有这些层。使用由例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌或者添加了氧化硅的氧化铟锡等透光导电材料所形成的透光导电膜来形成阳极7005。
发光元件7002对应于其中阴极7003和阳极7005将发光层7004夹在中间的区域。在图22A所示的像素中，光线从发光元件7002发出，并且通过阳极7005出来，如箭头所示。
接下来参照图22B描述具有底部发光结构的发光元件。图22B是像素的截面图，其中通过实施例1中所述的制造薄膜晶体管的方法所形成的TFT作为像素中的驱动器TFT来提供，并且从电连接到驱动器TFT7011的发光元件7012所发出的光线通过阴极7013出来。TFT7011覆盖有树脂层7017，其上设置了由氮化硅膜所形成的第二保护绝缘层7018。In-Ga-Zn-O基氧化物半导体用于TFT7011中的氧化物半导体层。图22B中，发光元件7012的阴极7013在电连接至驱动器TFT7011、具有透光性质的导电膜7010之上形成，并且发光层7014和阳极7015按照这个顺序堆叠在阴极7013之上。注意，当阳极7015具有透光性质时，用于反射或阻挡光线的阻挡膜7016可形成以覆盖阳极7015。对于阴极7013，可如图22A的情况中那样使用具有低功函数的导电材料的任一种。注意，阴极7013形成为具有阴极7013借此透射光线的厚度(优选地大约从5nm至30nm)。例如，厚度为20nm的铝膜可用作阴极7013。如图22A的情况中那样，发光层7014可由单层或者多层的叠层来形成。阳极7015无需透射光线，而是如图22A的情况中那样可使用透光导电材料来形成。对于阻挡膜7016，可使用反射光线的金属等；但是并不局限于金属膜。例如，可使用对其添加了黑色色素的树脂等。
图22B中，由与具有透光性质的导电膜7010相同的透光导电材料形成的第二栅电极7019与氧化物半导体层重叠。在这个实施例中，包含SiOx的氧化铟锡用作第二栅电极7019的材料。另外，第二栅电极7019控制TFT7011的阈值。通过由相同材料形成具有透光性质的导电膜7010和第二栅电极7019，步骤的数量可减少。此外，由设置在第二栅电极7019之上的阻挡膜7016来遮蔽TFT7011中的氧化物半导体层免受光线影响。
发光元件7012对应于其中阴极7013和阳极7015将发光层7014夹在中间的区域。在图22B所示的像素中，光线从发光元件7002发出，并且通过阴极7013出来，如箭头所示。
接下来参照图22C描述具有双发光结构的发光元件。图22C是像素的截面图，其中通过实施例1中所述的制造薄膜晶体管的方法所形成的TFT7021作为像素中的驱动器TFT来提供，并且从电连接到TFT7021的发光元件7022所发出的光线通过阳极7025和阴极7023出来。TFT7021覆盖有树脂层7017，其上设置了由氮化硅膜所形成的第二保护绝缘层。Zn-O基氧化物半导体用于TFT7021中的氧化物半导体层。
另外，发光元件7022的阴极7023在经由连接电极7028电连接到TFT7021、具有透光性质的导电膜7027之上形成。发光层7024和阳极7025按照这个顺序堆叠在阴极7023之上。对于阴极7023，可如图22A的情况中那样使用具有低功函数的导电材料的任一种。注意，阴极7023形成以具有阴极7023借此透射光线的厚度。例如，厚度为20nm的Al膜可用作阴极7023。如图22A的情况中那样，发光层7024可由单层或者多层的叠层来形成。阳极7025可如图22A的情况中那样使用透光导电材料来形成。
发光元件7022对应于其中阴极7023和阳极7025将发光层7024夹在中间的区域。在图22C所示的像素中，光线从发光元件7022发出，并且通过阳极7025和阴极7023出来，如箭头所示。
图22C中，第二栅电极7029与氧化物半导体层重叠。作为第二栅电极7029的材料，使用透光导电材料(例如钛、氮化钛、氮化铝或者钨)。在这个实施例中，钛膜用作第二栅电极7029的材料。另外，第二栅电极7029控制TFT7021的阈值。由第二栅电极7029来遮蔽TFT7021中的氧化物半导体层免受光线影响。与用于第二栅电极7029相同的Ti膜用于电连接到TFT7021的连接电极7028。
虽然有机EL元件在这里描述为发光元件，但是无机EL元件备选地可作为发光元件来提供。
注意，这个实施例描述其中控制发光元件的驱动的薄膜晶体管(驱动器TFT)电连接到发光元件的一个示例，但是可采用其中电流控制TFT连接在驱动器TFT与发光元件之间的结构。
接下来，将参照图23A和图23B描述作半导体装置的一种模式的发光显示面板(又称作发光面板)的外观和截面。图23A是其中在第一衬底之上的薄膜晶体管和发光元件采用密封剂密封在第一衬底与第二衬底之间的面板的顶视图。图23B是沿图23A的H-I的截面图。
密封剂4505设置成以便围绕设置在第一衬底4500之上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。另外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b之上。相应地，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4500b采用填充物4507通过第一衬底4500、密封剂4505和第二衬底4506密封在一起。这样，优选的是，发光显示面板可采用保护膜(例如贴合膜或紫外线固化树脂膜)或者具有高气密性和极小脱气性的覆盖材料来封装(密封)，以便不会曝露于外部空气。
在第一衬底4500之上形成的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管。像素部分4502中包含的薄膜晶体管4510和信号线驱动器电路4503a中包含的薄膜晶体管4509在图23B中作为示例示出。
薄膜晶体管4509和4510包括Zn-O基氧化物半导体。在这个实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。薄膜晶体管4509和4510覆盖有与氧化物半导体层接触的树脂层4508，并且覆盖有在树脂层4508之上的第二保护绝缘层4514。由氮化硅膜所形成的第二保护绝缘层4514形成为覆盖树脂层的顶和侧表面，并且与第一栅绝缘层4501接触，用于像素部分外部的密封。用作第二栅电极的导电层4522设置在薄膜晶体管4509之上。另外，用作第二栅电极的导电层4521设置在薄膜晶体管4510之上。导电层4521和导电层4522不仅控制薄膜晶体管的阈值，而且还用作氧化物半导体层的保护层。
导电层4522的宽度大于薄膜晶体管4509的栅电极的宽度，并且栅极电压可从第二栅电极施加到整个氧化物半导体层。在挡光导电膜用作导电层4522的情况下，可遮蔽薄膜晶体管4509的氧化物半导体层免受光线影响。在具有挡光性质的导电层4522用作第二栅电极的情况下，可防止因氧化物半导体的光敏性而引起的薄膜晶体管的电特性的变化，并且因而可使电特性稳定。
此外，导电层4521的宽度与导电层4522的宽度不同，并且小于薄膜晶体管4510的栅电极的宽度。通过使导电层4521的宽度小于薄膜晶体管4510的栅电极的宽度，导电层4521与源电极层或漏电极层重叠的面积减小，由此寄生电容可减小。导电层4521的宽度小于薄膜晶体管4510的氧化物半导体层的宽度；因此，仅遮蔽氧化物半导体层的一部分免受光线影响，但是第二电极层4513设置在导电层4521之上，以便遮蔽氧化物半导体层的整个部分免受光线影响。
此外，参考标号4511表示发光元件。作为发光元件4511中包含的像素电极的第一电极层4517电连接到薄膜晶体管4510的源或漏电极层。注意，虽然在这个实施例中，发光元件4511具有第一电极层4517、电致发光层4512和第二电极层4513的堆叠结构，但是发光元件4511的结构并不局限于此。发光元件4511的结构可根据从发光元件4511取出光线的方向等适当地改变。
分隔物4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，分隔物4520使用光敏材料来形成，以便在第一电极层4517上具有开口，使得开口的侧壁形成为具有连续曲率的斜面。
电致发光层4512可使用单层或者多层的叠层来形成。
为了防止氧、氢、水分、二氧化碳等进入发光元件4511，保护膜可在第二电极层4513和分隔物4520之上形成。作为保护膜，可形成氮化硅膜、氮化氧化硅膜、DLC膜等等。
另外，各种信号和电位从FPC4518a和4518b提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或者像素部分4502。
在这个实施例中，连接端子电极4515使用与发光元件4511中包含的第一电极层4517相同的导电膜来形成。端子电极4516使用与薄膜晶体管4509和4510中包含的源和漏电极层相同的导电膜来形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a中包含的端子。
位于从发光元件4511取出光线的方向的第二衬底需要具有透光性质。在那种情况下，可使用例如玻璃板、塑料板、聚酯膜或丙烯酸膜等透光材料。
作为填充物4507，可使用紫外线固化树脂或热固树脂以及例如氮或氩等惰性气体。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、聚乙烯醇缩丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。在这个实施例中，氮用于填充物。
另外，在需要时，例如起偏振板、圆偏振板(包括椭圆偏振板)、延迟板(四分之一波片或半波片)和滤色器等光学膜可适当地设置在发光元件的发光表面上。此外，起偏振板或圆偏振板可提供有抗反射膜。例如，可执行防眩光处理，通过它，反射光经由表面的凹陷和凸出而被扩散，以便降低眩光。
作为信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b，可安装通过使用单晶半导体膜或多晶半导体膜在单独制备的衬底之上形成的驱动器电路。另外，只有信号线驱动器电路或其部分或者仅扫描线驱动器电路或其部分可单独形成然后再安装。这个实施例并不局限于图23A和图23B所示的结构。
通过上述步骤，可制造作为半导体装置的极可靠发光装置(显示面板)。
这个实施例可适当地结合其它实施例中所述的任意结构来实现。
(实施例10)
可制造包括实施例1至6的任一个中描述的氧化物半导体层的薄膜晶体管，并且可以不仅在驱动器电路中而且还在像素部分中使用薄膜晶体管来制造具有显示功能的液晶显示装置。此外，使用薄膜晶体管的驱动器电路的部分或全部在与像素部分相同的衬底之上形成，由此可获得面板上***。
液晶显示装置包括作为显示元件的液晶元件(又称作液晶显示元件)。
另外，液晶显示装置包括其中显示元件被密封的面板以及其中包括控制器的IC等安装到面板上的模块。液晶显示装置还包括在液晶显示装置的制造过程中完成显示元件之前的元件衬底的一种模式，并且该元件衬底提供有向多个像素的每个中的显示元件提供电流的部件。具体来说，元件衬底可处于仅形成显示元件的像素电极之后的状态、形成将要作为像素电极的导电膜之后但在将导电膜蚀刻成像素电极之前的状态或者任何其它状态。
本说明书中的液晶显示装置指的是图像显示装置、显示装置或者光源(包括照明装置)。此外，液晶显示装置在其范畴中还包括任意以下模块：例如柔性印刷电路(FPC)、带式自动接合(TAB)带或者带载封装(TCP)等连接器与其附连的模块；具有TAB带或TCP的模块，在其端部设置了印刷线路板；以及其中集成电路(IC)通过玻璃上芯片(COG)方法直接安装到显示元件上的模块。
将参照图24A1、图24A2和图24B来描述作为液晶显示装置的一个实施例的液晶显示面板的外观和截面。图24A1和图24A2是其中液晶元件4013在第一衬底4001与第二衬底4006之间采用密封剂4005进行密封的面板的顶视图。图24B是沿图24A1和图24A2的M-N截取的截面图。
密封剂4005设置成以便围绕设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004。第二衬底4006设置在像素部分4002和扫描线驱动器电路4004之上。因此，像素部分4002和扫描线驱动器电路4004以及液晶层4008在第一衬底4001与第二衬底4006之间采用密封剂4005进行密封。在这个实施例中，没有特别限制地，蓝相液晶材料用于液晶层4008。呈现蓝相的液晶材料从没有施加电压的状态到施加电压的状态具有1毫秒或以下的短响应时间，由此短时间响应是可能的。蓝相液晶材料包括液晶和手性试剂。手性试剂用于将液晶排列成螺旋结构，以及使液晶呈现蓝相。例如，以5wt％或以上将手性试剂混合到其中的液晶材料可用于液晶层。作为液晶，可使用热致液晶、低分子液晶、高分子液晶、铁电液晶、反铁电液晶等等。
图24A1中，使用在衬底之上单独制备的单晶半导体膜或多晶半导体膜形成的信号线驱动器电路4003安装在第一衬底4001之上与密封剂4005所围绕的区域不同的区域中。相比之下，图24A2示出其中信号线驱动器电路的一部分在第一衬底4001之上形成的一个示例。图24A2中，信号线驱动器电路4003b在第一衬底4001之上形成，并且使用在衬底之上单独制备的单晶半导体膜或多晶半导体膜形成的信号线驱动器电路4003a安装在第一衬底4001之上。
注意，对于单独形成的驱动器电路的连接方法没有特别限制，并且可使用COG方法、导线接合方法、TAB方法等。图24A1示出其中信号线驱动器电路4003通过COG方法来安装的一个示例，而图24A2示出其中信号线驱动器电路4003通过TAB方法来安装的一个示例。
设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004的每个包括多个薄膜晶体管。图24B示出像素部分4002中包含的薄膜晶体管4010和扫描线驱动器电路4004中包含的薄膜晶体管4011。树脂层4021设置在薄膜晶体管4010和4011之上。作为薄膜晶体管4010和4011，可采用在实施例1至6的任一个中描述的薄膜晶体管。在这个实施例中，薄膜晶体管4010和4011是各包括氧化物半导体用于沟道形成区的n沟道薄膜晶体管。
薄膜晶体管4010和4011覆盖有作为第一保护绝缘层的树脂层4021以及第二保护绝缘层4022。作为第一保护绝缘层的树脂层4021设置在薄膜晶体管4010和4011的氧化物半导体层以及第一栅绝缘层4020之上并且与其接触。
可用作平坦化绝缘膜的树脂层4021可由例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂等具有耐热性的有机材料来形成。作为这类有机材料的备选，有可能使用低介电常数材料(低k材料)、硅氧烷基树酯、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。注意，可通过堆叠由任意这些材料所形成的多个绝缘膜，来形成平坦化绝缘膜。
用于形成堆叠绝缘膜的方法并不局限于特定方法，而是可根据材料来使用下列方法：溅射方法、SOG方法、旋涂、浸涂、喷涂、微滴排放方法(例如喷墨方法、丝网印刷或胶印)、涂胶刀、辊涂机、幕涂机、刮刀式涂层机等。
注意，提供第二保护绝缘层4022，以便防止空气中漂浮的例如有机物质、金属物质或水分等杂质进入，并且优选地是致密膜。保护膜可通过PCVD方法或溅射方法使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮化氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或者氮化氧化铝膜的单层或叠层来形成。
树脂层4021是透光树脂层，并且在这个实施例中使用光敏聚酰亚胺树脂。此外，第二保护绝缘层4022是通过PCVD方法在低功率条件下所得到的氮化硅膜。此外，作为氮化硅膜的基底绝缘层4007以及第二保护绝缘层4022在像素部分外部相互接触，以便包围树脂层4021。因此，通过采用氮化硅膜来封装薄膜晶体管4010和4011，薄膜晶体管4010和4011的可靠性得到提高。
此外，第二栅电极4028在第二保护绝缘层4022之上形成，并且处于与薄膜晶体管4011的氧化物半导体层重叠的位置。第二栅电极4029在第二保护绝缘层4022之上形成，并且处于与薄膜晶体管4010的氧化物半导体层重叠的位置。
另外，像素电极层4030和公共电极层4031在第一衬底4001之上形成。像素电极层4030电连接到薄膜晶体管4010。第二栅电极4028和4029可具有与公共电极层4031相同的电位。第二栅电极4028和4029可在与公共电极层4031相同的步骤中形成。此外，如果第二栅电极4028和4029使用挡光导电膜来形成，则它们还可用作遮蔽薄膜晶体管4011和4010的氧化物半导体层免受光线影响的挡光层。
备选地，第二栅电极4028和4029可具有与公共电极层4031不同的电位。在这种情况下，提供电连接到第二栅电极4028和4029的控制线，并且薄膜晶体管4011和4010的阈值电压采用控制线的电位来控制。
液晶元件4013包括像素电极层4030、公共电极层4031和液晶层4008。在这个实施例中，使用一种方法，其中灰度级通过生成电场来控制，该电场与衬底基本上平行(即，在横向)，以便在与衬底平行的平面中移动液晶分子。在这种方法中，可使用共面转换(IPS)模式或者边缘场转换(FFS)模式中使用的电极结构。注意，起偏振板4032和4033分别设置在第一衬底4001和第二衬底4006的外侧。
作为第一衬底4001和第二衬底4006，可使用具有透光性质的玻璃、塑料等等。作为塑料，可使用玻璃纤维增强塑料(FRP)板、聚氟乙烯膜、聚酯膜或丙烯酸树脂膜。备选地，可使用具有其中铝箔夹在PVF膜或聚酯膜中间的薄片。
参考标号4035表示通过选择性地蚀刻绝缘膜所得到的柱状隔离件，并且提供用于控制液晶层4008的厚度(池间隙)。注意，可使用球形隔离件。柱状隔离件4035定位成与第二栅电极4029重叠。
图24A1、图24A2和图24B示出液晶显示装置的示例，其中起偏振板设置在衬底的外侧(观看侧)；但是，起偏振板可设置在衬底的内侧。可根据起偏振板的材料和制造过程的条件适当地确定起偏振板的位置。此外，可提供用作黑矩阵的挡光层。
在图24A1、图24A2和图24B中，挡光层4034设置在第二衬底4006上面，以便与薄膜晶体管4010和4011重叠。通过提供挡光层4034，可实现薄膜晶体管的对比度和稳定性方面的进一步提高。
当提供挡光层4034时，薄膜晶体管的半导体层上的入射光的强度可被衰减。相应地，可防止薄膜晶体管的电特性因氧化物半导体的光敏性而变化，并且可使其稳定。
可由例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌或添加了氧化硅的氧化铟锡等透光导电材料来形成像素电极层4030、公共电极层4031、第二栅电极4028和4029。
包含导电高分子(又称作导电聚合物)的导电成分也可用于像素电极层4030、公共电极层4031和第二栅电极4028和4029。
各种信号和电位从FPC4018提供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004和像素部分4002。
此外，由于薄膜晶体管易于被静电等损坏，所以用于保护驱动器电路的保护电路优选地设置在栅极线或源极线的相同衬底之上。保护电路优选地使用其中使用氧化物半导体的非线性元件来形成。
在图24A1、图24A2和图24B中，连接端子电极4015使用与像素电极层4030相同的导电膜来形成，并且端子电极4016使用与薄膜晶体管4010和4011的源和漏电极层相同的导电膜来形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018中包含的端子。
图24A1、图24A2和图24B非限制性地示出其中信号线驱动器电路4003单独形成并且安装到第一衬底4001上的示例。扫描线驱动器电路可单独形成然后再安装，或者只有信号线驱动器电路的一部分或者扫描线驱动器电路的一部分可单独形成然后再安装。
图25示出液晶显示装置的截面结构的一个示例，其中，采用密封剂2602将元件衬底2600和对衬底2601相互贴合，并且包括TFT等的元件层2603和液晶层2604设置在衬底之间。
在执行彩色显示的情况下，发出多种颜色的光线的发光二极管排列在背光部分。在RGB模式的情况下，红色发光二极管2910R、绿色发光二极管2910G和蓝色发光二极管2910B设置在液晶显示装置的显示区域被分割成的区域的每个中。
起偏振板2606设置在对衬底2601的外侧，并且起偏振板2607和光学片2613设置在元件衬底2600的外侧。光源使用红色发光二极管2910R、绿色发光二极管2910G、蓝色发光二极管2910B和反射板2611来形成。为电路衬底2612所提供的LED控制电路2912经由柔性线路板2609连接到元件衬底2600的线路电路部分2608，并且还包括例如控制电路或电源电路等外部电路。
这个实施例描述一种场序液晶显示装置，其中没有特别限制地通过这个LED控制电路2912使这些LED独立地发光。还有可能使用冷阴极荧光灯或白色LED作为背光的光源，以及提供滤色器。
此外，没有特别限制地，这个实施例采用共面转换(IPS)模式中使用的电极结构。可使用扭转向列(TN)模式、多区域垂直排列(MVA)模式、构型垂直排列(PVA))模式、轴向对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等等。
这个实施例可适当地结合其它实施例中所述的任意结构来实现。
(实施例11)
在这个实施例中，电子纸的一个示例描述为包括多个薄膜晶体管(包含氧化物半导体层)的半导体装置。
图26A是示出有源矩阵电子纸张的截面图。作为半导体装置的显示部分中使用的薄膜晶体管581，可采用在实施例1至6的任一个中描述的薄膜晶体管。
图26A的电子纸是其中采用扭转球显示***的显示装置的一个示例。扭转球显示***指的是一种方法，其中，各以黑色和白色着色的球形微粒排列在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且电位差在第一电极层与第二电极层之间生成，以便控制球形微粒的取向，从而进行显示。
在衬底580与衬底596之间密封的薄膜晶体管581具有底栅结构。第一电极层587通过在第二保护绝缘层586和树脂层585中形成的开口电连接到源或漏电极层。在第一电极层587与第二电极层588之间，提供各具有黑色区域590a、白色区域590b以及区域周围填充有液体的腔室的球形微粒589。球形微粒589周围的空隙填充有例如树脂等填充物595(参见图26A)。
第二栅电极582在覆盖薄膜晶体管581的树脂层585之上形成。另外，第二保护绝缘层586形成为覆盖第二栅电极582。薄膜晶体管581的氧化物半导体层由用作第一保护绝缘层的树脂层585、第二栅电极582和第二保护绝缘层586来保护。
在这个实施例中，第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接到设置在与薄膜晶体管581相同的衬底580之上的公共电位线。通过使用公共连接部分，第二电极层588可经由设置在衬底对580与596之间的导电微粒电连接到公共电位线。
可使用电泳元件代替扭转球。使用直径大约为10μm至200μm、其中封装透明液体、带正电的白色微粒和带负电的黑色微粒的微胶囊。在设置于第一电极层与第二电极层之间的微胶囊中，当电场由第一电极层和第二电极层施加时，白色微粒和黑色微粒迁移到彼此相对侧，使得可显示白色或黑色。使用这种原理的显示元件是电泳显示元件，并且称作电子纸。电泳显示元件具有比液晶显示元件更高的反射率，因此辅助光是不必要的，功耗低，并且在昏暗位置可识别显示部分。另外，甚至当电力没有提供给显示部分时，也可保持曾经已经显示的图像。相应地，即使具有显示功能的半导体装置(它可简单地称作显示装置或者提供有显示装置的半导体装置)远离电波源，也可存储所显示的图像。
通过使用通过实施例1至6的任一个中所述的过程所制造的薄膜晶体管作为开关元件，可通过低成本来制造作为半导体装置的电子纸。电子纸可用于显示信息的各种领域的电子设备。例如，电子纸可用于电子书籍阅读器(电子书阅读器)、海报、例如火车等车辆中的广告、例如***等各种卡的显示器。这种电子设备的一个示例如图26B所示。
图26B示出电子书籍阅读器2700的一个示例。例如，电子书籍阅读器2700包括两个壳体2701和2703。壳体2701和2703与铰链2711结合，使得电子书籍阅读器2700可沿铰链2711开启和闭合。通过这种结构，可像纸书一样来操纵电子书籍阅读器2700
显示部分2705结合在壳体2701中，而显示部分2707结合在壳体2703中。显示部分2705和显示部分2707可显示一个图像或者不同图像。在其中不同的图像显示于显示部分2705和显示部分2707的结构中，例如右显示部分(图26B中的显示部分2705)可显示文本，而左显示部分(图26B中的显示部分2707)可显示图像。
图26B示出其中壳体2701提供有操作部分等的一个示例。例如，壳体2701提供有电源开关2721、操作按键2723、喇叭2725等等。可采用操作按键2723来翻页。注意，键盘、指针装置等可设置在与壳体的显示部分相同的平面上。此外，壳体的后表面或侧表面可提供有外部连接端子(耳机端子、USB端子、可与例如AC适配器或USB缆线等各种缆线连接的端子等等)、存储介质***部分等。此外，电子书籍阅读器2700可具有电子词典的功能。
此外，电子书籍阅读器2700可无线发送和接收数据。预期书籍数据等能以无线方式从电子书籍服务器购买和下载。
这个实施例可适当地结合其它实施例中所述的结构的任一个来实现。
(实施例12)
具有通过实施例1至6的任一个中描述的过程所制造的薄膜晶体管的半导体装置可适用于各种电子设备(包括游戏机)。电子设备的示例是电视机(又称作电视或电视接收器)、计算机等的监视器、例如数码相机或数字摄像机等相机、数字相框、蜂窝电话(又称作移动电话或移动电话机)、便携游戏控制台、便携信息终端、音频回放装置、例如弹球盘机等大型游戏机等等。
图27A示出电视装置9601的一个示例。显示部分9603结合到电视装置9601的壳体中。显示部分9603可显示图像。在这里，壳体的后部受到支承，使得电视装置9601固定到墙壁9600。
电视装置9601可与壳体的操作开关或者独立遥控9610配合操作。频道和音量可采用遥控9610的操作按键9609来控制，并且在显示部分9603上显示的图像可受到控制。此外，遥控9610可具有显示部分9607，其上显示从遥控9610输出的信息。
注意，电视装置9601提供有接收器、调制解调器等等。通过接收器，可接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，可执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)的信息通信。
图27B示出包括壳体9881和壳体9891的便携游戏控制台，其中壳体9881和壳体9891采用连接器9893联接以便被开启和闭合。显示部分9882和显示部分9883分别结合在壳体9881和壳体9891中。图27B所示的便携游戏控制台还包括喇叭部分9884、存储介质***部分9886、LED灯9890、输入部件(操作按键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射、流率、湿度、梯度、振动、气味或红外线的功能)和话筒9889)等。不用说，便携游戏控制台的结构并不局限于以上所述，而可以是提供有至少半导体装置的任何结构。便携游戏控制台可适当地包括其它辅助设备。图27B所示的便携游戏控制台具有读取存储介质中存储的程序或数据以将它在显示部分显示的功能以及经由无线通信与另一个便携游戏控制台共享信息的功能。图27B的便携游戏控制台可具有与以上所述不同的各种功能。
图28A示出蜂窝电话1000的一个示例。蜂窝电话1000包括显示部分1002结合在其中的壳体1001、操作按钮1003、外部连接端口1004、喇叭1005、话筒1006等等。
可通过用手指等触摸显示部分1002，将信息输入到图28A所示的蜂窝电话1000。此外，用户可通过用其手指等触摸显示部分1002来打电话或者写电子邮件。
主要存在显示部分1002的三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入例如文本等信息的输入模式。第三模式是显示和输入模式，其中结合了显示模式和输入模式这两种模式。
例如，在拨打电话或者写电子邮件的情况下，显示部分1002设置成主要用于输入文本的文本输入模式，并且可输入屏幕上显示的字符。在这种情况下，优选的是在显示部分1002的屏幕的几乎整个区域上显示键盘或数字按钮。
当包括例如陀螺仪或加速传感器等用于检测信息的传感器的检测装置设置在蜂窝电话1000内部时，显示部分1002的屏幕上的显示可通过检测蜂窝电话1000的方向(蜂窝电话1000是对于风景画模式或描写模式的水平还是垂直放置)自动转换。
此外，屏幕模式通过触摸显示部分1002或者操作壳体1001的操作按钮1003来转换。备选地，屏幕模式可根据显示部分1002上显示的图像的种类来转换。例如，当显示部分上显示的图像的信号是运动图像的数据时，屏幕模式转换成显示模式。当信号是文本数据时，屏幕模式转换成输入模式。
此外，在输入模式中，信号由显示部分1002中的光学传感器来检测，以及如果通过触摸显示部分1002进行的输入在某个时间段没有执行，则屏幕模式可控制成从输入模式转换到显示模式。
显示部分1002还可用作图像传感器。例如，掌纹、指纹等的图像通过用手掌或手指触摸显示部分1002来拍摄，由此可执行个人鉴别。此外，当背光或者发出近红外光的感测光源设置在显示部分时，可拍摄指静脉、掌静脉等的图像。
图28B示出蜂窝电话的另一个示例。图28B中的蜂窝电话具有：显示装置9410，提供有壳体9411，其中包括显示部分9412和操作按钮9413；以及通信装置9400，提供有壳体9401，其中包括操作按钮9402、外部输入终端9403、话筒9404、喇叭9405和在接收到电话呼叫时发光的发光部分9406。具有显示功能的显示装置9410能以可拆卸方式附连到通信装置9400，它具有在箭头所表示的两个方向的电话功能。因此，显示装置9410和通信装置9400可沿其短边或长边相互附连。另外，当仅需要显示功能时，显示装置9410可与通信装置9400分离并且单独使用。图像或输入信息可通过通信装置9400与显示装置9410之间的无线或有线通信来传送或接收，通信装置9400和显示装置9410各具有可充电电池。
这个实施例可适当地结合其它实施例中所述的结构的任一个来实现。
本申请基于2009年3月27日向日本专利局提交的日本专利申请序号2009-080202，通过引用将它们的完整内容结合于此。

Claims (8)

1.一种显示装置，包括晶体管，
所述晶体管包括：
在衬底之上的第一栅电极；
在所述第一栅电极之上的第一栅极绝缘层；
在所述第一栅极绝缘层之上的氧化物半导体层；以及
在所述第一栅电极之上的第二栅电极；
平坦化绝缘层；
像素电极，电连接至所述氧化物半导体层；
包括氮化硅的绝缘层，位于所述像素电极与所述平坦化绝缘层之间，并且位于所述第二栅电极和所述平坦化绝缘层之间；
阳电极，在所述包括氮化硅的绝缘层之上；以及
阻挡膜，与所述阳电极重叠，
其中，所述阳电极具有透光性质，
其中，所述氧化物半导体层、所述阳电极以及所述阻挡膜彼此重叠，
其中，所述氧化物半导体层包括所述晶体管的沟道形成区，
并且其中，所述第二栅电极和所述像素电极通过处理透明导电膜而形成。
2.如权利要求1所述的显示装置，其中所述氧化物半导体层包含铟和锌。
3.如权利要求1所述的显示装置，其中所述氧化物半导体层包含铟、镓和锌。
4.如权利要求1所述的显示装置，其中所述衬底包含塑料。
5.如权利要求1所述的显示装置，其中所述晶体管是沟道蚀刻型。
6.如权利要求1所述的显示装置，其中所述氧化物半导体层是非单晶。
7.如权利要求1所述的显示装置，进一步包括在所述氧化物半导体层之上的源电极和漏电极。
8.如权利要求1所述的显示装置，其中所述沟道形成区包括I型区。
CN201310329571.5A 2009-03-27 2010-03-29 半导体装置 Active CN103400862B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009080202 2009-03-27
JP2009-080202 2009-03-27
CN201010156982.5A CN101853884B (zh) 2009-03-27 2010-03-29 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010156982.5A Division CN101853884B (zh) 2009-03-27 2010-03-29 半导体装置

Publications (2)

Publication Number Publication Date
CN103400862A CN103400862A (zh) 2013-11-20
CN103400862B true CN103400862B (zh) 2017-08-11

Family

ID=42782988

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201010156982.5A Active CN101853884B (zh) 2009-03-27 2010-03-29 半导体装置
CN201310329048.2A Expired - Fee Related CN103400861B (zh) 2009-03-27 2010-03-29 半导体装置
CN201610219710.2A Active CN105789221B (zh) 2009-03-27 2010-03-29 半导体装置
CN201310329571.5A Active CN103400862B (zh) 2009-03-27 2010-03-29 半导体装置
CN201610219709.XA Active CN105702745B (zh) 2009-03-27 2010-03-29 半导体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201010156982.5A Active CN101853884B (zh) 2009-03-27 2010-03-29 半导体装置
CN201310329048.2A Expired - Fee Related CN103400861B (zh) 2009-03-27 2010-03-29 半导体装置
CN201610219710.2A Active CN105789221B (zh) 2009-03-27 2010-03-29 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610219709.XA Active CN105702745B (zh) 2009-03-27 2010-03-29 半导体装置

Country Status (5)

Country Link
US (2) US9012918B2 (zh)
JP (11) JP2010251735A (zh)
KR (5) KR101763379B1 (zh)
CN (5) CN101853884B (zh)
TW (3) TWI529942B (zh)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
WO2011101918A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 発光装置とその製造方法
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
KR102334169B1 (ko) 2010-08-27 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TWI423346B (zh) * 2010-10-26 2014-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
US20130264568A1 (en) * 2010-12-22 2013-10-10 Sharp Kabushiki Kaisha Semiconductor device, color filter substrate, display device provided with color filter substrate, and method for manufacturing semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103314446B (zh) * 2011-01-13 2016-04-20 夏普株式会社 薄膜晶体管基板及其制造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN102654705A (zh) * 2011-03-23 2012-09-05 京东方科技集团股份有限公司 一种电泳显示器组件及其制造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
TWI545652B (zh) * 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
BR112013022675A2 (pt) 2011-03-25 2016-12-06 Sharp Kk dispositivo de visor
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN107195266B (zh) * 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
US20120299074A1 (en) * 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
TWI450397B (zh) * 2011-09-23 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
JPWO2013108300A1 (ja) * 2012-01-20 2015-05-11 パナソニック株式会社 薄膜トランジスタ
CN103493187A (zh) * 2012-01-20 2014-01-01 松下电器产业株式会社 薄膜晶体管
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103367459B (zh) 2012-03-28 2019-08-27 株式会社日本有机雷特显示器 半导体装置和电子设备
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102330543B1 (ko) * 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
JP6074585B2 (ja) * 2012-07-31 2017-02-08 株式会社Ｊｏｌｅｄ 表示装置および電子機器、ならびに表示パネルの駆動方法
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2014042116A1 (ja) 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
TWI533457B (zh) * 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
JP2014067867A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタ及びディスプレイパネル
KR102050434B1 (ko) * 2012-10-31 2019-11-29 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
KR101949926B1 (ko) * 2012-12-21 2019-02-19 엘지디스플레이 주식회사 유기발광소자 및 그 제조방법
JP2014182333A (ja) * 2013-03-21 2014-09-29 Pixtronix Inc 表示装置
TW201444069A (zh) * 2013-03-25 2014-11-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
TWI669824B (zh) * 2013-05-16 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014002485T5 (de) * 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR102078340B1 (ko) * 2013-07-17 2020-02-18 삼성디스플레이 주식회사 정전기 보호 회로 및 이를 구비한 전자 장치
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10269831B2 (en) 2013-11-26 2019-04-23 Sharp Kabushiki Kaisha Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
JP6105459B2 (ja) 2013-12-17 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
JP2015118189A (ja) * 2013-12-17 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
KR102513764B1 (ko) * 2013-12-27 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR20150087647A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN104867980B (zh) * 2014-02-24 2018-04-24 清华大学 薄膜晶体管及其阵列
CN104867876B (zh) * 2014-02-24 2017-11-14 清华大学 薄膜晶体管阵列的制备方法
US10199006B2 (en) * 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
WO2015189731A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
KR102170999B1 (ko) * 2014-07-30 2020-10-29 삼성디스플레이 주식회사 표시장치
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US10199592B2 (en) * 2014-10-29 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display element, display device, or electronic device
WO2016084778A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 液晶表示装置
KR102278875B1 (ko) 2015-01-14 2021-07-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2016171282A (ja) * 2015-03-16 2016-09-23 日本放送協会 薄膜トランジスタおよびその製造方法
KR102316458B1 (ko) * 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
CN107710392B (zh) * 2015-04-13 2021-09-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2016194753A1 (ja) * 2015-06-01 2016-12-08 シャープ株式会社 表示装置
WO2016204085A1 (ja) * 2015-06-19 2016-12-22 シャープ株式会社 液晶表示装置およびその駆動方法
KR102402605B1 (ko) * 2015-07-28 2022-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
JP2017103412A (ja) * 2015-12-04 2017-06-08 株式会社トーキン 固体電解コンデンサ
CN114361180A (zh) 2015-12-28 2022-04-15 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
US20200185527A1 (en) * 2016-04-27 2020-06-11 Sharp Kabushiki Kaisha Thin-film transistor and method of producing thin-film transistor
KR102617379B1 (ko) * 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
CN112038358A (zh) * 2016-05-17 2020-12-04 群创光电股份有限公司 显示设备
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
FR3056292B1 (fr) * 2016-09-22 2020-11-20 Commissariat Energie Atomique Structure de detection de rayonnements electromagnetiques de type bolometre et procede de fabrication d'une telle structure
CN106782373A (zh) * 2016-12-26 2017-05-31 惠科股份有限公司 显示设备及其显示面板
CN106783574A (zh) * 2017-02-14 2017-05-31 上海华虹宏力半导体制造有限公司 一种解决剥离金属制程阈值电压偏移问题的方法
JP6326518B2 (ja) * 2017-03-02 2018-05-16 株式会社ジャパンディスプレイ 液晶表示装置
JP6867832B2 (ja) * 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
TWI694294B (zh) * 2017-07-25 2020-05-21 友達光電股份有限公司 陣列基板
KR101983551B1 (ko) * 2017-12-18 2019-05-29 한밭대학교 산학협력단 토양수분센서 디바이스용 고분자 봉지 산화물 박막 트랜지스터
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
CN110890428B (zh) 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109659370A (zh) * 2018-12-13 2019-04-19 武汉华星光电半导体显示技术有限公司 金属氧化物薄膜晶体管及其制作方法
US11145772B2 (en) 2019-03-11 2021-10-12 At&T Intellectual Property I, L.P. Device for photo spectroscopy having an atomic-scale bilayer
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11171243B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
JP2021057461A (ja) * 2019-09-30 2021-04-08 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法
KR20230146506A (ko) * 2021-02-22 2023-10-19 재팬 사이언스 앤드 테크놀로지 에이전시 박막 트랜지스터, 표시 장치, 전자기기 및 박막 트랜지스터의 제조 방법
CN113675058B (zh) * 2021-08-31 2022-05-31 重庆大学 一种阈值电压可调的大电流场发射二极管及其加工方法
TWI820855B (zh) * 2022-08-11 2023-11-01 錼創顯示科技股份有限公司 磊晶結構
CN115377204B (zh) * 2022-10-25 2023-04-18 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123265A (zh) * 2006-08-11 2008-02-13 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6491120A (en) 1987-10-02 1989-04-10 Hitachi Ltd Thin film transistor
JPH02109341A (ja) 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH02188720A (ja) 1989-01-18 1990-07-24 Hitachi Ltd 液晶表示装置
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH04111322A (ja) 1990-08-30 1992-04-13 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH04119331A (ja) 1990-09-10 1992-04-20 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JPH04139828A (ja) 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05136419A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JPH07312426A (ja) 1994-05-18 1995-11-28 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2770763B2 (ja) 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JPH09186335A (ja) 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10135479A (ja) * 1996-09-03 1998-05-22 Toshiba Corp 薄膜トランジスタアレイ、およびこれを用いた画像表示装置
JPH11251427A (ja) 1998-02-27 1999-09-17 Sharp Corp 半導体装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
JP3719939B2 (ja) 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3638922B2 (ja) 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
JP2006191127A (ja) 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5028723B2 (ja) 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003218110A (ja) 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7583826B2 (en) * 2002-07-31 2009-09-01 Casio Computer Co., Ltd. Image reading apparatus and its driving method
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4663224B2 (ja) 2002-09-20 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100411153C (zh) * 2003-01-10 2008-08-13 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路的制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2004296654A (ja) 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4519532B2 (ja) * 2003-06-16 2010-08-04 株式会社半導体エネルギー研究所 発光装置及び発光装置を用いた電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5174322B2 (ja) 2003-11-28 2013-04-03 日本ゼオン株式会社 アクティブマトリクス表示装置の製造方法
TWI315162B (en) * 2003-12-08 2009-09-21 Chi Mei Optoelectronics Corporatio Organic electroluminescent device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI246199B (en) * 2004-07-09 2005-12-21 Au Optronics Corp Semiconductor device and LTPS-TFT within and method of making the semiconductor device
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754798B2 (ja) 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042852A (ja) * 2005-08-03 2007-02-15 Kansai Paint Co Ltd トランジスタ及びその製造方法
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN101263604B (zh) * 2005-09-16 2012-05-30 夏普株式会社 薄膜晶体管
TWI344317B (en) 2005-09-26 2011-06-21 Chunghwa Picture Tubes Ltd Method of manufacturing an amoled
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007052393A1 (ja) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008047893A (ja) 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101506985A (zh) * 2006-09-22 2009-08-12 国产大学法人东北大学 半导体装置和半导体装置的制造方法
JP4748456B2 (ja) 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5186749B2 (ja) * 2006-09-29 2013-04-24 大日本印刷株式会社 有機半導体素子およびその製造方法
US20080083655A1 (en) * 2006-10-06 2008-04-10 Bhan Opinder K Methods of producing a crude product
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5210594B2 (ja) * 2006-10-31 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008130910A (ja) * 2006-11-22 2008-06-05 Nippon Zeon Co Ltd 有機薄膜トランジスタ
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101579050B1 (ko) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123265A (zh) * 2006-08-11 2008-02-13 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
JP5595553B2 (ja) 2014-09-24
JP5984982B2 (ja) 2016-09-06
KR101763379B1 (ko) 2017-07-31
TW201108416A (en) 2011-03-01
JP2013225683A (ja) 2013-10-31
JP2019208076A (ja) 2019-12-05
JP2020178131A (ja) 2020-10-29
KR101891258B1 (ko) 2018-09-28
JP7171659B2 (ja) 2022-11-15
JP2016201566A (ja) 2016-12-01
JP6580660B2 (ja) 2019-09-25
JP2023017889A (ja) 2023-02-07
KR20150146482A (ko) 2015-12-31
KR20100108291A (ko) 2010-10-06
JP2018046290A (ja) 2018-03-22
CN103400862A (zh) 2013-11-20
TW201347196A (zh) 2013-11-16
TWI511288B (zh) 2015-12-01
JP2013201436A (ja) 2013-10-03
US20100244029A1 (en) 2010-09-30
US9012918B2 (en) 2015-04-21
CN105789221B (zh) 2020-10-27
KR101520023B1 (ko) 2015-05-14
KR20130091701A (ko) 2013-08-19
CN103400861B (zh) 2016-12-28
CN105789221A (zh) 2016-07-20
CN101853884B (zh) 2016-05-11
TWI617029B (zh) 2018-03-01
KR101579259B1 (ko) 2015-12-21
KR20170069972A (ko) 2017-06-21
JP2010251735A (ja) 2010-11-04
JP7389205B2 (ja) 2023-11-29
CN103400861A (zh) 2013-11-20
JP2024019185A (ja) 2024-02-08
JP2013232655A (ja) 2013-11-14
TW201347197A (zh) 2013-11-16
KR20130086199A (ko) 2013-07-31
CN105702745A (zh) 2016-06-22
CN101853884A (zh) 2010-10-06
JP2015144290A (ja) 2015-08-06
TWI529942B (zh) 2016-04-11
JP6250753B2 (ja) 2017-12-20
US9705003B2 (en) 2017-07-11
CN105702745B (zh) 2019-07-23
US20150214379A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103400862B (zh) 半导体装置
US11817506B2 (en) Semiconductor device and manufacturing method thereof
CN104332411B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant