CN101506985A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN101506985A
CN101506985A CNA2007800310951A CN200780031095A CN101506985A CN 101506985 A CN101506985 A CN 101506985A CN A2007800310951 A CNA2007800310951 A CN A2007800310951A CN 200780031095 A CN200780031095 A CN 200780031095A CN 101506985 A CN101506985 A CN 101506985A
Authority
CN
China
Prior art keywords
film
layer
insulator
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800310951A
Other languages
English (en)
Inventor
大见忠弘
杉谷耕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Tohoku University NUC
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Nippon Zeon Co Ltd filed Critical Tohoku University NUC
Publication of CN101506985A publication Critical patent/CN101506985A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种半导体装置和半导体装置的制造方法,在本发明的半导体装置中,在基板上的绝缘体层上设置槽,在该槽中形成栅极电极以使其表面与所述绝缘体层的表面大致平坦。在该栅极电极上经由栅极绝缘膜设置半导体层,使源极电极和漏极电极的至少一个与该半导体层电连接。特别是所述栅极绝缘膜具有:在所述栅极电极上设置的绝缘体涂布膜和在其上形成的绝缘体CVD膜。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置,特别是涉及薄膜晶体管(TFT)及其制造方法。
背景技术
一般地,液晶显示装置、有机EL装置、无机EL装置等显示装置是在具有一平坦主面的基板上把配线图形、电极图形等的导电图形顺次成膜并通过形成图形而形成。然后在构成电极膜、显示装置的元件上把必要的各种膜等顺次成膜,并通过形成图形来制作显示装置。
近年来,对于该种显示装置强烈要求大型化。为了形成大型的显示装置则需要在基板上高精度形成更多的显示元件,并把这些元件与配线图形电连接。这时,在基板上除了配线图形之外还形成绝缘膜、TFT(薄膜晶体管)元件、发光元件等以多层化的状态形成。其结果一般是在基板上得到台阶状的阶梯,配线图形越过这些阶梯来配线。
进而,在显示装置被大型化时,配线图形自身就变长,因此需要降低该配线图形的电阻。消除配线图形的阶梯且把电阻变低的方法,例如被专利文献1、专利文献2和专利文献3所公开。专利文献1~3公开了:为了形成液晶显示器这样的平面显示器用配线,则在透明的基板表面形成配线并把与它是同等高度的透明绝缘材料与配线图形相接。在专利文献3中还公开了:利用加热冲压和CMP(Chemical Mechanical Polishing化学机械研磨)来使配线更平坦化的方法。
专利文献1:WO2004/110117号
专利文献2:特愿2005-173050号公报
专利文献3:特开2005-210081号公报
专利文献4:特开2002-296780号公报
专利文献5:特开2001-188343号公报
专利文献1中公开了:通过在由树脂图形形成的槽中埋设配线并且进行厚膜配线就能够提高显示装置的特性。且作为配线形成方法公开了喷墨法、网板印刷法等方法。
但了解到所公开的方法在对基板的贴紧性上有问题。
另一方面还了解到,当如专利文献1所记载的那样把配线由导电性油墨和网板印刷等形成时,配线的表面粗糙,且配线上形成的绝缘层等平坦性不好。当把由导电性油墨、网板印刷所形成的配线作为栅极电极使用时,由于配线表面粗糙而使通过通道的载流子传播率恶化,被观察到有成为高速动作障碍的现象。而且还了解到在导电性油墨、网板印刷等中若配线微细,则难于得到希望的形状。例如即使想用上述方法形成宽度20μm、长度50μm的栅极电极,电极材料也不能到达整个面,了解到在实用上不可能形成希望的图形。
专利文献2为了解决这些问题,为了提高对基板的贴紧性,所提案的制造方法至少包括:在绝缘基板上进行表面修饰的工序、在该绝缘基板上形成树脂膜的工序、通过把该树脂膜形成图形而形成收容电极或配线的凹部的工序、向该凹部付与催化剂的工序、把该树脂膜加热固化的工序、利用镀层法在该凹部形成导电性材料的工序。栅极电极等的导电金属层例如由非电解镀层法形成Cu层,在其上利用有选择的CVD(Chemical VaporDeposition)法而形成W层作为Cu的扩散抑制层或是利用非电解镀层法而形成Ni层,这样来作为栅极电极。
根据该方法,栅极电极对基板的贴紧性被改善,且即使是宽度20μm、长度50μm的栅极电极,也能够与尺寸大小无关地形成希望的图形。但了解到即使是该方法栅极电极的表面也粗糙、栅极电极上形成的栅极绝缘层平坦性也不好。例如由非电解镀层法形成的Cu层表面的平坦度为Ra是17.74nm、峰-谷值也达到193.92nm,其上形成的Ni层表面也成为平坦度为Ra是8.58nm、峰-谷值是68.7nm。由于这种表面粗糙,所以作为栅极绝缘膜而由CVD法形成的氮化硅表面即与半导体层的通道区域的界面也粗糙,了解到表面扩散的结果是载流子的移动度恶化。为了在栅极绝缘膜与通道区域的界面中维持平坦性而防止载流子的界面扩散,就需要使栅极电极的表面平坦度为Ra在1nm以下、峰-谷值在20nm以下。
专利文献3中作为解决配线表面粗糙问题的方法提案是:利用冲压部件来按压绝缘膜和埋入配线的加热冲压处理或是CMP处理的工序。但近年来随着样品玻璃(マザ—ガラス)的基板尺寸大型化,特别是第五代1100mm×1300mm以上大小的玻璃基板中,这些使配线平坦化的方法变得不现实。加热冲压处理的微小玻璃变形会招致破损,且CMP的大型玻璃基板全面均匀研磨非常困难,带来成本的增大。
且在镀层与周围树脂膜之间产生间隙的现象也被观测到。原因认为是镀层处理时的高温使树脂膨胀,而镀层形成后收缩的缘故。若存在这种间隙,则栅极绝缘膜出现电场集中而产生绝缘被破坏,栅极电极与通道区域短路。
发明内容
本发明的目的在于提供一种栅极绝缘膜的平坦性优良的薄膜晶体管(TFT)及其制造方法。
本发明的其他目的在于提供一种解决了栅极电极表面粗糙度和与周围绝缘层的间隙问题的半导体装置及其制造方法。
本发明的又其他目的在于提供一种具有界面平坦性优良的薄膜晶体管的显示装置及其制造方法。
以下记载本发明的形态。
(第一形态)
根据本发明第一形态的半导体装置则具有:基板、设置在该基板上且具有槽的绝缘体层、设置在该槽中并使其表面与所述绝缘体层的表面大致平坦的导电体层、设置在该导电体层上的绝缘膜、在该导电体层的至少一部分上方并且在该绝缘膜上设置的半导体层,其中,所述绝缘膜具有绝缘体涂布膜。
(第二形态)
在所述第一形态的半导体装置中,所述绝缘膜仅由所述绝缘体涂布膜构成。
(第三形态)
在所述第一形态的半导体装置中,所述绝缘膜也可以具有其他的绝缘体膜。
(第四形态)
在所述第三形态的半导体装置中,所述其他的绝缘体膜优选是绝缘体CVD膜。
(第五形态)
在所述第三形态的半导体装置中,所述其他的绝缘体膜设置在所述绝缘体涂布膜与所述半导体层之间。
(第六形态)
在所述第三形态的半导体装置中,所述其他的绝缘体膜也可以设置在所述绝缘体涂布膜与所述导电体层之间。
(第七形态)
在所述第一形态的半导体装置中,所述导电体层的一部分是栅极电极,该栅极电极上的所述绝缘膜是栅极绝缘膜,所述半导体层设置在所述栅极绝缘膜上。
(第八形态)
在所述第七形态的半导体装置中,源极电极和漏极电极的至少一个与所述半导体层电连接。
(第九形态)
根据本发明第九形态的半导体装置,基板上的绝缘体层设置槽,在该槽中作为导电体层形成栅极电极以使其表面与所述绝缘体层的表面大致平坦,在该栅极电极上经由栅极绝缘膜而配置半导体层,源极电极和漏极电极的至少一个与该半导体层电连接,其中,具有把所述栅极绝缘膜设置在所述栅极电极上的绝缘体涂布膜和在其上形成的绝缘体CVD膜。
(第十形态)
在所述第七或第九形态的半导体装置中,所述绝缘体涂布膜其表面的平坦度为Ra是1nm以下,峰-谷值是20nm以下。
(第十一形态)
在所述第七或第九形态的半导体装置中,所述栅极电极其表面的平坦度为Ra是3nm以上,峰-谷值是30nm以上。
(第十二形态)
在所述第一或第九形态的半导体装置中,所述基板实质上是透明的绝缘体基板,所述绝缘体层实质上是透明的树脂层。
(第十三形态)
在所述第十二形态的半导体装置中,所述树脂层由含有碱可溶性脂环烯烃类树脂和感射线成分的感光性树脂组成物所形成。
(第十四形态)
在所述第十二形态的半导体装置中,所述树脂层具有从由丙烯类树脂、硅类树脂、氟类树脂、聚酰亚胺类树脂、聚烯烃类树脂、脂环式烯烃类树脂和环氧类树脂构成的群中选择的一种以上的树脂。
(第十五形态)
在所述第七或第九形态的半导体装置中,所述栅极电极至少具有基底贴紧层、导电金属层、导电金属扩散抑制层。
(第十六形态)
在所述第一或第九形态的半导体装置中,所述绝缘体涂布膜把所述导电体层与所述绝缘体层之间的间隙填埋且在所述绝缘体层的表面上延伸。
(第十七形态)
在所述第七或第九形态的半导体装置中,所述绝缘体涂布膜实质上是透明的,把所述栅极电极与所述绝缘体层之间的间隙填埋且在所述绝缘体层的表面上延伸。
(第十八形态)
在所述第四或第九形态的半导体装置中,所述绝缘体CVD膜实质上是透明的,并且在所述绝缘体层的表面上延伸的所述绝缘体涂布膜上延伸。
(第十九形态)
在所述第一或第九形态的半导体装置中,所述绝缘体涂布膜是使含有金属有机化合物和金属无机化合物的至少一种化合物和溶剂的液体状涂布膜干燥、烧制而得到的膜。
(第二十形态)
在所述第一或第九形态的半导体装置中,所述绝缘体层实质上是透明的树脂层,所述绝缘体涂布膜是使含有金属有机化合物和金属无机化合物的至少一个和溶剂的液体状涂布膜干燥并在300℃以下烧制而得到的膜。
(第二十一形态)
在所述第一或第九形态的半导体装置中,所述绝缘体涂布膜的介电常数优选2.6以上。
(第二十二形态)
在所述第四或第九形态的半导体装置中,所述绝缘体CVD膜的介电常数优选4以上。
(第二十三形态)
在所述第七或第九形态的半导体装置中,所述栅极绝缘膜的厚度按EOT(二氧化硅换算)优选是95nm到200nm。
(第二十四形态)
在所述第四或第九形态的半导体装置中,所述绝缘体CVD膜的厚度按EOT(二氧化硅换算)优选是80nm到185nm。
(第二十五形态)
在所述第一或第九形态的半导体装置中,所述绝缘体涂布膜的厚度按EOT(二氧化硅换算)优选是15nm到120nm。
(第二十六形态)
在所述第十五形态的半导体装置中,所述导电金属层具有Cu、Ag的至少一个,所述导电金属扩散抑制层具有从Ni、W、Ta、Nb、Ti的任一个选择的金属。
(第二十七形态)
根据本发明,能够得到使用所述第一或第九形态的半导体装置制造的显示装置。
(第二十八形态)
在所述第二十七形态的显示装置中,所述显示装置是液晶显示装置或是有机EL显示装置。
(第二十九形态)
根据本发明第二十九形态的半导体装置的制造方法,其中,包括:在基板上设置具有槽的绝缘体层的工序、在该槽中形成导电体层以使其表面与所述绝缘体层的表面大致平坦的工序、在该导电体层上形成绝缘体涂布膜的工序、在所述绝缘体涂布膜的至少一部分上形成半导体层的工序。
(第三十形态)
在所述第二十九形态的制造方法中,在形成所述绝缘体涂布膜的工序之前或之后也可以具有形成其他绝缘体膜的工序。
(第三十一形态)
在所述第二十九形态的制造方法中,优选通过CVD来形成所述其他的绝缘体膜。
(第三十二形态)
在所述第二十九形态的制造方法中,也可以把所述导电体层的一部分作为栅极电极,把该栅极电极上的所述绝缘体涂布膜作为栅极绝缘膜的至少一部分,把所述半导体层设置在所述栅极绝缘膜上。
(第三十三形态)
在所述第二十九形态的制造方法中,还具有所述半导体层形成源极电极和漏极电极的至少一个的工序。
(第三十四形态)
在本发明第三十四形态的半导体装置的制造方法中,其中,包括:在基板上设置具有槽的绝缘体层的工序、在该槽中形成栅极电极以使其表面与所述绝缘体层的表面大致平坦的工序、在该栅极电极上形成绝缘体涂布膜的工序、利用CVD在所述绝缘体涂布膜上形成电介质膜的工序、在所述电介质膜上形成半导体层的工序、把源极电极和漏极电极的至少一个与该半导体层电连接的工序。
(第三十五形态)
在本发明第三十二或第三十四形态的制造方法中,形成所述绝缘体涂布膜的工序具有:把含有金属有机化合物和金属无机化合物的至少一种化合物和溶剂的液体状材料向所述栅极电极上涂布的工序、使涂布的膜干燥的工序、把干燥的膜进行烧制的工序。
(第三十六形态)
在本发明第三十二或第三十四形态的制造方法中,形成所述栅极电极的工序具有利用镀层法、印刷法、喷墨法或喷溅法来形成导电金属层的工序。
(第三十七形态)
在本发明第三十五形态的制造方法中,形成所述绝缘体涂布膜的工序具有使所述液体状材料把所述栅极电极与所述绝缘体层之间的间隙填埋,且在所述绝缘体层的表面上延伸涂布的工序。
(第三十八形态)
在本发明第二十九或第三十四形态的制造方法中,在所述基板上设置具有槽的绝缘体层的工序具有:在所述基板上形成树脂膜的工序、通过把该树脂膜形成图形而形成用于***述栅极电极的槽的工序。
(第三十九形态)
在本发明第三十五形态的制造方法中,把所述烧制在惰性气体环境中或大气环境进行。
(第四十形态)
根据本发明还能够得到液晶显示装置或有机EL显示装置的制造方法,其具有使用本发明第二十九或第三十四形态的制造方法来形成半导体装置的工序。
根据本发明,通过在表面粗糙的栅极电极上设置绝缘体涂布膜而能够使其表面的平坦度为Ra是1nm以下、峰-谷值是20nm以下。其结果是能够把栅极绝缘膜的表面平坦化,与通道区域的界面变平坦而防止载流子的界面扩散,达到高的载流子移动度。且把栅极电极与其周围绝缘层之间的间隙填埋,提供从栅极电极上达到绝缘层表面上的平坦表面,能够防止栅极绝缘膜的被破坏。
附图说明
图1是表示本发明第一实施例薄膜晶体管结构一例的剖面图;
图2是把图1所示薄膜晶体管的栅极电极部结构一例放大表示的剖面图;
图3是用于把图1所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图4是用于把图1所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图5是用于把图1所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图6是用于把图1所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图7是用于把图1所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图8是表示本发明第一实施例薄膜晶体管中外涂层膜FIB剖面的照片的图;
图9是表示本发明第二实施例薄膜晶体管结构一例的剖面图;
图10是把图9所示薄膜晶体管的栅极电极部结构一例放大表示的剖面图;
图11是用于把图9所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图12是用于把图9所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图13是用于把图9所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图14是用于把图9所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图15是用于把图9所示的薄膜晶体管制造方法一例按工序顺序说明的剖面图;
图16是表示本发明第三实施例薄膜晶体管结构一例的剖面图;
图17是表示本发明第二实施例薄膜晶体管中外涂层膜FIB剖面的照片的图。
具体实施方式
使用图来说明本发明的第一实施例。
[第一实施例]
图1适用液晶显示装置,是表示本发明薄膜晶体管(TFT:Thin FilmTransistor)结构一例的剖面图。参照图1,薄膜晶体管具有:在玻璃基板(绝缘基板)10上形成的由透明感光性树脂构成的透明树脂膜(绝缘体层)11、透明树脂膜11形成的达到玻璃基板10且形成到与透明树脂膜11大致同一高度的栅极电极(导电体层)12。薄膜晶体管还具有:在整个透明树脂膜11和栅极电极12上形成的由绝缘体涂布膜(外涂层膜)131和在其上的CVD电介质膜(绝缘体CVD膜)132构成的栅极绝缘膜13、经由栅极绝缘膜13在栅极电极12上形成的半导体层14、与半导体层14连接的源极电极15和漏极电极16。
图2是把第一实施例薄膜晶体管的栅极电极部结构放大表示的剖面图。图示的栅极电极12被埋设在平坦的透明树脂膜11所形成的槽中,从玻璃基板10侧开始到半导体层侧(即从图的下方开始顺序)包括有:基底贴紧层121、催化剂层122、导电金属层123和导电金属扩散抑制层124。如图所示,使栅极电极12的表面与透明树脂膜11的表面被形成大致是同一平面地埋设在透明树脂膜11的槽中。因此,栅极电极12上部结构的平坦性被确保,但微观看时则平坦性有问题。即,以前非电解镀层的导电金属层123(Cu层)表面的平坦度为Ra是17.74nm、峰-谷(P-V)值也达到193.92nm,在其上形成的导电金属扩散抑制层124(非电解镀层Ni层)的表面平坦度也为Ra是8.58nm、峰-谷值是68.7nm。
本发明在栅极电极12和透明树脂膜11上形成厚度40nm的绝缘体涂布膜131。该绝缘体涂布膜131把栅极电极12与透明树脂膜11之间的间隙112填埋,且提供不反映栅极电极12表面凹凸的Ra是0.24nm、峰-谷值是2.16nm的平坦表面。即使栅极电极表面的平坦度为Ra是3nm以上、峰-谷值是30nm以上,这些值也充分满足绝缘体涂布膜所要求的Ra是1nm以下、峰-谷值是20nm以下的值。
图8是把镀层配线的在栅极电极上形成绝缘体涂布膜(外涂层膜)的结构利用FIB加工,并表示观察剖面状况的电子显微镜照片。如图8所示,了解到形成不依赖于基底粗糙度的平坦表面。
其结果是,利用CVD法在绝缘体涂布膜(外涂层膜)131上形成的厚度150~160nm的氮化硅电介质膜(CVD电介质膜)132的表面能够得到Ra是0.70nm、峰-谷值是7.54nm的平坦性(图2)。该结果由于能够使在栅极绝缘膜13上形成的半导体层不产生由栅极电极引起的凹凸地形成薄膜晶体管(TFT),所以能够大幅度提高载流子的移动度。
作为绝缘体涂布膜(外涂层膜)131能够使用SOG(旋涂式玻璃法スピンオンガラス)。SOG膜能够根据成为膜的硅氧烷成分和作为溶剂的酒精成分等来调整。把该溶液利用旋转涂布法向基板上涂布,通过热处理使溶液等蒸发,当膜固化就形成SOG绝缘膜。所说的SOG是这些溶剂和形成的膜的总称。SOG按照硅氧烷的结构被分类为:石英玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物(MSQ)、氢化倍半硅氧烷聚合物(HSQ)、氢化烷基倍半硅氧烷聚合物(HOSQ)。若按照涂布材料分类,则硅玻璃是第一代无机SOG,烷基硅氧烷聚合物是第一代有机SOG,HSQ是第二代无机SOG,MSQ和HOSQ是第二代有机SOG。关于涂布膜的说明是,这些多在500℃以上进行烧制,在使用任何透明树脂层时由于不能设定成高温,所以使用烧制温度是300℃以下的。代替以上这样的Si有机化合物、Si无机化合物,也能够使用把其他有机金属化合物、金属无机化合物的至少一个溶解为有机溶剂的(特别是烧制温度是300℃以下的)。作为其他金属能够例举Ti、Ta、Al、Sn、Zr等。
在此,由绝缘体涂布膜131和其上的CVD电介质膜132构成的栅极绝缘膜13的厚度若过厚,则晶体管的驱动能力恶化,且由于栅极容量增加而招致信号延迟,所以在氮化硅电介质膜的情况下优选350~360nm左右以下,EOT是200nm以下。所谓的EOT是用膜的平均介电常数除以二氧化硅的介电常数,对其商乘以膜厚度所得到的二氧化硅换算膜厚度。栅极绝缘膜13的厚度若过薄,则漏电电流增加,由于如果是通常的液晶显示装置则以最大15V的电压加在TFT的栅极与源极之间,所以优选耐压15V以上,因此优选EOT是95nm以上。
绝缘体涂布膜131的厚度,为了得到不依赖于基底粗糙度的平坦表面(当基底的表面粗糙度为峰-谷值是30nm左右时),则其物理膜厚度最低需要40nm。该膜的介电常数会有不同,但考虑介电常数最大是10左右时,优选是EOT是15nm以上。且优选最高膜厚度是120nm左右以下。
CVD电介质膜132的厚度,在把耐压为主考虑到引入该膜中时,则优选EOT是80nm以上,其上限优选设定为200nm-15nm=185nm。也可以如后述第三实施例那样把CVD电介质膜132不是形成在绝缘体涂布膜131之上而是形成在下侧,也可以如后述第二实施例那样省略。
优选绝缘体涂布膜131的介电常数是2.6以上,CVD电介质膜132的介电常数是4.0以上。
下面使用图来说明上述第一实施例薄膜晶体管的形成方法。
图3~图7是把第一实施例薄膜晶体管的制造方法按工序顺序表示的模式图。首先参照图3,作为基板而准备玻璃基板10。作为该玻璃基板也可以是为了形成30英寸以上大型画面的大型基板。把该玻璃基板用0.5%体积的氢氟酸水溶液进行10秒钟处理,用纯水进行水洗来把表面的污染洗净除去。然后,通过向纯水添加氢氧化钠而把pH控制在10的水溶液中以0.1%体积的浓度溶解硅烷偶合剂即氨基丙基乙氧基硅烷,把玻璃基板10以这样的硅烷偶合剂溶液进行处理,即在室温下以该硅烷偶合剂溶液浸渍30分钟,使玻璃基板表面吸附硅烷偶合剂。然后在加热板上以110℃处理60分钟,使硅烷偶合剂与玻璃基板表面化学结合,变成基底贴紧层(厚度10nm)121。通过这样形成基底贴紧层121,实质上是在玻璃基板10表面配置了氨基,能够制作金属络合物容易配位的结构。由于硅烷偶合剂通常是透明的,所以即使形成在玻璃基板10的整个面上也能够得到本发明的效果,且根据得到玻璃基板10与后工序使用的透明感光性树脂贴紧性的观点来看是优选的。
在形成基底贴紧层121后,使用旋转器把阳性感光胶液向基底贴紧层121的表面涂布,通过在加热板上以100℃进行120秒钟的加热预烘热处理,形成具有2μm厚度的感光性透明树脂膜11。上述的阳性感光胶液使用专利文献4(特开2002-296780号公报)记载的含有碱可溶性脂环烯烃类树脂的。作为形成透明膜的有机材料,能够使用从由丙烯类树脂、硅类树脂、氟类树脂、聚酰亚胺类树脂、聚烯烃类树脂、脂环式烯烃类树脂和环氧类树脂构成的群中选择的透明树脂。但按照使以后的工序变容易的观点来看,作为透明膜以含有碱可溶性脂环烯烃类树脂和感射线成分的感光性透明树脂膜为适合,特别是如专利文献4或专利文献5(特开2001-188343号公报)所详述的那样,优选使用感光性透明树脂组成物。
参照图4,形成感光性透明树脂膜11后,利用掩膜对准器并经由掩膜图形把g、h、i线的混合光有选择地向感光性透明树脂膜11照射。然后,使用0.3%重量的氢氧化四甲基铵水溶液进行90秒的显影,之后用纯水进行60秒的冲洗处理,在玻璃基板10上形成具有规定图形的槽。然后在氮环境中进行230℃、60分钟的热处理,使感光性透明树脂膜11固化。接着把它在氯化钯—盐酸水溶液(氯化钯0.005%体积、盐酸0.01%体积)中以室温浸渍3分钟,再用还原剂(上村工业(株)制还原剂MAB-2)处理水洗,在形成的槽内有选择地付与钯催化剂(催化剂层:厚度10~50nm)122。
参照图5,把被付与了钯催化剂122的基板浸渍在铜非电解镀层液(上村工业(株)制PGT)中,在所述槽内有选择地形成铜层123(导电金属层:厚度1.9μm)。铜层123优选为仅以接续的扩散抑制膜(导电金属扩散抑制层)124膜厚度的量,并且在比感光性透明树脂膜11的表面高度低的位置完
Figure A200780031095D0017090053QIETU
处理。然后,浸渍在镍非电解镀层液中,在铜层123上形成镍的扩散抑制膜124(厚度0.1μm)。在此,优选导电金属层123具有Cu和Ag的至少一个,扩散抑制膜(导电金属扩散抑制层)124具有从Ni、W、Ta、Nb、Ti的任一个中选择的金属。导电金属层除了镀层法之外,也可以通过印刷法、喷墨法或喷溅法来形成。例如,在喷溅法的情况下,金属在Cu和Ag之外以A1为适合,在使用A1的情况下则能够省略扩散抑制膜(导电金属扩散抑制层)。
参照图6,接着,从栅极电极12表面延伸到感光性透明树脂膜11表面地形成绝缘体涂布膜131。绝缘体涂布膜131是如下得到的:涂布把Si有机化合物即有机硅氧烷溶解在有机溶剂(丙二醇单甲醚)中的液体,以120℃在大气中保持90秒使干燥,接着在大气中(也可以在氮气中)以180℃进行1小时烧制。然后在微波激发RLSA等离子处理装置中使Si3N4膜(氮化硅电介质膜)132进行CVD生长,制作栅极绝缘膜13。然后利用公知的PECVD(Plasma Enhanced Chemical Vapor Deposition)法连续堆积非晶硅膜141、n+型非晶硅膜142,利用光刻法和公知的RIE(Reactive IonEtching)法把栅极电极12上及其周边部除去,把非晶硅膜的一部分除去。
参照图7,接着利用公知的喷溅法等按Ti、Al、Ti的顺序进行成膜以作为源极电极和漏极电极,利用光刻法形成图形,形成源极电极15和漏极电极16。然后,把形成的源极电极15和漏极电极16作为掩膜而利用公知的方法腐蚀n+型非晶硅膜142,把源极区域与漏极区域进行分离。接着利用公知的PECVD法形成作为保护膜的硅氮化膜(未图示),完成第一实施例的薄膜晶体管。
[第二实施例]
使用图来说明本发明的第二实施例。
图9适用液晶显示装置,是表示本发明第二实施例薄膜晶体管(TFT)结构的剖面图。薄膜晶体管具有:在玻璃基板(绝缘基板)10上形成的由透明感光性树脂构成的透明树脂膜11、在透明树脂膜11上形成的达到玻璃基板10且形成到与透明树脂膜11大致同一高度的栅极电极12、在整个透明树脂膜11和栅极电极12上形成的由绝缘体涂布膜构成的栅极绝缘膜133、经由栅极绝缘膜133在栅极电极12上形成的半导体层14、与半导体层14连接的源极电极15和漏极电极16。
图10是把第二实施例薄膜晶体管的栅极电极部结构放大表示的剖面图。图示的栅极电极12从玻璃基板10侧开始到半导体层侧(即从图的下方开始顺序)包括有:基底贴紧层121、催化剂层122、导电金属层123和导电金属扩散抑制层124。栅极电极12被埋设在平坦的透明树脂膜11所形成的槽中。如图所示,使栅极电极12的表面与透明树脂膜11的表面被形成大致是同一平面地埋设在透明树脂膜11的槽中。因此,虽然栅极电极12上部结构的平坦性被确保,但微观看时则平坦性有问题。即,以前由非电解镀层形成的导电金属层123(Cu层)表面的平坦度为Ra是17.74nm、峰-谷值也达到193.92nm,在其上形成的导电金属扩散抑制层124(非电解镀层Ni层)的表面平坦度也为Ra是8.58nm、峰-谷值是68.7nm。
本发明在导电金属扩散抑制层124上形成厚度250nm的绝缘体涂布膜(栅极绝缘膜)133。利用该绝缘体涂布膜133把栅极电极12与透明树脂膜11之间的间隙112填埋,且能够提供不反映栅极电极12表面凹凸的具有Ra是0.30nm、峰-谷值是3.55nm平坦表面的栅极绝缘膜。图17是在该栅极电极上形成绝缘体涂布膜的栅极绝缘膜的结构,并表示观察剖面状况的电子显微镜照片。如图17所示,了解到形成不依赖于基底粗糙度的平坦表面。
其结果是,能够使在栅极绝缘膜上形成的半导体层不产生由栅极电极12引起的凹凸地形成薄膜晶体管(TFT)。由此,能够大幅度提高载流子的移动度,而且在栅极绝缘膜的成膜工序中省略了用于形成CVD电介质膜的CVD工序,以简易的涂布工序进行成膜,能够实现工序的简略化。
下面使用图来说明上述第二实施例薄膜晶体管的形成方法。
图11~图15是把第二实施例薄膜晶体管的制造方法按工序顺序表示的模式图。首先参照图11,作为基板而准备玻璃基板10。作为该玻璃基板也可以是为了形成30英寸以上大型画面的大型基板。把该玻璃基板进行0.5%体积的氢氟酸水溶液10秒钟处理,用纯水进行水洗来把表面的污染洗净除去。然后,通过向纯水添加氢氧化钠而把pH控制在10的水溶液中以0.1%体积的浓度溶解硅烷偶合剂即氨基丙基乙氧基硅烷,把玻璃基板10以这样的硅烷偶合剂溶液进行处理,即在室温下以硅烷偶合剂溶液浸渍30分钟,使玻璃基板10表面吸附硅烷偶合剂。然后在加热板上以110℃处理60分钟,使硅烷偶合剂与玻璃基板10表面化学结合,变成基底贴紧层(厚度10nm)121。通过这样形成基底贴紧层121,实质上是在基板表面配置了氨基,能够制作金属络合物容易配位的结构。由于硅烷偶合剂通常是透明的,所以即使形成在玻璃基板10的整个面上也能够得到本发明的效果,且根据得到玻璃基板10与后工序使用的透明感光性树脂贴紧性的观点,优选。
在形成基底贴紧层121后,使用旋转器把阳性感光胶液向基底贴紧层121的表面涂布,通过在加热板上以100℃进行120秒钟的加热预烘处理,形成具有2μm厚度的感光性透明树脂膜11。上述的阳性感光胶液使用专利文献4记载的含有碱可溶性脂环烯烃类树脂的。作为形成透明膜的有机材料,能够使用从由丙烯类树脂、硅类树脂、氟类树脂、聚酰亚胺类树脂、聚烯烃类树脂、脂环式烯烃类树脂和环氧类树脂构成的群中选择的透明树脂。但按照使以后的工序变容易的观点,作为透明膜以感光性透明树脂膜为适合,特别是如专利文献4或专利文献5所详述的那样,优选使用感光性透明树脂组成物。
参照图12,形成感光性透明树脂膜11后,利用掩膜对准器并经由掩膜图形把g、h、i线的混合光有选择地向感光性透明树脂膜11照射。然后,使用0.3%重量的氢氧化四甲基铵水溶液进行90秒的显影,之后用纯水进行60秒的冲洗处理,在玻璃基板10上形成具有规定图形的槽。然后在氮环境中进行230℃、60分钟的热处理,使感光性透明树脂膜11固化。接着把它在氯化钯盐酸水溶液(氯化钯0.005%体积、盐酸0.01%体积)中以室温浸渍3分钟,再用还原剂(上村工业(株)制还原剂MAB-2)处理水洗,在形成的槽内有选择地付与钯催化剂(催化剂层:厚度10~50nm)122。
参照图13,把被付与了钯催化剂122的玻璃基板10浸渍在铜非电解镀层液(上村工业(株)制PGT)中,在所述槽内有选择地把铜层123(厚度1.9μm)作为导电金属层形成。铜层123优选为仅以接续的扩散抑制膜(导电金属扩散抑制层)124膜厚度的量,并且在比感光性透明树脂膜11的表面高度低的位置完成处理。然后,浸渍在镍非电解镀层液中,在铜层123上形成由镍形成的扩散抑制膜124(厚度0.1μm)。
参照图14,接着,从栅极电极12表面延伸到感光性透明树脂膜11表面地涂布绝缘体膜以形成栅极绝缘膜133。该栅极绝缘膜133是如下得到的:涂布把Si有机化合物即有机硅氧烷溶解在有机溶剂(丙二醇单甲醚)中的液体,以120℃在大气中保持90秒使干燥,接着在大气中(也可以在氮气中)以180℃进行1小时烧制。然后利用公知的PECVD法连续堆积非晶硅膜141、n+型非晶硅膜142,利用光刻法和公知的RIE法把栅极电极12上及其周边部除去,把非晶硅膜的一部分除去。
参照图15,接着利用公知的喷溅法等按Ti、Al、Ti的顺序进行成膜以作为源极电极和漏极电极,利用光刻法形成图形,形成源极电极15和漏极电极16。然后,把形成的源极电极15和漏极电极16作为掩膜而利用公知的方法腐蚀n+型非晶硅膜142,把源极区域与漏极区域进行分离。接着利用公知的PECVD法形成作为保护膜的硅氮化膜(未图示),完成第二实施例的薄膜晶体管。
[第三实施例]
使用图16说明适用液晶显示装置的第三实施例薄膜晶体管的形成方法。
在第二实施例说明的薄膜晶体管的制造方法中,在铜层123上形成镍的扩散抑制膜124(厚度0.1μm),形成栅极电极12后,从栅极电极12表面达到透明树脂膜11表面整个区域地在微波激发RLSA等离子处理装置中使Si3N4膜(氮化硅电介质膜)132进行CVD生长,形成绝缘膜。接着在Si3N4膜整体上涂布形成绝缘体涂布膜131,形成栅极绝缘膜13。该绝缘体涂布膜131是如下得到的:涂布把Si有机化合物即有机硅氧烷溶解在有机溶剂(丙二醇单甲醚)中的液体,以120℃在大气中保持90秒使干燥,接着在大气中(也可以在氮气中)以180℃进行1小时烧制。通过形成该绝缘体涂布膜131则能够降低使向其下的表面粗糙度大的栅极电极12上由CVD生长产生的绝缘膜(Si3N4膜132)表面的表面粗糙度,能够降低通道层即栅极绝缘膜与半导体层界面的粗糙度。图16是这时薄膜晶体管的剖面图。
上述实施例仅对适合液晶显示装置的情况进行了说明,但本发明能够适用以有机EL显示装置为主的构成平面显示器屏的各种基板和其他配线基板。
作为构成配线的材料,不仅是铜、银,例如也可以形成铟-锡氧化物(ITO)等金属氧化物那样的导电性膜。
本发明适用于液晶显示装置、有机EL装置、无机EL装置等显示装置,能够把这些显示装置大型化,而且还能够适用于显示装置以外的配线。

Claims (40)

1、一种半导体装置,具有:基板、设置在该基板上且具有槽的绝缘体层、设置在所述槽中以使其表面与所述绝缘体层的表面大致平坦的导电体层、设置在该导电体层上的绝缘膜、在所述导电体层的至少一部分上方并且在所述绝缘膜上设置的半导体层,其特征在于,
所述绝缘膜具有绝缘体涂布膜。
2、如权利要求1所述的半导体装置,其特征在于,所述绝缘膜仅由所述绝缘体涂布膜构成。
3、如权利要求1所述的半导体装置,其特征在于,所述绝缘膜还具有其他的绝缘体膜。
4、如权利要求3所述的半导体装置,其特征在于,所述其他的绝缘体膜是绝缘体CVD膜。
5、如权利要求3所述的半导体装置,其特征在于,所述其他的绝缘体膜设置在所述绝缘体涂布膜与所述半导体层之间。
6、如权利要求3所述的半导体装置,其特征在于,所述其他的绝缘体膜设置在所述绝缘体涂布膜与所述导电体层之间。
7、如权利要求1所述的半导体装置,其特征在于,所述导电体层的一部分是栅极电极,该栅极电极上的所述绝缘膜是栅极绝缘膜,所述半导体层设置在所述栅极绝缘膜上。
8、如权利要求7所述的半导体装置,其特征在于,源极电极和漏极电极的至少一个与所述半导体层电连接。
9、一种半导体装置,在基板上的绝缘体层设置槽,在该槽中把栅极电极作为导电体层形成以使其表面与所述绝缘体层的表面大致平坦,在该栅极电极上经由栅极绝缘膜配置半导体层,源极电极和漏极电极的至少一个与该半导体层电连接,其特征在于,
所述半导体装置具有把所述栅极绝缘膜设置在所述栅极电极上的绝缘体涂布膜和在其上形成的绝缘体CVD膜。
10、如权利要求1或9所述的半导体装置,其特征在于,所述绝缘体涂布膜其表面的平坦度为Ra是1nm以下,峰-谷值是20nm以下。
11、如权利要求7或9所述的半导体装置,其特征在于,所述栅极电极其表面的平坦度为Ra是3nm以上,峰-谷值是30nm以上。
12、如权利要求1或9所述的半导体装置,其特征在于,所述基板实质上是透明的绝缘体基板,所述绝缘体层实质上是透明的树脂层。
13、如权利要求12所述的半导体装置,其特征在于,所述透明的树脂层由含有碱可溶性脂环烯烃类树脂和感射线成分的感光性树脂组成物所形成。
14、如权利要求12所述的半导体装置,其特征在于,所述透明树脂层具有从由丙烯酸类树脂、硅类树脂、氟类树脂、聚酰亚胺类树脂、聚烯烃类树脂、脂环式烯烃类树脂和环氧类树脂构成的群中选择的一种以上的树脂。
15、如权利要求7或9所述的半导体装置,其特征在于,所述栅极电极至少具有基底贴紧层、导电金属层、导电金属扩散抑制层。
16、如权利要求1或9所述的半导体装置,其特征在于,所述绝缘体涂布膜把所述导电体层与所述绝缘体层之间的间隙填埋且在所述绝缘体层的表面上延伸。
17、如权利要求7或9所述的半导体装置,其特征在于,所述绝缘体涂布膜实质上是透明的,把所述栅极电极与所述绝缘体层之间的间隙填埋且在所述绝缘体层的表面上延伸。
18、如权利要求4或9所述的半导体装置,其特征在于,所述绝缘体CVD膜实质上是透明的,在所述绝缘体层的表面上延伸的所述绝缘体涂布膜上延伸。
19、如权利要求1或9所述的半导体装置,其特征在于,所述绝缘体涂布膜是使含有金属有机化合物与金属无机化合物的至少一种化合物和溶剂的液体状涂布膜干燥、烧制而得到的膜。
20、如权利要求1或9所述的半导体装置,其特征在于,所述绝缘体层实质上是透明的树脂层,所述绝缘体涂布膜是使含有金属有机化合物和金属无机化合物的至少一个和溶剂的液体状涂布膜干燥并在300℃以下烧制而得到的膜。
21、如权利要求1或所述的半导体装置,其特征在于,所述绝缘体涂布膜的介电常数是2.6以上。
22、如权利要求4或9所述的半导体装置,其特征在于,所述绝缘体CVD膜的介电常数是4以上。
23、如权利要求7或9所述的半导体装置,其特征在于,所述栅极绝缘膜的厚度按EOT(二氧化硅换算)是95nm到200nm。
24、如权利要求4或9所述的半导体装置,其特征在于,所述绝缘体CVD膜的厚度按EOT(二氧化硅换算)是80nm到185nm。
25、如权利要求1或9所述的半导体装置,其特征在于,所述绝缘体涂布膜的厚度按EOT(二氧化硅换算)是15nm到120nm。
26、如权利要求15所述的半导体装置,其特征在于,所述导电金属层具有Cu、Ag的至少一个,所述导电金属扩散抑制层具有从Ni、W、Ta、Nb、Ti的任一个选择的金属。
27、一种使用权利要求1或9所述半导体装置制造的显示装置。
28、如权利要求27所述的显示装置,其特征在于,所述显示装置是液晶显示装置或是有机EL显示装置。
29、一种半导体装置的制造方法,其特征在于,包括:在基板上设置具有槽的绝缘体层的工序、
在该槽中形成导电体层以使其表面与所述绝缘体层的表面大致平坦的工序、
在该导电体层上形成绝缘体涂布膜的工序、
在所述绝缘体涂布膜的至少一部分上形成半导体层的工序。
30、如权利要求29所述的半导体装置的制造方法,其特征在于,在形成所述绝缘体涂布膜的工序之前或之后具有形成其他绝缘体膜的工序。
31、如权利要求30所述的半导体装置的制造方法,其特征在于,利用CVD法来形成所述其他的绝缘体膜。
32、如权利要求29所述的半导体装置的制造方法,其特征在于,把所述导电体层的一部分作为栅极电极,把该栅极电极上的所述绝缘体涂布膜作为栅极绝缘膜的至少一部分,把所述半导体层设置在所述栅极绝缘膜上。
33、如权利要求32所述的半导体装置是制造方法,其特征在于,还具有所述半导体层形成源极电极和漏极电极的至少一个的工序。
34、一种半导体装置的制造方法,其特征在于,包括:
在基板上设置具有槽的绝缘体层的工序、
在所述槽中形成栅极电极以使其表面与所述绝缘体层的表面大致平坦的工序、
在所述栅极电极上形成绝缘体涂布膜的工序、
利用CVD法在所述绝缘体涂布膜上形成电介质膜的工序、
在所述电介质膜上形成半导体层的工序、
把源极电极和漏极电极的至少一个与所述半导体层电连接的工序。
35、如权利要求32或34所述的半导体装置的制造方法,其特征在于,形成所述绝缘体涂布膜的工序具有:
把含有金属有机化合物和金属无机化合物的至少一个和溶剂的液体状材料向所述栅极电极上涂布的工序、
使涂布的膜干燥的工序、
把干燥的膜进行烧制的工序。
36、如权利要求32或34所述的半导体装置的制造方法,其特征在于,形成所述栅极电极的工序
具有利用镀层法、印刷法、喷墨法或喷溅法来形成导电金属层的工序。
37、如权利要求35所述的半导体装置的制造方法,其特征在于,形成所述绝缘体涂布膜的工序具有涂布的工序,该涂布的工序使所述液体状材料把所述栅极电极与所述绝缘体层之间的间隙填埋并且在所述绝缘体层的表面上延伸。
38、如权利要求29或34所述的半导体装置的制造方法,其特征在于,在所述基板上设置具有槽的绝缘体层的工序具有:
在所述基板上形成树脂膜的工序、
通过把所述树脂膜形成图形而形成用于***述栅极电极的槽的工序。
39、如权利要求35所述的半导体装置的制造方法,其特征在于,在惰性气体环境中或大气环境中进行烧制所述干燥的膜的工序。
40、一种液晶显示装置或有机EL显示装置的制造方法,其特征在于,具有使用权利要求29或34的制造方法来形成半导体装置的工序。
CNA2007800310951A 2006-09-22 2007-09-21 半导体装置和半导体装置的制造方法 Pending CN101506985A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006257848 2006-09-22
JP257848/2006 2006-09-22
JP313492/2006 2006-11-20

Publications (1)

Publication Number Publication Date
CN101506985A true CN101506985A (zh) 2009-08-12

Family

ID=40977789

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800310951A Pending CN101506985A (zh) 2006-09-22 2007-09-21 半导体装置和半导体装置的制造方法

Country Status (1)

Country Link
CN (1) CN101506985A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807004A (zh) * 2010-03-08 2010-08-18 彩虹集团电子股份有限公司 一种用于彩色显像管网版生产的工作版的制做方法
CN103000692A (zh) * 2011-09-14 2013-03-27 鸿富锦精密工业(深圳)有限公司 薄膜晶体管结构及其制造方法
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
CN103489922A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105789221A (zh) * 2009-03-27 2016-07-20 株式会社半导体能源研究所 半导体装置
CN110379715A (zh) * 2014-08-26 2019-10-25 株式会社尼康 转印基板
WO2020187237A1 (zh) * 2019-03-20 2020-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789221A (zh) * 2009-03-27 2016-07-20 株式会社半导体能源研究所 半导体装置
CN101807004B (zh) * 2010-03-08 2012-07-11 彩虹集团电子股份有限公司 一种用于彩色显像管网版生产的工作版的制做方法
CN101807004A (zh) * 2010-03-08 2010-08-18 彩虹集团电子股份有限公司 一种用于彩色显像管网版生产的工作版的制做方法
CN103299429B (zh) * 2010-12-27 2016-08-10 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
CN103000692A (zh) * 2011-09-14 2013-03-27 鸿富锦精密工业(深圳)有限公司 薄膜晶体管结构及其制造方法
CN103489922A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103489922B (zh) * 2013-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN110379715A (zh) * 2014-08-26 2019-10-25 株式会社尼康 转印基板
CN111128707A (zh) * 2014-08-26 2020-05-08 株式会社尼康 元件制造方法及转印基板
CN111128707B (zh) * 2014-08-26 2023-06-16 株式会社尼康 元件制造方法及转印基板
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11784259B2 (en) 2017-12-07 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
WO2020187237A1 (zh) * 2019-03-20 2020-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置

Similar Documents

Publication Publication Date Title
CN101506985A (zh) 半导体装置和半导体装置的制造方法
TWI654629B (zh) 觸控面板與其引線結構
CN101563782B (zh) 半导体装置和半导体装置的制造方法
EP2717315B1 (en) Copper-based metal wiring comprising oxide layer including indium and zinc
CN105441903B (zh) 纳米结构制造过程中的导电助层的沉积和选择性移除
TWI388062B (zh) 蝕刻劑,以及使用該蝕刻劑與其製得之結構來製造包含導線之薄膜電晶體基材的方法
CN101853809B (zh) 半导体元件及其制造方法和液晶显示器及其制造方法
CN110462830B (zh) 显示基板及其制备方法、显示面板和显示装置
CN102013414A (zh) 软性显示器组件的制作方法
CN101137933A (zh) 具有银覆盖的电极的lcd器件
CN102791808A (zh) 包括掺杂的cnt和纳米线复合材料的大面积透明导电涂层及其制备方法
CN102782054A (zh) 制备一个涂覆物、涂层包括合金化cnt薄膜的方法
US20090278134A1 (en) Semiconductor device and method of manufacturing the semiconductor device
KR20100051499A (ko) 플렉시블 표시장치 제조방법
CN100543539C (zh) 半穿半反式液晶显示器制造方法
US20150279690A1 (en) Trench forming method, metal wiring forming method, and method of manufacturing thin film transistor array panel
TWI255002B (en) Integrated, active, moisture and oxygen getter layers
US20030118738A1 (en) Planarization of ceramic substrates using porous materials
CN102054756A (zh) 铜互连结构及其形成方法
US7101788B2 (en) Semiconductor devices and methods of manufacturing such semiconductor devices
US20080157379A1 (en) Semiconductor device having metal wiring and method for fabricating the same
CN103928401B (zh) 阵列基板及其制备方法、显示装置
CN102403324A (zh) 半导体器件的制造方法、半导体器件及相机组件
JP2008015013A (ja) 反射型液晶表示パネル及びそれに用いる半導体基板の製造方法
CN105118838B (zh) 一种阵列基板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: NIPPON ZEON CO., LTD.

Owner name: NIPPON ZEON CO., LTD.

Free format text: FORMER OWNER: NAT UNIVERSITY CORP. TOHOKU UNI

Effective date: 20100816

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: MIYAGI, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100816

Address after: Tokyo, Japan, Japan

Applicant after: Nippon Zeon Co., Ltd.

Address before: Miyagi Prefecture in Japan

Applicant before: Nat University Corp. Tohoku Uni

Co-applicant before: Nippon Zeon Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090812