CN115377204B - 显示面板及其制作方法、显示装置 - Google Patents

显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
CN115377204B
CN115377204B CN202211311534.7A CN202211311534A CN115377204B CN 115377204 B CN115377204 B CN 115377204B CN 202211311534 A CN202211311534 A CN 202211311534A CN 115377204 B CN115377204 B CN 115377204B
Authority
CN
China
Prior art keywords
layer
display panel
substrate
metal layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211311534.7A
Other languages
English (en)
Other versions
CN115377204A (zh
Inventor
周楷
罗传宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202211311534.7A priority Critical patent/CN115377204B/zh
Publication of CN115377204A publication Critical patent/CN115377204A/zh
Priority to US18/059,242 priority patent/US20240234524A9/en
Priority to JP2022196140A priority patent/JP7422209B1/ja
Priority to EP22213852.1A priority patent/EP4362107A1/en
Application granted granted Critical
Publication of CN115377204B publication Critical patent/CN115377204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示面板及其制作方法、显示装置。该显示面板包括薄膜晶体管，薄膜晶体管包括有源部以及与有源部搭接的源极和漏极；显示面板还包括基板、第一金属层以及有源层：第一金属层设置于基板上，包括源极和漏极；有源层设置于第一金属层远离基板的一侧，包括有源部，有源部包括导体子层与半导体子层；其中，导体子层包括间隔设置的第一导体子部与第二导体子部，半导体子层至少连接于第一导体子部与第二导体子部之间。本发明可以通过导体子层的精确光刻得到更小尺寸的沟道，以得到具有超短沟道的薄膜晶体管，有效提高薄膜晶体管的电流通过能力和迁移率，并减小薄膜晶体管的尺寸，提高显示面板的分辨率。

Description

显示面板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制作方法、及具有该显示面板的显示装置。
背景技术
Micro-LED(微型发光二极管)以及Mini LED（迷你发光二极管）都是采用电流驱动显示的新兴显示技术。
随着高清晰度显示面板对画质的要求越来越高，提升分辨率和显示画质成为一个新需求。但是，在现有的Mini/Micro LED显示器中，薄膜晶体管中的半导体层的两侧通常经过导体化形成源漏极接触区，而源漏极通过源漏极接触区与半导体层相连，沟道区域则位于源漏极接触区之间，沟道区域的长度通常由栅极的长度决定，进而难以实现具有短沟道的薄膜晶体管，不利于薄膜晶体管尺寸的降低，难以实现高分辨率。
发明内容
本发明实施例提供一种显示面板及其制作方法、显示装置，能够实现具有短沟道的薄膜晶体管，减小薄膜晶体管的尺寸，实现高分辨率的显示面板。
本发明实施例还提供一种显示面板，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括有源部以及与所述有源部搭接的源极和漏极；
所述显示面板还包括：
基板；
第一金属层，设置于所述基板上，包括所述源极和所述漏极；
有源层，设置于所述第一金属层远离所述基板的一侧，包括所述有源部，所述有源部包括导体子层与半导体子层；
其中，所述导体子层包括间隔设置的第一导体子部与第二导体子部，所述半导体子层至少连接于所述第一导体子部与所述第二导体子部之间。
在本发明的一种实施例中，所述有源部包括源极接触区、漏极接触区以及位于所述源极接触区和所述漏极接触区之间的沟道区，所述导体子层还包括设置于所述第一导体子部与所述第二导体子部之间并位于所述沟道区内的隔断槽，且所述半导体子层至少填充于所述隔断槽内。
在本发明的一种实施例中，所述第一导体子部延伸至所述源极接触区，所述第二导体子部延伸至所述漏极接触区，且所述源极与位于所述源极接触区内的所述第一导体子部电性连接，所述漏极与位于所述漏极接触区内的所述第二导体子部电性连接。
在本发明的一种实施例中，所述隔断槽沿第一方向上的长度小于所述源极接触区与所述漏极接触区之间的间距，所述第一方向为所述源极接触区指向所述漏极接触区的方向。
在本发明的一种实施例中，所述隔断槽沿所述第一方向上的长度小于或等于3微米。
在本发明的一种实施例中，所述薄膜晶体管还包括栅极，所述显示面板还包括设置于所述有源层远离所述第一金属层一侧的第二金属层，且所述第二金属层包括所述栅极，所述栅极位于所述有源部远离所述基板的一侧，所述隔断槽在所述基板上的正投影位于所述栅极在所述基板上的正投影的覆盖范围以内。
在本发明的一种实施例中，所述显示面板还包括设置于所述有源层远离所述基板一侧的层间介质层以及第三金属层，所述层间介质层覆盖所述有源层以及所述第二金属层，所述第三金属层位于所述层间介质层远离所述第二金属层的一侧；
其中，所述第三金属层包括第一电极件，所述第一电极件穿过所述层间介质层与所述薄膜晶体管电性连接。
在本发明的一种实施例中，所述隔断槽在所述基板上的正投影位于所述第一电极件在所述基板上的正投影的覆盖范围以内。
在本发明的一种实施例中，所述显示面板还包括设置于所述层间介质层和所述第三金属层之间的水氧阻挡层，且所述隔断槽在所述基板上的正投影位于所述水氧阻挡层在所述基板上的正投影的覆盖范围以内。
在本发明的一种实施例中，所述第一金属层还包括遮光部，且所述遮光部位于所述有源部和所述基板之间。
在本发明的一种实施例中，所述源极的一端连接于所述有源部，另一端连接于所述遮光部，且所述源极的材料与所述遮光部的材料相同。
根据本发明的上述目的，本发明实施例还提供一种显示面板的制作方法，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括有源部以及与所述有源部搭接的源极和漏极；
所述显示面板的制作方法包括以下步骤：
提供基板；
在所述基板上形成第一金属层，所述第一金属层包括所述源极和所述漏极；
在所述第一金属层远离所述基板的一侧形成有源层，所述有源层包括所述有源部，所述有源部包括导体子层与半导体子层，其中，所述导体子层包括间隔设置的第一导体子部与第二导体子部，所述半导体子层至少连接于所述第一导体子部与所述第二导体子部之间。
根据本发明的上述目的，本发明实施例还提供一种显示装置，所述显示装置包括所述显示面板以及装置主体，且所述显示面板与所述装置主体组合为一体。
本发明的有益效果：本发明中的有源部包括导体子层和半导体子层，且导体子层包括间隔设置的第一导体子部和第二导体子部，半导体子层至少连接于第一导体子部和第二导体子部之间，进而有源部可以在第一导体子部和第二导体子部之间的间隔区域内形成沟道，可以通过导体子层的精确光刻得到更小尺寸的沟道，以得到具有超短沟道的薄膜晶体管，有效提高薄膜晶体管的电流通过能力和迁移率，并减小薄膜晶体管的尺寸，提高显示面板的分辨率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的一种结构示意图；
图2为本发明实施例提供的显示面板的另一种结构示意图；
图3为本发明实施例提供的显示面板的另一种结构示意图；
图4为本发明实施例提供的显示面板的另一种结构示意图；
图5为本发明实施例提供的显示面板的制作方法流程图；
图6至图12为本发明实施例提供的显示面板的制作过程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例还提供一种显示面板，请参照图1，该显示面板包括薄膜晶体管T，薄膜晶体管T包括有源部30以及与有源部30搭接的源极21和漏极22。
进一步地，该显示面板还包括基板10、第一金属层20以及有源层；第一金属层20设置于基板10上，并包括源极21和漏极22；有源层设置于第一金属层20远离基板10的一侧，并包括有源部30，有源部30包括导体子层31与半导体子层32。
其中，导体子层31包括间隔设置的第一导体子部311与第二导体子部312，半导体子层32至少连接于第一导体子部311与第二导体子部312之间。
在实施应用过程中，本发明实施例中的有源部30包括导体子层31和半导体子层32，且导体子层31包括间隔设置的第一导体子部311和第二导体子部312，半导体子层32至少连接于第一导体子部311和第二导体子部312之间，进而有源部30可以在第一导体子部311和第二导体子部312之间的间隔区域内形成沟道，可以通过导体子层31的精确光刻得到更小尺寸的沟道，以得到具有超短沟道的薄膜晶体管T，有效提高薄膜晶体管T的电流通过能力和迁移率，并减小薄膜晶体管T的尺寸，提高显示面板的分辨率。
具体地，请继续参照图1，在本发明的一种实施例中，该显示面板包括基板10、设置于基板10上的第一金属层20、设置于基板10上并覆盖第一金属层20的绝缘层51、设置于绝缘层51上的有源层、设置于有源层上的栅极绝缘层52、设置于栅极绝缘层52上的第二金属层40、设置于绝缘层51上并覆盖有源层、栅极绝缘层52以及第二金属层40上的层间介质层53、以及设置于层间介质层53上的第三金属层60。
需要说明的是，本发明实施例提供的显示面板包括多个薄膜晶体管T，且每一薄膜晶体管T皆包括有源部30、源极21、漏极22以及栅极41。
进一步地，第一金属层20包括多个源极21和多个漏极22，有源层包括多个有源部30，第二金属层40包括多个栅极41，其中，一个源极21、一个漏极22、一个有源部30以及一个栅极41构成一个薄膜晶体管T；其中，在同一个薄膜晶体管T中，源极21和漏极22位于对应的一个有源部30和基板10之间，且有源部30的两侧通过穿过绝缘层51的过孔分别与源极21和漏极22搭接，而栅极41位于栅极绝缘层52远离有源部30一侧。
在本发明实施例中，第一金属层20还包括多个遮光部23，且每一遮光部23皆对应一个有源部30设置，以防止环境光或者反射光等照射至有源部30上，影响有源部30的电性稳定性。此外，在同一个薄膜晶体管T中，源极21的一端连接于有源部30，另一端连接于遮光部23。
优选的，源极21的材料与遮光部23的材料相同，且源极21与遮光部23为一体成型设置，进而相对于现有技术中，本发明实施例将源极21和漏极22设置为与遮光部23同层，进而可以在同一道光罩中形成，节省了工艺工序，降低了工艺成本。
进一步地，由于本发明实施例中将源极21、漏极22以及遮光部23皆合并至第一金属层20，进而相对于现有技术将减少覆盖源漏极的绝缘膜层，使得有源部30上方阻隔水氧的膜层数量减少；但是，本发明实施例中将栅极41设置于有源部30上方，进而可以起到有效阻隔水氧的作用，提高薄膜晶体管T的稳定性，即本发明实施例可以在简化工艺流程，降低工艺成本的基础上，保证薄膜晶体管T的稳定性，提高显示面板的良品率；此外，相对于现有技术中，栅极位于半导体层下方，使得半导体层下方膜层不平整，使得半导体层经过爬坡，容易产生断线的风险，而本发明实施例中，将栅极41设置于有源部30上方，避免了有源部30的爬坡，降低了有源部30发生断线的风险，进一步提高了薄膜晶体管T的良品率。
承上，在本发明实施例中，各有源部30源极接触区301、漏极接触区302以及位于源极接触区301和漏极接触区302之间的沟道区303，且源极21与有源部30位于源极接触区301内的部分电性连接，漏极22与有源部30位于漏极接触区302内的部分电性连接。
各有源部30包括导体子层31以及半导体子层32，其中，导体子层31包括间隔设置的第一导体子部311和第二导体子部312、以及位于第一导体子部311和第二导体子部312之间的隔断槽313，且隔断槽313位于沟道区303内，至少第一导体子部311延伸至源极接触区301内，至少第二导体子部312延伸至漏极接触区302内。其中，源极21通过穿过绝缘层51的源极接触孔与位于源极接触区301内的第一导体子部311搭接，漏极22通过穿过绝缘层51的漏极接触孔与位于漏极接触区302内的第二导体子部312搭接。
可以理解的是，在本发明实施例中，半导体子层32至少连接于第一导体子部311和第二导体子部312之间，进一步地，半导体子层32至少填充于隔断槽313内，以在沟道区303内形成沟道，此外，半导体子层32也可填充于隔断槽313内并部分延伸至源极接触区301内和/或部分延伸至漏极接触区302内。其中，半导体子层32可包括填充于隔断槽313内的第一子部，以及延伸至隔断槽313外的第二子部，且第二子部位于导体子层31远离基板10的一侧。
可选的，导体子层31的材料可以包括ITO、IZO中的至少一者，而半导体子层32的材料可以包括IGZO、IGTO以及IGZTO中的至少一者。
可选的，导体子层31的厚度可大于或等于750埃，且小于或等于1000埃，半导体子层32的厚度可为300埃左右。
其中，隔断槽313沿第一方向上的长度小于源极接触区301和漏极接触区302之间的距离，且第一方向为源极接触区301指向漏极接触区302的方向。在本发明实施例中，可通过对导体子层31的精确光刻工艺，以实现精确控制隔断槽313的长度，可得到长度较短的隔断槽313，即可得到具有短沟道的薄膜晶体管T，在本发明实施例中，隔断槽313沿第一方向上的长度小于或等于3微米。相对于现有技术中，沟道的长度一般由栅极长度决定，导致现有的沟道长度一般有8微米左右，而本发明实施例中可以有效降低薄膜晶体管T的沟道长度，可以提高薄膜晶体管T的电流通过能力和迁移率；此外，本发明实施例还可以通过减小薄膜晶体管T的沟道长度，以减小薄膜晶体管T的尺寸，进而可以节省更多的空间，以增加薄膜晶体管T的数量，提高显示面板的分辨率。
进一步地，本发明实施例中，源极21与第一导体子部311搭接，漏极22与第二导体子部312搭接，而半导体子层32仅用于形成沟道部分，因此，本发明实施例中不需要对半导体子层32进行导体化处理。而现有技术中，对半导体层进行导体化工艺的过程中，对设备稳定性及工艺时间卡控要求极为严格，稍有波动会很大程度上影响器件电性，因此，本发明实施例可以有效简化工艺流程、降低工艺难度，提高显示面板的良品率。
在本发明实施例中，隔断槽313在基板10上的正投影位于栅极41在基板10上的正投影的覆盖范围以内。进而栅极41有效防止栅极41上方膜层中的离子以及环境中的离子扩散至有源部30中，减少离子扩散对位于沟道区303内的半导体子层32的影响，提高了薄膜晶体管T的可靠性和稳定性。
另外，第三金属层60包括第一电极件61，且第一电极件61通过穿过层间介质层53的过孔与薄膜晶体管T电性连接；具体地，第一电极件61通过穿过层间介质层53的过孔与第二导体子部312搭接，以实现第一电极件61与漏极22电性连接，以实现信号的传输。
具体地，请参照图2，在本发明实施例中，该显示面板可为Mini/Micro LED。其中，第一金属层20还包括信号传输部24，第三金属层60还包括第二电极件62，且第二电极件62通过穿过层间介质层53和绝缘层51的过孔与信号传输部24搭接。该显示面板还包括LED灯件70，LED灯件70包括发光本体71以及设置于发光本体71一侧的第三电极件72和第四电极件73，其中，第三电极件72与第一电极件61搭接，第四电极件73与第二电极件62搭接，以将电信号传输至LED灯件70中，实现LED灯件70的发光。
需要说明的是，当本发明实施例提供的显示面板为OLED显示面板时，第一电极件61可为OLED显示面板中的阳极，而第二电极件62可位于OLED显示面板的非显示区，并连接于OLED显示面板的面阴极，以得到具有短沟道的OLED显示面板；且在本发明实施例中，源极21和漏极22的位置可进行互换，在此不作限定。
在本发明的另一种实施例中，请参照图3，本实施例与上一个实施例的区别之处在于：增加第一电极件61的覆盖面积，以使得隔断槽313在基板10上的正投影位于第一电极件61在基板10上的正投影的覆盖范围以内。由于本发明实施例中将源极21、漏极22以及遮光部23皆合并至第一金属层20，进而相对于现有技术将减少覆盖源漏极的绝缘膜层，使得有源部30上方阻隔水氧的膜层数量减少；但是，本发明实施例中将第一电极件61的覆盖面积增大，使得第一电极件61可以覆盖有源部30的沟道区303，进而可以起到有效阻隔水氧的作用，提高薄膜晶体管T的稳定性，即本发明实施例可以在简化工艺流程，降低工艺成本的基础上，保证薄膜晶体管T的稳定性，提高显示面板的良品率。
可选的，薄膜晶体管T在基板10上的正投影位于第一电极件61在基板10上的正投影的覆盖范围内。
在本发明的另一种实施例中，请参照图4，本实施例与第一个实施例的区别之处在于：显示面板还包括设置于层间介质层53和第三金属层60之间的水氧阻挡层80，以使得隔断槽313在基板10上的正投影位于水氧阻挡层80在基板10上的正投影的覆盖范围以内；由于本发明实施例中将源极21、漏极22以及遮光部23皆合并至第一金属层20，进而相对于现有技术将减少覆盖源漏极的绝缘膜层，使得有源部30上方阻隔水氧的膜层数量减少；但是，本发明实施例中通过在有源部30的沟道区303上方设置水氧阻挡层80，进而可以起到有效阻隔水氧的作用，提高薄膜晶体管T的稳定性，即本发明实施例可以在简化工艺流程，降低工艺成本的基础上，保证薄膜晶体管T的稳定性，提高显示面板的良品率。
可选的，薄膜晶体管T在基板10上的正投影位于水氧阻挡层80在基板10上的正投影的覆盖范围内，且第一电极件61穿过水氧阻挡层80以及层间介质层53与第二导体子部312搭接，以实现第一电极件61与漏极22电性连接。进一步地，水氧阻挡层80也可以整面覆盖显示面板的显示区。
可选的，水氧阻挡层80的材料包括AlOx或TiOx。水氧阻挡层80的厚度大于或等于500埃，且小于或等于1000埃。
综上所述，本发明实施例中的有源部30包括导体子层31和半导体子层32，且导体子层31包括间隔设置的第一导体子部311和第二导体子部312，半导体子层32至少连接于第一导体子部311和第二导体子部312之间，进而有源部30可以在第一导体子部311和第二导体子部312之间的间隔区域内形成沟道，可以通过导体子层31的精确光刻得到更小尺寸的沟道，以得到具有超短沟道的薄膜晶体管T，有效提高薄膜晶体管T的电流通过能力和迁移率，并减小薄膜晶体管T的尺寸，提高显示面板的分辨率。
此外，请结合图1、图5以及图6至图11，本发明实施例提供的显示面板包括薄膜晶体管T，薄膜晶体管T包括有源部30以及与有源部30搭接的源极21和漏极22。
该显示面板的制作方法包括以下步骤：
S10、提供基板10。
该基板10可为玻璃基板。
S20、在基板10上形成第一金属层20，第一金属层20包括源极21和漏极22。
采用物理气相溅射法在基板10上沉积第一金属材料层，并对第一金属材料层进行图案化处理，以得到第一金属层20，且第一金属层20包括多个源极21、多个漏极22以及多个遮光部23，其中，每一个源极21与一个遮光部23对应相连接，且该源极21与对应的一个遮光部23为一体成型设置。
可选的，第一金属材料层的材料可以包括Mo以及Cu中的至少一者。
S30、在第一金属层20远离基板10的一侧形成有源层，有源层包括有源部30，有源部30包括导体子层31与半导体子层32，其中，导体子层31包括间隔设置的第一导体子部311与第二导体子部312，半导体子层32至少连接于第一导体子部311与第二导体子部312之间。
采用化学气相沉积法在基板10上形成绝缘材料层，并对绝缘材料层进行高温退火处理2至3h，温度可为300至400℃，以得到绝缘层51。
可选的，绝缘材料层的材料可包括SiNx以及SiOx中的至少一者。
接着对绝缘层51进行图案化处理，以得到源极接触孔511和漏极接触孔512。
在绝缘层51上沉积金属氧化物层，并对金属氧化物层进行图案化处理，以得到多个导体子层31，且一个导体子层31对应位于一个源极21和一个漏极22的上方，导体子层31分别通过源极接触孔511和漏极接触孔512与源极21和漏极22搭接。
具体地，在对金属氧化层进行图案化处理的过程中，除了形成多个导体子层31外，还在每一导体子层31中形成相间隔的第一导体子部311和第二导体子部312、以及位于第一导体子部311和第二导体子部312之间的隔断槽313，其中，第一导体子部311穿过源极接触孔511与源极21搭接，第二导体子部312穿过漏极接触孔512与漏极22搭接。
可选的，金属氧化层的材料包括ITO以及IZO中的至少一者，导体子层31的厚度可大于或等于750埃，且小于或等于1000埃。
然后，采用物理气相溅射法在导体子层31和绝缘层51上形成氧化半导体层，并对氧化半导体层进行图案化处理，以得到多个半导体子层32，且每一个半导体子层32对应位于一个导体子层31上，其中，每一个半导体子层32填充于对应的一个导体子层31的隔断槽313内，并部分延伸至导体子层31远离基板10的一侧，且一个导体子层31与一个半导体子层32共同构成一个有源部30。
可选的，氧化半导体层的材料包括IGZO、IGTO以及IGZTO中的至少一者，半导体子层32的厚度可为300埃左右。
接着，在半导体子层32和绝缘层51上依次沉积栅极绝缘材料层和第二金属材料层；首先对第二金属材料层进行图案化处理，以得到第二金属层40，且第二金属层40包括多个栅极41，每一栅极41对应位于一个有源部30的上方，然后采用栅极41自对准工艺，对栅极绝缘材料层进行图案化处理，以得到栅极绝缘层52，且栅极绝缘层52位于栅极41和有源部30之间。
采用化学气相沉积法在栅极41、绝缘层51上形成层间介质层53，且层间介质层53覆盖有源部30、栅极41以及绝缘层51；然后对层间介质层53进行开孔处理，以露出漏极22的部分上表面。
可选的，层间介质层53的材料包括SiOx以及SiNx中的至少一者。
采用物理气相沉积法在层间介质层53上形成电极材料层，并对电极材料层间进行图案化处理，以得到第三金属层60，且第三金属层60包括第一电极件61，而第一电极件61通过穿过层间介质层53的过孔与漏极22搭接，以实现电信号的传输，如图1所示。
可选的，电极材料层的材料可以包括IZO以及ITO中的至少一者。
在本发明的另一种实施例中，请参照图3，在对电极材料层进行图案化处理的过程中，可以增加第一电极件61的覆盖面积，以使得隔断槽313在基板10上的正投影位于第一电极件61在基板10上的正投影的覆盖范围以内。
进一步地，在本发明的另一种实施例中，请结合图4以及图12，当形成层间介质层53后，在层间介质层53上形成水氧阻挡层80，以使得隔断槽313在基板10上的正投影位于水氧阻挡层80在基板10上的正投影的覆盖范围以内。
接着，可采用光刻工艺在水氧阻挡层80和层间介质层53中进行开孔，以露出第二导体子部312的上表面。
然后，采用物理气相沉积法在层间介质层53上形成电极材料层，并对电极材料层进行图案化处理，以得到第三金属层60，且第三金属层60包括第一电极件61，而第一电极件61通过穿过水氧阻挡层80以及层间介质层53的开孔与第二导体子部312搭接，以实现第一电极件61与漏极22电性连接，以实现电信号的传输，如图4所示。
可选的，水氧阻挡层80的材料包括AlOx或TiOx。水氧阻挡层80的厚度大于或等于500埃，且小于或等于1000埃。
综上所述，本发明实施例中的有源部30包括导体子层31和半导体子层32，且导体子层31包括间隔设置的第一导体子部311和第二导体子部312，半导体子层32至少连接于第一导体子部311和第二导体子部312之间，进而有源部30可以在第一导体子部311和第二导体子部312之间的间隔区域内形成沟道，可以通过导体子层31的精确光刻得到更小尺寸的沟道，以得到具有超短沟道的薄膜晶体管T，有效提高薄膜晶体管T的电流通过能力和迁移率，并减小薄膜晶体管T的尺寸，提高显示面板的分辨率。
另外，本发明实施例还提供一种显示装置，该显示装置包括上述实施例中所述的显示面板，或者采用上述实施例中所述的显示面板的制作方法制得的显示面板、以及装置主体，且该显示面板与装置主体组合为一体。
在本发明实施例中，该显示面板可为上述实施例中所述的显示面板，而装置主体可包括框体以及驱动模组等。
该显示装置可以为手机、平板、电视等显示终端，在此不作限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种显示面板及其制作方法、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (12)

1.一种显示面板，其特征在于，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括栅极、有源部以及与所述有源部搭接的源极和漏极；
所述显示面板还包括：
基板；
第一金属层，设置于所述基板上，包括所述源极和所述漏极；
有源层，设置于所述第一金属层远离所述基板的一侧，包括所述有源部，所述有源部包括导体子层与半导体子层；
第二金属层，设置于所述有源层远离所述第一金属层的一侧，并包括所述栅极；
层间介质层，覆盖所述有源层以及所述第二金属层；
第三金属层，设置于所述层间介质层远离所述第二金属层的一侧；
其中，所述导体子层包括间隔设置的第一导体子部与第二导体子部、以及设置于所述第一导体子部与所述第二导体子部之间的隔断槽，所述半导体子层至少连接于所述第一导体子部与所述第二导体子部之间并至少填充于所述隔断槽内，所述显示面板还包括设置于所述层间介质层和所述第三金属层之间的水氧阻挡层，所述隔断槽在所述基板上的正投影位于所述水氧阻挡层在所述基板上的正投影的覆盖范围以内。
2.根据权利要求1所述的显示面板，其特征在于，所述有源部包括源极接触区、漏极接触区以及位于所述源极接触区和所述漏极接触区之间的沟道区，所述隔断槽位于所述沟道区内。
3.根据权利要求2所述的显示面板，其特征在于，所述第一导体子部延伸至所述源极接触区，所述第二导体子部延伸至所述漏极接触区，且所述源极与位于所述源极接触区内的所述第一导体子部电性连接，所述漏极与位于所述漏极接触区内的所述第二导体子部电性连接。
4.根据权利要求2所述的显示面板，其特征在于，所述隔断槽沿第一方向上的长度小于所述源极接触区与所述漏极接触区之间的间距，所述第一方向为所述源极接触区指向所述漏极接触区的方向。
5.根据权利要求4所述的显示面板，其特征在于，所述隔断槽沿所述第一方向上的长度小于或等于3微米。
6.根据权利要求2所述的显示面板，其特征在于，所述栅极位于所述有源部远离所述基板的一侧，所述隔断槽在所述基板上的正投影位于所述栅极在所述基板上的正投影的覆盖范围以内。
7.根据权利要求6所述的显示面板，其特征在于，所述第三金属层包括第一电极件，所述第一电极件穿过所述层间介质层与所述薄膜晶体管电性连接。
8.根据权利要求7所述的显示面板，其特征在于，所述隔断槽在所述基板上的正投影位于所述第一电极件在所述基板上的正投影的覆盖范围以内。
9.根据权利要求1所述的显示面板，其特征在于，所述第一金属层还包括遮光部，且所述遮光部位于所述有源部和所述基板之间。
10.根据权利要求9所述的显示面板，其特征在于，所述源极的一端连接于所述有源部，另一端连接于所述遮光部，且所述源极的材料与所述遮光部的材料相同。
11.一种显示面板的制作方法，其特征在于，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括栅极、有源部以及与所述有源部搭接的源极和漏极；
所述显示面板的制作方法包括以下步骤：
提供基板；
在所述基板上形成第一金属层，所述第一金属层包括所述源极和所述漏极；
在所述第一金属层远离所述基板的一侧形成有源层，所述有源层包括所述有源部，所述有源部包括导体子层与半导体子层，其中，所述导体子层包括间隔设置的第一导体子部与第二导体子部、以及设置于所述第一导体子部与所述第二导体子部之间的隔断槽，所述半导体子层至少连接于所述第一导体子部与所述第二导体子部之间并至少填充于所述隔断槽内；
在所述有源层远离所述第一金属层的一侧形成第二金属层，所述第二金属层包括所述栅极；
形成覆盖所述有源层和所述第二金属层的层间介质层；
在所述层间介质层远离所述第二金属层的一侧形成水氧阻挡层，所述隔断槽在所述基板上的正投影位于所述水氧阻挡层在所述基板上的正投影的覆盖范围以内；
在所述水氧阻挡层远离所述层间介质层的一侧形成第三金属层。
12.一种显示装置，其特征在于，所述显示装置包括如权利要求1至10任一项所述的显示面板以及装置主体，且所述显示面板与所述装置主体组合为一体。
CN202211311534.7A 2022-10-25 2022-10-25 显示面板及其制作方法、显示装置 Active CN115377204B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211311534.7A CN115377204B (zh) 2022-10-25 2022-10-25 显示面板及其制作方法、显示装置
US18/059,242 US20240234524A9 (en) 2022-10-25 2022-11-28 Display panel and method of manufacturing same, and display device
JP2022196140A JP7422209B1 (ja) 2022-10-25 2022-12-08 表示パネル及びその製造方法、表示装置
EP22213852.1A EP4362107A1 (en) 2022-10-25 2022-12-15 Display panel and method of manufacturing same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211311534.7A CN115377204B (zh) 2022-10-25 2022-10-25 显示面板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN115377204A CN115377204A (zh) 2022-11-22
CN115377204B true CN115377204B (zh) 2023-04-18

Family

ID=84074095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211311534.7A Active CN115377204B (zh) 2022-10-25 2022-10-25 显示面板及其制作方法、显示装置

Country Status (4)

Country Link
US (1) US20240234524A9 (zh)
EP (1) EP4362107A1 (zh)
JP (1) JP7422209B1 (zh)
CN (1) CN115377204B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060693A (ja) * 2000-01-01 2001-03-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
CN111312732A (zh) * 2020-03-04 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN113594223A (zh) * 2021-07-30 2021-11-02 Tcl华星光电技术有限公司 有机发光显示装置及制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825395B2 (ja) 2001-10-30 2006-09-27 株式会社半導体エネルギー研究所 発光装置および電気器具
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP2007227907A (ja) 2006-01-26 2007-09-06 Semiconductor Energy Lab Co Ltd 有機電界効果トランジスタ及び半導体装置
JP5015472B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN203674211U (zh) 2013-12-19 2014-06-25 京东方科技集团股份有限公司 阵列基板及显示装置
JP2017208253A (ja) 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
CN109390413B (zh) * 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
KR20200144627A (ko) 2019-06-18 2020-12-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN110649044B (zh) * 2019-09-30 2022-02-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板和显示装置
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
KR20220007756A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN112838100B (zh) * 2021-01-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 发光面板及其制作方法
CN113270424B (zh) * 2021-05-13 2022-07-29 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN114883343B (zh) * 2022-04-21 2024-03-26 北海惠科光电技术有限公司 薄膜晶体管、显示基板和薄膜晶体管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060693A (ja) * 2000-01-01 2001-03-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
CN111312732A (zh) * 2020-03-04 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN113594223A (zh) * 2021-07-30 2021-11-02 Tcl华星光电技术有限公司 有机发光显示装置及制作方法

Also Published As

Publication number Publication date
US20240136415A1 (en) 2024-04-25
EP4362107A1 (en) 2024-05-01
CN115377204A (zh) 2022-11-22
JP7422209B1 (ja) 2024-01-25
US20240234524A9 (en) 2024-07-11
JP2024062907A (ja) 2024-05-10

Similar Documents

Publication Publication Date Title
US11569472B2 (en) Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
US10483285B2 (en) Element substrate and display device
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
CN107579003B (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
CN111668242A (zh) Oled显示面板及其制备方法
US7482208B2 (en) Thin film transistor array panel and method of manufacturing the same
WO2021184235A1 (zh) 一种阵列基板及其制备方法和显示面板
CN103794633B (zh) 一种阵列基板及其制作方法、显示装置
WO2020024693A1 (zh) 薄膜晶体管、阵列基板、显示面板及显示装置
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN113629072A (zh) 阵列基板及其制备方法、显示面板
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
CN113193010A (zh) 一种阵列基板及其制备方法、oled显示面板
CN111276493A (zh) 显示面板及其制作方法
CN115377204B (zh) 显示面板及其制作方法、显示装置
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN114823914A (zh) 阵列基板及其制作方法、显示面板
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN113745249B (zh) 显示面板及其制备方法、移动终端
US20230024248A1 (en) Array substrate and manufacturing method thereof, display panel
US20190109240A1 (en) N-type thin film transistor, manufacturing method thereof and manufacturing method of an oled display panel
CN111223818B (zh) 像素驱动电路及其制作方法
CN111312732B (zh) 一种显示面板及其制作方法、显示模组及电子装置
CN116581131B (zh) 阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant