JP2006350930A - 制御回路及び情報処理装置 - Google Patents
制御回路及び情報処理装置 Download PDFInfo
- Publication number
- JP2006350930A JP2006350930A JP2005179485A JP2005179485A JP2006350930A JP 2006350930 A JP2006350930 A JP 2006350930A JP 2005179485 A JP2005179485 A JP 2005179485A JP 2005179485 A JP2005179485 A JP 2005179485A JP 2006350930 A JP2006350930 A JP 2006350930A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- signal
- input
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Power Sources (AREA)
Abstract
【解決手段】 CPU12への電力供給が開始されたときに、FF回路30から出力される信号のレベルによって、省電力モードからの復帰であるか否かを判別するので、CPU12への電力供給開始時に、簡易な構成で容易に省電力モードからの復帰か否かを判別することができる。
【選択図】 図1
Description
16 メインメモリ
28 電源検出回路28
30 FF回路
Claims (5)
- 電源スイッチがオンされてからオフされるまで電力供給される揮発性メモリと、
前記電源スイッチがオンされたときに、前記揮発性メモリへの電力供給開始を示す電力供給開始信号を出力する出力手段と、
前記電力供給開始信号が入力されたときに出力信号を出力し、切替信号が入力されたときに前記出力信号を反転させる入出力手段と、
省電力指示信号が入力されたときに前記切替信号を前記入出力手段へ出力し、制御手段本体への電力供給が開始されたときに前記入出力手段から出力される出力信号に基づいて省電力モードからの復帰か否かを判別する制御手段と、
を備えた制御回路。 - 前記制御手段は、前記電源スイッチがオンされたとき及び省電力モードを解除するときに電力供給が開始され、前記省電力指示信号が入力されてから所定時間後及び前記電源スイッチがオフされたときに電力供給が停止される請求項1に記載の制御回路。
- 前記制御手段は、前記入出力手段から出力される出力信号が反転された出力信号であるときに、省電力モードからの復帰を判別する請求項1または請求項2に記載の制御回路。
- 前記入出力手段は、フリップフロップ回路である請求項1乃至請求項3の何れか1項に記載の制御回路。
- 電源スイッチがオンされてからオフされるまで電力供給される揮発性メモリと、
前記電源スイッチがオンされたときに、前記揮発性メモリへの電力供給開始を示す電力供給開始信号を出力する出力手段と、
前記電力供給開始信号が入力されたときに出力信号を出力し、切替信号が入力されたときに前記出力信号を反転させる入出力手段と、
省電力指示信号が入力されたときに前記入出力手段への前記切替信号の出力と前記揮発性メモリへの動作状態情報の書き込みとを行い、制御手段本体への電力供給が開始されたときに前記入出力手段から出力される出力信号に基づいて省電力モードからの復帰か否かを判別し、省電力モードであると判別された場合は前記動作状態情報を前記揮発性メモリから読み出して動作状態を復元する制御手段と、
を備えた情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005179485A JP2006350930A (ja) | 2005-06-20 | 2005-06-20 | 制御回路及び情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005179485A JP2006350930A (ja) | 2005-06-20 | 2005-06-20 | 制御回路及び情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006350930A true JP2006350930A (ja) | 2006-12-28 |
Family
ID=37646654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005179485A Pending JP2006350930A (ja) | 2005-06-20 | 2005-06-20 | 制御回路及び情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006350930A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146115A (ja) * | 2013-01-28 | 2014-08-14 | Canon Inc | データ処理装置およびその制御方法 |
JP2014209323A (ja) * | 2013-03-28 | 2014-11-06 | パナソニック株式会社 | 電子機器 |
WO2020079823A1 (ja) * | 2018-10-19 | 2020-04-23 | 三菱電機株式会社 | 電源検出回路制御方法及び回路システム |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182364A (ja) * | 1985-02-07 | 1986-08-15 | Taiko Denki Seisakusho:Kk | 電話回線を利用した遠隔監視装置の起動方式 |
JPS63314666A (ja) * | 1987-02-23 | 1988-12-22 | Mitsubishi Electric Corp | マイクロコンピユ−タ |
JPH0279111A (ja) * | 1988-09-16 | 1990-03-19 | Canon Inc | 電子機器 |
JPH0540552A (ja) * | 1991-08-06 | 1993-02-19 | Seiko Epson Corp | スタンバイ回路 |
JPH0573349A (ja) * | 1990-10-17 | 1993-03-26 | Nec Corp | スタンバイ制御回路 |
JPH0588795A (ja) * | 1991-09-30 | 1993-04-09 | Casio Comput Co Ltd | データ処理装置 |
JPH07141076A (ja) * | 1993-11-19 | 1995-06-02 | Fujitsu Ltd | 半導体集積回路 |
JPH07261887A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Cpuシステム |
JPH10333788A (ja) * | 1997-05-30 | 1998-12-18 | Nec Eng Ltd | 中央処理装置のバックアップ回路 |
JP2000222075A (ja) * | 1999-01-29 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 電源制御装置 |
-
2005
- 2005-06-20 JP JP2005179485A patent/JP2006350930A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182364A (ja) * | 1985-02-07 | 1986-08-15 | Taiko Denki Seisakusho:Kk | 電話回線を利用した遠隔監視装置の起動方式 |
JPS63314666A (ja) * | 1987-02-23 | 1988-12-22 | Mitsubishi Electric Corp | マイクロコンピユ−タ |
JPH0279111A (ja) * | 1988-09-16 | 1990-03-19 | Canon Inc | 電子機器 |
JPH0573349A (ja) * | 1990-10-17 | 1993-03-26 | Nec Corp | スタンバイ制御回路 |
JPH0540552A (ja) * | 1991-08-06 | 1993-02-19 | Seiko Epson Corp | スタンバイ回路 |
JPH0588795A (ja) * | 1991-09-30 | 1993-04-09 | Casio Comput Co Ltd | データ処理装置 |
JPH07141076A (ja) * | 1993-11-19 | 1995-06-02 | Fujitsu Ltd | 半導体集積回路 |
JPH07261887A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Cpuシステム |
JPH10333788A (ja) * | 1997-05-30 | 1998-12-18 | Nec Eng Ltd | 中央処理装置のバックアップ回路 |
JP2000222075A (ja) * | 1999-01-29 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 電源制御装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146115A (ja) * | 2013-01-28 | 2014-08-14 | Canon Inc | データ処理装置およびその制御方法 |
JP2014209323A (ja) * | 2013-03-28 | 2014-11-06 | パナソニック株式会社 | 電子機器 |
WO2020079823A1 (ja) * | 2018-10-19 | 2020-04-23 | 三菱電機株式会社 | 電源検出回路制御方法及び回路システム |
US11385707B2 (en) | 2018-10-19 | 2022-07-12 | Mitsubishi Electric Corporation | Power-supply detection-circuit control method and circuit system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750564B2 (ja) | リセット信号生成回路 | |
JP4817510B2 (ja) | メモリコントローラ及びメモリ制御装置 | |
CN100483363C (zh) | 半导体集成电路及其省电控制方法 | |
JP4515093B2 (ja) | Cpuのパワーダウン方法及びそのための装置 | |
JP4770283B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2008040559A (ja) | 半導体集積回路 | |
JP2006018797A (ja) | 集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 | |
JP2008090435A (ja) | 情報処理装置、およびその制御方法。 | |
JP2009158032A (ja) | 半導体記憶装置 | |
US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
JP4421390B2 (ja) | 半導体集積回路 | |
JP2006350930A (ja) | 制御回路及び情報処理装置 | |
JP2009265880A (ja) | マイクロコンピュータ及びマイクロコンピュータの外部レジスタデータ処理方法 | |
JP2012226605A (ja) | 情報処理装置、その制御方法、及びプログラム | |
JP2011013915A (ja) | 測定装置の制御方法 | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
JP4882807B2 (ja) | Sdram制御回路及び情報処理装置 | |
JP2006228361A (ja) | 半導体装置 | |
JP2007018288A (ja) | 演算処理装置及びその省電力モード切り換え方法 | |
JP2007264755A (ja) | 情報処理装置及びその起動方法 | |
JP2006350957A (ja) | 制御装置 | |
JP2007034508A (ja) | リセット回路及びそのリセット回路の動作方法 | |
JP2005078197A (ja) | 省電力制御装置 | |
JP2013080283A (ja) | 印刷装置 | |
JP2002063150A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |